TWI758697B - 積體電路、記憶體電路以及用於操作積體電路的方法 - Google Patents

Abstract

本發明提供一種系統及方法，在積體電路上的PUF電路中使用物理不可複製功能來產生安全密鑰且藉由儲存在一非揮發性記憶胞集合中使安全密鑰穩定。穩定化安全密鑰自所述非揮發性記憶胞集合移動至快取記憶體，且在儲存於快取記憶體時，以安全協定形式加以利用。此外，自PUF電路至所述非揮發性記憶胞集合的資料傳送可在使用PUF電路產生安全密鑰之後在安全時間禁用，諸如在安全密鑰已自所述非揮發性記憶胞集合移動至快取記憶體之後禁用。

Description

積體電路、記憶體電路以及用於操作積體電路的方法

本發明是關於積體電路，所述積體電路包含快閃記憶體或其他非揮發性記憶體，具有利用獨特密鑰或獨特標識碼的安全特徵。

已研發出具有極高容量的包括非揮發性記憶體（諸如快閃記憶體）的積體電路記憶體裝置。認為一些技術可能在積體電路上實現兆位元規模的陣列。此外，記憶體裝置經部署於由藉由例如網際網路協定通信技術來操作的網路互連的所謂「物聯網IoT」裝置中。對於儲存資料的IoT裝置及其他裝置的一個關注點為資料安全。因此，已部署需要藉由獨特密鑰加密、藉由獨特ID驗證以及詢問/回應技術的安全協定。

安全協定需要密鑰管理技術以產生、更新、儲存以及保護所利用的獨特密鑰及ID。

物理不可複製功能（PUF，被稱作physical unclonable function或physically unclonable function）為由PUF電路應用以針對諸如積體電路的實體個體建立獨特隨機密鑰的程序。使用適用於積體電路的元件的PUF的結果的熵值（在隨機度意義上）產生密鑰的隨機性，所述積體電路通常在部署PUF電路的物體上。PUF的使用為用於產生用於支援硬體固有安全（hardware intrinsic security；HIS）技術的晶片ID的密鑰的解決方案。PUF應用於電路，所述電路為或包含實施於產生易於評估但難以預測的程式碼的實體結構中的一或多個實體個體。

PUF已用於諸如行動裝置及嵌入裝置的具有高安全要求的應用中的密鑰產生。實例PUF為使用由對於閘極的電路傳播延遲固有的製造可變性引起的熵值的環振盪器PUF。另一實例PUF為SRAM PUF，其中電晶體中的臨限電壓差值引起呈邏輯「0」或邏輯「1」的SRAM加電。參見查爾斯赫爾德（Charles Herder）等人的「物理不可複製功能及應用：教程（Physical Unclonable Functions and Applications ： A Tutorial ）」，第1126頁至第1141頁，IEEE論文集（Proceedings of the IEEE）第102卷，第8期，2014年8月。

已提出使用由電阻性隨機存取記憶體的物理屬性引起的熵值的PUF。參見吉本（Yoshimoto）等人的「基於ReRAM 的物理不可複製功能在40nm嵌入式應用中在125℃下10年後誤碼率＜ 0.5%（A ReRAM-based Physically Unclonable Function with Bit Error Rate ＜ 0.5%after 10 years at 125 ℃ for 40nm embedded application ）」，第198頁至第199頁，2016，VLSI技術摘要技術論文研討會（Symposium on VLSI Technology Digest of Technical Papers）。論文中呈現的應用提出對歸因於老化衰減而增大誤碼率的ReRAM PUF的習知ID產生方法的改良。然而，在此基於ReRAM的PUF中，產生的資料仍可受到記憶胞的電阻的偏移損壞，其可產生在存取或使用所儲存的密鑰時不可接受的誤碼率。此類電阻偏移在諸如汽車應用的一些積體電路應用中所遇到的高溫下可更明顯。

由於具有高誤碼率的問題，因此在使用利用PUF電路所產生的資料集合時，先前技術已依賴於錯誤校正碼來改良可靠性。參見例如李（Lee）等人的2016年6月02日公佈的美國專利申請公開案第2016/0156476號，「物理不可複製功能電路及在物理不可複製功能電路中執行密鑰登記的方法（Physically Unclonable Function Circuits and Methods of Performing Key Enrollment in Physically Unclonable Function Circuits ）」。

期望提供用於包含非揮發性記憶體的積體電路的支援使用PUF產生的密鑰及其他獨特密鑰的技術。此外，需要部署所述技術的裝置易於製得但產生幾乎不可能複製或預測的程式碼，即使知道產生其的準確製造程序。

描述可使用安全密鑰改良安全協定的可靠性及效率且可實施於積體電路上的PUF電路及方法，所述安全密鑰使用PUF電路產生，所述PUF電路將PUF應用於物理元件，所述積體電路包含可部署以在高安全要求情況下使用的積體電路。

在技術的一些應用中，需要用於包含驗證或資料加密/解密功能的安全協定的獨特及私人的秘密密鑰。積體電路上的PUF電路可用於獨特及私人的秘密密鑰的產生。

本文中所描述的裝置和方法適用於物聯網裝置。所描述的裝置和方法可在廣泛多種環境中實施。

描述裝置，所述裝置可實施於單個已封裝積體電路或多晶片模組（亦即，包含多個晶片的封裝）上，所述已封裝積體電路或所述多晶片模組包含邏輯，所述邏輯用以使用應用於PUF電路中的物理不可複製功能電路元件（physical unclonable function circuit elements，PUF電路元件）的物理不可複製功能來產生安全密鑰，且用以將安全密鑰儲存在一非揮發性記憶胞集合中，由此提供穩定化密鑰。此外，包含具有耦接至所述非揮發性記憶胞集合的快取記憶體的安全邏輯。安全邏輯將穩定化安全密鑰自所述非揮發性記憶胞集合移動至快取記憶體，且存取儲存於快取記憶體中的快取安全密鑰以用於執行安全協定。存取控制電路耦接至所述非揮發性記憶胞集合。存取控制電路可包含用以在將安全密鑰儲存在所述非揮發性記憶胞集合中之後禁用自PUF電路至所述非揮發性記憶胞集合的資料傳送的存取控制邏輯。在一個實施例中，存取控制電路可在將安全密鑰移動至快取記憶體之後禁用自PUF電路至所述非揮發性記憶胞集合的資料傳送。在一些實施例中，PUF電路元件可在存取控制邏輯禁用自PUF電路至所述非揮發性記憶胞集合的資料傳送之後用於其他目的。

安全密鑰可具有一寬度，諸如1028個位元、512個位元或適用於特定實施的任何其他寬度。快取記憶體可具有至少與安全密鑰的寬度一樣大的寬度。在一些實施例中，快取記憶體可儲存多個安全密鑰。安全邏輯使用小於密鑰的寬度的資料路徑遍歷快取記憶體中的安全密鑰，所述寬度諸如1個位元組、2個位元組或4個位元組。利用快取記憶體儲存快取安全密鑰，所述快取安全密鑰為穩定化安全密鑰的複本或衍生自所述穩定化安全密鑰，且在執行安全協定期間使用快取安全密鑰的安全邏輯可顯著地改良效能及可靠性。

在本文中所描述的實施例中，電路可包含記憶體陣列及控制電路，所述控制電路用於回應於外部命令對記憶體陣列進行讀取及寫入存取。安全邏輯可執行安全協定以啟用回應於外部命令對記憶體陣列的存取。在一些實施例中，用於使密鑰穩定的所述非揮發性記憶胞集合可在記憶體陣列內。

描述實例，其中PUF電路將PUF應用於快取記憶體中的記憶胞，在一些實例中，所述快取記憶體可包括SRAM記憶胞。在這些實施例中，在使用安全密鑰執行協定期間可出於支撐安全密鑰的產生的目的及出於穩定化密鑰的儲存的目的兩者利用快取記憶體。此外，描述實例，其中PUF電路包括在積體電路上的非揮發性記憶體陣列中的記憶胞。

根據另一態樣，描述用於操作積體電路的方法。方法包含使用積體電路上的PUF電路中的物理不可複製功能產生安全密鑰及藉由儲存在一非揮發性記憶胞集合中使安全密鑰穩定。方法包含將穩定化安全密鑰自所述非揮發性記憶胞集合移動至快取記憶體且以安全協定形式利用儲存於快取記憶體中的快取安全密鑰。此外，方法包含在使用PUF電路以產生安全密鑰之後禁用自PUF電路至所述非揮發性記憶胞集合的資料傳送。方法可包含使用小於安全密鑰的寬度的資料路徑遍歷快取記憶體中的安全密鑰，而快取記憶體具有至少與安全密鑰的寬度一樣大的寬度。

在審閱以下圖式、詳細描述以及申請專利範圍之後可看出本發明的其他態樣及優點。

參看圖式提供本發明技術的實施例的詳細描述。應理解，不存在將所述技術限制為特定揭露的結構性實施例及方法的意圖，而可使用其他特徵、元件、方法及實施例實踐所述技術。描述較佳實施例以說明本發明技術，而非限制其範疇，所述範疇由申請專利範圍限定。在本領域具有通常知識者將認識以下本說明書上的各種等效變化。在各種實施例中，類似附圖標記通常指代類似元件。

圖1為設備的簡化方塊圖，所述設備包括多個可程式化記憶胞及用於執行PUF及隨機數產生器以使用多個可程式化記憶胞來提供資料集合的控制器。在此實例中，設備包括具有PUF電路元件130的積體電路100。PUF可應用於PUF電路元件130，所述PUF電路元件130提供用於形成獨特資料集合的熵值。

積體電路100包含任務功能電路110，其可包括有時稱為專用積體電路邏輯的專用邏輯、諸如使用於微處理器及數位訊號處理器中的資料處理器資源、諸如快閃記憶體的大規模記憶體、SRAM記憶體、DRAM記憶體、可程式化電阻記憶體以及稱為系統晶片SOC組態或專用積體電路ASIC的各種類型的電路的組合。積體電路100包含輸入/輸出介面120，其可包括提供對其他裝置或網路的存取的無線埠或有線埠。在此簡化說明中，存取控制區塊115安置於輸入/輸出介面120與任務功能電路110之間。存取控制區塊115藉由匯流排116耦接至輸入/輸出介面120，且藉由匯流排111耦接至任務功能電路110。由存取控制區塊115執行存取控制協定以啟用或禁用任務功能電路110與輸入/輸出介面120之間的通信，以提供遍歷輸入/輸出介面120的資料的加密或解密，且提供支援安全邏輯的其他服務，或提供其組合。

在此實例中，為支援存取控制區塊115，安全邏輯125安置於晶片上。安全邏輯125耦接至PUF電路元件130。PUF電路元件130可藉由受控制器140（或用以應用PUF的其他PUF電路）控制的物理不可複製功能訓練，以產生PUF安全密鑰。控制器140可藉由儲存在非揮發性儲存器142中使所產生安全密鑰穩定以提供穩定化安全密鑰。非揮發性儲存器142可使用快閃記憶胞集合、ReRAM胞元集合、相變記憶胞集合或其他類型的記憶胞集合來實施。在此實例中，安全邏輯125亦耦接至在匯流排151上產生隨機數的隨機數產生器150。邏輯電路160可組合穩定化初始密鑰及隨機數以產生經強化安全密鑰。經強化安全密鑰可經由匯流排161儲存於快取記憶體170中以形成快取安全密鑰。或者，儲存於非揮發性儲存器142中的初始穩定化密鑰可直接地傳送至快取記憶體170以形成快取安全密鑰而無介入操作。此外，在一些實施例中，隨機數與儲存於快取記憶體170中的快取安全密鑰組合，而不是在快取安全密鑰儲存於快取記憶體170之前組合。

在使用隨機數產生器150的實施例中，邏輯電路160可包含：XOR函數及雜湊函數；XOR函數使用初始密鑰及隨機數作為輸入且產生輸出作為經強化密鑰；雜湊函數將初始密鑰及隨機數（或在實施例中，不利用隨機數或其他資料來強化或修改初始密鑰、單獨映射初始密鑰）映射至雜湊值作為經強化的安全密鑰。在一些實例中，線路131上的初始PUF密鑰可具有N個位元，匯流排151上的隨機數可具有M個位元，且儲存於快取記憶體170中的安全密鑰可具有X個位元，其中X小於N+M，或在其他實施例中，X小於M及N中的至少一者。安全密鑰儲存於至少與安全密鑰一樣寬的快取記憶體170中，可藉由鏈路171上的安全邏輯125存取，所述鏈路171的寬度可小於安全密鑰的寬度。鏈路171可為例如一至四個位元組寬。快取記憶體170中的安全密鑰可由安全邏輯125有效利用。在安全邏輯125中執行的安全協定可控制與存取控制區塊115的跨線路122的通信，且可控制存取控制區塊經由輸入/輸出介面120啟用及禁用通信。

在設備的一個實例中，PUF電路將PUF應用至包括快閃記憶胞陣列的元件，PUF程式控制器140，例如實施為具有PUF電路元件130的積體電路上的狀態機，PUF程式控制器140提供用以控制偏壓配置供電電壓應用於所述陣列以進行用以產生資料集合的程序及涉及存取陣列及用於讀取使用記憶體陣列所提供的資料集合的其他操作的訊號。以及諸如位元線、字元線、其驅動器等的積體電路上的電路提供對用於提供資料集合的所述記憶胞集合的存取。

在其他實例中，PUF電路可將PUF應用至其他類型的記憶胞，諸如積體電路上的DRAM或SRAM胞元、邏輯胞元或電性元件，在一些實施例中包含快取記憶體中的記憶胞，其可使用偏壓操作來訓練以產生物理不可複製功能從而產生可用作安全密鑰的資料集合。

積體電路上的PUF程式控制器140包含用以執行用於產生資料集合的操作中的一些或全部的邏輯。在一個實施例中，積體電路上的PUF程式控制器140包含將PUF應用至PUF電路元件130（包含用以執行偏壓操作）所必需的邏輯，且可回應於來自外部來源的設定命令而執行邏輯，而無需來自晶片外系統的控制。

在一些實施例中，PUF程式控制器140包含透過線路141連接的開關139或其他邏輯，所述開關139或其他邏輯用以在PUF電路用於產生安全密鑰且安全密鑰藉由儲存在非揮發性儲存器142中穩定化之後回應於指示符集而使PUF電路與非揮發性儲存器142之間的資料傳送閉鎖，從而防止電路覆寫穩定化安全密鑰，且用以幫助隔開PUF電路以使得所述PUF電路可用於其他目的。

在一些實施例中，PUF電路元件130可包括SRAM胞元或支援快速讀取及寫入操作的其他記憶胞。此外，這些實例中的快取記憶體170可為或包含相同SRAM胞元或記憶胞、或與用作PUF電路元件130的胞元相同的陣列中的SRAM胞元或記憶胞。此節約裝置上的資源，因為在用於產生PUF安全密鑰之後，PUF電路元件可用於其他用途。

可使用包含如此項技術中已知的狀態機的專用邏輯電路來實施控制器。在替代實施例中，控制器包括可實施於相同積體電路上的通用處理器，所述控制器執行電腦程式以控制裝置的操作。在又其他實施例中，可利用專用邏輯電路與通用處理器的組合來實施控制器。

在一些實施例中，外部處理器系統可包含用於提供對積體電路的存取的電路及用於產生資料集合的邏輯。外部處理器系統可包含諸如晶圓探針電路、控制匯流排、電壓源以及類似者的用於與積體電路上的電路組合來提供資料集合的電路。用於控制程序的具有對所述記憶胞集合的存取的邏輯電路及偏壓電路可包含外部處理器系統及積體電路兩者上的部分。

本文中所描述的PUF電路元件130的實例可包括諸如用於一些類型的快閃記憶體中的電荷收集記憶胞。

電荷收集記憶胞中的電荷儲存結構可包含來自快閃記憶體技術的稱為氧化物-氮化物-氧化物（oxide-nitride-oxide；ONO）、氧化物-氮化物-氧化物-氮化物-氧化物（oxide-nitride-oxide-nitride-oxide；ONONO）、矽-氧化物-氮化物-氧化物-矽（silicon-oxide-nitride-oxide-silicon；SONOS）、帶隙工程化矽-氧化物-氮化物-氧化物-矽（bandgap engineered silicon-oxide-nitride-oxide-silicon；BE-SONOS）、氮化鉭、氧化鋁、氮化矽、氧化矽、矽（tantalum nitride, aluminum oxide, silicon nitride, silicon oxide, silicon；TANOS）以及金屬-高k帶隙工程化矽-氧化物-氮化物-氧化物-矽（metal-high-k bandgap-engineered silicon-oxide-nitride-oxide-silicon；MA BE-SONOS）的多層介電質電荷收集結構。此外，PUF電路元件130可包括諸如用於一些類型的快閃記憶體中的浮動閘極記憶胞。

在其他實施例中，用於PUF電路元件130中以提供資料集合的記憶胞可包含可程式化電阻記憶胞或其他類型的記憶胞。用於提供資料集合的可程式化電阻記憶胞可包含具有可參考臨限值電阻讀取的可程式化電阻的可程式化元件。可程式化電阻元件可包括例如金屬氧化物或相變材料。用以將PUF應用至PUF電路的演算法的實例描述於2017年5月22日申請的標題為具有安全密鑰儲存器的非揮發性記憶體（Non-Volatile Memory With Security Key Storage ）（US 2018/0039581 A1）的共同擁有的美國專利申請案第15/601,582號中，所述美國專利申請案以引用的方式併入，如同完全闡述於本文中一般。

圖2說明設備包括用以執行或引起執行以產生如本文中所論述的資料集合的程序的處理器系統210及積體電路240。在一些實施例中，在製造期間在封裝成諸如晶圓形式之前將積體電路240連接至處理器系統210。在其他實施例中，將系統210連接至呈封裝形式的積體電路。

用以執行程式化程序以在積體電路上產生基於PUF的資料集合的程序的實例系統可包含在生產線中使用用於測試的裝備或使用類似於用於測試的裝備來執行，所述裝備包含用於存取諸如晶圓探針電路、電壓源以及類似者的積體電路的電路。舉例而言，生產線可具有多個裝置測試器、多個裝置探針、多個裝置處置器以及經組態以連接至積體電路的多個介面測試配接器，所述積體電路可經組態以控制本文中所描述的程序的執行。在替代方案中，系統可經組態以與封裝積體電路相互作用，且可經部署遠離積體電路的生產線，諸如部署於供原始裝備製造商利用積體電路的組裝設施處。

如圖2中所展示，實例系統210包含PUF邏輯及驅動器220，以及裝置處置器/探測器230。待經PUF邏輯及驅動器220處理的積體電路240耦接至裝置處置器/探測器230。積體電路240包含安全電路250。安全電路250包含PUF電路260、非揮發性儲存器261以及快取記憶體262。

可如參看圖1所描述來實施積體電路240。在製造積體電路240期間，系統210執行本文中所識別的動作以產生包含穩定化密鑰的資料集合，且可將資料集合的複本或衍生自資料集合的資料儲存在非揮發性儲存器261中。其後，可鎖定PUF電路260與非揮發性儲存器261之間的資料路徑。在使用穩定化資料集合的時間時或之前，將所述穩定化資料集合傳送至快取記憶體262，從而允許安全電路250對用作PUF密鑰的快取穩定化資料集合的高速存取。其後，倘若PUF電路元件為記憶胞或在電路的操作中具有效用的其他元件，則可釋放PUF電路260中的所述PUF電路元件以供用於儲存其他資料。

在替代實施例中，在製造積體電路之後，使用者可在積體電路上的PUF電路260中產生資料集合，例如使用處理器系統210作為主機，因此可以現場而不是在工廠中，將資料集合保存為積體電路與處理器系統（例如處理器系統210）之間的共享密鑰。

圖3說明包含已封裝積體電路或多晶片模組180的系統，所述已封裝積體電路或多晶片模組180包含輸入/輸出介面181（其包含或耦接至用於接收及傳達來自主機的外部命令及用於啟用及協調控制電路的操作的命令解碼器）及非揮發性快閃記憶體陣列185。輸入/輸出介面181提供用於外部裝置或通信網路與非揮發性記憶體陣列185之間的外部資料通信的埠。記憶體陣列185包含多個記憶胞區塊，所述記憶胞區塊包含可用於形成穩定化密鑰的多個區塊中的特定區塊187。安全邏輯190耦接至非揮發性記憶體陣列185，其利用呈協定形式的密鑰來啟用對儲存於多個區塊中的區塊中的資料的存取。安全邏輯190可將安全密鑰自固定密鑰區塊187傳送至快取記憶體178以供用於安全協定中。

包含存取控制開關183的存取控制電路耦接至陣列，且包含存取控制邏輯，所述存取控制邏輯用以啟用由供用於協定中的安全邏輯對特定區塊187的存取，且用以防止由外部裝置或通信網路經由所述埠對特定區塊187進行存取。存取控制電路亦可在將安全密鑰儲存於區塊187中之後或在將安全密鑰傳送至快取記憶體178之後，使自應用PUF的電路元件至如本文中所論述的區塊187的資料傳送閉鎖。

在各種實施例中，可使用存取規則的其他組合，從而使得安全邏輯在利用特定區塊中具有更大靈活性。

在此實例中，非揮發性記憶體陣列185包括快閃記憶體。儲存密鑰的特定區塊187可實體地位於陣列中的任何位置，但如所說明，對於一些實例，可實體地位於具有最低實體位址的頂部區塊中，或與具有最低實體位址的啟動區塊相鄰。

非揮發性記憶體陣列185耦接至將資料流提供至快閃記憶體陣列中及外的感測放大器/緩衝器184，所述感測放大器/緩衝器184包含儲存密鑰的特定區塊187。在此實例中，存取控制開關183安置於感測放大器/緩衝器184與輸入/輸出介面181之間。自陣列185讀取的資料可在線路182上佈線至輸入/輸出介面181，或可在線路191上佈線至安全邏輯190。安全邏輯190包含在執行安全功能期間用作工作記憶體的快取記憶體178。

在所說明的實施例中，位址解碼器186連同用於控制在陣列中的相應區塊中讀取及寫入資料的權限的區塊鎖定位元一起耦接至陣列185。在此實例中，安置儲存安全密鑰的所述非揮發性記憶胞集合的特定區塊187與一或多個相應鎖定位元186A耦接。與特定區塊187耦接的一或多個鎖定位元186A可包括與用於陣列中的其他區塊的鎖定位元的結構不同的邏輯或實體結構，且可邏輯地執行不同功能。用於儲存區塊鎖定位元的實體結構的實例包含熔絲、一次性程式化（one-time-programming；OPT）胞元以及暫存器或可用於儲存類似於區塊鎖定位元的狀態指示符的其他記憶體元件。特定區塊的一或多個區塊鎖定位元可耦接至感測放大器/緩衝器184中的緩衝器以阻止寫入至儲存密鑰的所述記憶胞集合，由此在將密鑰寫入特定區塊中且視情況測試並驗證之後將密鑰凍結。包含使用保護碼來保護記憶體的區塊免受修改的一個實例展示於洪（Hung）等人的2015年8月27日公開的標題為「使用非揮發性保護碼及揮發性保護碼的非揮發性記憶體資料保護（Nonvolatile Memory Data Protection Using Nonvolatile Protection Codes and Volatile Protection Codes ）」的美國專利申請公開案第US 2015-0242158號（現美國專利第9,940,048號）中，所述美國專利申請公開案以引用的方式併入本文中，如同完全闡述於本文中。

此外，在用於存取陣列的位址對應於特定區塊187的位址時，與儲存密鑰的特定區塊187相關聯的一或多個區塊鎖定位元186A可控制耦接至存取控制開關183的邏輯，所述存取控制開關183防止資料通過線路182上的感測放大器/緩衝器自特定區塊187流向輸入/輸出介面181，同時允許資料自線路191上的特定區塊187流向快取記憶體。

此外，在所說明的實施例中，具有物理不可複製功能程式控制器的控制狀態機193耦接至線路194上的記憶體陣列185，且耦接至線路192上的安全邏輯190。物理不可複製功能可應用於陣列185中的特定記憶胞集合189中的記憶胞，所述記憶胞集合189出於產生待用作密鑰的資料集合的目的充當PUF電路元件。在設備的此實例中，控制狀態機193提供用以控制偏壓配置供電電壓的應用以進行用以產生資料集合的PUF程序及涉及存取陣列185的其他操作的訊號。

位於諸如位元線、字元線、其驅動器等的積體電路上的電路提供對用以提供用於產生密鑰的資料集合的所述組快閃記憶胞的存取。

此外，替代使用快閃記憶體陣列185中的記憶胞集合189，物理不可複製功能可應用於快取記憶體178中的特定記憶胞集合179中的記憶胞，所述記憶胞集合179出於產生待用作密鑰的資料集合的目的充當PUF電路元件。在設備的此實例中，控制狀態機193提供用以控制偏壓配置供電電壓的應用以進行用以產生資料集合的PUF程序及涉及將物理不可複製功能應用至快取記憶體178中的所述記憶胞集合179的其他操作的訊號。

如所說明，已封裝積體電路或多晶片模組180亦可包含諸如可在系統晶片系統或具有記憶體的電路的其他組合中遇到的其他電路195。

在所展示的實例中，已封裝積體電路或多晶片模組180耦接至主機198，對於包含經組態用於許多裝置的那些系統的系統而言，所述主機198可為利用互連件199的登記系統。主機198可維護密鑰資料庫198A，其中可維護執行依靠於儲存於快取記憶體178中的密鑰的安全協定所需的資訊。在一些實施例中，執行安全協定所需的資訊包含密鑰的複本。

在一種實例操作方法中，在製造或封裝期間，物理不可複製功能可藉由控制狀態機193與主機198合作地執行。

在完成物理不可複製功能的執行時，資料集合可隨後自用作PUF電路的所述記憶胞集合189（或所述記憶胞集合179）複製至經保留或組態用於使密鑰穩定的特定區塊187。系統可產生一個或許多密鑰以用於儲存於出於此目的保留的特定區塊187中。在此階段，亦可將密鑰複製至主機198中且藉由密鑰資料庫198A維護。在執行物理不可複製功能且將安全密鑰複製至特定區塊187中之後，與特定區塊187相關聯的一或多個鎖定位元186A可保持設定，以禁用藉由外部電路或通信網路對區塊的存取。

圖4說明利用物理不可複製功能以用於產生密鑰、將該密鑰儲存於非揮發性記憶體中以使密鑰穩定且在執行安全功能期間將穩定化密鑰傳送至快取記憶體的系統的高位準組態。系統包含耦接至積體電路或多晶片模組450的主機420。積體電路或多晶片模組450包含物理不可複製功能電路（physical unclonable function circuit，PUF電路）411、控制器412以及安全邏輯413。控制器412耦接至PUF電路411、安全邏輯電路413，且耦接至非揮發性記憶體414。安全邏輯413耦接至主機420（經由I/O介面電路，未展示），且耦接至快取記憶體415，在執行安全功能期間可用於保存安全密鑰。在一些實施例中，安全邏輯413及控制器412兩者可連接至快取記憶體以用於對其中的資料進行存取。藉由控制器412亦可佈線快取記憶體415至安全邏輯電路413的連接，或安全邏輯電路413及控制器可共用與快取記憶體415的連接。控制器可鎖定自PUF電路411至非揮發性記憶體414的資料傳送。

對於一些實施例，圖4的系統的操作可參看圖5來理解。此程序可回應於來自主機420的命令或其他訊號且藉由回應於諸如超時事件或使用數事件的其他事件或可能需要產生PUF密鑰時的其他事件的安全邏輯電路413中的電路而啟動。因此，為產生可使用的密鑰，自PUF電路411產生及檢索密鑰資料（步驟530）。視情況，分析密鑰以判定其是否符合安全規範，諸如是否具有足夠的隨機性（步驟531）。若密鑰符合規範，則所述密鑰藉由經由控制器412將所述密鑰儲存至非揮發性記憶體414中來穩定化（步驟532）。若其不符合規範，則程序循環至步驟530以重試PUF以產生密鑰。物理不可複製功能可產生具有任何長度的密鑰且基於PUF來重試密鑰產生程序。如所說明，PUF電路411與控制器412將合作以產生另一密鑰，循環回至步驟530直至產生令人滿意的密鑰為止。否則，密鑰產生完成，一或多個密鑰經儲存且準備以待由安全邏輯利用。為使用密鑰，程序將穩定化密鑰資料自非揮發性記憶體移動至快取記憶體415（步驟533）。自PUF電路411至非揮發性記憶體414的鏈路可在密鑰資料移動至快取記憶體415之後鎖定（步驟未展示）。隨後，程序包含遍歷快取記憶體415中的快取密鑰資料（步驟534）、執行可能涉及主機420及用於快取記憶體中的一或多個密鑰的密鑰資料的協定中的安全功能（步驟535）。可藉由登記系統向主機420提供執行依賴於密鑰的安全協定所需的資料。安全功能可經組態與登記系統或通信伺服器合作以利用多個密鑰。在一些實施例中，產生且儲存的密鑰僅利用一次或有限次數以維持高安全性及窺探免疫性。此外，在一些實施例中，可以依賴於用於每一通信會話的較大密鑰的子組的方式利用單個較大密鑰。可針對使用的特定環境按需要實施其他安全協定。

藉由使用快取記憶體415，可減少用於獲得密鑰資料的安全功能的存取時間，尤其在安全功能用同一密鑰或多個密鑰操作許多次時。此外，使用快取記憶體415可增大侵入密鑰資料的複雜度。快取記憶體中的資料為揮發性的，且一旦功率不規則，即無法保持所述資料。此外，快取記憶體可合併入其他邏輯電路且因此可能不易於追蹤。

圖6說明在一些實施例中藉由控制器的程序執行的尤其適合於應用於快閃記憶體裝置或其他記憶體裝置的實施例。程序開始於通電（步驟600）。此可在例如在裝置安裝於測試夾具或諸如上文所描述的登記系統中時出現。此外，程序可開始於傳信啟動PUF電路以產生初始密鑰的其他事件。在步驟600之後，啟用用於執行物理不可複製功能的電路，且在PUF電路中執行PUF以產生初始密鑰（步驟601）。初始密鑰隨後儲存於一非揮發性記憶胞集合中以使密鑰穩定（步驟602），所述非揮發性記憶胞集合諸如非揮發性記憶體陣列中的胞元的特定區塊中的胞元。如上文實例中所論述，所述非揮發性記憶胞集合可為由PUF使用的相同組，或可為在執行PUF之後寫入初始密鑰的一非揮發性記憶胞集合。其後，鎖定非揮發性記憶體儲存來自PUF電路的PUF碼的路徑，以防止PUF電路使用非揮發性記憶體（步驟603）。此允許使用已用作PUF電路或用於使安全密鑰穩定的非揮發性記憶體，作為可回應於外部命令而存取以讀取及寫入資料的記憶體的一部分。

在一些實施例中，一旦將穩定密鑰儲存至NVM儲存器中，即可針對其他使用來存取PUF電路元件。此外，在一些實施例中，快取記憶體可僅用於儲存藉由安全邏輯進行快速處理的密鑰，或在又其他實施例中，可用於儲存其他資料。在一較佳實施例中，非揮發性記憶胞可僅充當穩定密鑰儲存裝置，且用來使密鑰資料保持穩定以用於區域中的裝置的操作。

藉由使用快取記憶體415，可減少用於獲得密鑰資料的安全功能的存取時間，尤其在安全功能用同一密鑰或多個密鑰操作許多次時。此外，使用快取記憶體415可增大侵入密鑰資料的複雜度。快取記憶體中的資料為揮發性的，且一旦功率不規則，即無法保持所述資料。此外，快取記憶體可合併入其他邏輯電路且因此可能不易於追蹤。

根據圖5的程序，可將技術描述為包含兩個階段。 階段1（產生PUF碼）：快取記憶體用作PUF電路以提供低穩定性PUF碼。 步驟1，控制器將自PUF電路獲得低穩定性PUF碼。 步驟2，將PUF碼儲存至NVM中作為高穩定性PUF碼。 步驟3，控制器將鎖定PUF電路至NVM的路徑。 階段2（使用PUF碼）：快取記憶體用於儲存來自NVM的密鑰資料。 步驟1，控制器將使高穩定性PUF碼自NVM移動至快取記憶體，所述快取記憶體亦可與用作PUF電路的快取記憶體相同。 步驟2，將來自快取記憶體的快取PUF碼加載至安全功能區塊。 步驟3，將用快取PUF碼作為密鑰資料來執行安全功能。

在一些實施例中，PUF電路的PUF電路元件可以用於其他功能，包括在成功執行安全功能之後用於積體電路的資料儲存元件，或者用於在鎖定PUF電路至NVM的路徑之後之其他功能。

如本文中所描述，在一些實施例中，物理不可複製功能使用熵值，使用積體電路或多晶片模組上的多個非揮發性記憶胞中的非揮發性記憶胞來產生所述熵值。如本文中所描述，在一些實施例中，物理不可複製功能使用熵值，使用積體電路或多晶片模組上的快取記憶體中的記憶胞來產生所述熵值。在其他實施例中，可利用不同類型的物理不可複製功能。

如本文中所描述產生的資料集合可具有對於特定積體電路獨特的內容。諸如在安全協定的實例中，資料集合可用於形成對詢問的回應。資料集合可用作加密協定中的密鑰。資料集合可用作唯一識別符。資料集合可用作隨機密鑰。

儘管參考上文詳述的較佳實施例及實例揭露本發明，但應理解，這些實例意欲為說明性而非限制性意義。預期在所屬技術領域中具有通常知識者將容易地想到各種修改及組合，所述修改及組合將在本發明的精神及以下申請專利範圍的範疇內。

100、240:積體電路 110:任務功能電路 111、116、151、161:匯流排 115:存取控制區塊 120、181:輸入/輸出介面 122、131、182、191、192、194:線路 125、190、413:安全邏輯 130:PUF電路元件 139:開關 140、412:控制器 141:線路 142、261:非揮發性儲存器 150:隨機數產生器 160:邏輯電路 170、178、262、415:快取記憶體 171:鏈路 179、189:記憶胞集合 180:已封裝積體電路/多晶片模組 183:存取控制開關 184:感測放大器/緩衝器 185:非揮發性快閃記憶體陣列 186:位址解碼器 186A:鎖定位元 187:特定區塊 193:控制狀態機 195:其他電路 198、420:主機 198A:密鑰資料庫 199:互連件 210:處理器系統 220:PUF邏輯及驅動器 230:裝置處置器/探測器 250:安全電路 260、411:PUF電路 414:非揮發性記憶體 450:積體電路/多晶片模組 530、531、532、533、534、535、600、601、602、603:步驟

圖1是積體電路的方塊圖，所述積體電路包括用於使用PUF電路及快取記憶體的安全邏輯。 圖2是設備的簡化方塊圖，所述設備包括系統，所述系統包括積體電路，所述積體電路用於執行PUF操作用以安全協定形式登記所述積體電路。 圖3是積體電路另一實施例的方塊圖，所述積體電路包括使用PUF電路及快取記憶體的安全邏輯。 圖4是包括積體電路及主機的高層圖，所述積體電路包括高效能使用PUF產生的安全密鑰。 圖5是由積體電路上的控制器用於執行PUF流程的簡化流程圖。 圖6是由積體電路上的控制器用於執行PUF流程的另一替代簡化流程圖。

100:積體電路

110:任務功能電路

111、116、151、161:匯流排

115:存取控制區塊

120:輸入/輸出介面

122、131:線路

125:安全邏輯

130:PUF電路元件

139:開關

140:控制器

141:線路

142:非揮發性儲存器

150:隨機數產生器

160:邏輯電路

170:快取記憶體

171:鏈路

Claims (19)

1. 一種積體電路，包括： 邏輯，用以在物理不可複製功能電路（physical unclonable function circuit，PUF電路）中使用物理不可複製功能產生安全密鑰，且用以將所述安全密鑰儲存在非揮發性記憶胞集合中； 安全邏輯，包含耦接至所述非揮發性記憶胞集合的快取記憶體，所述安全邏輯使用來自所述非揮發性記憶胞集合的所述安全密鑰將快取安全密鑰儲存在所述快取記憶體中，且在安全協定的執行期間存取所述快取記憶體中的所述快取安全密鑰；以及 存取控制電路，耦接至所述非揮發性記憶胞集合，所述存取控制電路包含用以在將所述安全密鑰儲存在所述非揮發性記憶胞集合中之後禁用自所述PUF電路至所述非揮發性記憶胞集合的資料傳送的存取控制邏輯。
2. 如請求項1所述的積體電路，包含記憶體陣列及用於回應於外部命令而對所述記憶體陣列進行讀取及寫入存取的控制電路，且其中所述安全邏輯執行所述安全協定以回應於所述外部命令而啟用對所述記憶體陣列的存取。
3. 如請求項2所述的積體電路，其中所述非揮發性記憶胞集合在所述記憶體陣列內。
4. 如請求項1所述的積體電路，其中所述PUF電路使用所述快取記憶體中的記憶胞的熵值來產生所述安全密鑰。
5. 如請求項2所述的積體電路，其中所述PUF電路使用所述記憶體陣列中的記憶胞的熵值來產生所述安全密鑰。
6. 如請求項1所述的積體電路，其中所述安全密鑰具有寬度，所述安全邏輯使用小於所述安全密鑰的所述寬度的資料路徑遍歷所述快取記憶體中的所述安全密鑰，且所述快取記憶體具有至少與所述安全密鑰的所述寬度一樣大的資料寬度。
7. 如請求項1所述的積體電路，其中所述PUF電路將所述物理不可複製功能應用至一PUF電路元件，且所述PUF電路元件在所述存取控制邏輯禁用自所述PUF電路至所述非揮發性記憶胞集合的資料傳送之後可用於其他目的。
8. 一種記憶體電路，包括： 記憶體陣列及控制電路，所述控制電路用於回應於外部命令而對所述記憶體陣列進行讀取及寫入存取； 邏輯，用以在物理不可複製功能電路（physical unclonable function circuit，PUF電路）中使用物理不可複製功能來產生安全密鑰，且用以將所述安全密鑰儲存在所述記憶體陣列中的記憶胞集合中以形成穩定化安全密鑰； 安全邏輯，包含耦接至所述記憶體陣列的快取記憶體，所述安全邏輯使用來自所述記憶胞集合的所述安全密鑰來提供儲存於所述快取記憶體中的快取安全密鑰且使用所述快取記憶體中的所述安全密鑰來執行安全協定以回應於所述外部命令而啟用對所述記憶體陣列的存取；以及 存取控制電路，耦接至所述陣列，所述存取控制電路包含用以在將所述安全密鑰儲存在所述記憶胞集合中之後禁用自所述PUF電路至所述記憶體陣列中的所述記憶胞集合的資料傳送的存取控制邏輯。
9. 如請求項8所述的記憶體電路，其中所述PUF電路使用所述快取記憶體中的記憶胞的熵值來產生所述安全密鑰。
10. 如請求項8所述的記憶體電路，其中所述PUF電路使用所述記憶體陣列中的記憶胞的熵值來產生所述安全密鑰。
11. 如請求項8所述的記憶體電路，其中所述記憶體陣列、所述安全邏輯以及所述存取控制電路安置在單個積體電路上。
12. 如請求項8所述的記憶體電路，其中用作PUF電路元件的所述記憶胞集合在所述存取控制邏輯禁用自所述PUF電路至所述非揮發性記憶胞集合的資料傳送之後可用於其他目的。
13. 一種用於操作積體電路的方法，包括： 使用所述積體電路上的物理不可複製功能電路元件（physical unclonable function circuit elements，PUF電路元件）中的物理不可複製功能來產生安全密鑰； 藉由儲存在一非揮發性記憶胞集合中來使所述安全密鑰穩定； 使用來自所述非揮發性記憶胞集合的所述安全密鑰來提供儲存於快取記憶體中的快取安全密鑰，且以安全協定形式利用儲存於所述快取記憶體中的所述快取安全密鑰；以及 在將所述安全密鑰儲存在所述非揮發性記憶胞集合中之後禁用自所述PUF電路元件至所述非揮發性記憶胞集合的資料傳送。
14. 如請求項13所述的用於操作積體電路的方法，其中所述積體電路包含記憶體陣列及控制電路，所述控制電路用於回應於外部命令而對所述記憶體陣列進行讀取及寫入存取，且所述方法包含回應於所述安全協定回應於所述外部命令而啟用對所述記憶體陣列的存取。
15. 如請求項14所述的用於操作積體電路的方法，其中所述非揮發性記憶胞集合在所述記憶體陣列內。
16. 如請求項14所述的用於操作積體電路的方法，其中所述PUF電路元件包括所述記憶體陣列中的記憶胞。
17. 如請求項13所述的用於操作積體電路的方法，其中所述PUF電路元件包括所述快取記憶體中的記憶胞。
18. 如請求項13所述的用於操作積體電路的方法，其中所述安全密鑰具有寬度，且其中所述安全協定使用小於所述安全密鑰的所述寬度的資料路徑來遍歷所述快取記憶體中的所述安全密鑰，且所述快取記憶體具有至少與所述安全密鑰的所述寬度一樣大的資料寬度。
19. 如請求項13所述的用於操作積體電路的方法，包含在禁用自所述PUF電路元件至所述非揮發性記憶胞集合的資料傳送之後，出於其他目的使用所述PUF電路元件。

Images