TW201028858A - Method, system and controller thereof for transmitting data stream - Google Patents

Description

201028858 -0027 28849twf.doc/n 六、發明說明： 【發明所屬之技術領域】 本^是㈣於-师料串傳送方法、祕及与制 器，且特別是有關於-種適用於從主機傳遞資料至且 片的週邊裝置的資料串傳送方法、錢及其控制器 【先前技術】 數位相機、行__聰減^在這幾 十分迅速’使得料者對儲存媒體㈣求也急加成= 於快間記髓（Flash M_fy )具有⑽鱗紐、由 體積小’以及域械結構轉性，所轉常適合内建 述所舉例的各種可攜式多媒體裝置中。 、 另-方面’隨著使用者逐漸接受使用電子錢包及 得智慧卡的使用日益普及。㈣卡（Smartc^d) 疋有例如微處理H、卡操作系統、安組 鲁 二牛的=路晶片(IC晶片)，以允許持有者執= =。智慧卡提供計算、加密、雙向通信及安全功能，使 =張卡片除了儲存資料的魏外還能賴對其所儲存的 (GSM) ^ 哞果式電話中所使用的用戶識別模組（Subscri^ eati°n M°dule，SIM)卡為智慧卡的其中一個應用範 盘i 智慧卡本身受限於儲存容量，因此近年來開始 ^ I: f裝置的記憶卡作結合，以擴增智慧卡的儲存 重0 3 -0027 28849twtdoc/n. 201028858 . 在習知技術中’結合快閃記憶體與智慧卡的應用是透 ^特殊命令來區別傳送給智慧卡或快閃記憶體的資料，此 特殊命令可齡造成硬難置或_程式紐支援的問 ^此外，在習知技術中是輯此特殊命令中關於所傳送 ^串的㈣資訊來判斷此資料串是否為智慧卡的命令格 =然而’此方法往往會造成—般輯資料與屬於智慧卡 _ =令格式碰撞的問題（即將—般檔案資料誤判為智慧卡 的資料串）。 另外在些具有快取記憶體（Cache)之電子產品的 應用中，因這些電子產品本身的限制，智慧卡與電子產品 之間資料㈣傳遞並無法繞過快取輯體，而使得智慧卡 所產生的回應訊息並無法被無誤地回傳至所依附的電子產 品，進而限制智慧卡在這類具有快取記憶體之電子產品上 =應用。舉例來說，在—個“纽的行動電話中，因了· 並不支援諸如N〇 Caehe等不須透過快取記憶體而直 ，地對快取記憶體進行存取的指令，故_將智慧卡和快 體以整合為纖卡的形式顧在這類）ava系統的 =電話中。請參考圖i，圖i為習知搭配記憶卡12之 =10的功能方塊圖。主機10為一種電子產品（如：Java U的行動電話），並具有快取記紐14，而記憶卡12 /、有快閃記憶體16和智慧卡晶片18。主機1〇與記憶卡12 之間的資料傳遞路徑都會經過快取記憶體14。然而，因 憶龍會暫存最近主機1G與記針12之間所傳遞 、貝料之緣故’當主機10欲從智慧卡晶片18獲得資料時， -0027 28849twf.doc/n 201028858 若快取記憶體14内已經存有與讀取指令相符的資料時，則 决取δ己憶體14就會將相符的資料傳送至主機1〇。然而， 在k樣的架構下’智慧卡晶片18的回應訊息往往會被快取 ，憶體14已有的資料所取代，而使得智慧卡晶片18的加 雄及安全通信的功能大受影響。 ㈣ft*’有需要發展一套能夠在智慧卡的相關應用中益 誤地傳遞智慧卡之回應訊息的系統和方法。 ，、 【發明内容】 誤地傳遞智ίΐ之傳达系統及其控制器’能夠無 慧卡傳送妓，能_誤地傳遞智 本發明所提供的資料串傳 鲁 二了=在結合快閃記憶體與卡器可 ，在其他晶片與快閃記憶 用中二還另可 遞晶片之回應訊息，而上述 ;/應用中’以無誤地傳 線傳輸晶片（如：霞年曰y曰j从是射頻識別晶片、無 位錄音晶片）。 曰片）或多媒體控制晶片（如:數 本發明提出一種資料串 遞資料串至具有的週邊装置。、万法，其適用於從主機傳 生-寫入符記，並將該寫 ^斗串傳送方法包括··產 送一第-寫入指令至該週邊震晉於一第-資料串中；傳 為寫入該第-資料串至該週番該第-寫入指令被設定 '"置，傳送該第一資料串的 5 201028858. --0027 28849twf.doc/n 至少一部份至該晶片，並記錄該第一資料串中的該寫入符 記；以及依序地傳送複數個讀取指令至該週邊裝置二直^ 該主機自該週邊裝置接收到一第一回應訊息為止，其申該 第一回應訊息的一預設資料區内的資料為該晶片因接收^ 該第一資料串的至少一部份而產生，且該第一回應訊息含 有該寫入符記，而該複數個讀取指令被設定為讀取複數個 邏輯區塊位址上的資料。 本發明提出一種資料串傳送系統，其適用於在主機和 具有晶片的週邊裝置之間的資料串傳送。此資料串傳送系 統包括應用程式以及控制器。應用程式安裝於主機上並且 用以操作週邊裝置。控制器設置於週邊裝置中，並且電性 連接至晶片。其中該控制器會產生一寫入符記，並將該寫 入符記藏於一第一資料串中。主機會執行應用程式會以送 一寫入指令至控制器，寫入指令被設定為寫入第一資料串 至週邊裝置。控制器會傳送第一資料串的至少一部份至該 晶片，並記錄該第一資料串中的寫入符記。當主機執行該 應用程式時，該主機會依序地傳送複數個讀取指令至該週 邊裝置，直到從該控制器接收到一第一回應訊息為止，其 中該第一回應訊息的一預設資料區内的資料為該晶片因接 收到該第一資料串的至少一部份而產生’且該第一回應訊 息含有該寫入符記，而該複數個讀取指令被設定為讀取複 數個邏輯區塊位址上的資料。 本發明提出一種控制器，其適用於具有晶片的週邊裝 置。此控制器包括一微處理單元以及一緩衝記憶體。上述 6 w0027 28849tw£doc/n 201028858

微處理單元用以控制控制器的整體運作，而上述緩衝記憶 體用以暫時地儲存資料。其中微處理單元會將來自於一主 機的第一資料串的至少一部份傳送至該晶片，並記錄該第 一資料串中的一寫入符記。在該第一資料串的至少一部份 被傳送至該晶片之後，以及在該微處理單元傳送一第一回 應訊息至該主機之前，該微處理單元會依序地傳送一第二 :應訊息至該主機，以回應來自該主機的複數個讀取指 令。其中該第一回應訊息的一預設資料區内的資料為該晶 片，接收到該第一資料串的至少一部份而產生。當該微處 理單元自該晶片接收到該第一回應訊息的該預設資料區内 =資料之後’該微處理單元會將該第—回應訊息傳送至該 主機，而該第一回應訊息含有該寫入符記。 本發明提出一種應用程式，其安裝在一主機中。其中 =主機會藉由執行該制程式，以進行上述的資料串傳送 串^送進而控制該主機和具有晶片的週邊裝置之間的資料 括.實施财，上述㈣㈣送方法更包 t判，魅娜送至魏邊裝置的任—資料串中是否含 串ϊΐϊϊίί以及倘若該主機傳送至該週邊裝置的資料 -部份==含有該特定標記的資料串的至少 實施例中:上述週邊裝置更包括-非揮 倘若該主機 則將未 7 201028858 ,-0027 28849twf.doc/n 含有該特定標記的該資料串寫入至該非揮發性記憶體。 在本發明之一實施例中，上述週邊裝置更包括一非揮 發性§己憶體，而上述資料串傳送方法更包括：判斷任—個 從該主機傳送至該週邊裝置的讀取指令是否被設定為讀取 該複數個邏輯區塊位址上的資料；以及對任一讀取指 言，倘若該讀取指令並非被設定為讀取該複數：^=二 位址上的資料，則依據該讀取指令所指派的位址從該非 發性記憶體中讀取對應的資料。 在本發明之—實施例巾，上述資料串傳送方法更包 括：當產生該寫人符記後，記錄該寫人符記於該主機；以 及比對該週邊裝置回傳至社機_應訊息巾的寫入符記 是否與記錄於該主機的該寫入符記一致。 f本發明之-實施例中’上述資料串傳送方法更包 回應訊息中的寫入符 取m销裝置，直職㈣該第-回應訊息為止。 括：當產實施财，上述㈣串傳送方法更包 及在^主播^寫入符記後，記錄該寫入符記於該主機；以 送第二寫人r至該週邊裝置以將資料傳 更新後的該寫二所;錄;該寫入符記，並將 置。 ^隨著該第—寫人指令傳送至該週邊裝 括：’上㈣财傳送方法更包 複數個讀取指令，而將對應的讀取符記加入至 8 201028858 ,-0027 28849twf.doc/n 回傳給該主機的回應訊息中；以及判_主機所接收到的 回應訊息中的讀取符記是否與一系統設定值—致。 在本發明之-實施射，上述資料串傳送方法更包 括：當該週邊裝置回傳至該主機的回應訊息中的寫入符記 與記錄於該主機的寫人符記—致，且該主機所接收到的回 應訊息中的制取符記與該純設紐—致時 主 機所連續接收到的至少三個回應訊息中的讀取符記之間的 差值是否為一定值。 在f發明之一實施例中，其中該至少三個回應訊息所 對應❹侧取指令被設域讀取該複數個邏輯區塊位址 中多個彼此不相鄰的邏輯區塊位址上的資料。 在本發明之-實施例中，上述主機每傳送該複數個讀 取，令當㈣任-個讀取指令至該週邊裝置後，該主機會 執行-第三寫人指令，以將資料寫人至簡邊裝置的一暫 存播。 在本發明之一實施例中，當上述主機傳送該第-寫入 指令至該週邊裝置後，魅餘行該帛三寫人指令 資料寫入至該暫存檔。 將 預之:實施例中’當上述暫存檔的大小超過-預6又貝枓罝時，該控制器會清除該暫存檔。 明之—實施例中，上述任兩健續地回傳給該 主機的回應訊息中的讀取符記，皆相差—預設值。 時間產生發仏龍例巾，上述寫人符記為依據一系統 201028858 ,-0027 28849twf.doc/n 在本發明之-實施例中，上述寫入符記為一乱數值。 在本發明之-實施例中，上述複數個邏輯區塊位址上 的資料屬於單一特定檔案。 在本發明之一實施例中，上述週邊裝置更包括一非揮 發性記憶體，社職料串傳送方法更包括：躺該單一 特定播案是否存在於該非揮發性記憶體内；以及倘若該單

特疋檔案尚未存在於該非揮發性記倾内，則在該非揮 發性記憶體内建立該單一特定檔案。 在本發明之-實施例中’上述複數個邏輯區塊位址上 的資料屬於多個特定檔案。 龍在^明之—實施例中，上述週邊裝置更包括一非揮 ^記憶體’社述㈣串傳送方法更包括：騎該多個 特疋權案是聽在於鮮揮發性錢勸；以及倘若 :特定難的任何-個特定檔案尚未存在於該轉發性記 2内’則在該非揮發性崎體内建立還尚未建立的特定 權案。 ❹ 在本發明之—實闕巾’上社機包括 該主機與該週邊裝置之間所有指令與㈣ 皆^ 通過該快取記憶體。 會 的資實闕巾’上述複數個輯區塊位址上 的資枓之總和大於鱗於該快取記紐的容量。 在本糾m射，上妞妓置 存貝料於該複數個邏輯區塊位址。 ’、、 在本發明之-實關巾，上料料㈣❹法更包 .„-0027 28849twf.doc/n 括：每當該週邊裝置接收到該複數個讀取指令的其中一個 讀取指令之後，倘若該主機尚未接收到該第一回應訊息， 則從該週邊裝置傳送一第二回應訊息至該主機。 在本發明之一實施例中’上述第二回應訊息的一預設 資料區内的每個位元所記錄的資料皆為零。 在本發明之一實施例中，上述第一回應訊息的該預設 資料區内的每個位元所記錄的資料不全為零。 _ 在本發明之一實施例中’上述晶片為智慧卡晶片、射 頻識別晶片、無線傳輸晶片或多媒體控制晶片。 在本發明之一實施例中’上述週邊裝置為SD記憶卡 或MMC記憶卡。 在本發明之一實施例中’上述晶片相容於IS〇 7816標 準或ISO 14443標準。 在本發明之一實施例中，上述非揮發性記憶體為單層 記憶胞（Single Level Cell，SLC)反及（NAND)快閃記憶 體或多層記憶胞（Multi Level Cell，MLC )反及（NAND ) ® 快閃記憶體。 在本發明之一實施例中，上述第一資料串的至少一部 份為一指令-應用程式協定資料單元 (Command-Application Protocol Data Unit，C-APDU )，而 第一回應訊息為一回應-應用程式協定資料單元 (Response-Application Protocol Data Unit，R-APDU )。 基於上述，本發明藉由在不同的寫入指令中嵌入寫入 符記，並使回應訊息中包含有對應的寫入符記，可避免在 11 20102885 8,„^〇〇27 28849twfdQc/n ^機具有快取記憶體的情況下，因關朗程式而產生的 資1誤判的情況’而更—步地確保資料的正確性。此外， 周邊裝置的控制器亦可將對應的讀取符記加到要回傳至主 機的資料串中’以進一步地確保當主機前後兩次所產生的 =符記發生碰撞時’主機仍可正確地判斷是否接收到智 慧卡所產生的回應訊息。 為讓本發明之上述特徵和優點能更明顯易懂，下文特 舉較佳實關’並配合所關式，作詳細說明如下。 9 【實施方式】 、本發明提供—種資料串傳送方法、系統及其控制器， ,、適用於在主機和具有晶片的週邊裝置之間的資料串傳 送。上述系統包括應用程式與控制器，而應用程式與控制 器是分別地安裝和設置在主機與週邊裝置。此外，資 得以藉由寫入指令而被傳送至晶片。之後，藉由執行複數 個讀取指令，晶片所產生的回應訊息可無誤地被接收。盆 ❹ 中’―寫人符記會被絲檢驗畴資料的正確性，= 機得以區別所接收到回應訊息是暫存在快取記憶體中的 次回應訊息’亦或是本次晶片所產生的回應訊息。以 以數個範例實施例並配合所附圖式來詳細說明本發明。但 必須瞭解的是，此些範例實施例並非限制本發明 ; 說，本發明所提供的資料串傳送方法、系統及其控制器， 除了可應用在具有快取記憶體的主機與晶片之間的資 傳遞，以無誤地傳遞晶片之回應訊息，而上述晶片可以是 12 201028858」-〇。27 2m9twf.doc/n 射頻識別（RadioFrequencyIdentification，RFID)晶片、無線 傳輸晶片（如：藍芽晶片）或多媒體控制晶片曰(曰如：= 錄音晶片）…等。 m [第一實施例] 請參照圖2，圖2是根據本發明第一實施例繪示的 料串傳送纽的概要⑽®。資料铸送彡統包括應用程 式206與控制器110。應用程式206是安裝在主機2〇〇内 啸制器110是設置在週邊裝置100内，用以控制週邊裝 置100的操作，以尽控制週邊裝置100與主機2〇〇之間^ 資料傳遞。詳細地說，應用程式可儲存於主機内之一押制 器中（圖未示），該控制器可具有一微處理器單元(圖未示 一緩衝記憶體（圖未示）’及一資料串傳送模組(圖未示1 中丄緩衝記憶體及資料串傳送模組分別耦接至微處理器二 元資料傳送模組。此外，通常週邊裝置100會與主機2^ 一起使用，以使主機200可將指令和資料傳送到周邊裝= ❿ 100。特別是，週邊裝置100還包括用以執行安全驗證等 能的智慧卡晶片140,而控制器110以及執行應用程 的主機200可執行根據本發明實施例的資料傳送方^,、 將訊息傳送至智慧卡晶片140並無誤地回傳智慧卡晶= HO的回應訊息至主機。主機·另包括快取記: 212，用以暫存主機200最近曾使用過的資料，以提 200整體的資料處理速度。 機 在本實施例中，週邊裝置1〇〇具有用以儲存一般資料 13 28849twf.doc/n 201028858 的非揮發性記憶體13〇，電性 明的，非捏㈣々_ = 1〇°然而’須說 件，而非rtf 發明來說是選擇性的元 整體運作15110會控制週邊I置100的 資料串的傳遞、儲存、讀取與抹除 括微處理單元110a、快閃記憶體介面_ :0c。微處理單元110a會執行應用程式施 ❹ 整體運作。快閃記憶體介面祕電性連接 早70 l〇a，並且用以存取非揮發性記憶體130。 、《之，主機200欲寫入至非揮發性記憶體13〇的資料會 、、星^ f蝴記憶體介面ll〇b轉換為非揮發性記憶體⑽所能 接又的格式。然而，須說明的，因非揮發性記憶體⑽對 本發明來說是選擇性的元件，而非必要的元件。故在本發 明的其他不具非揮發性記憶體130的實施例當中，控制器 11〇不必具有記憶體介面110b<>緩衝記憶體n〇c用以暫時 地儲存系統資料（例如邏輯實體對映表）或者主機2〇〇所 ❿ 凟取或寫入的資料。在本實施例中，緩衝記憶體ll〇c為靜 態隨機存取 §己憶體（static random access memory， SRAM)。然而，必須瞭解的是’本發明不限於此，動態 隨機存取 §己憶體（Dynamic Random Access memory， DRAM)、磁阻式記憶體（Magnetoresistive Random Access Memory，MRAM)、相變化記憶體（Phase Change Random Access Memory，PRAM )、同步動態隨機存取記憶體 (Synchronous DRAM，SDRAM )或其他適合的記憶體亦 14 201028858▽从。27 28849tvvfdoc/n 可應用於本發明。 _智慧卡晶片ho電性連接控制器11〇，並且用以執行 計异、加密、雙向通信及安全認證等功能。在本發明實施 例中’智慧卡晶片14〇為相容於IS07816標準的接 慧卡晶片。然而，必須瞭解的是，本發明不限於此。例如 智慧卡晶片14〇亦可是相容於IS0 14443、IS〇 154〇8或其 他安全晶片標準的接觸或非接觸式智慧卡晶片，此外，值 得說明的是，控制器no與智慧卡晶片14〇可各為一獨立 晶片，亦可合併封裝為一單一晶片。 在本發明實施例中，非揮發性記憶體130為單層記憶 胞（Single Level Cell, SLC)反及（NAND)快閃記憶體。 然而，本發明不限於此，在本發明另一實施例中非揮發 性記憶體130為亦可為多層記憶胞（MuW Levd Cdl， MLC)反及（NAND)快閃記憶體或其他適合的非揮發性 記憶體。此外，雖未繪示於本實施例中，但控制器11〇可 更包括錯誤校正模組(ECC Module，Error Correction Code ⑩ Module)與電源管理模組等功能模組。 在本實施例中，週邊裝置1〇〇可為智慧卡或更包含非 揮發ht β己憶體而為一整合性之安全數位（secure digital， SD)記億卡。但必須瞭解的是，在本發明另一實施例中週 邊裝置100亦可以是多媒體卡（Multi Media Card, MMC) 記憶卡或其他的記憶裝置。 本實施例中，週邊裝置1〇〇除了控制器110、非揮發 性記憶體130以及智慧卡晶片140之外還包括匯流排連接 15 0027 28849twf.doc/n 201028858 介面120。匯流排連接介面12〇電性連接控制器11〇，並且 用以與主機200連接。在本實施例中，匯流排連接介面 則為一 SD介面。必須瞭解的是，匯流排連接介面12〇亦 可為其他適合的介面。例如當週邊裝置1〇〇為MMC記憶 卡時，匯流排連接介面12〇為MMC介面。 主機200藉由執行應用程式2〇6來操作週邊裝置 1〇〇,以完成根據本發明實施例的資料傳送方法。此外，必 ❹ m 須瞭解的是主機剔亦包含其他元件，例如：處理器、作 業系統…等。在本實施例中，主機2〇〇與週邊裝置1〇〇之 間所有指令與資料的傳遞皆會通過快取記憶體。此 外，上述主機200可為個人電腦、行動電話、筆記型電腦、 個人數位助理機（PDA).…等。 基此’在主機綱在對上述含有智慧卡晶片的週 邊裝置100進行操作時’根據本發明實施例的控制器11〇 口主機200戶斤執行的應用程g 能夠正確地將資料或 曰7傳送至智慧卡晶片14〇,並無誤地將智慧卡晶片 的回應訊息傳遞至主機遞。以下將配合圖『至圖6詳細 Ϊ明3器U”主機2GG之間所執行資料傳送程序的流 /圖3是根據本發明第—實施例纷示主機200運 = 圖^根據本發明第—實施_示週邊裝 的流程圖，而圖5是根據圖3和圖請示的 貪I不意圖’而圖6則繪示主機兩次 140聯繫時的資料流向。 曰μ卞日日片 請先參照圖3 ’每當主機200要傳送資料至智慧卡晶 201028858 0027 28849twf.doc/n 片140之前’主機200會先獲得或產生一寫入符記（加把 token) WT，並記錄該寫入符記WT (步驟S4〇1)。其中， 寫入符記WT可依一設定之原則產生，如依序、亂數或是 依據一系統時間產生，故一般說來，在每次主機2〇〇欲傳 送資料至智慧卡晶片14〇時，主機2〇〇所獲得的寫入符記 WT大多會彼此不同。此外，當主機2〇〇傳送寫入指令至 智慧卡晶片140時，寫入符記|丁會隨著寫入指令被傳送 到控制器I10，且寫入符記wt亦會被包含在回傳至主機 200的資料串中。主機200會比較傳送至控制器110的寫 入符記是否與控制器110所回傳的寫入符記一致，以作為 在判斷回傳資料是否正確時的依據。 之後’在主機200傳送資料或指令至週邊裝置1〇〇的 智慧卡晶片140之前，主機2〇〇會將所欲傳送資料或指令 與一特定標記及寫入符記WT合併，以形成資料串（步驟 S40^3 )。如圖7所示，在本實施例中主機2〇〇傳送至控 制器110的資料或指令7〇4為一指令應用程式協定資料單 ❹ 元（Command~Application Protocol Data Unit，C-APDU )， 而C-APDU 7〇4與特定標記7〇2以及寫入符記7〇6合併 後’即可形成資料串7〇〇，以作為主機2〇〇與智慧卡晶片 140之_聯繫之用。然而須注意的’在本發明週邊裝置 1〇〇不具有非揮發性記憶體13〇的其他實施例中，資料串 漏可不具有特定標記702。亦即，對這些不具有非揮發性 ίΠ3()的實，而言’特定標記搬不必包含在資料 田中。換言之，在這些不具有非揮發性記憶體 17 〇w0027 28849twf.doc/n 的實施例’當進行步驟S403時，只須合併c-APDU 704 與寫入符記706,以形成資料串7〇〇。在本實施例中，特定 標記702是位於資料串7〇〇的數個最高有效字元（M〇st

Significant Bit，MSB)而形成在 C-APDU 704 之前，寫入符 記706則是位於資料串7〇〇的數個最低有效字元（Uast

Significant Bit，LSB)而形成在 C-APDU 704 之後。然而， 須注意的，特定標記702和寫入符記706在資料串700中 的位置並不以此為限’例如：在本發明的另一個實施例中， 可藉由一編碼器，將特定標記7〇2和寫入符記7〇6的各個 位凡分散在資料串700之中，之後在藉由相同的編碼器從 資料串700中擷取出特定標記7〇2和寫入符記7〇6。另外， 在本發明的一實施例中’特定標記7〇2和寫入符記7〇6位 於資料串700的同一端；在本發明的另一實施例中，特定 標記702位於資料串700的右端，而寫入符記7〇6位於資 料串700的左端。 另須說明的，在本實施例中’倘若主機2〇〇存取的對 ® 象為非揮發性記憶體130而不是智慧卡晶片140的話，則 上述的特定標記702及寫入符記706並不會被併入至主機 200傳送給控制器110的資料串中。在後面的說明中，將 會進一步地說明控制器110如何依據所接收到的資料串中 是否含有上述的特定標記702，來判斷資料串所要傳送的 目的地是非揮發性記憶體130亦或是智慧卡晶片140。 當資料串700形成之後，主機200會藉由寫入指令， 將資料串700傳送至週邊裝置1〇〇的控制器11()(步驟 18 201028858 ；-0027 28849twf.doc/n S405)。亦即，主機200會傳送寫入指令至週邊裝置100， 而此一寫入指令係被設定為寫入資料串7〇〇至週邊裝置 100。 當資料串700被傳送到控制器11()之後，主機2〇〇會 依序地傳送複數個讀取指令至週邊裝置丨⑻的控制器 110,直到該主機自週邊裝置100接收到智慧卡晶片140 所產生的回應訊息為止。其中，上述複數個讀取指令被設 定為依序地讀取複數個邏輯區塊位址（Logical Block Address，LBA) A!至AN上的資料。在本實施例中，上述 複數個邏輯區塊位址Al至八1^是屬於單一特定檔案。請參 考圖3，在將複數個讀取指令傳送到週邊裝置1〇〇之前， 主機200會將目前的讀取位址A設定為起始邏輯區塊位址 Αϊ (步驟S407)。之後，主機2〇〇會傳送讀取指令至週邊 裝置100 (步驟S409)，而此一讀取指令被設定讀取一預 定長度之邏輯區塊位址’在本實施例中該邏輯區塊位址為 Α至（Α+511位元組）的資料（即[Α : Α+511]的資料）， ❹ 但並不以此為限。另須說明的，在本實施例中，當控制器 110接收到主機200所輸出的讀取指令之後，控制器 會先判斷此讀取指令是否被設定為讀取上述複數個邏輯區 塊位址八1至八!^上的資料，而倘若該讀取指令被設定為讀 取上述複數個邏輯區塊位址^至^上的資料，控制器⑽ 是由-暫存器中直接產生512位元組長度且全為零的資 料，以減少因讀取資料而耗費的時間。此外，在本發明的 另-個實施例中，上述512位元址長度且全為零的資料是 19 201028858,。._884__ 例中複數個邏輯區塊位址八1至入1^上所儲存的資&實施 一預設樣式(pattern)。 ，叶亦可為 直接從上述單-特定播案讀取，而上述單一特 在非揮發性記憶體130當中或是被配置到控制器f茱可存 擬出的-記憶單元當中。在本實施财 位址ajAnjl實際職存的#料全為零，關邏輯區塊

請再參考@ 3，當主機傳送讀取指令至週 100後，即會等待並接收週邊裝置1〇〇所回 置 驟S411)，而上述回傳的資料串是微處理單元， 應已接收到該讀取指令而產生的，且上述回傳的資料;= 包含有上述的寫人符記wt。詳言之，當微處理單元ιι〇\ 接收到包含有寫入符記WT的資料串700時，會暫存其 的寫入符記wt，之後當微處理單元11Ga回應主機2〇〇所 傳送的讀取指令時’會將所暫存的寫人符記WTM到要回 傳的資料串内。請參考圖8,圖8為微處理單元u〇a回傳 至主機200的資料串800之資料結構圖。資料串8〇〇包含 有一預設資料區802以及一寫入符記區8〇4，其中預設資 料區802用來兒載％慧卡晶片獨所產生的訊息或記載上 述512位元組長度且全為零（或上述預設樣式）的資料， 而寫入符記區804則是用來記載上述的寫入符記WT。如 圖8所示，寫入符記區804位於預設資料區8〇2之後。然 而，本發明並不以此為限，例如：在本發明的另一實施例 中，寫入符記區804位於預設資料區8〇2之前。 在之後的步驟S413中，主機200會判斷回傳的資料 20 —^ A ^„^-0027 28849twf.doc/n 串800的預設資料區802内的每個位元所記錄的資料是否 全部為零，或是判斷預設資料區8〇2内的資料是否為上述 的預設樣式。倘若資料串800的預設資料區8〇2内的每個 位元所記錄的資料全部為零，或預設資料區8〇2内的資料 為上述的預設樣式，則表示控制器110的微處理單元u〇a 尚未接收到智慧卡晶片140的回應訊息，而會進行步驟 S415 ;而相對的’倘若資料串8〇〇的預設資料區8〇2内的 每個位元所記錄的資料不全為零，則表示控制器11〇的微 處理單元ll〇a可能已經接收到智慧卡晶片14〇的回應訊 息，而會進行步驟S419。 在步驟S419中，主機200會判斷微處理單元11〇&所 回傳的資料串800中的寫入符記WT是否與主機2〇〇所暫 存的寫入符記wt —致。倘若上述兩寫入符記WT彼此— 致，則進行步驟S421 ;而倘若上述兩寫入符記WT並不— 致，則進行步驟S415。一般說來，在不重新啟動應用程式 206的情況下，微處理單元11〇a所回傳的資料串8⑼中的 ❹ 寫入符記WT大多會與主機200所暫存的寫入符記wt — 致。然而，因為主機200具有快取記憶體212的緣故，快 取β己憶體212中會存有先前微處理單元n〇a所回傳的資料 串，而當應用轾式206被重新啟動而使得主機2〇〇所記錄 的寫入符記wt有所變動後，即报有可能會發生主機2〇〇 所記錄的寫入符記WT與回傳的資料串咖中的寫入符記 WT彼此不一致的情形。 备主機200所記錄的寫入符記與回傳的資料串 21 201028858 .-0027 28849twf.doc/n _中的寫入符記WT並不-致時，即使資料串_的預 設資料區802内的每個位元所記錄的資料不全為零，或預 設資料區802⑽資料為上述的預設樣式，主機2〇〇仍不 會將所接收·資料串_之倾資騎_⑽資料視 為智慧卡晶片14G的回應訊息。故就㈣的正雜而言， 藉由步驟S419 t對於寫入符記WT的比對動作可避免 主機綱將快取記麵212先前所暫存的資料誤認為由智 慧卡μ片14G所產生的回應訊息。舉例來說，假設在主機 2〇〇開機至關機的期間，應用程式2〇6先後被執行兩次。 在前-次應用程式2G6執行期間，主機藉由上述步驟 =〇l:S421從智慧卡晶片14〇接收到回應訊息，而此一回 應，應用程式206重新被執行後仍存於快取記憶體 送哥自’絲重新啟動的助程式在傳 自、二ηΓ慧卡晶片⑽並等待智慧卡晶片14G的回應訊 苡=2進行步驟_的判斷的話，則主機200即 參 ^0廡=Γ在快取記憶體212的前次回應訊息誤認為本 導ΐ㈣上的錯誤。換言之，藉由步驟 m虛機200即可區別所接收到的回應訊息 吼自快取記憶體212所暫存的前次回應 訊α進而使侍資料的準確性會大幅地提高。 息後當確認所接收到的回應訊息是本次的回應訊 區802内的咨~會將所接收到的資料串_之預設資料 二⑴。内的資料視為智慧卡晶片14()_應訊息（步驟 22 201028858 -0027 28849twf.dc«:/n 另須注意的，在本發明的另一實施例中，上述的步驟 S413和S419的先後次序對調，亦即先執行步驟S419再執 行步驟S413。在這實施例中，倘若在步驟S419中判斷出 兩寫入符記wt並不一致，則進行步驟S415;反之，則進 行步驟S413。此外，倘若在步驟S413中判斷出回傳的資 料串800的預設資料區8〇2内的每個位元所記錄的資料全 部為零’則進行步驟S415 ·，反之，則進行步驟S421。 % θ在步驟S415中，主機20〇會判斷目前的讀取位址Λ 是否等於最後一個邏輯區塊位址Αν。倘若目前的讀取位址 Α等於最後一個邏輯區塊位址Αν，則表示主機2〇〇已經傳 送過Ν個讀取指令至週邊裝置1〇〇，此時主機2〇〇即會再 將目則的讀取位址Α設定為起始邏輯區塊位址Αι (步驟 S407)，其中上述>^個讀取指令係被設定為從非揮發性記 憶體130中讀取複數個邏輯區塊位址、至入^上的資料。 然而’倘若目前的讀取位址A並不等於最後一個邏輯區塊 =址AN，則主機2〇〇會將目前的讀取位址A加上一預設 ❹ 為料長度（步驟S417)，而在本實施例中，此預設資料長 度為512位元組。因此，在本實施例中，主機2〇〇所產生 的複數個讀取指令係被設定為依序地從複數個邏輯區塊位 址、至4讀取相同長度（即512位元組）的資料。此外， 為了簡化主機200的操作，在本發明的另一個實施例中， 主機200會依據起始邏輯區塊位址A〗以及上述單一特定檔 案的大小，得到所有的邏輯區塊位址八〗至AN，例如第二 個邏輯區塊位址八2即等於（Arf512)，最後一個邏輯區 23 201028858 izo-0027 28849twf.doc/n 塊位址An等於（Ai + suynsj 大小係等於⑽师㈣）’㈣單—較檔案的 來獲有其他實施例中，亦可利用-對照表 來獲付所有的物區塊位址AjAn㈣訊 施例中’上料絲會加冑 之頭端及尾端的兩:邏輯表:只列出該特定檔案 單位，而每一區段的資料長度 短F換Γ Ι·；^70且’故可藉由上述頭端及尾端的兩個邏 所有的雜區塊仙1 Αι至αν。如此— 今#田昭矣所J70110 a判斷出讀取指令中所指派的位址與 輯區塊位址吻合時，倘若智慧卡晶片 尚未產生喃域，微處理單元m 區802内的每個位元所記錄的資料皆為 = 2〇〇。此外，在本發明的其他實施例中 = ❹ 上並不儲存資料於上述複數個邏輯區塊他^至An= /上述的特&槽案可以是虛擬的，而當微處理單元ll〇a 判斷出讀取指令所指派驗址屬於上述複數觸輯區塊位 =A!至AN時’微處理單元u〇a則直接產生回應訊息並 回應訊息傳送至主機細，而省略掉讀取上述特定播案 的程序1另須說明的，本發明中的預設資料長度並不以512 位元組為限’上述的預設資料長度可以是其他數值，如4K 位兀f、8K位元組等。除此之外，在本實施例中，因每個 讀取指令係被設定為讀取預設資料長度的資料，故該預設 24 vcJ-〇〇27 28849twf.doc/n 201028858 資料長度可針對不同的需求來 料長度縮小，以使每次如可以將該預設資 應靖㈣人工t制n〇的微處理單元施為回 應讀取而回傳的資料串 短微處理單元降低進而可縮 相祕^ “树並增進控彻11G的效能。 相對於圖3所緣不的主機2〇 作時的流程，週邊裝置i⑻Μ = 計日日片140運 a - i - ，、該主機20〇的運作流程則可 ❹ 單邊裝置100開始運作時，控制器110 == 會先記錄上述單-特定播案的起始邏 ^機獅所產生的讀取指令之用。然而，在本發明^另谈 實施例巾，在記錄起始區塊條、以及單—特 之前，微處理單元⑽會先判斷該單-特定構案^ 否存在於該轉發性記賴13G内，而倘若上述的單f 定播案尚未存在於非揮發性記鐘13G内 元 腕會树揮發餘13G _立上述料 案’或是虛擬出的-錢單元，並將上料 檀= 置到所虛擬出的記憶單元當中。 當起始邏輯區塊位址Al與單—特定職的大小被 錄之後，控制器110即可開始接收主機2〇〇所輸 指令（步驟S5G3)，其中該寫人指令係被設定為寫入第— 資料串至週邊裝置100 ’而該第一資料串可以是如 所示的資料串·或是其他㈣料串。當控㈣u 到寫入指令之後，即會判斷該第一資料串是否含有如 所示的特定標記702 (步驟S505)。倘若第—資料串不含 25 201028858 0027 28849twf.doc/n 201028858 0027 28849twf.doc/n

有特定標記702 ’則控制器110的微處理單元11〇a會依據 寫入指令所指派的位址，將第一資料串寫入至非揮發性記 憶體130 (步驟S507);相對的，倘若第一資料串含有特 定標記702，則控制器11〇的微處理單元11〇a會將第一資 料串中的寫入符記WT (如圖7中的寫入符記706)記錄 在缓衝記憶體110c ’並將特定標記7〇2與寫入符記|丁從 第一資料串中去除，以產生第二資料串（如圖7中所示的 C-APDU 704) ’再將第二資料串傳送至智慧卡晶片 140(步 驟S509)。如此-來，藉由侧第—資料串中是否含有特 定標記702 ’控制器11〇的微處理單元u〇a即可判斷資料 串應該送往非揮發性記憶體13〇或送往智慧卡晶片14〇。 須說明的’在本發明不具有非揮發性記憶體n〇的其他^ 施例中’因資料串700不具有特定標記702，故圖4 _ 程中的步驟S505和S507會予以省略，且在步驟S5〇9 q 即不須將特定標記702從資料串除去，而直接將資牵 ί 700的至少一部份傳送到智慧卡晶片140。另須說明的 本發明的另一個實施例中，上述的第二資料串即為上交 的第—資料串。換言之’微處理單元110a不會將特定標言 二2或寫入符記WT從第—資料串中去除，而是將第一^ 〜直接轉送到智慧卡晶卩14G。之後，智慧卡晶片14 =所接收到的第-#料賴出特定標記7()2、C ApD1 和€ WT。此外’本實施例中，第一資料串1 ' a wt除如上所述會記錄在緩衝記憶體li〇c ^ 本發明的另—實施财，微處理單元110a會將第- 26 201 〇28858_0027 28849twfdoc/n 資料=的寫資=LWT記錄在非揮發性記憶通13〇。 田第一祕串破送往智慧卡 主請於圖3之步物但=於 控制器11G的微處理單元UGa會判斷所接收的讀取指令所 指派的位址是否屬於上述的單—特定儲（步驟s5i3)，

=即微處理單元UOa會判斷所接收的讀取指令是否被設 定為讀取上述複數個邏輯區塊位址至An上的資料。若 上述讀取指令所指派的位址並非屬於該單一特定檔案，則 微處理單元ll〇a會依據讀取指令所指派的位址讀取對應 的資料（步驟S515)，並將資料傳送至主機2〇〇 ;相對的， 若上述讀取指令所指派的位址屬於上述的單一特定檔案， 則微處理單元ll〇a會再判斷使否已經接收到智慧卡晶片 140的回應訊息（步驟S517) ’而在本實施例中，此回應 訊息為智慧卡晶片140因接收到上述的第二資料串而產 生，並且為一回應-應用程式協定資料單元 (Response-Application Protocol Data Unit, R-APDU )。在 步驟S517中，倘若微處理單元ll〇a已經接收到智慧卡晶 片140的回應訊息，則微處理單元ll〇a會將智慧卡晶片 140所產生的回應訊息會與記錄在缓衝記憶體ll〇c (或非 揮發性記憶體130)内的寫入符記WT合併成一第一回應 訊息（步驟S521)，再將此第一回應訊息回傳至主機200 (步驟S523)。上述的第一回應訊息的資料結構與圖8所 27 〜Ό027 28849twf.doc/n 201028858 示資料串800的資料結構一致，其中預設資料區802用來 記载智慧卡晶片140所產生的回應訊息，而寫入符記區8〇4 則用來記載寫入符記WT。 倘若在步驟S517中，微處理單元ii〇a尚未接收到智 慧卡晶片140的回應訊息，則控制器110的微處理單元 110a會回傳一第二回應訊息至主機2〇〇，以回應所接收到 的讀取指令（步驟S519)。在本實施例中，第二回應訊息 的資料結構亦與圖8所示資料串8〇〇的資料結構一致，其 中預設資料區802内的每個位元所記錄的資料皆為零，而 寫入符記區804則用來記載寫入符記WT。須說明的，在 本發明的另一實施例中，倘若在步驟S517中微處理單元 110a尚未接收到智慧卡晶片的回應訊息，則在步驟 S519中，微處理單元ii〇a會回傳所有位元皆為零的資料 串至主機200，亦即回傳至主機200的第二回應訊息中並 不含有寫入符記WT。當進行完步驟S519之後，微處理單 元ll〇a會再繼續等待主機200的下一個讀取指令，直到接 φ 收到智慧卡晶片140所產生的回應訊息，並回傳上述的第 一回應訊息至主機200為止。 綜上所述，主機200和週邊裝置1〇〇之間的資料串傳 送過程大略地可區分為一傳送程序以及一等待回應訊息程 序，如圖5所示。在進行傳送程序期間，主機2〇〇會先傳 送寫入指令至控制器110 (相當於圖3的步驟S4〇3和 S405)，之後控制器11〇會檢驗所接收的資料串是否含有 特定標記（相當於圖4的步驟S505)。倘若所接收的資料 28 201028858—一 串含有特定標記，控制器110就會記錄資料串中的寫入符 記WT，並將資料串中的C_APDU傳送至智慧卡晶片14〇 (相當於圖4的步驟S509)。此外，在進行上述等待回應 訊息程序的期間’倘若智慧卡晶片14〇尚未產生回應訊息 (例如R-APDU)，主機200會依序地傳送複數個讀取指 令至控制器110並接收控制器110所回傳的第二回 (相當於圖3的步驟S407至S417)。另一方面，控制^ 110會比較讀取指令中所指配的位址是否與邏輯區^位址 _ A!至AN咕合並回傳第二回應訊息至主機2〇〇(相當於圖4 的步驟S511至S519)。之後，當控制器11〇接收到智慧 卡晶片140所產生的回應訊息後，控制器11〇則會將上述 的第一回應訊息傳送至主機200 (相當於圖4的步驟S521 和S523)。然後，主機200會比對所接收到的第一回應訊 息中的寫入符記是否與所記錄的寫入符記一致（相當於圖 3的步驟S419)。最後，當第一回應訊息中的寫入符記與 主機200所記錄的寫入符記一致時，主機2〇〇即會將所接 _ 收到的第一回應訊息的預設資料區802内的資料祝為智慧 卡晶片140所產生的回應訊息（相當於圖3的步驟S421)。 此外，如上所述，每當主機200要傳送資料至智慧卡 晶片140之前’主機200會先獲得寫入符記WT，而每次 主機200所獲得的寫入符記WT大多會彼此不同。請參考 圖6’每次主機200傳送資料至智慧卡晶片ι4〇時，主機 200會將寫入符記WT加入至欲傳遞的資料串中，之後再 藉由寫入指令將含有寫入符記WT的資料串傳送到控制器 29 20102885 8‘。027 28849twfdoc/n 110。如圖6所示，主機200前後兩次傳送資料串至智慧卡 晶片ho時’其所獲得的寫入符記彼此不同，其中前一次 獲得寫入符記wti，而後一次獲得寫入符記WT2。當控 制器110接收到來自主機200的寫入資料串時，控制器 會先後地暫存資料串當中的寫入符記WT1及WT2，而當 控制器110接收到包含有寫入符記WT2的資料串時，其 原先所暫存的寫入符記WT1會被後來的寫入符記WT2所 取代。此外，當控制器110接收到智慧卡晶片140的回應 參 訊息（例如R_ApDU)時，控制器110會將所暫存的寫入 符記WT1或WT2加入到回傳的回應訊息當中。如此一 來’主機200藉由比對主機所暫存的寫入符記與回應 訊息中的寫入符記’即可判斷所接收到的回應訊息是否是 智慧卡晶片140針對特定的寫入指令所要產生的回應訊 息。 此外，在本實施例中，係將圖3步驟S4〇5的寫入指 令所指派的記憶體寫入位址設定成不同於圖3之步驟S4〇9 Φ 的讀取指令所指派的記憶體讀取位址。因此，當主機2〇〇 傳送f取指令至控制器U0之後，圖2的主機細並不會 將先前S人齡寫人週邊裝置_㈣存至快取記憶體 212的寊料串視為快取資料而回傳至主機2〇〇。另外，在本 實施例中’上述單-特定檔案的資料量大於或等於快取記 憶體212。的容量’且因每次主機所傳送的讀取指令係讀取 不同邏輯區塊位址上的資料，故在快取記憶體212所储存 的快取資料會逐漸地被新的快取資料所取代的情況下，快 30 ；849twf.doc/n 取s己憶體212中所儲存的回應訊息會持續更新而保有最新 資料’故可避免快取記憶體212傳送錯誤的回應訊息給主 機200。因此，智慧卡晶片140所產生的回應訊息即可無 誤地被回傳至主機200。 [第二實施例] 在本發明的另一實施例中，控制器110會將一讀取符 記（readtoken)加入到回傳至主機20〇的回應訊息中，用 以進一步地確保當主機2〇〇產生的寫入符記發生碰撞時， 主機200仍可正碟地判斷是否接收到智慧卡14〇所產生的 回應訊息。請參考圖9，圖9緣示本發明另一實施例中控 制器110回傳至主機200的資料串9〇〇之結構。資料串9〇〇 除了具有如上述資料串800的預設資料區802以及寫入符 5己區804之外，另具有一讀取符記區806。讀取符記區8〇6 係用來記載控制器11〇之微處理單元11〇&所產生的讀取符 °己灯。此外’預設資料區802和寫入符記區804的作用在 ❹ 上述說明中已經闡述過，在此即不再贅述。雖然，圖9中 所繪示的讀取符記區8〇6位於寫入符記區8〇4之後，但本 發明並不以此為限。例如：寫入符記區8〇4和讀取符記區 806在=料串9〇〇上的位置可以互換，或是寫入符記區8〇4 和讀取符記區㈣可分別位於資料串_的兩端或皆位於 資料串900的同一端。 清參考圖10 ’圖1〇繪示主機2〇〇與智慧卡晶片14〇 聯繫時寫入符記WT與讀取符記RT的資料流向。與前一 31 201028858“_。。27 28849twfdoc/n 實施例-樣，主機200 ,亦會將所獲得的寫入符記WT加入 至傳送給控制器110的資料串中，而控制器11〇會將來自 主機細的寫入符記WT暫存起來。在本實施例中，控制 器110於回應主機200所傳送的讀取指令時，除了會在回 應訊息中加入所暫存的寫入符記WT之外，亦會依據一預 設規則產生-讀取符記町，並將所產生的讀取符記灯加 入至回應訊息中。如圖10所示，當主機2〇〇與智慧卡晶片 _聯繫時，主機細會先傳送-寫入指^依序地傳送 複數個讀取指令。而與前一實施例中一樣，該寫入指令係 被設定為寫入資料串700至週邊裝置1〇〇，以將寫入符記 WT傳送給控制n 11G，並將資料_ 中的c 傳运給智計晶#⑽；至於複數個讀取指令亦是被設定 為依序地讀取上述單一特定槽案的複數個邏輯區塊位址 八！至AN上的資料。在本實施例中，當控制器11〇接收到 ^有寫入符記WT的寫入資料串之後，即會重新設定讀取 付記RT，其中’該讀取符記RT可為一特定樣式而每次 ❹讀取符記RT被㈣蚊後，其蚊樣式即纽變。如此 來’主機200藉由分析回傳資料串當中的讀取符記灯 是否符合特定樣式，即可判斷出回傳資料串是暫存於快取 心隐體212的舊有資料串’亦或是控制器m所產生的新 I料串。詳。之’倘若回傳資料串當中的讀取符記灯符 σ特定樣式’且其中的寫入符記资與主機2⑻所暫存的 寫入符記-致時’主機2GG即會將⑽的資料串視為控制 器110所產生的新資料串；而倘若回傳資料串當中的讀取 32 >-0027 28849twf.doc/n 201028858 2⑼絲Γ i 或其中㈣人符記WT與主機 杳H 符記不—致時，主機即會將回傳^ 資料串視為暫存於快取記憶體212的^將口傳的 可另實施例中，讀取符記RT的設定方式 702和t行。當控制器U〇接收到具有特定標記 符記Μ的、二〒的？入資料串之後，即會初始化讀取 RT°的初^"V ^換言之，在每—:欠重新設定讀取符記 值舍盘1吏’备次所重新設定的讀取符記RT的初始 次重新設定的讀取符記RT的初始值不同。 二二，控制器u°接收到上述概定為讀取該特定槽 f斩讀取&令時，控制1111G即會依據—預設規則 „符記RT的值’並將更新後的讀取符記RT加入 ”資料串_中。舉例來說，在本發明的一實施例 ’明取符記RT的初始值會被設定為〇 ⑽接_上麵設定_取婦定㈣的任—個讀^ π時，讀取符記RT會被累加卜如以圖1〇配合來說明的 話’圖10中第一個回傳的讀取符記RT1即等於1 ,第二個 ί傳的讀取符記RT2即等於2····..依此_。須注意的 疋，累加至讀取符記RT的值除了 i之外，在本發明的其 他^施例中’累加至讀取符記RT的值可以是其他值，而 使传任兩個接續地回傳給主機2〇〇的回應訊息中的讀取符 ^ RT皆相差一預設值。在此實施例中’倘若任兩個接續， 地回傳給主機200的回應訊急中的讀取符記RT之間的差 值等於上述預設值，且其中的寫入符記WT與主機200所 33 201028858 0027 28849twf.doc/n 暫存的寫入符記一致時，主機200會將回傳的資 控制器UG所產生_資料串_若任_接續地$ 給主機200的回應訊息中的讀取符記之間的差值 於上述預設值’或其中的寫入符記WT與主^⑼所= 的寫入符記不一致時，主機200即會將回傳的資料 2 暫存於快取記憶體212的舊有資料串。 ‘

在本發明的另一實施例令，為進一步地確保可正確地 接收到智慧卡140所產生的回應訊息，主機2〇〇除了會 驗所連續地接收到的回應訊息之間的差值是否與系統所 設的差值一致之外，主機200還會判斷所連續;也接收到的 至少一預定數目個回應訊息中的讀取符記RT之間的差值 是否皆為一定值。此外，當寫入符記WT和讀取符記 都通過檢測時，主機200傳送給控制器110的下一個讀取 指令所要讀取的邏輯區塊位址，會與最近一次已傳送的讀 取指令所要讀取的邏輯區塊位址’相間隔複數個邏輯區 塊。請參考圖H’圖U為本發明的另一實施例中，主: 200在檢驗所接收到的回應訊息是否為智慧卡晶片14〇所 產生時的流程圖。首先，在步驟S902中，主機200會先 設定變數j、B和X，以供後續流程進行之用，其中變數】 疋用以記錄目前寫入符記WT和讀取符記RT都通過檢測 的次數’變數X是用以設定連續通過檢測的次數，而變數 B是用以設定每次讀取邏輯區塊位址的間隔倍數。在本實 施例中’變數j、B和X分別設為〇、2和3，但本發明並 不以此為限。設定完變數j、B和X之後，在步驟g；9〇4 34 -0027 28849twf.doc/n 201028858 中，主機獅會傳送讀取指令至控制器UG，以讀取邏輯 區，位址A至（A+511位元組）的資料（即[Α : Α+5ΐι] 的資料），並等待接收回傳的資料串。#主機2〇〇於步驟 S906接收到回傳的資料串之後，主機綱會判斷所回傳的 資料串中的寫入符記WT是否與主機2〇〇本身所暫存的寫 入符記一致。倘若所回傳的資料串令的寫入符記WT與: 機2〇0本身所暫存的寫入符記並不一致，則變數j會 且目前的邏輯區塊位址A會累加512位元組的長度，以* 定下-個所要讀取的邏輯區塊之位址（步驟s = 所回傳的資料串中的寫入符記WT與主機期本身所暫存 ^寫入符記-致，則主機删會進行步驟_，以判斷回 傳的資料串中的讀取符記RT是否與上 =:記相差一定值。其卜上述定值可以=中 整數一。倘若回傳的資料串中的 讀取符,己RT與上一個回傳資料串中 參 值並不等於上述定值子”差 的資料串而沒有上一個回傳串疋第一筆回傳 勃所要讀取的邏輯區塊，並將變 ^歸零；然倘若回傳的資料串中的讀取符記rt盘上— :回二資：串中的讀取符記之間的差值等於上述定值的 話’則主機會將變數』累加1 (步驟S912)。之後，2 2驟〇〇會判斷目前變數j的值是否大於或等於變數x的值 驟S914)。>[尚若變數j小於變數 ’ 短區換則主機會將目前的邏 n ’、 5l2xB)位元組的長度（步驟S920), 35 i；d-0027 28849twf.doc/n 201028858 以設定下一個所要讀取的邏輯區塊之位址，而因B大於 1’故下一個所要讀取的邏輯區塊之位址會與最近—次已讀 取的邏輯區塊位址相間隔複數個邏輯區塊，其中在本實施 例中，每個邏輯區塊的大小為512位元組。然而，偏若: 步驟S914中，主機200判斷出變數j大於或等於變數:的 話’則表示主機200所連續地接收到的至少χ個（即二個) 回應訊息中的§買取符記RT之間的差值皆為上述的定值。 之後，主機200即會將最近所接收到的j個回傳資料串都 β 視為控制器110所新產生的資料串（步驟S916)。由此可 知’在本實施例中’唯有當寫入符記WT和讀取符記RT 都通過檢測的連續次數大於或等於變數X的設定值時，所 回傳的資料串才會被判定為是由控制器110所新產生的資 料串。此外，須注意的是’倘若在步驟S920中，邏輯區 塊位址A累加後的位址超過最大的邏輯區塊位址an，則 累加後所得到的邏輯區塊位址A會再減去上述特定標幸的 檔案大小，或直接將邏輯區塊位址A設定為第一個邏輯區 ❹ 塊位址Αχ，而使得邏輯區塊位址A會落在A][至AN之間。 在本實施例中’目前的邏輯區塊位址A每次所累加位元長 度為每個邏輯區塊大小（512位元組）的整數倍（即一倍 或B倍）。然而’須注意的，本發明中每個邏輯區塊大小 並不以512位元組為限，每邏輯區塊的大小亦可為其他 值，如4K位元組、8K位元組等。 [第三實施例] 36 ^,0-0027 28849tw£doc/n 請參考圖2。在本發明的第三實施例中，為更有效滤 地排除暫存於快取記憶體212的舊有資料串，且更快地接 收到來自控制器110所傳送過來的新資料串，主機200在 每傳送任一個讀取指令至週邊裝置100以讀取邏輯區塊位 址八1至入^^上的資料後’主機200會再執行另一寫入指令， 以將資料寫入至週邊裝置1〇〇的暫存檔n2。在本實施例 中，暫存檔112係配置在緩衝記憶體110c當中；而在本發 明的另一實施例中，暫存檔112則配置在非揮發性記憶體 ❹ 130當中。請參考圖13,圖13繪示本發明第三實施例傳送 資料串時的資料流向。在本實施例中，當主機2〇〇每傳送 任一個讀取指令至週邊裝置1〇〇以讀取邏輯區塊位 至AN上的資料後，主機200會再執行寫入指令，以將資 料寫入至週邊裝置1〇〇的暫存檔112。此外，在本發明的 另一個實施例中，在主機2〇〇藉由寫入指令將上述^資料 串700傳送到控制器11〇之後，主機2〇〇也會再執行寫入 指令，以將資料寫入至暫存檔112。如圖所示，當主機2〇〇 ❹ 藉由寫入指令將資料串700傳送到控制器11〇之後，以及 每當主機200傳送讀取指令以讀取邏輯區塊位址&至 (其_ Αχ屬於Al至Αν當令的一個）上的資料後，主機 2⑻會再執行寫入指令，以將#料寫人至暫存權ιΐ2的邏 輯區塊位址Atl至At(x+1}。此外，因存在有快取記憶體 寫卿存檔112的#料也會㈣存職取記憶體 2 圖14所示，快取記憶體212的暫存資料區218 即疋來暫存寫到暫存播U2的資料。此外，控制器11〇 37 201028858 -0027 28849twf.doc/n 201028858 -0027 28849twf.doc/n ❹ 因回應主機的讀取指令而回傳給主機200的資料串會被暫 存在快取記憶體212的讀取資料區216中，而主機2〇〇藉 由寫入指令而傳送至控制器110的資料串則會被暫存在快 取記憶體212的寫入資料區。因暫存資料區218所暫存的 資料產生排擠效應，故當暫存檔112逐漸增大時，寫入資 料區214和讀取資料區216所配置到的使用空間會逐漸地 縮小。又因智慧卡經片140所產生的回應訊息會被包含在 控制器110回傳到主機2〇〇的資料串中，故當讀取資料區 216的使用空晴小時，主機所接收到的回傳資料 :月b疋决取„己憶體212先前所暫存的舊有資料串的機率 的:ΓΓ高主機接收到來自控制器= 於快取記,_可更有效濾地排除暫存 制器H0所傳送過來’而更快地接收到來自控 實施例中，當暫新資料串。此外’在本發明的另一 機200會發出的大小超過一預設資料量時，主 除暫存槽m㈣ί存檔112的指令至控制器110，以清 容量為2048Κ位元έ。舉例來說，假設快取記憶體212的 主機200盥押制器^ ’未避免暫存資料區218過大而影響 會在暫存槽m的資料與指令的傳遞，主機200 暫存檔112的指令，枓置大於1920尺位元組時，發出清除 新地配置。當然，W而使得暫存資料區218的使用空間重 的容量以及僅是示例性的說明，快取記憶體212 ”子檔U2的時機並不以此為限。 38 >-0027 28849tw£doc/n 201028858 [第四實施例] 複數個讀取指令係被設定為讀取單一特定置100的 輯區塊位址八丨至八^^上的資粗相从田案的複數個邏 實施例中，主機200傳送在本發明的第四 令係被設定AM幻 週邊裝置100的複數個讀取指 7係被汉疋為请取多個特定 塊位址B1至BN上的眘姐n扪複數個邏輯區 φ ❷ fn俜儲存在非祕卜、^、中上述多個特定㈣Fl至

存Ϊ揮喊'體13G中。此外，在本發明的其 他實施例中，週邊裝置〗〇n杳択L 實際上並不儲存資料於上述複 „塊位址Bl至Bn，亦即上述多個特定檔案匕至 N可以疋虛擬的’而當微處理單元UGa判斷出讀取p := 立址屬於上述複數個邏輯區塊位址〜至A二： 至主機2〇Τ’11〇1貝1直接產生回應訊息並將回應訊息串送 珠 而省略掉讀取非揮發性記憶體13〇的程序。 _明參考圖15至圖17，圖15為根據本發明第四實施例 、.曰不主機200運作Β寺的流程圖。圖16為根據本發明第四實 施例繪不週邊裝置⑽運作時的流程圖。17為根據圖 15和圖16繪示的本發明第四實施例之資料流示意圖。 圖15所緣示的流程與圖3所繪示的流程非常類似， 其中的不同之處在於圖3中的步驟S4〇7、S4〇9、S4l5和 S417 分別被圖 15 中的步驟 S407,、S409,、S415,和 S417， 所取代’至於其他的步驟S4〇1、s4〇3、S4〇5、S4n、S413、 S419和S421則相同而不再贅述。在步驟S4〇7,中，主機 200會將目標構案匕設置為第一個特定檔案匕。之後，主 39 201028858 0027 28849twf.doc/n 機200會傳送讀取指令至週邊裝置l〇〇 (步驟漏，），而 此-讀取齡被設定為從非揮發性記憶體 130中讀取目標 檔案Ft。此外，在步驟S415,中，主機2〇〇會判斷目前的 目標標案是否為最後—個特定檔案Fn。倘若目前的目標 檐案Ft為最後-個特定稽案&，則表示主機已經傳送 過N個讀取指令至週邊裝置1〇〇，此時主機2〇〇即會再將 目前的目標樓案Ft設定為第—個特㈣案& (步驟 • =〇7 )。然而，倘若目前的目標檔案Ft不是最後一個特 定槽案FN’則主機2〇〇會將目標槽案定為係一個特 權案（步驟S417，）’即將變數t累加卜另附加說明的， 在本發明的另-個實施例中，上述多個特定檔#匕至f 的起始邏輯區塊位址可分別為1至BN (類似於第一實^ 例中的邏輯區塊位址入1至八>〇。 、至於圖16所繪示的流程與圖4所繪示的流程非常類 似，其中的不同之處在於圖4中的步驟S5〇1和S513分別 麵8中的步驟讓，和S513,所取代，至於其他的步驟則 響 f同而不再贅述。在步驟S501，中，控制器110的微處理 早兀ll〇a會先記錄上述多個特定檔案匕至^的邏輯區塊 位址Bl至Bn。在步驟S513,中，控制器11〇的微處理單元 會判斷所接收的讀取指令其指派的位址是否屬於上 述多個特定檔案匕至！^，亦即微處理單元11〇&會判斷所 接收的讀取指令是否被設定為讀取上述複數個邏輯區塊位 址Βι至；βΝ上的資料。 至於圖17所繪示的流程與圖5所繪示的流程非常頬 -0027 28849twf.doc/n 201028858 JO 似’不同之處在於，當進行等待回應訊息程序的期間，主 j特疋槽Fl至fn。此外，在控制器11〇尚未接收到智 ^卡晶片140所產生的回應訊息之前，控制器11〇會比較 棘指令巾所指配的健是否與邏無塊位址$至 合0 —另附帶說明的，在本發明的另一實施例中，在記錄特 • 定播案^至Fn的邏輯區塊位址匕至BN之前，微處理單 元HOa會先判斷上述多個特定樓案？1至匕是否存在於非 揮發性記憶體130 0，而偏若上述多個特定標案&至& 的任何-個特定檔案尚未存在於非揮發性記憶體i3〇内， 則微處理單元ll〇a會在非揮發性記憶體13〇内建立 建立的特定檔案。 此外，本發明第二實施例中藉由檢驗讀取符記rt以 確認回應訊息是否正確的技術手段，可被套用在第四實施 例中採用多個特定檔案Fl至Fn的架構下。換言之，第二 ❹丨施例巾讀取&令可由原先定成讀取單—特定槽案的邏 輯區塊位址AJAn上的資料’變更為設定成讀取上述多 個特定檔案Fi至FN的邏輯區塊位址B至B上的資料 綜上所述，本發明因主機將特定的標記:m 至晶片的資料串中，故控制器可藉由判別資料串中是否有 該標記，來判斷此資料串是否為要被送往某特定晶片的資 料串。此外，在等待該晶片的回應訊息之期間，執行讀取 特定邏輯區塊位址上之資料的讀取指令，並回傳預設的資 -0027 28849twf.doc/a 201028858 L/tJ 位元皆為零的資料串），而當 設資料區内位元不全為零的細。其 ”驗回傳資料的正確性’以使主機得以區別所接收 前r應訊息，亦或

==機=給晶片’而晶片所產生的回應訊息也可 —雖二本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何所屬技術賴巾具有通常知識者，在不 脫離本發明之精神和範_，t可作些許之更動愈潤飾， 因此本發明之保護朗當視後社申請專利範騎界定者 為準。 【圖式簡單說明】 圖1為習知搭配記憶卡之主機的功能方塊圖。 ❹ 圖2為根據本發明第一實施例繪示的資料串傳送车餅 的功能方塊圖。 、 圖3為根據本發明第一實施例繪示主機運作時的流程 圖。 置運作時的 圖4為根據本發明第一實施例繪示週邊裝 流程圖。 圖5為根據圖3和圖4 料流不意圏。 繪示的本發明第一實施例之資 42 〇-0027 28849twf.doc/n 201028858 時寫= = 用程式S次與智慧卡晶片聯繫 圖7繪示本發明〜杳& 或資料至智計晶傳送指令 串之=繪不本發明_實施例中控制 器回^至主機的資料 料串之圖、=示本發明另—實施例中控回傳至主機的資 符記的圓資細智計^聯㈣以符記與讀取 圖11為本發明一實施例中，主機在檢驗所接收 回應訊息是否為智慧卡晶片所產生時的流程圖。 圖12繪示本發明第三實施例傳送資料串時的資料流 向。 ’瓜 圖13為圖2快取記憶體的使用空間配置圖。 圖Η為根據本發明第四實施例繪示主機運作時的流 程圖。 圖15為根據本發明第四實施例繪示週邊裝置運作時 的流程圖。 圖16為根據圖14和圖15繪示的本發明第四實施例 之資料流示意圖。 【主要元件符號說明】 10、200 :主機 43 .J-0027 28849twf.doc/n 12 :記憶卡 14、212 :快取記憶體 16:快閃記憶體 18、140:智慧卡晶片 100 :週邊裝置 110:控制器 110a:微處理單元 . 110b :快閃記憶體介面 110c :缓衝記憶體 112 :暫存檔 120 :匯流排連接介面 130 :非揮發性記憶體 206 ··應用程式 214 :寫入資料區 216 :讀取資料區 218 :暫存資料區 250〜254、270〜276 :回傳資料串 S401、S403、S405、S407、S409、S41 卜 S413、S415、 S417、S419、S421、S501、S503、S505、S507、S509、S5U、 S513、S515、S517、S521、S523、S407,、S409,、S415,、 S4ir、s5〇i，、ssi3,、s9〇2〜s92〇 :資料傳送程序的步驟 302、304 :回應訊息 700 :資料串 702 :特定標記 201028858 υό-0027 28849twf.doc/n 704 :指令-應用程式協定資料單元（C-APDU) 706 :寫入符記 800 :資料串 802 :預設資料區 804 :寫入符記區 Α^Αν、Am、Ax :邏輯區塊位址

Ati〜Αφί+ι).暫存標的邏輯區塊位址 C-APDU :指令-應用程式協定資料單元 R-APDU:回應-應用程式協定資料單元 WT、WT1、WT2 :寫入符記 RT、RT1〜RTm :讀取符記 45

Claims (1)

1. vJ-0027 28849twf.doc/n 七、申請專利範園： 1.-種資料串傳送方法，其適祕從域傳遞資料串 至具有晶片的週邊裝置，該資料串傳送方法包括·· 產生寫入付。己並將該寫入符記藏於一第一資料串 中； 傳送-第-寫入指令至該週邊裝置，該第一寫入指令 被設定為寫入該第一資料串至該週邊裝置； β 傳送該第-資料串的至少—部份至該晶片，並記錄該 第一資料串中的該寫入符記；以及 依序地傳送複數個讀取指令至該週邊裝置，直到該主 機自該週邊裝置接收到一第一回應訊息為止，其中該第一 回，訊息的-預設資料區内的資料為該晶片因接收到該第 -貧料串的至少-部份而產生，且該第—回應訊息含有該 寫入符記，而該複數個讀取指令被設定為讀取複數個 區塊位址上的資料。 2·如申請專利範圍第i項所述之資料串傳送 盆 ❹ 更包括： 判斯該主機傳送至該週邊裝置的任一資料串 含有一特定標記；以及 疋古 倘若該主機傳送至該週邊裝置的資料串中含 定標記，則含有該特定標記的資料串的至少一部二特 送至該晶片。 會破傳 3.如申請專利範圍第2項所述之資料串傳送方 中該週邊裝置更包括—非揮發性記憶體，該資料串傳 46 201028858, J-0027 28849twf.doc/n 201028858, J-0027 28849twf.doc/n 法更包括 倘若該主機傳送至該週邊裝置的資料串中未含有該 特定標記，騎未含有該特定標㈣該資料串寫入 揮發性記憶體。 F 4.如申請專利範㈣〗項所述之資料串傳送方法，其 中該週邊裝置更包括_非揮發性記紐，該龍 ^ 法更包括： ❿ β判斷任一個從該主機傳送至該週邊裝置的讀取指令 疋否被设疋為讀取該複數個邏輯區塊位址上的資料；以及 ±對任一讀取指令而言，倘若該讀取指令並非被設定為 讀取該複數個邏輯區塊位址上的資料，則依據該讀取指令 所指派的位址從該非揮發性記憶體中讀取對應的資料。7 5·如申請專利範圍第1項所述之資料串傳送方法，1 更包括： §產生該寫入符記後，記錄該寫入符記於該主機.以 及 比對該週邊裝置回傳至該主機的回應訊息中的寫入 符記是否與記錄於該主機的該寫入符記一致。 厂 6·如申請專利範圍第5項所述之資料串傳送方 更包括： I 倘若該週邊裝置回傳至該主機的回應訊息中的寫入 1記與記錄於該主機的該寫入符記並不一致，則繼續&= 讀取指令至該週邊裝置，直到接收到該第—回應訊息 7.如申請專利範圍第i項所述之資料串傳送方复 47 201028858 /υ-0027 28849twf.doc/n 更包括： 201028858 /υ-0027 28849twf.doc/n 及 當產生該寫入符記後， S己錄該寫入符記於該主機；以 在該主機傳送-弟二寫入指令至該 料傳送至該晶片之前，更新該主機所記錄的4=將己貝 =新後的該寫入符記隨著該第二寫入週

   8·如申請專利範圍第i 更包括： 項所述之資料串傳送方法， 其 回應該複數個讀取指令 回傳給該主機的回應訊息中 ，而將對應的讀取符記加入至 ;以及 取符記是否 判斷該主機所接收到的回應訊息中的讀 與一系統設定值一致。 9.如申請專利範圍第8項所述之資料串傳送方法，其 更包括： 、 當該週邊裝置回傳至該主機的回應訊息中的寫入符 β 記與記錄於社_寫人符記-致，且該域所接收到的 回應訊息中的該讀取符記與該系統設定值一致時，判斷該 主機所連續接收到的至少三個回應訊息中的讀取符記之間 的差值是否為一定值。 10.如申請專利範圍第9項所述之資料串傳送方法，其 中該至少二個回應訊息所對應的多個讀取指令被設定成讀 取該複數個邏輯區塊位址中多個彼此不相鄰的邏輯區 址上的資料。 48 201028858 -O-0027 28849twf.doc/n 11·如申清專利範圍第i項所述之資料串傳送方法，其 更包括： /、 每傳送該複數個讀取指令當中的任—_ 該週邊裝置後，執行一筮-含x afc A 曰7至 ： ：¥二寫入指令’以將資料寫入至哕 週邊裝置的一暫存檔。 主该 甘12.如申請專利範圍第Π項所述之資料串傳送方法， 其更包括： ❹ 鲁 當傳送該第-寫入指令至該週邊裝置後，執行： 寫入指令，以將資料寫入至該暫存檔。 Μ — 13. 如巾請專利範㈣u項所述之#料串傳送 其更包括： 槽。當該暫存_大核過—預設資料量時，清除該暫存 14. 如申請專利範圍第丨項所述之資料串傳送方法苴 中該寫入符記為依據一系統時間產生。 ’、 如申請專利範圍第1項所述之資料串傳送方 中該寫入符記為一亂數值。 / ，其 16.如申請專利範圍第丨項所述之資料串傳送方法发 中該複數個邏輯區塊位址上的資料屬於單一特定檔案。” 17·如申請專利範圍第π項所述之資料串傳送^法 其中該週邊裝置更包括一非揮發性記憶體，該資僅’ 方法更包括： 得送 内判斷該單一特定檔案是否存在於該非揮發性記憶體 及 49 >-0027 28849twf.doc/n 201028858 倘若該單一特定檔案尚未存在於該非揮發性記憶體 内’則在該非揮發性記憶體内建立該單一特定檔案。… 18.如申請專利範圍第1項所述之資料串傳送方法，其 中該複數個邏輯區塊位址上的資料屬於多個特定槽案。z' 19·如申請專利範圍第18項所述之資料串傳送方法， 其中該週邊裝置更包括一非揮發性記憶體，該資料串 方法更包括： ' 參 判斷該多個特定檔案是否存在於該非揮發性記憶體 内；以及 倘若該多個特定檔案的任何一個特定檔案尚未存在 於該非揮發性記.It體内，則在該非揮發性記細 : 尚未建立的特定檔案。 退 2〇.如申請專利範圍第！項所述之資料串傳送 盆 中該主機包括-快取記憶體，該主機與該週邊裝置之ς 有指令與㈣的舰皆會通過錄取記憶體。 21·如申》月專利範圍第項所述之資料串 其中該複數個邏輯區塊位址上的㈣之 铸t 快取記憶體的容量。 八义孑等於該 ㈣專利範圍第1項所述之資料串傳送方法，其 二、際上並不儲存資料於該複數個邏輯區塊& 更包i3.如申請專利範圍第1項所述之資料串傳送方法，其 每田該週邊裝置接收職複數個讀取指令的其中_ 50 ,-0027 28849twf.doc/n 個讀取指令之後’倘若該主機尚未接收到該第一回應訊 息，則從該週邊裝置傳送一第二回應訊息至該主機。 24. 如申請專利範圍第23項所述之資料串傳送方法， 其中該第二回應訊息的一預設資料區内的每個位元所記錄 的資料皆為零。 ' 25. 如申請專利範圍第1項所述之資料串傳送方法，其

   中該第一回應訊息的該預設資料區内的每個位元所記錄的 資料不全為零。 ' 置；以及 26.—種資料串傳送系統，其適用於在主機和具有晶片 的週邊裝置之間的資料串傳送，該資料串傳送系統包括： 應用程式裝於該主機上並且用以操作該週邊裝 片 控制器，設置於該週邊裝置中，並且電性連接至該晶 於 ;一=會產生-寫-符記，並將該窝入符記藏

   該控=該ΐ寫機入會二= 式以傳送-寫人指令至 邊裝置； 叹足為寫入該第一資料串至該週 其中該控制器會傳送兮.笛 該晶片，輕_第資資料串的至少—部份至 其十當該主Λ巾_寫入符記； 送複數«，該錢纽序地傳 一第1應訊息為止 ^，直到從該控制器接收到 其中該第一回應訊息的—預設資料 51 201028858 «u-0027 28849twf.doc/n 區内的負料為該晶片因接收到該第一資料串的至少一、 =產生’ a該第-回應訊息含有該寫人符記，“複= 讀取指令被設定為讀取複數個邏輯區塊位址上的資料。

   27.如申請專利範圍第26項所述之資料串傳送 其中該控制器會騎該主機傳送至該週邊裝置的任二資料 串中是否含有-特定標記，而倘若該域傳送至該 置的資料串中含有該特定標記，則該控制器會將含有該^ 定標記的資料串的至少一部份傳送至該晶片。 Λ， 28:如申請專利範圍帛27項所述之資料串傳送系統， 其中該週魅置更包括—非揮發性記㈣，而倘若該主 傳，至該週邊裝置的資料巾未含有崎定標記，則該控 制器會將未含有該特定標記㈣資料串寫人至 ^ 記憶體。

   29·如中請專利範圍第26項所述之資料串傳送系統， 其中該週邊裝置更包括—非揮發性記憶體，該控制器會判 斷任-個從該錢傳送至該週邊裝置_取料是否被設 定為讀取該複數個邏輯區塊位址上的資料，而對任一讀取 而。，倘若該讀取指令並非被設定為讀取該複數個邏 輯區塊位址上的資料，貞,】該控制^會依據該讀取指令所指 派的位址從該非揮發性記憶體中讀取對應的資料。 30.如申叫專利範圍第％項所述之資料串傳送系統， 其中當該主魏行該制程式時，社機會記錄該寫入符 α己並比對該週邊裳置回傳至該主機的回應訊息中的寫入 符記是否與記錄於該主機賴寫人符記—致。 52 201028858^0027 28849twfdoc/n 31. 如申請專利範圍第30項所述之資料串傳送系統， 其中倘若該主機所接收到的回應訊息中的寫入符記與該主 機所記錄的該寫入符記並不一致，則該主機會繼續傳送讀 取指令至該週邊裝置，直到從該控制器接收到該第一回應 訊息為止。 32. 如申請專利範圍第26項所述之資料串傳送系統， 其中¥該主機執行該應用程式時，該主機會記錄該符 記，且在該主機傳送一第二寫入指令至該週邊裝置二將資 春 料傳送至該晶片之前，該主機會更新所記錄的該寫入符 記，並將更新後的該寫入符記隨著該第二寫入指令傳送至 該週邊裝置。 33. 如申請專利範圍第26項所述之資料串傳送系統， 其中該控制器為回應該複數個讀取指令，會將對應的讀取 符記加入至回傳給該主機的回應訊息中，而該主機會藉由 執行該應用程式來判斷所接收到的回應訊息中的讀取符記 是否與一系統設定值一致。 ❿ 34.如申清專利範圍第33項所述之資料串傳送系統， 其中當該週邊裝置回傳至該主機的回應訊息中的寫父符記 與記錄於該主機的寫入符記一致，且該主機所接收到的回 應訊息中的該讀取符記與該系統設定值一致時，該主機會 藉由執行該應用程式來判斷所連續接收到的 訊息中的讀取符記之間的差值是否為一定值個口應 35.如申請專利範圍第34項所述之資料串傳送系統， 其中該至少二個回應訊息所對應的多個讀取指令被設定成 53 201028858 -0027 28849twf.doc/n 讀取該複數個邏輯區塊位址中多個彼此不相鄰的 位址上的f料。 购&塊 36.如申請專利範圍第26項所述之資料串傳送系統， 其中該主機每傳送該複數個讀取指令當中的任一個讀取指 令至該週邊褒置後’該主機會執行一第三寫入指令°，以: 資料寫入至該週邊裝置的一暫存檔。 ❿ 37·如申請專利範圍第％項所述之資料串傳送 其中當該域傳送該第—寫人齡至賴魏 機執行該第三寫入指令，以將資料寫入至該暫存槽。以 38.如申請專利範圍帛36項所述之資料串傳 檔的大小超過-預設資料量時’該控制器會 士 39.如中請專利範㈣％項所述之資料串傳送系統， ，、中該寫入符記為依據一系統時間產生。 、’ Α中申^專利制第26顧述之㈣串傳送系統， ，、中該寫入付記為一亂數值。 I中ΐ ^請專利範圍第2 6項所述之資料串傳送系統， ，、中该複數個邏輯區塊位址上的資料屬於單一特定檔案。 其中申/專利顧第41項所述之資料串傳送系統， 揮發性記憶體，而該控制器會 偏若該單於該非揮發性記憶體内，而 該和^么特槽案未存在於該非揮發性記憶體内，則 Λ 'It在該轉雜記㈣喊域單—蚊槽案。 •明專利範圍第26項所述之資料串傳送系統， 54 0027 28849twfdoc/n 201028858 其中該複數個·區塊祕上的資料屬 44.如申請專利範圍第43項所述;寺 其中該週邊裝置更包括一非揮發性記憶體，而== 判斷，個特定㈣是否存在於該非揮發性記憶^器^ 輪右該多個特定職的任何—個特錢案尚未存在於該 揮：性：憶體内，則該控制器會在該非揮發性記憶體:建 立還尚未建立的特定播案。 ❹ Φ 对範㈣26項所述之資料串傳送系統， 其中該主機包括-快取記舰，該域與該週 所有指令與資料的傳遞皆會通過該快取記憶體。曰 46. 如申請專利範圍第45項所述之資^串傳送系 其中該複數個邏輯區塊位址上的資料之總和大於或^於該 快取記憶體的各^量。 ^ 47. 如申請專利範圍第26項所述之資料串傳送系統， 其中該週邊裝置實際上並謂存資料於該複數個邏輯區 位址。 48. 如申請專利範圍第26項所述之資料串傳送系統， 其中每當該週邊裝置接收到該複數個讀取指令的其中一個 讀取指令之後，倘若該主機尚未接收到該第一回應訊息， 則該控制器會傳送一第二回應訊息至該主機。 ^ 49. 如申請專利範圍第48項所述之資料串傳送系統， 其中該第二回應訊息的一預設資料區内的每個位元所記 的資料皆為零。 ° a 50. 如申5月專利範圍第26項所述之資料串傳送系統， 55 20102885 8,。_〇〇27 2m9twfd。。/!! 其中該第一回應訊息的該預設資料區内的每個位元所記錄 的資料不全為零。 51. 如申請專利範圍第26項所述之資料串傳送系統， 其中該晶片為智慧卡晶片、射頻識別晶片、無線傳輸晶片 或多媒體控制晶片。 52. 如申請專利範圍第26項所述之資料串傳送系統， 其中該週邊裝置為SD記憶卡或MMC記憶卡。 53. 如申請專利範圍第26項所述之資料串傳送系統， ® 其中該晶片相容於ISO 7816標準或ISO 14443標準。 54. 如申請專利範圍第26項所述之資料串傳送系統， 其中該非揮發性記憶體為單層記憶胞（Single Level Cell， SLC )反及（NAND )快閃記憶體或多層記憶胞（Multi Levei Cell，MLC)反及（NAND)快閃記憶體。 55. 如申請專利範圍第26項所述之資料串傳送系統， 其中該第一資料串的至少一部份為一指令_應用程式協定 S 料單元（Command-Application Protocol Data Unit， ⑩ C_APDU) ’而該第一回應訊息的該預設資料區内的資料 為一回應-應用程式協定資料單元（ReSp〇nse_Application Protocol Data Unit，R-APDU )。 56. —種控制器’其適用於具有晶片的週邊裝置，該控 制器包括： 一微處理單元’用以控制該控制器的整體運作；以及 一緩衝記憶體，用以暫時地儲存資料； 其中該微處理單元會將來自於一主機的第一資料串的 56 -0027 28849twf.doc/n 201028858 it部份傳送至該晶片，並記錄該第—資料串中的一寫 /、中在該第j料㈣至少—部份被傳送至該晶 ί ’ Z該微處理單元傳送一第-回應訊息至該主機之 H ^單元會依序地傳 1回應來自該主機的複數個讀取指令，1 預設資料區内的資料為該晶片因接收;;該;二 貝料串的至少一部份而產生； π 其中當贿處理單元自該料接收龍第—回應訊自 的。預设資料區内的資料之後，該微兮^ ，息傳送至該主機’而該第一回應訊息含= 57. 如申請專利範圍第56項所述之控制器並中 主機傳送至該週邊裝置的任-資料ΐ中 次极*有特疋標圯，而倘若該主機傳送至該週邊裝置的 ❹ 特定標記，則該微處理單元會將含有該特 標5己的貧料串的至少一部份傳送至該晶片。 58. 如申請專利範圍第57項所述之控制器，盆 更包括—非揮發性記憶體，而倘若該錢傳送“ D邊裝置的資料φ巾未含有祕定標記，職微處理= 會將未含有該特定標記的該㈣串寫人至該非揮發性記憶 體0 59. 如申請專利範圍第％項所述之控制器，其中該週 邊裝置更包括-非揮發性記憶體，該微處理單元會判^任 57 20102885 8„;0027 28849twfdoc/n 一個從該主機傳送至該週邊裝置的讀取指令是否被設定為 讀取該複數個邏輯區塊位址上的資料’而對任一讀取指令 而言’倘若該讀取指令並非被設定為讀取該複數個邏輯區 塊位址上的資料’則該微處理單元會依據該讀取指令所指 派的位址從該非揮發性記憶體中讀取對應的資料。 60. 如申請專利範圍第56項所述之控制器，其中該寫 入符記會被記錄於該主機，而該主機會比對該週邊裝置回 ❹ 傳至該主機的回應訊息中的寫入符記是否與記錄於該主機 的該寫入符記一致。 61. 如申請專利範圍第6〇項所述之控制器，其中倘若 該主機所接收到的回應訊息中的寫入符記與記錄於該主機 所§己錄的該寫入符記並不一致，則該主機會繼續傳送讀取 指令至該週邊裝置，直到從該控制器接收到該第一回應訊 息為止。 62·如申請專利範圍第56項所述之控制器，其中該寫 入符記會被記錄於該主機，且在該主機傳送一第二寫入指 ® 令至該週邊裝置以將資料傳送至該晶片之前，該主機會更 新所記錄的該寫入符記，並將更新後的該寫入符記隨著該 第二寫入指令傳送至該週邊裝置。 63, 如申請專利範圍第56項所述之控制器，其中該微 處理單元為回應該複數個讀取指令，會將對應的讀取符記 加入至回傳給該主機的回應訊息中 ，而該主機會判斷所接 收到的回應訊息中的讀取符記是否與一系統設定值一致。 64. 如申請專利範圍第63項所述之控制器，其中當該 58 w〇-0027 28849twf.doc/n 201028858 週邊裝置回傳至該主機的回應訊息中的寫入符記與記錄於 該主機的寫入符記一致，且該主機所接收到的回應訊息中 的該讀取符記與該系統設定值一致時，該主機會判斷所連 續接收到的至少三個回應訊息中的讀取符記之間的差值是 否為一定值。 65. 如申請專利範圍第64項所述之控制器，其中該至 少二個回應訊息所對應的多個讀取指令被設定成讀取該複 數個邏輯區塊位址中多個彼此不相鄰的邏輯區塊位址上的 資料。 66. 如申請專利範圍第56項所述之控制器，其中該主 機每傳送該複數個讀取指令當中的任一個讀取指令至該週 邊裝置後，該主機會執行一第三寫入指令，以將資料寫入 至該週邊裝置的一暫存樓。 67·如申請專利範圍第66項所述之控制器，其中當該 主，傳送該第-寫入指令至該週邊裝置後，該主機執行該 第二寫入指令，以將資料寫入至該暫存檔。 68. 如申請專利範圍第66項所述之控制器，其中當該 ^存檔的大小超過一預設資料量時，該控制器會清除該暫 存檔。 69. 如申請專利範圍第56項所述之控制器，其中該寫 入符記為依據一系統時間產生。 70. 如申請專利範圍第56項所述之控制器，其中該寫 入付記為一亂數值。 71. 如申請專利範圍第％項所述之控制器，其中該複 59 O-0027 28849twf.doc/n 201028858 數個》賣取才曰令被设疋為g賣取複數個邏輯區塊位址上的資 科’而該複數個邏輯區塊位址上的資料屬於單—特定檔案。 72.如申請專利範圍第71項所述之控制器，其中"該週 邊裝置更包括-轉發性記賴，而賴處理單元會判斷 2一特賴案是否存在於該轉發性記憶翻，而倘若 = 特讀案尚未存在於該非揮發性記,_内，則該微 處理單元會在該非揮發性記憶體内建立該單一特定檔案。 ❿ 囈 73·如申請專利範圍第56項所述之控制器，苴中 =讀取指令被設定為依序地從該非揮發性記憶體中j 個邏輯區塊位址上的資料，而該複數個邏輯區塊 上的資料屬於多個特定檔案。 74.如申請專利範圍第73項 $置更包括一非揮發性記憶趙所單 =個特定職是骑在於該非揮發性練勸，而倘若 ^多個特㈣錢任何-個特錢案尚未存在於該非 =憶體内’則賴處理單元會在該非揮發性記憶體内= 立逛尚未建立的特定檔案。 漫 一 75·如申請專利範圍第56項所述之控制器，並中該 ^回應訊息的-預設資料區内的每個位糾記錄的資^比 為零。 白 76. 如申請專利範圍第56項所述之控制器其中 二回應訊息的該職f料區_每個位元所記錄的資g不 全為零。 77. 如申請專利範圍第56項所述之控㈣，其中該主 60 υ〇-0027 28849twf.doc/n 201028858 機包括一快取記憶體，該主機與該週邊裝置之間所有指令 與資料的傳遞皆會通過該快取記憶體。 78·如申請專利範圍第56項所述之控制器，其中該週 邊裝置實際上並不儲存資料於該複數個邏輯區塊位址’而 該第二回應訊息為該微處理單元因回應接收到該複數個讀 取指令的其中一個讀取指令而產生。 79. 如申請專利範圍第56項所述之控制器，其中該晶 片為智慧卡晶片、射頻識別晶片、無線傳輸晶片或多媒體 控制晶片。 80. 如申請專利範圍第56項所述之控制器，其中該週 邊裝置為SD記憶卡或mmc記憶卡。 81. 如申請專利範圍第56項所述之控制器，其中該晶 片相容於ISO 7816標準或ISO 14443標準。 82. 如申請專利範圍第56項所述之控制器，其中該非 揮發性記憶體為單層記憶胞（Single Level Cell, SLC)反及 (NAND)快閃記憶體或多層記憶胞（Multi Level Cell， ❿ MLC)反及（NAND)快閃記憶體。 83. 如申請專利範圍第56項所述之控制器，其中該第 一資料串的至少一部份為一指令-應用程式協定資料單元 (Command-Application Protocol Data Unit，C-APDU )，而 該第一回應訊息的該預設資料區内的資料為一回應-應用 程式協定資料單元（Response-Application Protocol Data Unit, R-APDU) 〇 84. —種控制器，安裝在一主機中，其中該控制器包括: 61 201028858_0027 2g849twf_doc/n 一微處理器單元； 一緩衝記憶體，耦接至該微處理器單元；以及 一資料串傳送模組，耦接直該微處理器單元且具有可 由該微處理器單元執行的多個機器指令以對該主機和一具 有晶片的週邊裝置間的資料串傳送進行多個資料串傳送步 驟，該些資料串傳送步驟包括： 產生一寫入符記，並將該寫入符記藏於一第一資料串 中； ❹ 傳送一第一寫入指令至該週邊裝置，該第一寫入指令 被設定為寫入該第一資料串至該週邊裝置； 傳送該第一資料串的至少一部份至該晶片，並記錄該 第一資料串中的該寫入符記；以及 Λ 依序地傳送複數個讀取指令至該週邊裝置，直到該主 機自該週邊裝置接收到一第一回應訊息為止，其中該第一 回應訊息的一預设資料區内的資料為該晶片因接收 -資料串的至少-部份而產生，且該第—回應訊息含^該 ® 寫入符記，而該複數個讀取指令被設定為讀取複數個邏輯 區塊位址上的資料。 85.如申請專利範圍第84項所述之控制器，其中誃 料串傳送步驟更包括： ' μ貞 資料串中是否 判斷該主機傳送至該週邊裝置的任— 含有一特定標記；以及 倘若該主機傳送至該週邊裝置的資料串中含有該 定標記，則含有該特定標記的資料串的至少—部份會^傳 62 201028858 ,-0027 28849twf.doc/n 送至該晶片。 署H利範圍第85項所述之之控制器，其中該 週邊裝置更包括-非揮發性記憶體，該資料串傳送步驟更 包括： 冑若該主機傳送至該週邊裝£的純串中未含有該 特定標記’則將未含有該特定標記的該資料串寫入至該非 揮發性記憶體。 ° ❹ 87.如中請專利範㈣84項所述之控制器，其中該週 邊裝置更包括-非揮發性記憶體，該資料串傳送步驟更包 括： β判斷任一個從該主機傳送至該週邊裝置的讀取指令 是否被設定為讀取該複數個邏輯區塊位址上的資料；以及 對任-讀取指令而言，倘若該讀取指令並非被設定為 讀=該複數個邏輯區塊位址上的資料，則依據該讀取指令 所指派的位址從該非揮發性記憶體中讀取對應的資料。 88·如申請專利範圍第84項所述之控制器其中該 ❹ 料串傳送步驟更包括： w產生該寫入符記後，記錄該寫入符記於該主機； 及 *上^對該週邊裳置回傳至該主機的回應訊息中的寫入 符記是否與記錄於該主機的該寫入符記一致。 89.如申請專利範圍第88項所述之控制器，其中該 料串傳送步驟更包括： 僞右該週邊裝置回傳至該主機的回應訊息_的寫入 63 849tw£doc/n 符記與記錄於該主機的該寫入符記並不一致，則繼續傳送 讀取指令至該週邊裝置’直到接收到該第一回應訊息為止i 90. 如申請專利範圍第84項所述控制器，其中該 串傳送步驟更包括： Λ ’、 當產生該寫入符記後，記錄該寫入符記於該主機；以 及 在該主機傳送一第二寫入指令至該週邊裝置以將資 ❿ 料傳送至該晶片之前，更新該主機所記錄的該寫入符記， 並將更新後的該寫入符記隨著該第二寫入指令傳送至^週 邊裝置。 91. 如申請專利範圍第84項所述控制器，其 串傳送步驟更包括： 回應該複數個讀取指令，而將對應的讀取符記加入至 回傳給該主機的回應訊息中；以及 Ο 判斷該主機所接收到的回應訊息中的讀取符記是否 與一系統設定值一致。 ° 92·如申請專利範圍第91項所述之控制器，其中該資 料串傳送步驟更包括： 、” 兮當該週邊裝置回傳至該主機的回應訊息中的寫入符 回雍於該主機的寫人符記—致，且該主機所接收到的 心中的該讀取符記與該系統設定值一致時，判斷該 =連續接收到的至少三伽應訊息中的讀取符記之間 的差值是否為一定值。 93.如申請專利範圍第％項所述之控制器，其中該至 201028858 wJ-0027 28849twf.doc/n 少三個回應訊息所對應的多個讀取指令被設定成讀取該複 數個邏輯區塊位址中多個彼此不相鄰的邏輯區塊位址上的 資料。 94. 如申請專利範圍第84項所述之控制器，其中該資 料串傳送步驟更包括： 每傳送該複數個讀取指令當中的任一個讀取指令至 β 該週邊裝置後’執行一第三寫入指令，以將資料寫入至該 週邊裝置的一暫存槽。 95. 如申請專利範圍第94項所述之控制器，其中該資 料串傳送步驟更包括： 官入送該第—寫人指令至該週邊裝置後，執行該第三 寫入扣令，以將資料寫入至該暫存檔。 料串_ 94 W之咖，其_ 楷。冑存制大7!、超過—賊資料量時，清除該暫存 機包括-快取〜述之控制器’其中該主 與資料的傳遞皆會通猶快取邊裝置之_有指令 65