SU869000A1

SU869000A1 - Programmable pulse generator

Info

Publication number: SU869000A1
Application number: SU802874706A
Authority: SU
Inventors: Валентин Петрович Зеленин; Сергей Борисович Карпов; Вера Викторовна Ярославцева
Original assignee: Пермский ордена Трудового Красного Знамени государственный университет им. А.М.Горького
Priority date: 1980-01-25
Filing date: 1980-01-25
Publication date: 1981-09-30

Description

Изобретение относится к импульс* ной технике и может быть использовано, например, для управления импульсным спектрометром ядерного магнитного резонанса.The invention relates to a pulsed technique and can be used, for example, to control a pulsed nuclear magnetic resonance spectrometer.

Известен генератор импульсов, уп- ³равняемый от электронной вычислительной машины или с пульта управления, содержащий задающий генератор, программируемый счетчик и делители частоты fl У ^,0 Known pulse generator, up- ³ equal to from an electronic computer or from the control panel, containing a master oscillator, programmable counter and frequency dividers fl Y ^{, 0}

Недостатком устройства является ограниченность функциональных возможностей.The disadvantage of this device is the limited functionality.

Наиболее близок к предлагаемому программируемый генератор импульсов, содержащий элемент сопряжения, вход которого подключен к шине управления электронной вычислительной машины, первый выход - ко входу, дешифратора команд, второй выход - к первому входу мультиплексора адреса, первому входу временного запоминающего элемента и первому входу управлякхце² го запоминающего элемента, выход которого подключен к ^первому входу регистра, а второй вход - к второму входу временного запоминающего элемента и к первому выходу дешифратора команд, второй выход которого подключен к первому входу триггера, третий выход - ко второму входу триггера, выход которого подключен ко входу генератора импульсов, выход которого подключен к первому входу программируемого счетчика, второй вход которого подключен к выходу временного запоминающего элемента, регистр адреса, запоминающие элементы точек зацикливания, возврата, программирования, мультиплексор цикла возврата, вычитающий счетчик и компаратор Г2]. Недостатком устройства является низкая надежность работы.Closest to the proposed programmable pulse generator, containing the interface element, the input of which is connected to the control bus of the electronic computer, the first output is to the input of the command decoder, the second output is to the first input of the address multiplexer, the first input of the temporary memory element and the first input of control ² memory element, the output of which is connected to the first input of the register, and the second input to the second input of the temporary memory element and to the first output of the command decoder, second the output of which is connected to the first input of the trigger, the third output is to the second input of the trigger, the output of which is connected to the input of the pulse generator, the output of which is connected to the first input of the programmable counter, the second input of which is connected to the output of the temporary memory element, address register, memory point elements looping, returning, programming, return cycle multiplexer, subtracting counter and comparator Г2]. The disadvantage of this device is the low reliability.

Цель изобретения - повышение надежности работы устройства. .The purpose of the invention is to increase the reliability of the device. .

Поставленная цель достигается тем, что в программируемый генератор им пульсов, содержащий элемент сопряжения, вход которого подключен к шине управления электронной вычислительной машины, первый выход - ко входу дешифратора команд, второй выход к первому входу мультиплексора адреса, первому входу временного запоминающего элемента и первому входу управляющего запоминающего элемента, выход которого подключен к первому входу регистра сигнала, а второй вход - ко второму входу временного запоминающего элемента и к первому . выходу дешифратора команд, второй выход которого подключен к первому входу триггера, третий выход - ко второму входу триггера, выход которо го подключен ко входу генератора импульсов, выход которого подключен к первому входу программируемого счетчика импульсов, второй вход которого подключен к выходу временного запоминающего элементами регистр адреса, введены дешифратор адреса, первый элемент ИЛИ, второй элемент ИЛИ, первый вход которого подключен к первому входу триггера, второй вход - к выходу программируемого счетчика, а выход - ко второму входу регистра сигнала, третий вход которого подключен к Выходу триггера, причем второй вход регистра сигнала соединен с третьим входом программируемого счетчика и первым входом регистра адреса, второй вход которого подключен к выходу мультиплексора адреса, третий вход - к выходу первого элемента ИЛИ, четвертый вход - к шине цикла, а выход соединен со входом дешифратора адреса и третьими входами управляющего запоминающего элемента и временного запоминающего элемента, первый вход первого элемента ИЛИ объединен со вторым входом мультиплексора адреса и подключен к одному из выходов регистра адреса, второй вход к первому выходу дешифратора команд, третий вход мультиплексора адреса подключен к выходу временного запоминающего элемента.This goal is achieved by the fact that in a programmable pulse generator containing an interface element, the input of which is connected to the control bus of an electronic computer, the first output is to the input of the command decoder, the second output is to the first input of the address multiplexer, the first input of the temporary storage element and the first input control memory element, the output of which is connected to the first input of the signal register, and the second input to the second input of the temporary storage element and to the first. the output of the command decoder, the second output of which is connected to the first input of the trigger, the third output - to the second input of the trigger, the output of which is connected to the input of the pulse generator, the output of which is connected to the first input of the programmable pulse counter, the second input of which is connected to the output of the temporary memory register addresses, address decoder, first OR element, second OR element, the first input of which is connected to the first input of the trigger, the second input to the output of the programmable counter, and the output to the second the second input of the signal register, the third input of which is connected to the trigger output, the second input of the signal register is connected to the third input of the programmable counter and the first input of the address register, the second input of which is connected to the output of the address multiplexer, the third input is to the output of the first OR element, the fourth input - to the cycle bus, and the output is connected to the input of the address decoder and the third inputs of the control memory element and the temporary memory element, the first input of the first element OR is combined with the second input of the mult the address multiplexer and is connected to one of the outputs of the address register, the second input to the first output of the command decoder, the third input of the address multiplexer is connected to the output of the temporary storage element.

На чертеже приведена структурная схема устройства.The drawing shows a structural diagram of the device.

Устройство содержит элемент 1 сопряжения, дешифратор а команд,мультиплексор 3 адреса, временной запоминающий элемент 4, управляющий запоминающий элемент 5, регистр 6 сигнала, триггер 7, генератор 8 импульсов, программируемый счетчик 9, регистр 1Q адреса, дешифратор 11 адреса и первый 1.2 и второй 13 элементы ИЛИ.The device contains a pairing element 1, a command decoder 3, an address multiplexer 3, a temporary memory element 4, a control memory element 5, a signal register 6, a trigger 7, a pulse generator 8, a programmable counter 9, an address register 1Q, an address decoder 11 and a first 1.2 and second 13 elements OR.

Устройство работает следующим образом.The device operates as follows.

Сигналы с Шины управления поступают на элемент 1 сопряжения, где дешифрируется адрес устройства, к которому обращается электронная вычислительная машина (ЭВМ) и если ЭВМ 10 обращается к данному генератору, то в соответствии с сигналами на выходе дешифратора 2 команд производится одна из операций управления генера- тором.The signals from the control bus are fed to the interface element 1, where the address of the device that the electronic computer is accessing is decrypted, and if the computer 10 accesses this generator, then one of the control operations of the generator is performed in accordance with the signals at the output of the decoder 2 commands torus.

Пусть на первом выходе дешифратора 2 появляется сигнал Запись. По этому сигналу производится прием информации о заданной программе работы генератора во временной и управляющий запоминающие элементы 4 и 5 по адресу, заданному ЭВМ и поступающему на регистр 10 адреса через мультиплексор 3 адреса. Если разрядность и' ёмкость времениого и управляющего запоминающих элементов 4 и 5 большая, то прием информации в один адрес может производиться в несколько тактов. Сначала прием адреса в регистр 10 адреса, затем прием во временной и управляющий запоминающие элементы 4 и 5.Let the Record signal appear at the first output of decoder 2. This signal is used to receive information about a given program of the generator in the temporary and control memory elements 4 and 5 at the address specified by the computer and received at the address register 10 through the address multiplexer 3. If the capacity and capacity of the time and control memory elements 4 and 5 are large, then information can be received at one address in several clock cycles. First, the reception of the address in the register 10 addresses, then the reception in the temporary and control storage elements 4 and 5.

³⁰ При этом число выходов Запись дешифратора 2 команд должно быть увеличено. После окончания записи всей программы ЭВМ устанавливает регистр адреса в нулевое состояние и может выдать команду Пуск, которая по второму выходу; дешифратора 2 команд поступает на вход триггера 7 и переводит его в единичное состояние, при этом снимается блокировка с генерато40 ра 8 и регистра 6. Этот же сигнал через элемент ИЛИ 13 производит прием информации из нулевого адреса временного запоминающего элемента 4 в программируемый счетчик 9 и из управляю45 щего запоминающего элемента 5 в ре. гистр 6. По окончанию приема по заднему фронту сигнала Пуск производится добавление единицы в регистр 10 адреса. ³⁰ At the same time, the number of outputs Record of the decoder 2 commands should be increased. After the recording of the entire program is completed, the computer sets the address register to the zero state and can issue a Start command, which on the second output; the decoder 2 commands goes to the input of the trigger 7 and puts it in a single state, while the lock is removed from the generator 40 8 and register 6. The same signal through the element OR 13 receives information from the zero address of the temporary memory element 4 to the programmable counter 9 and from control memory element 5 in re. histr 6. At the end of reception on the trailing edge of the Start signal, a unit is added to address register 10.

На вычитающий вход счетчика 9 поступают импульсы от генератора 8 и через отрезок времени, заданный кодом, загруженным в счетчик 9 из временного запоминающего элемента 4, на выходе счетчика 9 появляется сигнал конца временного интервала. Этот сигнал через элемент ИЛИ 13 поступает на входы управления приемом ииформа869000 снимаспектс при10 ции счетчика 9 и регистра 6 и производит прием в них новых кодов, так как содержимое регистра 10 адреса предварительно увеличивают на единицу. По заднему фронту сигнала конца временного интервала вновь производится добавление единицы в регистр адреса, а счетчик 9 начинает формирование следующего временного интерва- . ла в соответствии с вновь принятыми кодами. С выходов регистра 6 ются управляющие импульсы на рометр, также в соответствии нятыми в регистр 6 кодами.The subtractive input of the counter 9 receives pulses from the generator 8 and after a period of time specified by the code loaded into the counter 9 from the temporary storage element 4, the output signal from the counter 9 receives the signal at the end of the time interval. This signal through the OR element 13 is fed to the input control inputs and form 869000 of the snapshot of the counter 9 and register 6 and receives new codes in them, since the contents of the register 10 of the address are previously increased by one. On the trailing edge of the signal at the end of the time interval, the unit is again added to the address register, and counter 9 starts the formation of the next time interval. la in accordance with the newly adopted codes. From the outputs of register 6, control pulses are sent to the rometer, also in accordance with the codes taken in register 6.

Таким образом, формирование последовательности временных интервалов и управляющих импульсов в соответствии с заданной во временном и управляющем запоминающих элементах 4 и 5 программой продолжается до тех пор, цока на выходе регистра 6 не появляется сигнал. Код этого сигнала записывается в ячейке управляющего запоминающего элемента 5, соответствующий концу программы. По этому же адресу во временной запоминающий элемент 4 записан код адреса, в который теперь должна перейти программа в зависимости от вида генерируемой импульсной последовательности. Если последовательность одноцикловая, то программа должна возвращаться в нулевой адрес. Сигнал с выхода регистра 6 производит переключение мультиплексора 3 адреса на прием адреса из ячейки временного запоминающего элемента 4 и одновременно производит прием этого адреса в регистр 10 адреса, поступая через элемент ИЛИ 12 на вход приема регистра 10 адреса. После этого начинается повторение им~ пульсной последовательности. Последовательность повторяется до тех пор, пока с ЭВМ не поступает команда ’’Стоп, которая устанавливает триггер 7 в нулевое состояние и он блокирует генератор 8 и регистр 6.Thus, the formation of a sequence of time intervals and control pulses in accordance with the program specified in the time and control memory elements 4 and 5 continues until a signal appears at the output of the register 6. The code of this signal is recorded in the cell control memory element 5, corresponding to the end of the program. At the same address in the temporary storage element 4, the address code is written to which the program should now go, depending on the type of pulse sequence generated. If the sequence is single-cycle, then the program should return to the zero address. The signal from the output of register 6 switches the address multiplexer 3 to receive the address from the cell of the temporary storage element 4 and simultaneously receives this address in the address register 10, passing through the OR 12 element to the input of the address register 10. After this, the repetition of the pulse sequence begins. The sequence is repeated until a command ’’ Stop is received from the computer, which sets the trigger 7 to zero and it locks the generator 8 and register 6.

Если последовательность двухцикловая, то в ячейке временного запоминающего элемента 4 записывается адрес перехода к началу внутреннего цикла и по сигналу на входе регистра 6 регистр 10 адреса принимает адрес начала внутреннего цикла последовательности. Теперь внутренний цикл повторяется до тех пор, пока на шине цикла не появляется сигнал Конец цикла. Этим сигналом регистр адреса устанавливается в нулевое состояние и. программа, возвращается к началу.If the sequence is two-cycle, then the address of the transition to the beginning of the internal cycle is recorded in the cell of the temporary storage element 4 and, by a signal at the input of register 6, the address register 10 receives the address of the beginning of the internal cycle of the sequence. Now the inner loop is repeated until the End of loop signal appears on the loop bus. This signal sets the address register to the zero state and. program, returns to the beginning.

'6'6

Claims

(54) PROGRAMMABLE PULSE GENERATOR The invention relates to a pulse technique and can be used, for example, to control a nuclear magnetic resonance pulse spectrometer. A pulse generator is known that is controlled from an electronic computer or from a control panel, which contains a master oscillator, a programmable counter and frequency dividers. 3 The drawback of the device is its limited functionality. Closest to the proposed programmable pulse generator, which contains an interface element whose input is connected to the control bus of an electronic computer, the first output is to the input, a command decoder, the second output is to the first input of the multiplexer address, the first input of the temporary storage element and the first input control memory element whose output is connected to the first input of the register, and the second input to the second input of the temporary storage element and to the first output of the command decoder, in The output of which is connected to the first input of the trigger, the third output to the second input of the trigger, the output of which is connected to the input of the pulse generator, the output of which is connected to the first input of the programmable counter, the second input of which is connected to the output of the time storage element, address register, memory elements of the points looping, return, programming, return cycle multiplexer, subtraction counter and comparator. The disadvantage of the device is low reliability. The purpose of the invention is to increase the reliability of the device. . The goal is achieved by the fact that in a programmable pulse generator containing an interface element whose input is connected to the control bus of an electronic computer, the first output is to the input of the command decoder, the second output to the first input of the multiplexer address, the first input the input of the control memory element, the output of which is connected to the first input of the signal register, and the second input to the second input of the temporary storage element and to the first. the output of the command decoder, the second output of which is connected to the first input of the trigger, the third output to the second input of the trigger, the output of which is connected to the input of the pulse generator, the output of which is connected to. The first input of the programmable pulse counter, the second input of which is connected to the output of the address register that stores elements, the address decoder, the first element OR, the second element OR, the first input of which is connected to the first input of the trigger, the second input is entered to the output of the programmable counter, and output - to the second input of the signal register, the third input of which is connected to the trigger output, the second input of the signal register is connected to the third input of the programmable counter and the first input of the address register, the second which input is connected to the output of the address multiplexer, the third input to the V1.1 input of the first element OR, the fourth input to the cycle bus, and the output connected to the input of the address decoder and the third inputs of the control storage element and temporary storage element the first input of the first element OR combined with the second input of the address multiplexer and connected to one of the outputs of the address register, the second input to the first output of the command decoder, the third input of the address multiplexer is connected to the output of the temporary memory that The drawing shows a block diagram of the device. The device contains an I mapping element, a depagafrator of 2 commands, an address multiplexer 3, a temporary memory element 4, a control control element 5, a signal register 6 trigger 7 generator 8 and a pulse, a programmable counter 9, an address register 04, an address decoder 11 And the first 1.2 and second 13 elements OR. The device works as follows. The signals from the control bus go to the mate 1, where the address of the device accessed by the electronic computer (computer) is decoded and if the computer accesses this generator, then according to the signals at the output of the decoder 2 comavd, one of the generator control operations is performed. Let the signal Znap appears on the first output of the decoder 2. This signal is used to receive information about a given generator operation program in time and control storage elements A and 5 at the address specified by the computer and fed to the address register 10 through the address multiplexer 3. If the size and capacity of the temporary and control storage elements 4 and 5 are large, then information can be received in one address in several cycles. First, the reception of the address in the register 10 of the address, then the reception in the temporary and control storage elements 4 and 5. At the same time, the number of outputs Record the decoder 2 commands must be increased. After the recording of the entire computer program has been completed, the address register is set to the zero state and can issue a Start command, which on the second EXIT: the decoder 2 commands receives input of the trigger 7 and puts it into one state, while blocking is removed from the generator 8 and the register 6. The same signal, through the element OR 13, receives information from the zero address of the temporary storage element 4 to the programmable counter 9 and from the control storage element 5 to the register 6. Upon termination of reception on the trailing edge Start manufactured and adding one to the register 10 addresses. The subtracter input of the counter 9 receives pulses from the generator 8 and after a period of time specified by the code loaded into the counter 9 from the temporary storage element 4, the output of the counter 9 is the signal of the end of the time interval. This link through the element OR 13 enters the control inputs for receiving information from counter 9 and register 6 and receives new codes in them, since the contents of register 10 of the address are previously incremented by one. On the trailing edge of the signal at the end of the time interval, the unit is again added to the address register, and the counter 9 begins the formation of the next time interval in accordance with the newly received codes. From the outputs of register 6, the control pulses are taken out on a c1 spectrometer, also in accordance with the 6 codes received in the register. Thus, the formation of a sequence of time intervals and control pulses in accordance with the program set in the time and control memory elements 4 and 5 continues until a signal appears at the output of register 6. The code of this signal is recorded in the cell of the control storage element 5 corresponding to the end of the program. At the same address, in the temporary storage element 4, the address code is recorded, to which the program should now go, depending on the type of the generated pulse sequence. If the sequence is a single cycle, then the program should return to the zero address. The signal from the output of the register 6 switches the typelexer mule to the addresses to receive the address from the cell of the temporary storage element 4 and simultaneously receive this address to the address register 10, coming through the OR 12 element to the input of the register 10. After that, the repetition of the pulse sequence begins. The sequence repeats until a Stop command is received from the computer that sets trigger 7 to the zero state and it blocks generator 8 and register 6. If the sequence is two-cycle, then the transition address to the cell 4 is recorded the beginning of the internal cycle and the signal at the input of the register 6; the address register 10 receives the start address of the internal cycle of the sequence. Now the inner loop repeats until the end of loop signal is on the loop bus yo. With this signal, the address register is set to the zero state and the program returns to the beginning. The invention includes a programmable pulse generator containing a gateway whose input is connected to the control bus of an electronic computer, the first output is to the input of the command decoder, the second output is to the first input of the multiplexer address, the first input of the control memory an element whose output is connected to the first input of the signal register, and the second input to the second input of the temporary storage element and to the first output of the command decoder, the second Its output is connected to the first trigger input, the third output to the second trigger input, the output of which is connected to the input of the pulse generator, the output of which is connected to the first input of the programmable pulse counter, the second input of which is connected to the output of the temporary storage element, and the address register that is different the fact that, in order to improve the reliability of the device, the address decoder, the first element OR, the second element OR, the first input of which is connected to the first input of the trigger, the second input is entered into it the output of the programmable counter, and the output to the second input of the signal register, the third input of which is connected to the trigger output, the second input of the signal register connected to the third input of the programmable counter and the first input of the address register, the second input of which is connected to the output of the address multiplexer, the third input to the output of the first element OR, the fourth input to the cycle bus, and the output to the input of the address decoder and the third inputs of the control storage element and temporary storage element, the first input of the first the OR element is combined with the second input of the address multiplexer and connected to one of the outputs of the signal register, the second input to the first output of the command decoder, the third input of the address multiplexer is connected to the output of the temporary storage element. Sources of information taken into account during the examination 1. Instruments for scientific research, 1977, No. 6, p. 81.

2. Instruments for scientific research, 1979, No. 4, p. 52.

Cmofj