Целью :Изо.бретени вл етс сокращение оборудовани . Поставленна цель достигаетс тем, что процессор содержит в составе устройства соир жени с ле рифериёй местный блок управлени и счетчик циклов, первый вход которого соединен с -выхрдоад дешифратора «ода опе-раций, второй зход и выход/счетчика , циклов иодключень , соотйётствйшо к первому выходу и входу местного блока уцравлени , ,второй, третий и четвертый входы -которого соединены соответственно с адресным, информационным и унразл ющим входами устройства сопр жени с периферией , соответствующий , управл ющий выход которого соед1инен со вторым выходом местного блока управлени , третий выход которого подключен к третьему входу блока выбора щин св аи. Это позвол ет сократить число информациоЕных щин « общее ч:исло приемников в периферийном оборудова.нии. На фиг. I оредставлеиа структурла схема ППР, а на фиг. 2 - упрощенна схема регистровой структуры устройства обработки , по сн юща принцип работы ППР в целом. Как показано на фиг. 1, периферийный процессор / содержит устройство 2 обработки , соединенное двустороннйми .св з ми с устройством 3 сонр женИ с вьгчйслнтельной мащиной и с устройством 4 сопр жени с периферией (же показанной на чертеже), имеющим дещифрато.р 5 кода операций, выход которого подключен к блоку 6 выбора щин св зи, счетчику 7 циклов,и автомату 8 управлени уст1ройства 2 обработки; счетчик 7 циклов .имеет двустороннюю св зь с местным блоком 9 управлени ; автомат 8 управлени соединен с местным блоком 10 управлени устройства 3; местный блок 9 управлени соединен с информационным входом // .и адреснЫМ входо,м 12, счетчиком 7 циклов и блоком 6 выбора щии св зи, инфо:рма:ционный 13 и а.дресный 14 выходы которого вл ютс информационным и адресным выходами процессора. На фиг. 2 уп1рощеило представлена регистрова структура устройства со следующими обозначени ми: - регистр 15 управл ющего слова периферии , в .котором указаны начальные адреса массивов результатов сканировани и массива групповых периферийных команд; -регистр 16 групповой периферийной команды, состо щий из подрегистров-а.дресов периферийных команд, счетчика периферийных команд, указател окончани и кода операций; -регистр 17 информации, состо щий из двух подрегистров-адреса конфигурации и счетчика текущего адреса сканировани ; -регистр 18 управлени блоком скаие .ра, состо щий из подрегистров-адреса преOIB .изменений,счетчика константы оканиовани ; - регистры 19, 20, 21, которые 1используютс при сканировании л в которые заноситс из периферии информаци текущего канировани (21), а из запоминающего устройства инфор-мащи предыдущего сканировани C/5J и результат изменений (20). Регистры 19, 20 и 21 св заиы с комбинационной схемой 22 логического устройства 25. Процессор работает следующим образом . Центральный процессор выч;ислительиой машины (|ВЛ) через устройство -5 в регистр 15 устройства 2 за.писывает информацию, необходимую дл ра-боты ППР / в текущем цикле. Затем центральный процессор пр эиз водит пуск автомата 8 управлени устройства 2, после чего ППР / начинает работать самосто тельно. По адресу массива групповых периферийных команд а1втомат 8 через устройство 3 производит обращение к оиерат.ивному запомн.нающему устройству (ОЗУ) (иа чертеже не показано) и считывает соответствующую информацию в регистр 16. Пр.ч этом разр ды кода операции регистра 16 св заны с дещифратором 5. Поступа иа блок 6, сигнал дещиф1ратора 5 определ ет формат йнформации иа выходе /. Автомат 8 унравлеиИ иоследователь;но за полн ет информацией, считанной .из ОЗУ, регистры 17,, 19 и 20, пр.ичем, после заполнени регистра 17 автомат 8 запускает блок 9, который обеспечивает интерфейс с телефонной периферией по вхо.дам //, 12, и выходам 13 и 14, количество циклов -работы с периферией определ ет счетчик 7 циклов. После окончани периферийного интерфейса в регистр 21 но входу 11 блок 9 будет залисан результат текущего обмена, а в автомат 8 из блока 9 поступает сигнал окончани интерфейса св зи. Автомат 8 управлени анализи рует состо ние схемы 22 и пр,и обнаружении ;нзменений в последней записывает инфо рмацию изменений в ОЗУ по адресу, указанному регистром 15 через блок 10 устройства 3. Затем автомат 8 корректирует регистр 20, и нова инфо рмаци регистра 20 автоматом 8 уиравленй заннсываетс в ОЗУ по адресу результатов изменений регистра 18,а по другому адресу этого же регистра Б ОЗУ пишетс результат текущего сканировани с р егистра 21. 8 произво .дит модиф.икацию счетчиков регистра 18 и регистра 17, и при иулевом содержимом счетчика периферийных команд регистра 16 автомат 8 .переводит ППР на выполнение следующей групповой периферийной команды . Работа ППР будет продолжатьс до тех иор, пока после выполнени оче редиой команды автомат 8 управлени не встретитPurpose: The acquisition is a reduction in hardware. The goal is achieved by the fact that the processor contains a local control unit and a cycle counter, which first input is connected to the decoder output gate, second gate and output / counter, second key and the power switch, to the first one. the output and the input of the local control unit, the second, third and fourth inputs of which are connected respectively to the address, information and restoring inputs of the interface device with the periphery, the corresponding control output of which is connected the second output of the local control unit, the third output is connected to the third input of the selection Shin communication au bloc. This makes it possible to reduce the number of informational "total h: the number of receivers in the peripheral equipment. FIG. I The presentation of the structural diagram of the SPR, and in FIG. 2 is a simplified diagram of the register structure of the processing device, explaining the principle of operation of the RCC as a whole. As shown in FIG. 1, the peripheral processor / contains a processing device 2 connected by a double-sided connection with the device 3 with an extractive machine and with the device 4 interface with the periphery (as shown in the drawing), having an operation code 5 which is connected to block 6 for the selection of communications, a counter for 7 cycles, and an automatic machine 8 for controlling the processing device 2; counter 7 cycles. has two-way communication with the local control unit 9; automatic control device 8 is connected to local control unit 10 of device 3; the local control unit 9 is connected to the information input // and the address input, m 12, a counter of 7 cycles, and a communication selection unit 6, info: ROM: 13 and A. The output 14 outputs of which are the information and address outputs of the processor. FIG. 2, the register structure of the device is presented with the following designations: - a peripheral control word register 15, in which are indicated the initial addresses of the scan result arrays and the group of peripheral command arrays; - register 16 of the group peripheral command, consisting of the subregisters-addresses of the peripheral commands, the counter of the peripheral commands, the ending pointer and the operation code; - an information register 17 consisting of two sub-registers of the configuration address and a counter of the current scan address; - register 18 for control of the skiep.ra block, consisting of the sub-registries-addresses of changes, the counter of the constant of encoding; - registers 19, 20, 21, which are used when scanning l into which information of the current canister (21) is entered from the periphery, and from the memory of the previous scan C / 5J and the result of changes (20). Registers 19, 20 and 21 of the connection with the combinational circuit 22 of the logic device 25. The processor operates as follows. The central processor of the computing machine (| VL) through the device -5 in the register 15 of the device 2 records the information necessary for the SPR operation / in the current cycle. Then, the central processor of the pro- gram starts the automaton 8 of the control of the device 2, after which the SPR / begins to work independently. At the address of the array of group peripheral commands a1 automatic 8, through device 3, it accesses the oirate.ive memory device (RAM) (not shown) and reads the corresponding information into register 16. The bits of the operation code of register 16 are connected with the decryptor 5. The incident block 6, the signal of the decipher 5 determines the format of the information on the output /. The automaton 8 controls and the successor; but it fills with the information read from RAM, registers 17, 19 and 20, then, after filling the register 17, the automatic machine 8 starts block 9, which provides the interface with telephone peripherals on inputs // , 12, and outputs 13 and 14, the number of cycles of work with the periphery is determined by a counter of 7 cycles. After the end of the peripheral interface has been completed, the result of the current exchange will be sent to the register 21 at the input 11 of the block 9, and the end of the communication interface will be sent to the machine 8 from the block 9. The control machine 8 analyzes the state of the circuit 22, etc., and detects; changes the RAM information at the address indicated by the register 15 through the block 10 of the device 3 and records it. Then the machine 8 corrects the register 20, and the new information of the register 20 automatically 8 is set in RAM at the address of the results of register 18, and at another address of the same register B RAM writes the result of the current scan from register 21. 8 will produce a modification of the register counter 18 and register 17, and with the original contents of the counter and the serial commands of the register 16, the automaton 8. translates the PRD to the execution of the next group peripheral command. The work of the preventive maintenance program will continue until such time as, after the execution of the first command, the automatic control 8 will meet