SU744734A1

SU744734A1 - Device for testing rapid-access storage

Info

Publication number: SU744734A1
Application number: SU782566724A
Authority: SU
Inventors: Даниил Григорьевич Нисневич; Гарегин Григорьевич Мамджян; Людмила Степановна Дорохова
Original assignee: Предприятие П/Я В-8828
Priority date: 1978-01-02
Filing date: 1978-01-02
Publication date: 1980-06-30

Description

1one

Изобретение относитс к запоминающим устройствам.This invention relates to memory devices.

Известны устройства дл контрол оперативной пам ти{1 и 2.Devices are known for monitoring the RAM {1 and 2.

Одно из известных устройств дл контрол пам ти содержит формирователь тестовой программы контрол , Ьлок выбора адресов пам ти и блок сравнени считываемой информации с эталонной 1 . IOne of the known devices for monitoring memory contains a test test programmer, a memory address selection block and a block for comparing the read information from the reference 1. I

Недостатком этого устройства вл етс невысокое быстродействие.The disadvantage of this device is low speed.

Из известйых устройств наиболее близким техническим решением к изобретению вл етс устройство дл контрол оперативной пам ти содержащее регистры числа, выходы которых подключены ко входам блока сравнени , адресов, подключенный к пульту управлени и блоку управлени , соединенному с блоком формировани тестовых сигналов, первый выход которого подключен ко входу одного из регистров числа 2 .Of the lime devices, the closest technical solution to the invention is a RAM control device containing registers of numbers whose outputs are connected to the inputs of the comparison unit, addresses connected to the control panel and the control unit connected to the test signals generating unit whose first output is connected to the input of one of the registers of the number 2.

К недостаткам этого устройства относитс отсутствие возможности cjaтистического анализа в процессе контрол . амплитудных и временных паргшетров считанных сигналов. Такой анализThe disadvantages of this device are the lack of cjistic analysis during the control process. amplitude and time pargshetra read signals. Such analysis

позволил бы минимизировать уровень помех на выходе оперативной пам ти, . выбрать оптимальное по помехоустойчивости сочетание параметров блока воспроизведени информации; порога срабатывани амплитудного дискриминатора , длительности и местоположени строб-импульса на временной оси. Отсутствие такого анализа снижает наto дежность устройства.would minimize the level of interference at the output of the RAM,. select the combination of parameters of the information reproduction unit that is optimal in terms of noise immunity; the amplitude discriminator threshold, the duration and location of the strobe pulse on the time axis. The absence of such an analysis reduces the reliability of the device.

Цель насто щего изобретени - повыиение нгщежности устройства.The purpose of the present invention is to improve the device's integrity.

Поставленна цель достигаетс тем,The goal is achieved by

15 что устройство содержит амплитудный дискриминатор, элемент задержки и блоки анализа параметров сигналов 1 и О, причем выходы блоков анализа параметров сигналов 1 и О подключены к выходам устройства, а входы - соответственно к выходам амплитудного дискриминатора, элемента задержки и блока управлени , второму выходу блока формировани тестовых15 that the device contains an amplitude discriminator, a delay element and blocks for analyzing the parameters of signals 1 and O, the outputs of the blocks analyzing the parameters of signals 1 and O are connected to the outputs of the device, and the inputs are respectively to the outputs of the amplitude discriminator, the delay element and the control unit, the second output of the block forming test

25 сигнсшов и к одним из входов устройства . .Входы элемента задержки соеди;неыы с одними из выходов блока управлени и пульта управлени , входы амплитудного дискриминатора подключены к другому выходу пульта управлени , третьему выходу блока формировани тестовых сигналов и другому входу устройства.25 signns and to one of the inputs of the device. The inputs of the delayed connection element are not one of the outputs of the control unit and the control panel, the amplitude discriminator inputs are connected to another output of the control panel, the third output of the test signal generation unit, and another input of the device.

При этом целесообразно блок анализа параметров сигналов 1 выполнить таким образом чтобы он содержал элементы И, выход первого из которых подключен к одним из входов второго и третьего элементов И, другие входы которых, а также входы первого элемента и соединены со входами блока анализа параметров сигналов 1, выходы которого подключены к выходам элементов И.In this case, it is advisable to analyze the parameters of the signals 1 in such a way that it contains elements AND, the output of the first of which is connected to one of the inputs of the second and third elements AND, the other inputs of which, as well as the inputs of the first element, are connected to the inputs of the analysis unit for the parameters of signals 1 The outputs of which are connected to the outputs of the elements I.

БЛОК анализа параметров сигналов О целесообразно выполнить в виде узла, содержащего дополнительные элементы И триггеры, входы которых, а такжеодни из входов дополнительных элементов И соединены со входами блока анализа параметров сигналов О, выходы которого подключены к выходам дополнительных элементов И, выходы триггеров соединены с другими входами первого и второго дополнительных элементов И, выходы которых подключены к другим входам третьего и четвертого дополнительных элементов И.It is advisable to execute a block for analyzing the parameters of O signals as a node containing additional elements And triggers, the inputs of which, as well as one of the inputs of additional elements And are connected to the inputs of the block for analyzing the parameters of signals O, whose outputs are connected to the outputs of additional elements And, the outputs of the triggers are connected to the inputs of the first and second additional elements And the outputs of which are connected to other inputs of the third and fourth additional elements I.

На фиг. 1 изображена блок-схема предложенного устройства на фиг. 2, а-к показаны временные диаграммы, по сн ющие работу устройства.FIG. 1 is a block diagram of the proposed device in FIG. 2, a to k are shown timing diagrams explaining the operation of the device.

Устройство дл контрол оперативной пам ти (см.фиг.1) содержит блок Г управлени , счетчик 2 адресов, регистры 3 числа, блок 4 формировани тестовых сигналов, блок 5 сравнени , пульт 6 управлени , выход 7 котордго подключен к одному из входов регистра 3, элемент 8 задержки; ё1мплитудный дискриминатор 9, блок 10 анализа параметров сигналов 1 и блок 11 анализа параметров сигналов О. Первый выход блока 4 подключен ко входу одного из регистров 3. Выходы блоков 10 и 11 соединены с выходами устройства, к которым подклюЧаКЬТс тэчётчйки йг-шу ьеьв или частотомеры (на фиг. 1 не показаны). Входы блоков 10 и 11 подключены сббтв тственно к .выходам дискриминатора 9, элемента 8 задержки и блока 1, второму выход блока 4 и к одним из входо устройства. Входы элемента 8 задерж Соединены с одним из выходов блоwa . 1 и пульта б управлени . Входы Дискриминатора 9 подклю ны к другого выходу пульта б управлени , третьему выходу блока 4 и другому входу устройства . / The device for monitoring the working memory (see Fig. 1) contains a control block D, a counter of 2 addresses, a register of 3 numbers, a block 4 of generating test signals, a block of 5 comparison, a control panel 6, the output 7 of which is connected to one of the inputs of register 3 , delay element 8; The 1-discriminator discriminator 9, the unit 10 for analyzing the parameters of signals 1 and the unit 11 for analyzing the parameters of signals O. The first output of unit 4 is connected to the input of one of the registers 3. The outputs of units 10 and 11 are connected to the outputs of the device to which the switches or frequency meters are connected (not shown in Fig. 1). The inputs of the blocks 10 and 11 are connected sbbtically to the outputs of the discriminator 9, the delay element 8 and the block 1, the second output of the block 4 and to one of the inputs of the device. The inputs of element 8 are delayed. They are connected to one of the outputs of the block. 1 and remote control b. The inputs of the Discriminator 9 are connected to another output of the control panel b, the third output of unit 4 and another input of the device. /

Блок 10 содержит первый 12-, второ 13 и третий 14 элементы И. Выход элемента И 12. подключен к одним; йз вхоДрв элементов И 13 и 14, другие вход кбторых7 а также входы элемента И 12 соединены со входами блока 10, вы744734Block 10 contains the first 12, second 13 and third 14 elements I. The output element And 12. connected to one; ICs of the elements And 13 and 14, the other input kborykh7 and the inputs of the element And 12 are connected to the inputs of the block 10, you 744734

ходы которого пдключены к выходам элементов И 12-14.whose moves are connected to the outputs of the elements 12-14.

Блок 11 содержит первый 15 и второй 16 дополнительные элементы И, триггеры 17 и 18 и третий 19 и четветый 20 дополнительные элементыИ. |Входы триггеров 17 и 18, а также одни из входов элементов И 15, 16, 19 20 соедине1ны со входами блока 11, выходы которого подключены к выходам элементов И 15, 16, 19, 20. .Block 11 contains the first 15 and second 16 additional elements And, triggers 17 and 18 and the third 19 and fourth four additional elements. The inputs of the trigger 17 and 18, as well as one of the inputs of the elements 15, 16, 19 20 are connected to the inputs of the block 11, the outputs of which are connected to the outputs of the elements 15, 16, 19, 20..

,Выходы триггеров 17 и 18 соединены с другими входами элементов И 15 и 16, выходы которых подключены к другим входам элементов и 19 и 20.The outputs of the trigger 17 and 18 are connected to other inputs of the elements 15 and 16, the outputs of which are connected to other inputs of the elements and 19 and 20.

Входы и выходы устройства подключаютс к контролируемому блоку 21 оперативной пам ти.The inputs and outputs of the device are connected to a controlled memory unit 21.

Устройство дл контрол .оперативной пам ти работает следующим образом . .The device for controlling the operative memory works as follows. .

На пульте б,задаётс требуемый ,режим работы. Дл определени статйсти еских характеристик считанных сигналов используетс режим, аналогичный режиму получени веро тностной работы области работоспособности оперативной пам ти устройствапрототипа 2, при котором останов тестовой программы производитс полным циклом теста, а дл - каждого очередного запуска цикла используетс кнопка Пуск на пульте управлени . При каждом прого.не тестовой программы дл заданных порога дискриминации и задержки момента стробировани относительно импульса обращени счетчики, подключенные к выходам блоков 10 и 11, подсчитывают количества импульсЬтв, характеризующие требуегше амплитудные и временные распрделени . Такиг ш распределени ми, например , дл магнитных оперативных блоков пам ти на ферритовых серДечниках и пластинах вл ютс слёдующие распределени амплитуд на выходе линейного усилител блока пам ти: импульса 1 - F(E), импульса помехи, предшествующего полезному сигналу (первый импульс О) F°(E); импульса помехи, следующего за пролезным сигналом (второйимпульс О) F°(E), и/ следующие временные распределени фронтов импульсов на выходе амплитудного дискриминатора: передних и задних фронтов импульсов 1, соответственно Fn(t) и F(t), заднего фронта первого импульса О - Fg( t) и переднего фронта второго импульса О - F(t).On the remote control panel b, the required mode of operation is set. To determine the statistical characteristics of the read signals, a mode similar to the mode of obtaining the probabilistic operation of the operability area of the device prototype 2 operating memory is used, in which the test program is stopped by the full test cycle and the Start button on the control panel is used for each next cycle start. For each test program, for a given threshold of discrimination and delay of gating moment relative to the reference pulse, the counters connected to the outputs of blocks 10 and 11 count the pulses that characterize the required amplitude and time distributions. Such distributions, for example, for magnetic on-line memory blocks on ferrite cores and plates, are the following amplitude distributions at the output of the linear amplifier of the memory block: 1-F pulse (E), interference pulse preceding the useful signal (first pulse O) F ° (E); impulse noise following the prosthetic signal (second impulse O) F ° (E), and / the following time distributions of the fronts of the pulses at the output of the amplitude discriminator: the front and rear edges of the pulses 1, respectively, Fn (t) and F (t), the trailing edge of the first pulse O - Fg (t) and the leading edge of the second pulse O - F (t).

Рассмотрим более, подробно получение указаннь1Х распределений.Let us consider in more detail the obtaining of specified distributions.

Claims

, Amplitude distributions 1 are formed using elements 1 and 12 in which gating of signal 1 at the output of amplitude discriminator 9 is performed (see figure 2e) of bHfcjM gateways is used to read unit 21. As a result of gating the read signal at the amplitude of discrete discriminator 9 and the output of the element 12 is allocated a pulse 1. By counting the number of pulses 1 - N / for the full test period Ny, we find the probability that the discrimination threshold is set on the control unit. E the threshold levels E- and the corresponding values of P) are changed during the next runs of the device, we define the statistical distribution function of the signal amplitudes 1. To obtain the amplitude distributions of the first and second pulses O, it is necessary to separate these pulses using the corresponding gates the outputs of the flip-flops 17 and 18 in block 11 of the formation of distributions of O. By issuing the OT and 01 strobes, we obtain at the outputs of elements 15-16 the distribution functions of the amplitudes of the first pulse O - F ° (E) 1-1V {E) and the second pulse O - F (E) I -P ° V (E). To obtain temporal distribution of the delays of the pulse fronts, an adjustable delay element 8 is used in the required polarity, it is connected to the same inputs of elements AND 19 and 20, to the second inputs of which signals are received from the outputs of elements 15 and 16. In FIG. 2, e and 2, g are shown the direct and inverse gated signals at the output of the delay element 8. When the delay time is zero, then in the AND 13 element there will not be a match (see Fig. 2, d and 2, e) and during the full, the test period for the input of the AND 13 element will not pass a single pulse. When the delay time is increased by a command from the control panel to a value that exceeds a certain value of Gmin (And 13, a number of pulses are output at the output of the element 13). This will happen only in the case of V.TOM, if the leading edge of pulse 1 passes past the front of gate 1, i.e. when the delay of the leading edge of pulse 1 is less than,. Then the probability that the front edge of the pulse 1 is smaller than: zad., / Is equal to p l-iSj. From the control panel, the delay times and the test program runs for each value with fixing the number of pulses at the output of the element 13 through a counter (or frequency meter), determine the distribution function of the delays of the leading edges of the pulse 1, F (t) P; (t e) Similarly, the temporal distributions are as follows: the back of the pulse 1 - РЗ (t) 1-РЗ (t Гзо, д); the falling edge of the first pulse O - p3 (t), the leading edge of the second pulse O. Triggers 17 and 18 are needed to form the exhaust gas gates and 01, defining a priori the given area of appearance of the falling edge of the first pulse O and the leading edge of the second pulse, respectively A. Thus, using insignificant hardware costs (in the order of ten integrated circuit packages of small integration), in the described device, not only the performance monitoring by failure criterion is provided, there is no failure, but the possibility of obtaining statistically x distributions of read signals at the input of the information reproduction unit, i.e. full physical picture of the process of reading information at the output of the bit-reading line of the memory block. This allows you to select the best gating methods, threshold level, gating pulse duration, its place on the time axis, etc. Claim 1. Inventory control device containing number registers whose outputs are connected to the comparison unit inputs, address counter, connected to the control panel and the control unit connected to the test signal generating unit, the first output of which is connected to the input of one of the number registers, characterized in that, in order to increase the reliability, It contains an amplitude discriminator, a delay element and blocks for analyzing the parameters of signals 1 and O, the outputs of the signal analysis blocks for parameters 1 and O are connected to the outputs of the device, and the inputs are respectively to the outputs of the amplitude discriminator, the delay element and the control unit, the second output of the block forming test signals and one of the device inputs, the inputs of the delay element are connected to one of the outputs of the control unit and the control panel, the amplitude discriminator inputs are connected to another output of the console control, the third output of the test signal generating unit and another input of the device.

2. The device according to claim 1, that is, that the block for analyzing the parameters of signals 1 contains elements AND, the output of the first of which 5C is connected to one of the inputs of the second and third elements AND, others

аХЬШ KetopEjx, as well as the inputs of the first element I are connected to the inputs of the analysis block-parameters of signals 1, the outputs of which are connected to the outputs of the elements I.

3. The device jio.Hn, 1 and 2, about tl and h: a y it with the fact that the block of analysis of the parameters of the signals O contains additional elements And triggers, the inputs of which / and also one of the inputs of additional elements And connected to the inputs of the signal analysis unit O, whose outputs are connected to the outputs of additional elements And, the outputs of the flip-flops are connected to other inputs of the first and second additional elements And, the outputs of which are connected to the other inputs of the third and fourth additional elements I. Information sources,

taken into account in the examination

1. USSR author's certificate No. 407398, cl. G 11 C 29/00, 1972.

2. USSR author's certificate No. 443414, cl. G 11 C 29/00, 1972 (prototype).

р.ъ.2.