SU488353A1

SU488353A1 - Device for synchronizing pseudo-random signals

Info

Publication number: SU488353A1
Application number: SU1883517A
Authority: SU
Inventors: Владислав Валентинович Лосев
Original assignee: Минский радиотехнический институт
Priority date: 1973-02-06
Filing date: 1973-02-06
Publication date: 1975-10-15

Description

Изобретение относитс к устройствам дискретной обработки информации и может быть использовано нри передаче служебных сигналов малой интенсивности на фоне речевых сигналов. Известны устройства дл сипхропизации псевдослучайных сигналов, содержаи 1,ие коррел тор и основной регистр сдвига с сумматором по модулю 2, а также ключ, включенный на входах коррел тора, основного регистра сдвига и сумматора но модулю 2 и управл емый с выхода сумматора но модулю 2. Однако эти устройства имеют большое врем вхождени в синхронизм. В цел х сокращени времени вхождени в синхронизм в предлагаемое устройство введены донолнительный регистр сдвига с блоков управлени сдвигом и управл емы логический элемент ИЛИ-НЕ со счетчиком ia выходе . Вход дополнительного регистра сдвига соединен с выходом основного регистра ieпосредственно , а В з1ходы разр дов под л1очоны к входам соответствующих разр дов основного регистра сдвига через блок управлени сдвигом, вход управл емо о логическо ч) элемента ИЛИ-НЕ и установочный вход счетчика соединены с выходом сумматора по модулю 2, а выход счетчика подключе к управл ющим входам блока управлени сдвигом и ключа. На чертеже представлена схема устройст эа дл синхронизаци нсевдослучайных c iruaлов . Устройство состоит из регистров 1 и 2, каждый длиной п, где п - степень , ратор 1ого полинома псевдослучаЙ оГ последователь 1ости , блока управле 1и cдвигo 3. коррел тора 4, сдвоен 1ого ключа 5, )ра по 2 6, элеме Па 1IJ11I- НЕ 7 и счетчика 8. Устройство работает следу ощим образом. В исходном состо нии сдвоенный ключ 5 находитс в положении а и на вход элеме гга ИЛИ-НЕ 7 подаетс управлени . :i;iпрещающий прохожде 1 1е импульсов на в.ход счетчика 8. Носле то1Ч) как все чейки ieri crра 2 остуна 0,ей ииформа и е 1 через тактов, управленн сиимаетг Ноступа он1а из и зан сан11ап в )е ИСТр 2 И11форМаи Я КОНТрОЛ 1руеТСЯ CVMNiaTib ром 6 и переппсываетс в регистр I. Пр отсутствии ВО БСеЙ ВХОДИО -ICiследовательност ia зыходе схмматора по вл ютс нулевые сигналы, поскольку его под лючение к регистру 2 выполн етс а основе генераторного . з с гналов запнсывает в счетчик 8 через элеме1 т 7 единицу. Если в счетч 1 ч поступает подр д пThe invention relates to devices for discrete information processing and can be used in the transmission of service signals of low intensity against the background of speech signals. Devices are known for the pseudo-random signals to be discrete, containing 1, the correlator and the main shift register with a modulo 2 adder, as well as a key included at the inputs of the correlator, the main shift register and the adder 2 and controlled by the output of the adder 2 but However, these devices have a great time to synchronize. In order to reduce the timing of synchronization, a further shift register has been entered from the shift control blocks into the proposed device and the OR-NOT logic element with the output output counter ia is controlled. The input of the additional shift register is connected to the output of the main register, ie, directly, and the inputs of the bits for the inputs to the corresponding bits of the main shift register through the shift control unit, the input controlled by the logical OR) HE element and the installation input of the counter are connected to the output of the adder modulo 2, and the output of the counter is connected to the control inputs of the shift control unit and the key. The drawing shows a device diagram for synchronizing nseudo-random c irals. The device consists of registers 1 and 2, each of length n, where n is the degree, the rator of the first polynomial of the pseudo-case of the successor of the 1st, the control unit 1 and the shift 3. the correlator 4, doubled the first key 5) pa 2 6, element Pa 1IJ11I- NOT 7 and counter 8. The device works in the following way. In the initial state, the dual key 5 is in the position a and a control is fed to the input of the element gga OR NOT 7. : i; ibolting passage of 1 1e pulses at the inrun of the counter 8. After 1H) like all the cells ieri crra 2 stop 0, it and the form and e 1 through the ticks, control of the accession of 1a from and occupied by the san 11ap) e of the source 2 and 11forMa i CONTROL is controlled by CVMNiaTib 6 and is rewritten into register I. In the absence of the FULL INPUT -IC sequence, the output of the schmmator appears to be zero, since its connection to register 2 is performed on the basis of the generator one. From the channels it is transferred to the counter 8 through the element 7 unit. If the counter 1 h comes pod d p

единиц, то это сБидетельсгзует о юм, ч) i; регистре 1 записан неискажеппьи ; oTpvMoK входной тюследовательностн длины //. ilijii этом счетчик выдаст сигнал иа перевод ключа 5 в положение б и иа блок управлени сдвигом 3. По этому сигналу из регистра 1 в регистр 2 переписываетс оценка, сдвинута на п тактов, регистр 2 нереводнтс в режнм онорного генератора и начинаетс проверка правильности введени оценки с iiOMOHibio коррел тора 4.units, then it is about yum, h) i; Register 1 is written as non-distorted; oTpvMoK input length sequence //. In this case, the counter will signal the switch 5 to the position b and the shift control unit 3. With this signal, register is rewritten from register 1 to register 2, shifted by n steps, register 2 is not converted to on-line generator and the validation of entering the evaluation starts iiOMOHibio correlator 4.

Если входна иоследовательиость принимаетс с ошибками, то иа выходе сумматора 6 по ВьТ етс единичный сигнал, котор1 1Й устанавливает счетчик 8 в нулевое состо ние, и ввод оценки продолжаетс до тех нор, пока не будет получено нодр д п нуле па выходе сумматора. Дл прин ти решени о нравильности п символов необходимо нроснотреть 2п символов, при этом решение запаздывает по отношению к входной последовательности на п тактов. Чтобы устройство работало в реальном масштабе времени, это запаздывание исключаетс блоком управлени сдвигом 3. Таким образом, устройство позвол ет осушеСТВИТЬ быструю синхронизацию НрИ If the input and sequence is received with errors, then the output of adder 6 is VT a single signal that sets the counter 8 to the zero state, and the input of the estimate continues until the norm is reached until the output of the adder is received. In order to make a decision on the morality of n characters, it is necessary to mislead 2n characters, and the solution is late in relation to the input sequence by n steps. In order for the device to work in real time, this lag is eliminated by the shear control unit 3. Thus, the device allows for a quick synchronization of the URI.

no.iexH гю вр no.iexH gyu vr

,. если интенсиь1йос. мепи HcnocTOHHfia., if intensios. Meps HcnocTOHHfia.

П р е д м с т и 3 о б р е т о ; п PREDIMS AND 3 ABOUT; P

Уст1)ойство дл синхронизации псевдослучайных сигналов, содержашее коррел тор и основной регистр сдвига с сумматором по .модулю 2, а также ключ, включенный на входах кор|)ел тора, основного регистра сдвига и сумматора по модулю 2 и управл емый с выхода сумматора по модулю 2, о т л и ч а ю щ е е с тем, что, с целью сокращени времени вхождени в синхронизм, в него введены доиолиительнын регистр сдвига с блоком управлени A device for synchronizing pseudo-random signals, containing a correlator and a main shift register with an adder according to module 2, as well as a key included at the inputs of the modulator, the main shift register and the modulo-2 adder and controlled from the output of the adder module 2, so that, in order to reduce the time of entry into synchronism, in it is introduced a single shift register with the control unit

сдвигом и управл емый логический элемент ИЛИ-НЕ со счетчико.м на выходе, причем вход дополнительного регистра сдвига соединен с выходом основного регистра непосредственпо , а выходы разр дов подключены к входам соответствующих разр дов основного регистра сдвига через блок управлени сдвиго.м, вход унравл емого логического элемента ИЛИ-НЕ и установочный вход счетчика соединены с выходом сумматора по модулю 2, аby the shift and controlled logical element OR-NOT with counter at the output, the input of the additional shift register is connected to the output of the main register directly, and the bit outputs are connected to the inputs of the corresponding bits of the main shift register via the shift control unit, the control input of the logical element OR-NOT and the installation input of the counter are connected to the output of the modulo-2 adder, and

выход счетчика подключен к управл ющим входам блока управлени сдвигом и ключа.the output of the counter is connected to the control inputs of the shift control unit and the key.

Сигнал управлени Control signal