SU448585A1 - Pulse synchronization device - Google Patents

Pulse synchronization device

Info

Publication number
SU448585A1
SU448585A1 SU1873992A SU1873992A SU448585A1 SU 448585 A1 SU448585 A1 SU 448585A1 SU 1873992 A SU1873992 A SU 1873992A SU 1873992 A SU1873992 A SU 1873992A SU 448585 A1 SU448585 A1 SU 448585A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
circuit
trigger
potential
input
Prior art date
Application number
SU1873992A
Other languages
Russian (ru)
Inventor
Олег Григорьевич Светников
Валерий Георгиевич Чибисов
Original Assignee
Особое Конструкторское Бюро Вычислительной Техники Рязанского Радиотехнического Института
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Особое Конструкторское Бюро Вычислительной Техники Рязанского Радиотехнического Института filed Critical Особое Конструкторское Бюро Вычислительной Техники Рязанского Радиотехнического Института
Priority to SU1873992A priority Critical patent/SU448585A1/en
Application granted granted Critical
Publication of SU448585A1 publication Critical patent/SU448585A1/en

Links

Description

1one

Изобретение относитс  к области импульсной техники.The invention relates to the field of pulsed technology.

Известно устройство дл  синхронизации импульсов, содержащее триггер, схему совпадени , логические схемы «ИЛИ, «И - НЕ и инвертор.A device for synchronizing pulses is known, which contains a trigger, a matching circuit, logic circuits, OR, AND-NOT, and an inverter.

Целью изобретени   вл етс  уменьшение критичности к длительности импульсов. , Эта цель достигаетс  за счет введени  в предложенное устройство дополнительного триггера и дополнительной схемы совпадени .The aim of the invention is to reduce the criticality to the duration of the pulses. This goal is achieved by introducing into the proposed device an additional trigger and an additional matching scheme.

Блок-схема описываемого устройства приведена па чертеже.The block diagram of the described device is shown pa drawing.

Устройство содержит триггер 1, схему 2 «ИЛИ, логические элементы 3, 4 «И - НЕ схему 5 совпадени , дополнительный триггер 6, дополнительную схему 7 совпадени  и инвертор 8.The device contains a trigger 1, an OR circuit 2, logic elements 3, 4 AND is NOT a matching circuit 5, an additional trigger 6, an additional matching circuit 7 and an inverter 8.

Устройство работает следующим образом.The device works as follows.

Синхронизируемые сигналы поступают через вход 9 на один из входов схемы совпадени  7 и вход инвертора 8. В исходном состо нии триггер 1 находитс  в состо нии «О. Иотенциал с выхода триггера 1 поступает на один из входов схемы «ИЛИ, котора  выполн ет функцию дизъюнкции двух единичных сигналов. Единичный потенциал с выхода триггера 6 поступает на один из входов схемы 7.The synchronized signals are fed through input 9 to one of the inputs of the matching circuit 7 and the input of the inverter 8. In the initial state, trigger 1 is in the "O" state. The potential from the output of trigger 1 goes to one of the inputs of the OR circuit, which performs the function of disjunction of two single signals. The unit potential from the output of the trigger 6 is fed to one of the inputs of the circuit 7.

При отсутствии синхронизирующего импульса на входе 10 с выхода элемента 4 снимаетс  единичный потенциал, поступающий на входы схемы совпадени  5 и логическогоIn the absence of a synchronizing pulse at the input 10 from the output of element 4, a single potential is taken at the inputs of the coincidence circuit 5 and the logic

элемента 3. На выходе схемы 5, а следовательно , и на выходе 11 устройства - нулевой потенциал. Нулевой потенциал с выхода устройства поступает на установочный вход триггеров 1 и 6 и на один из входов схемы 2. ТаКИМ образом, в исходном состо нии с выхода элемента 3 снимаетс  единичный потенциал. Триггер 6 в исходном состо нии находитс  в состо нии «1 под действием сигнала установки в «1 с выхода инвертора 8 при отсутстВИИ синхронизирующего импульса. Единичный потенциал с выхода триггера 6 ноступает на один из входов схемы 7.element 3. At the output of circuit 5, and consequently, at the output 11 of the device is zero potential. The zero potential from the device output goes to the setup input of the flip-flops 1 and 6 and to one of the inputs of circuit 2. In the original state, the unit potential is removed from the output of element 3. The trigger 6 in the initial state is in the state "1 under the influence of the signal set to" 1 from the output of the inverter 8 with the absence of a synchronizing pulse. A single potential from the output of trigger 6 arrives at one of the inputs of circuit 7.

Асинхронный импульс, поступивший на вход 9, проходит через открытую схему 7 совпадени  и опрокидывает триггер 1 в «единицу . Единичный потенциал с выхода триггера через схему 2 «ИЛИ поступает на вход элемента 3 и устанавливает на его выходе нулевой потенциал, который запирает элемент 4.An asynchronous pulse arriving at input 9 passes through the open circuit 7 of coincidence and overturns trigger 1 into a "one". A single potential from the trigger output through the circuit 2 “OR is fed to the input of element 3 and sets at its output a zero potential, which blocks element 4.

Одновременно на выходе инвертора 8 возникает нулевой потенциал, что соответствует пропаданию сигнала установки в «1 триггера 6.At the same time, a zero potential occurs at the output of the inverter 8, which corresponds to the disappearance of the installation signal in “1 flip-flop 6.

Поступивший затем на вход 10 синхронизирующий импульс через открытую схему совReceived then to the input 10 of the sync pulse through the open circuit

SU1873992A 1973-01-05 1973-01-05 Pulse synchronization device SU448585A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1873992A SU448585A1 (en) 1973-01-05 1973-01-05 Pulse synchronization device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1873992A SU448585A1 (en) 1973-01-05 1973-01-05 Pulse synchronization device

Publications (1)

Publication Number Publication Date
SU448585A1 true SU448585A1 (en) 1974-10-30

Family

ID=20539872

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1873992A SU448585A1 (en) 1973-01-05 1973-01-05 Pulse synchronization device

Country Status (1)

Country Link
SU (1) SU448585A1 (en)

Similar Documents

Publication Publication Date Title
ES430489A1 (en) Synchronizing circuit including two flip-flops and circuit means to protect a synchronized signal from an unstable state of the flip-flops
GB1095944A (en) Improvements in and relating to devices for synchronizing pulses
GB1289887A (en)
GB1103520A (en) Improvements in or relating to electric circuits comprising oscillators
SU448585A1 (en) Pulse synchronization device
GB1152210A (en) Synchronizing System
JPS5381059A (en) Digital phase synchronizing system
SU434581A1 (en) DEVICE SYNCHRONIZATION OF PULSES
SU553737A1 (en) Sync device
SU439911A1 (en) Pulse synchronization device
SU457176A1 (en) Pulse synchronization device
SU487457A1 (en) Device for synchronizing pulse sequences
SU741441A1 (en) Pulse synchronizing device
SU660229A2 (en) Pulse synchronization arrangement
SU409353A1 (en) DEVICE FOR SYNCHRONIZATION OF PULSES
SU1148105A1 (en) Device for synchronizing pulses
SU1213536A1 (en) Electronic switching device for a.c.signals
SU1221715A1 (en) Pulser
SU739721A1 (en) Pulse timing device
SU471582A1 (en) Pulse synchronization device
JPS5451710A (en) Bit phase synchronizing circuit
SU798773A2 (en) Time interval shaping device
SU606200A1 (en) Pulse synchronization device
SU1102027A1 (en) Device for forming difference frequency of pulses
SU559420A1 (en) Sync device