1 Изобретение относитс к электроизмерительной технике и может быть использовано в энергетическгк измерительных информационных системах, устройствах режимной автоматики энергообъектов и в цифровых ваттмет рах. Известен преобразователь интегральных характеристик переменных напр жений и мощности в интервал времени, содержащий перемножитель, входы которого подключены к источни кам напр жени и тока контролируемо цепи, вы витель периода, вход которого соединен с одним из входов перемножител , и интегрирующее устрой во ij; Недостатками этого устройства в л ютс низкое быстродействие, обусл ленное многократным разновременным сравнением (в течение интервалов вр мени, кратных периоду напр жени ко тролируемой цепи) выходного сигнала множительного устройства и образцов го сигнала; низка точность в силу потери информации в интегрирующем устройстве в режиме запоминани в т чение времени, кратном периоду, и п этапного преобразовани выходного сигнала множительного устройства сн чала в интервал времени, а потом времени в код при необходимости получени кода. Известен также преобразователь мощности в код, содержащий перемножитель , выход которого подключен к первому входу интегратора, второй вход которого Соединен с выходом цифрового делител , входы которого подключены к выходам источника посто нного напр жени и блока вы влени знака, другой выход и первый вход которого соединены с третьим входом и выходом интегр тора, а второй вход через вы витель периода - с одним из входов перемножител 2j . Данный преобразователь имеет низ кое быстродействие (врем одного преобразовани составл ет 9-12 пери дов входного сигнала в зависимости ОТ системы представлени выходного кода) . Цель изобретени - повышение быс родействи . Поставленна цель достигаетс те что в преобразователь активной мощности в код, содержащий перемножите 0 входы которого соединены с входными шинами напр жени и тока контролируемой цепи, вы витель периода, вход которого подключен к одному из входов перемножител , и интегратор, дополнительно введены сумматор, чейка выборки и хранени , преобразователь напр жение - код, вычислительный блок, преобразователь код - напр жение и умножитель частоты, причем вход интегратора через чейку выборки и хранени подключен к выходу сумматора, первый вход которого соединен с выходом перемножител , а второй вход с выходом преобразовател код - напр жение , кодовые входы которого подключены к входам вычислительного блока и выходам преобразовател напр жение - код, вход которого соединен с выходом интегратора, а тактирующие входы чейки выборки и хранени , преобразовател напр жение - код и вычислительного блока подключены через умножитель частоты к входу вы вител периода, выход которого соединен с входом сброса интегратора и дополнительным тактирующим входом вычислительного блока; На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2 (а-е) - временные диаграммы его работы . Преобразователь содержит перемножитель 1 ,, входы которого соединены с входными шинами напр жени и тока контролируемой цепи, сумматор 2, первый вход которого подключен к выходу перемножител ,1 , чейку 3 вы- борки и хранени , вход которой подключен к выходу сумматора 2, интегратор 4, вход которого соединен с выходом чейки 3, преобразователь 5 напр жение - код, вход которого подключен к выходу интегратора 4, вычислительный блок 6 и преобразователь 7 кЪд - напр жение, кодовые входы которых соединены с выходами преобразовател 5, умножитель 8 частоты , вход которого подключен к одному из входов перемножител 1, а выход - к тактирующим входам чейки 3, преобразовател 5 и вычислительного блока 6, вы в итель 9 периода , вход которого подключен к входу умножител 8 частоты, а выход - к входу сброса интегратора 4 и к дополнительному тактир тощему входу вычислительного блока 6, причем выход преобразовател 7 соединен с вторым входом сумматора 2, Преобразователь работает следующим образом. Сигналы L (t) и U, (t) , пропорциональные напр жению и току контролиру мой цепи, по соответствующим шинам (Поступают на входы перемножител 1, выходное напр жение Uu(t) SU(t) ,(t) которого пропорционально мгновенной мощности P(t)l(t)-U -(t) , где S - коэффициент передачи перемно житёл 1 (фиг.2 а,б). Умножитель 8 частоты генерирует тактирующие импульсы с частотой - JJ TV превышаюп);ей частоту преобvi в М раз разуемого напр жени где М - количество измерений мгновен ных значений преобразуемых сигналов за период Т, (фиг.2 в,г) . При поступлении первого импульса от умножител 8 частоты в момент на выходе чейке 3 времени t выборки и хранени формируетс импульс напр жени Ug(t, )(t,) посто нной длительности LQ , который поступает на вход интегратора 4 Сфиг.2д). К концу интервала времени L на выходе интегратора 4 устанавливаетс напр жение (фиг.2е. -Ч-Г t ,(.t - посто нна времени интеграто ра 4. Дл простоты анализа полагаем. ЧТО коэффициент пропорциональности -f:- 1 и амплитуда выходных импуль сов чейки 3 выборки и хранени за врем CQ не измен етс в силубо Т.. При этом получаем е,,-«-и g(t,.)Uh ( Выходный код N преобразовател эквивалентный напр жению В, поступает на кодовые входы преобразовате л 7 и вычислительного блока 6. При поступлении второго импульса от умножител 8 частоты в момент вр 2Тх„ о . --- на выходе чейки 3 вымени t 2 М борки и хранени формируетс импуль напр жени длительности (-о и амплиту Ug(t,,) UyCtp+u,. Здесь и, - выходное напр жение преобразовател 7 , соответствующее коду Выходное напр жение интегратора 4, соответствующее импульсу напр жени Ug(t2.), будет . (t2),,(t)-U(t,) . С учетом того, что к началу напр жение на выходе интегратора 4 равн лось 1 , окончательно к концу Q во втором такте на его выходе уста ,глП навливаетс напр жение -Uy(t,). Код Nj, соответствующий 1, поступает на вход вычислительного блока 6 и преобразовател 7. При поступлении третьего импульса от умножител 8 частоты в момент времени to на выходе преобразовател 7 Устанавливаетс напр жение Un , эквивалентное коду Nj-. Поэтому на выходе чейки 3 выборки и хранени имеет UgCt, )Uy(t3)(t)-U(,(tj). К концу интервала в третьем такте на выходе интегратора 4 устанавливаетс напр жение 1 17 9 С учетом того, что (ta) -Ub (t,2,) s пам ти интегратора 4 имеетс напр жение f i,(t i) , к концу Од на его выходе имеем (ti) , llcL выходе преобразовател 5 формируетс код Кл, эквивалентный J. Далее процесс повтор етс периодически через интервал дискретизаТх ции --- . Таким образом, на выходе интегратора 4 к концу К-го такта преобразование устанавливаетс напр жение ,-,..,+i;,-Uy(t). Соответственно код NI эквивалентный ), будет пропорциональным мгновенному значению мощности, т.е. N,P(t)U,(t ) ) - В момент времени t, Поскольку за период Т)f .выполн етс М-тактное преобразование входных сигналов, нормированное значение суммы кодов преобразовател 5 будет эквивалентно активной мощности контролируемой цепи, т.е. . . этом вычислительный блок 6 работает в режиме усреднени . Устройство может работать в режиме скольз щего усреднени , когда считывание кода осуществл етс по истечении п периодов преобразуемого напр жени . Дл этого в вычислительно блоке 6 подсчитываетс количество Q тактирующих импульсов от умножителд 8 частоты и считывание осуществл етс в моменты времени, когда Q М, ZM, . , ., qM. Если требуетс считьшание.кода измер емой активной мои ности к концу каждого периода, то достаточно использовать выходной сигнал вы вител 9 периода, который к концу каждого периода сбрасывает интегратор 4 и дает тактирующий импульс на дополнительный тактирующий вход вычислительного блока 6 об окончании периодаТу. Количество тактов М ззнутри периода выбираетс с учетом дифференциальных и спектральных свойств сигналов и(t)H U|(t), исход из критери минимизации погрешности числен кого интегрировани . При определении рационального зна чени IQ можно пользоватьс критерием минимизации динамической погрешности второго рода, оцениваемой по интегра лу Дюамел , . Фулкциональные узлы предлагаемого устройства хорошо разработаны в аналого-цифровой измерительной технике, что обеспечивает достаточно высокую реализуемость использованием современной элементной базы. При преобразовании активной мощности вычислительный блок б представ л ет собой накапливающий сумматор Преобразователи напр жение - код 5 и код - напр жение 7 двухпол рные, т.е. способны преобразовывать как по ложительные, так и отрицательные значени кода и напр жени Разр дность преобразователей 5 и 7 определ етс требуемой точностью преобразовани , но требовани :к точности пр образовател 5 значительно ниже в силу использовани компенсационного метода преобразовани мощности устройством в делом. Дели объединить входы перемножите л 1 и подключить их либр к источник преобразуемсзго напр жени ); либо же к источнику гфеобразуемого тока (t) 5 то нормированные значени , получаемые навыходе вычислительного блока 6, будут эквивалентны квадратам действующих значений напр жени и или тока.З контролируемой цепи соответственно : 1 ц г N,-:U ; - ZN, М Здееь (t,,) и N, U (t) соответственно эквивалентны квадратам мгновенных значений преобразуемого напр жени и тока контролируемой цепи . При этом вычислительный блок 6 выполн ет помимо нормировани .выходных , кодов преобразовател напр жение - код 5 также следующие вычислени ; определение действующего значени напр жени N(, ,. (3) или определение действ;/1ощего значени тока NJ -1 (4) Дальнейщей обработкой кодов, эквивалентных активной мощности Np и действующих значений напр жени N(1 и тока N-J, можно определить полную мощность N ,- , реактивную мощность N -fNp7f, коэффициент мощности Таким образом,предлагаемое устройство позвол ет осуществить преобра зование основных собственных и взаимшз1х интегральных параметров сиг налов переменного тока в реальной масштабе времени, (за один период) с достаточно высокими показател ми по быстродействию, .(за счет использовани метода внутрипериодных измерен1-гй и цифровой обработки мгновенных значений преобразуемых сигналов) и по точности (благодар компенсационному методу преобразовани информации).1 The invention relates to electrical measuring equipment and can be used in energy measurement information systems, devices of regime automatic automation of power facilities and in digital wattmeters. A known converter of integral characteristics of alternating voltages and power into a time interval containing a multiplier, whose inputs are connected to sources of voltage and current in a controlled circuit, a period selector, whose input is connected to one of the multiplier inputs, and an integrator ij; The disadvantages of this device are the low speed, due to the repeated comparison of different time (for time intervals that are multiple to the voltage period to the controlled circuit) of the output signal of the multiplying device and samples of the second signal; low accuracy due to the loss of information in the integrating device in the memory mode for a time multiple of a period and the stepwise conversion of the output signal of the multiplying device to the time interval, and then to the code if necessary to obtain the code. Also known is a power converter to a code containing a multiplier, the output of which is connected to the first input of the integrator, the second input of which is connected to the output of a digital divider, the inputs of which are connected to the outputs of a constant voltage source and a sign detection unit, the other output and the first input of which are connected with the third input and output of the integrator, and the second input through the period separator with one of the inputs of the multiplier 2j. This converter has a low speed (the time of one conversion is 9-12 input signal periods depending on the output code representation system). The purpose of the invention is to increase the speed of interaction. This goal is achieved by the fact that in the converter of active power into a code containing multiply 0 inputs of which are connected to input voltage and current circuits of a monitored circuit, a period generator whose input is connected to one of the multiplier inputs, and an integrator, an adder is added, the sample cell and storage, voltage converter - code, computing unit, converter code - voltage and frequency multiplier, with the integrator input through the sample and storage cell connected to the output of the adder, the first the input of which is connected to the multiplier output, and the second input with the converter output is voltage, the code inputs of which are connected to the inputs of the computing unit and the voltage converter outputs — the code whose input is connected to the integrator output, and the clock inputs of the sample and storage cells, converter voltage - the code and the computing unit are connected via a frequency multiplier to the input of the period indicator, the output of which is connected to the reset input of the integrator and an additional clocking input of the computing unit an eye; Figure 1 presents the block diagram of the proposed device; figure 2 (ae) - time diagrams of his work. The converter contains a multiplier 1, whose inputs are connected to input voltage and current of the controlled circuit, an adder 2, the first input of which is connected to the output of the multiplier, 1, a cell 3 of the sample and storage, the input of which is connected to the output of adder 2, the integrator 4 whose input is connected to the output of cell 3, the voltage converter 5 is the code whose input is connected to the output of the integrator 4, the computing unit 6 and the 7 kd converter are voltage, the code inputs of which are connected to the outputs of the converter 5, the multiplier 8 h The input is connected to one of multiplier 1 inputs, and the output is to clock inputs of cell 3, converter 5 and computing unit 6, you are in period 9, whose input is connected to frequency multiplier 8 input, and the output is to integrator reset input 4 and the additional clock of the downstream input of the computing unit 6, the output of the converter 7 being connected to the second input of the adder 2, the converter operates as follows. The signals L (t) and U, (t), proportional to the voltage and current of the monitored circuit, through the corresponding buses (arrive at the inputs of multiplier 1, output voltage Uu (t) SU (t), (t) which is proportional to the instantaneous power P (t) l (t) -U - (t), where S is the transmission coefficient of the alternators 1 (Fig. 2 a, b). The frequency multiplier 8 generates clocking pulses with a frequency - JJ TV exceeds); M times the voltage to be distributed, where M is the number of measurements of the instantaneous values of the converted signals for the period T, (Fig. 2c, d). When the first pulse arrives from frequency multiplier 8, a voltage pulse Ug (t,) (t,) of a constant length LQ, which is fed to the input of the integrator 4 (Fig. 2d), is generated at the output of the cell 3, the sampling and storage time t, which arrives at the input of the integrator 4 (Fig 2d). By the end of the time interval L, the voltage at the output of the integrator 4 is established (Fig. 2e. -F-Tt, (. T is the integrator-time constant 4. For simplicity of the analysis, we assume. That the proportionality coefficient -f: -1 the pulse of the cell 3 of sampling and storage during the time CQ does not change in force T. At the same time, we get e, - «- and g (t,.) Uh (Output code N of the converter, equivalent to voltage B, is fed to the code inputs of the converter l 7 and the computing unit 6. When the second pulse arrives from the multiplier 8 frequency at the time bp 2Tx "o. --- at the output In the case of udder cells 3, t 2 M, and a storage voltage pulse is formed (-o and amplitude Ug (t ,,) UyCtp + u. Here, and, is the output voltage of the converter 7, corresponding to the code. The output voltage of the integrator 4, corresponding to the voltage pulse Ug (t2.) will be. (t2) ,, (t) -U (t,). Considering that by the beginning the voltage at the output of the integrator 4 was 1, finally by the end of Q in the second cycle at its mouth exit, gpA, voltage is applied -Uy (t,). The code Nj, corresponding to 1, is fed to the input of the computing unit 6 and the converter 7. When the third pulse arrives from the frequency multiplier 8 at the moment of time to the output of the converter 7, the voltage Un is set, equivalent to code Nj-. Therefore, UgCt,) Uy (t3) (t) -U (, (tj)) at the output of the sample and storage cell 3. By the end of the interval, the voltage of 1 17 9 is set at the output of the integrator 4, taking into account that (ta ) Ub (t, 2,) s of memory of integrator 4 has voltage fi, (ti), by the end of Od at its output we have (ti), llcl output of converter 5, the code K is formed, equivalent to J. Then the process repeats periodically through the sampling interval, ---. Thus, at the output of the integrator 4, by the end of the K-th cycle, the transformation is set to voltage, -, .., + i;, - Uy (t). Accordingly, the NI code is equivalent to will be proportional to the instantaneous power, i.e. N, P (t) U, (t)) - At time t, Since for the period T) f. The M-clock conversion of the input signals is performed, the normalized value of the sum of the codes of the converter 5 will be equivalent to the active power of the controlled circuit, i.e. . . . Thereby, the computing unit 6 operates in the averaging mode. The device can operate in the mode of sliding averaging, when the code is read out after expiry of the n periods of the voltage being converted. To do this, in the computational unit 6, the number of Q clocking pulses from the frequency multiplier 8 is counted and the reading is performed at the times when Q M, ZM,. ., qM. If it is required to match the code of the measured activeness to the end of each period, it is sufficient to use the output of Period Period 9, which by the end of each period resets the integrator 4 and gives a clocking pulse to the additional clocking input of the computing unit 6 about the end of the period TU. The number of cycles M within the period is selected taking into account the differential and spectral properties of the signals and (t) H U | (t), based on the criterion of minimizing the error of numerical integration. When determining the rational value of IQ, one can use the criterion for minimizing the dynamic error of the second kind, estimated by the Duhamel integral,. The functional units of the proposed device are well developed in analog-digital measurement technology, which provides a fairly high feasibility using modern hardware components. When converting active power, the computing unit b is an accumulating adder. The voltage transducers — code 5 and code — voltage 7 are bipolar, i.e. capable of converting both positive and negative code values and voltages The width of converters 5 and 7 is determined by the required conversion accuracy, but the requirements are: the accuracy of the driver 5 is much lower due to the use of the compensation method of power conversion by the device in business. Deli combine the multiplications of the inputs l 1 and connect their libre to the source (we convert the voltage); or to the source of the generated current (t) 5, the normalized values obtained at the output of the computing unit 6 will be equivalent to the squares of the effective values of voltage and or current. From the controlled circuit, respectively: 1 c n N, -: U; - ZN, M Zdeei (t ,,) and N, U (t), respectively, are equivalent to the squares of the instantaneous values of the converted voltage and current of the controlled circuit. In this case, the computing unit 6 performs, in addition to the normalization of the output, voltage converter codes — the code 5 also performs the following calculations; determining the effective value of N (,,, (3) or determining the effect; / 1the other current NJ -1 (4) Further processing of the codes equivalent to the active power Np and the effective values of voltage N (1 and current NJ, you can determine the total power N, -, reactive power N - fNp7f, power factor Thus, the proposed device allows the transformation of the main intrinsic and mutual integral parameters of the AC signals in real time (in one period) with sufficiently high and by speed, (by using the method of intraperiodic measured and digital processing of the instantaneous values of the converted signals) and by accuracy (thanks to the compensation method of information conversion).
aa
Гп .Гп.
Фиг.11