Изобретение относитс к технике св зи и может использоватьс в системах передачи цифровой информации по витой паре проводов. По основному авт.св. № 499683 известна лини св зи цифровой аппара туры, содержаща передающее и приемное устройства, в передающем устройстве инвертирующий и неинвертирующий усилители, а в приемном устройстве инвертирующий усилитель и схема совпадени , при этом выход инвертирующего усилител передающего устройства св зан одной линией с входом инвертирующего усилител приемного устройства, а выход неинвертирующего усилител передающего устройства св зан другой линией св зи с одним из входов схемы совпадени приемного устройства, другой вход которой св зан с выходом инвертирующего усилител приемного устройства, в приемном устройстве второй инвертирующий усилитель, втора схема совпадени и статический триггер, имеющий раздель ные входы установки О i причем вход установки статического триггера подключен к выходу схемы совпадени приемного устройства , а вход установки О - к выход дополнительной схемы совпадени приемного устройства, один из входов дополнительной схемы совпадени приемного устройства св зан с выходом инвертирующего усилител передающегс устройства, а другой вход - с выходом дополнительного инвертирующего усилител приемного устройства, вход дополнительного инвертирующего усилител приемного устройства св зан с выходом неинвертирующего усилител, передающего устройства l, Однако известна лини не позвол ет совмещать информационный и синхронизирующий сигналы. Цель изобретени - повышение пропускной способности за счет одновременной передачи информационного и синхронизирующего сигналов. Указанна цель достигаетс тем, что в линию св зи цифровой аппаратуры , содержащую передающее и приемное устройства, в передающем устройстве инвертирующий и неинвертирующий уси лители, а в приемном устройстве вертируюш 1й усилитель и схема совпадени , при этом выход инвертирующего усилител передающего устройства св зан одной линией св зи с входом инвертирующего усилител приемного устройства, а выход неинвертирующего усилител передающего устройства св зан другой линией св зи с одним из входов схемы совпадени приемного устройства, другой вход которой св зан -с выходом инвертирующего усилител приелйого устройства, в приемном устройстве второй инвертирующий усилитель, втора схема совпадени и статический триггер, имеющий раздельные входы установки О и , причем вход установки i статического триггера подключен к выходу схемы совпадени приемного устройст О - к выходу ва, а вход установки дополнительной схемы совпадени приемного устройства, один из входов дополнительной схемы совпадени приемного устройсРтва св зан с выходом инвертирующего усилител передающего устройства, а другой вход - с выходом дополнительного инвертирующего усилител приемного устройства, вход дополнительного инвертирующего усилител приемного устройства св зан с выходом неинвертирующего усилител передающего устройства, в передающем устройстве один вход линии соединен с входом неинвертирующего усилител через введенные элемент НЕ И элемент И и с входом инвертирующего усилител через введенный элемент ИЛИ, другой вход линии соединен с другими входами элементов И и ИЛИ, в приемное устройство введен элемент ИЛИ, входы которого соединены с выходами схем совпадени , выход элемейта ИЛИ вл етс вторым выходом линии. На чертеже изображена структурна электрическа схема предлагаемой линии св зи. Лини св зи цифровой аппаратуры содержит передающее устройство 1, содержащее элемент НЕ 2, элемент И 3, элемент ИЛИ 4, инвертирующий усилитель 5, неинвертирующий усилитель б, лини св зи 7 и 8, приемное устройство 9, содержащее инвертирующий усилитель 10, дополнительный инвертирующий усилитель 11, схемы 12 и L3 совпадени , статический триггер 14, .элемент ИЛИ 15, Устройство работает следующим образом, На управл ющий и информационный входы 16 и 17 линии св зи поступают соответственно синхросигнал и информационный сигнал. Во врем передачи первой половины каждого информационного сигнала, что соответствует наличию сигнала логической 1 на управл ющем входе 16, с выхода инвертирующего усилител 5 по линии ёв зи на вход инвертирующего усилитс 10 и На второй вход второй схемы 13 совпадени , а также с выхода неинвертирующего усилител 6 по линии св зи 8 на вход инвертирующего усилител 11 и на второй вход схемы 12 совпадени поступает сигнал логического О В результате этого на оба входа статического триггера 14 и на оба входа элемента ИЛИ 15 с выходов схем 12 и 13 совпадени поступают сигналы логического О, состо ние статического триггера 14 не измен етс , а с выхода элемента ИЛИ 15 на информационный выход 18 линии св зи поступает сигнал логического О . Во врем передачи второй половины информационного сигнала, что соответ ствует Нсшичию уровн логического О на управл ющем входе 16, при наличии на информационном входе 17 уровн логического о с выхода инвертирующего усилител 5 по линии св зи 7 на вход инвертирующего усилител 10 и на второй вход схемы 13 совпадени поступает сигнал логической , ас выхода неинвертирующего усилител 6 по линии св зи 8 на вход дополнительного инвертирующего усилител 11 и на второй вход схемы 12 совпадени поступает сигнал логического О. С выхода дополни тельного инвертирующего усилител 1 на первый вход схемы 13 совпадени поступает сигнал логической , а с выхода инвертирующего усилител 10 на первый вход схемы 12 совпадени поступает сигнал логического О. Таким образом, на выходе схемл 13 совпадени по вл етс сигнал логической , а на выходе схемы 12 совпадений - сигнал логического О, в результате чего статический триггер 14 находитс в состо нии О и с его информационного выхода 19 выдаетс сигнал логического О. При этом с выхода схемы 1 совпадени на второй вход элемента ИЛИ 15 поступает сигнал логической , в результате чего с управл ющего выхода 18 выдаетс сигнал логической 1 . При наличии на информационном вхо де 17 уровн логической м передачи второй половины информационного сигнала, что соответствует наличию уровн логического О . на управл ющем входе 16, с выхода инвертирующего усилител 5 по линии св зи 7 на зхор, инвертирующего усилител 10- и на второй вход схемы 13 совпадени поступает сигнал логического О, ас выхода неинвертирую щего усилител 6 по линии св зи 8 /на вход дополнительного инвертируюво вре щего усилител II и на второй вход схемы 12 совпадени - си. нал логической , С выхода дополнительного инвертирующего ycиJП тeл 11 на первый вход 13 совпадени поcryncieT сигнал логического а с выхода инвертирующего усилител 10 на первый вход схемы 12 совпадени - сигнал логической . Таким образом, на выходе схем 13 совпадени по вл етс сигнал логическоа на выходе схемы 12 совпадени - сигнал логической , В результате этого статический триггер 14 находитс в состо нии i и с его выхода выдаетс сигнал логической . При этом с выхода элемента ИЛИ на управл ющий выход 18, как и в предыдущем случае, выдаетс сигнгш логической , Таким образом, на управл ющем выходе 18 и информационном выходе 19 линии св зи вьщел ютс соответственно синхросигнал и информационный сигнал , сдвинутые на врем , равное длительности синхросигнала, относительно входных синхросигнала и инфop тaционного сигнала, поступающих соответственно на управл ющий вход 16 и информационный вход 17 линии св зи; Возможность одновременной передачи информационного и синхронизирующего сигналов по одной линии св зи позвол ет вдвое уменьшить затраты на кабельные соединени и приемнопередающую аппаратуру по сравнению с прототипом, использующим отдельную линию св зи дл передачи синхросигнала . Предлагаема лини св зи обеспечивает высокую точность синхронизации, сохранение синфазности при кратковременных перерывах св зи, независимость точности синхронизации от характера передаваемого сообщени и позвол ет устранить основные недостатки синхронных систем синхронизации , такие как сложность системы лз-за наличи устройства синхронизации , значительные затраты времени на установление синхронизма перед вхождением в св зь.The invention relates to communication technology and can be used in digital information transmission systems over a twisted pair wire. According to the main auth. No. 499683 is a known communication line of a digital apparatus containing transmitting and receiving devices, inverting and non-inverting amplifiers in the transmitting device, and an inverting amplifier and matching circuit in the receiving device, the output of the inverting amplifier of the transmitting device being connected to one line with the input of the receiving inverter amplifier device, and the output of the non-inverting amplifier of the transmitting device is connected by another line of communication with one of the inputs of the receiver's matching circuit, the other input of which is connected with the output of the inverting amplifier of the receiving device, in the receiving device the second inverting amplifier, the second matching circuit and the static trigger having separate inputs of the O i installation, with the installation input of the static trigger connected to the output of the matching receiver circuit, and the input of the O installation to the additional output the receiver's matching circuit, one of the inputs of the additional receiver matching circuit is connected to the output of the inverting amplifier of the transmitting device, and the other input - with the output of the additional inverting amplifier of the receiving device, the input of the additional inverting amplifier of the receiving device is connected with the output of the non-inverting amplifier, the transmitting device l, However, the known line does not allow combining information and timing signals. The purpose of the invention is to increase throughput due to the simultaneous transmission of information and synchronization signals. This goal is achieved by inverting and non-inverting amplifiers in transmitting and receiving devices in the transmitting device, and vertically 1st amplifier and matching circuit in the receiving device, while the output of the transmitting inverter of the transmitting device is connected by one line connection to the input of the inverting amplifier of the receiving device, and the output of the non-inverting amplifier of the transmitting device is connected by another communication line to one of the inputs of the matching device of the receiving device a, the other input of which is connected by the output of the inverting amplifier of the priing device, in the receiving device a second inverting amplifier, a second coincidence circuit and a static trigger having separate inputs of the installation O and the installation input i of the static trigger is connected to the output of the matching circuit of the receiving device O - to the output of VA, and the installation input of the additional matching circuit of the receiving device, one of the inputs of the additional matching circuit of the receiving device is connected with the output of the inverting amplifier the input of the additional inverting amplifier of the receiving device is connected to the output of the non-inverting amplifier of the transmitting device; in the transmitting device one line input is connected to the input of the non-inverting amplifier through the input element NOT AND element And the input of the inverting amplifier through the input element OR, the other input of the line is connected to the other inputs of the elements AND and OR, the element IL is entered into the receiving device And, the inputs of which are connected to the outputs of the coincidence circuits, the output of the element OR is the second output of the line. The drawing shows a structural electrical circuit of the proposed communication line. The communication line of the digital equipment contains the transmitting device 1, containing the element NOT 2, the element AND 3, the element OR 4, the inverting amplifier 5, the non-inverting amplifier b, the communication lines 7 and 8, the receiving device 9 containing the inverting amplifier 10, an additional inverting amplifier 11, the matching circuit 12 and L3, the static trigger 14, the element OR 15, the device operates as follows. The control and information inputs 16 and 17 of the communication line receive a sync signal and an information signal, respectively. During the transmission of the first half of each information signal, which corresponds to the presence of a logical 1 signal at control input 16, from the output of inverting amplifier 5, 10 and to the second input of second matching circuit 13, as well as from the output of non-inverting amplifier 6, the communication line 8 sends the logical O signal to the input of the inverting amplifier 11 and to the second input of the matching circuit 12. As a result, both inputs of the static trigger 14 and both inputs of the OR 15 element from the outputs of the circuits 12 and 13 coincide The logic signals O are received, the state of the static trigger 14 does not change, and from the output of the element OR 15 the information output 18 of the communication line receives the signal logical O. During the transmission of the second half of the information signal, which corresponds to the logic level O transmission at control input 16, if there is a logic level at information input 17 from the output of inverting amplifier 5 via communication line 7 to the input of inverting amplifier 10 and to the second input of the circuit 13, a signal is received from a logical, ac output of a non-inverting amplifier 6 via a communication line 8 to the input of an additional inverting amplifier 11 and to a second input of a matching circuit 12 a logical O signal is received. From the output of an additional The inverting amplifier 1 receives a logical signal at the first input of the matching circuit 13, and a logical signal O comes from the output of the inverting amplifier 10 at the first input of the matching circuit 12. Thus, a logical signal appears at the output of the matching circuit 13, and matches, the logical O signal, as a result of which the static trigger 14 is in the O state, and from its information output 19 a logical O signal is output. At the same time, from the output of the 1 coincidence circuit, the second input of the OR element 15 receives a logical signal tion, whereby a control signal output 18 a logic 1 is output. If there is a level of transmission of the second half of the information signal at the information input 17, which corresponds to the presence of the logical level O. The control input 16, from the output of inverting amplifier 5 through communication line 7 to zhor, inverting amplifier 10, and to the second input of the matching circuit 13 receives a signal O, and the output of non-inverting amplifier 6 through communication line 8 / to the input of additional inverting amplifier II and to the second input of circuit 12 of coincidence - s. Logical, From the output of the additional inverting ycuJP body 11 to the first input 13, match the crystal signal to the logical input, and from the output of the inverting amplifier 10 to the first input of the matching circuit 12, to the logical signal. Thus, at the output of the matching circuit 13 a logical signal appears at the output of the matching circuit 12 - a logical signal. As a result, the static trigger 14 is in the state i and a logical signal is output from its output. In this case, from the output of the OR element to the control output 18, as in the previous case, a signal is outputted. Thus, at the control output 18 and the information output 19, the communication signal and the information signal shifted by a time equal to the duration of the sync signal, relative to the input sync signal and the information signal, are fed respectively to the control input 16 and the information input 17 of the communication line; The possibility of simultaneous transmission of information and synchronization signals over a single communication line allows halving the cost of cable connections and receiving and transmitting equipment in comparison with the prototype, which uses a separate communication line for transmitting a clock signal. The proposed communication line provides high accuracy of synchronization, maintains in-phase during short interruptions of communication, independence of synchronization accuracy of the nature of the transmitted message and eliminates the main disadvantages of synchronous synchronization systems, such as the complexity of the system due to the presence of a synchronization device synchronicity before entering into communication.