SU1014126A1 - Device for computing convolution in zshegalkin basis - Google Patents
Device for computing convolution in zshegalkin basis Download PDFInfo
- Publication number
- SU1014126A1 SU1014126A1 SU813367440A SU3367440A SU1014126A1 SU 1014126 A1 SU1014126 A1 SU 1014126A1 SU 813367440 A SU813367440 A SU 813367440A SU 3367440 A SU3367440 A SU 3367440A SU 1014126 A1 SU1014126 A1 SU 1014126A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- basis
- shift register
- conversion unit
- Prior art date
Links
Description
2. Устройство по п. 1, отличающеес тем, что блок ореГобразовани базиса содержит п сдвиговых регистров, причем разр дность t-rp сдвигового регистра равна О, п), п элементов И и п сумматоров по модулю два, выход 1-го сдвигового регистра подключен к первому входу 1-го элемента И, выход которого соединен с первым входом t-ro сумматора по модулю два, выход Irro (, n-t) сумматора по модулю два 2. The device according to claim 1, characterized in that the base formation unit contains n shift registers, the t-rp shift register width is O, n), the And elements and the n elements of modulators are two, the output of the 1st shift register connected to the first input of the 1st element And, the output of which is connected to the first input of the t-ro modulo two, the output Irro (, nt) of the modulo two
соединен с входом (1+1)-го сдвигового регистра и вторым входом (1+1)-го сумматора по модулю .два, выход п-го сумматора по модулю два вл етс выходом блока преобразовани базиса, второй вход первого сумматора по модулю два и вход первого сдвигового регистра объединены и вл ютс информацион ,ным входом блока преобразовани , второй вход 1-го (, п) элемента И вл етс }-м управл ющим входом блока преобразовани базиса.connected to the input of the (1 + 1) -th shift register and the second input of the (1 + 1) -th modulo adder. two, the output of the nth modulo adder two is the output of the basis conversion unit, the second input of the first modulo adder two and the input of the first shift register are combined and are the information input of the conversion unit, the second input of the 1st (, n) I element is the} th control input of the basis conversion unit.
Изобретение относитс к цифро вой вычислительной технике и представл ет собой устройство специального назначени , осуществл ющее фильтрацию двоичных последовательностей в базисе Жегалкина, которое может использоватьс , например, дл . кодировани и декодировани сообщений с привлечением кодов Рйда-Маллера , обнаружиаак1щих и исправл ющих ошибок.The invention relates to digital computing and is a special purpose device that filters binary sequences in the Zhegalkin basis that can be used, for example, for. encoding and decoding messages using Reid-Muller codes, detecting and correcting errors.
Известно устройство дл вычислени свертки в базисе Фурье, содержащее блоки пр мого и обратного быстрого преобразовани Фурье, согласованный фильтр, а также блоки хранени , коэффициентов, используемых привычислении пр мого и обратного преобразований Фурье и коэффициентов частотные характеристики согласованного фильтра С 1A device for calculating a convolution in a Fourier basis is known, comprising blocks of direct and inverse fast Fourier transforms, a matched filter, as well as blocks of storage, coefficients used in direct and inverse Fourier transform coefficients, and coefficients frequency characteristics of a matched C 1 filter.
Однако данное устройство не предназначено дл вычислени свертки в базисе Жегалкина.However, this device is not intended to calculate the convolution in the Zhegalkin basis.
Наиболее близким к изобретению по технической сущности вл етс устройство дл вычислени свертки, содежащее два блока быстрого преобразовани Фурье, согласованный фильтр, блок пам ти коэффициентов и блок формировани комплексно-сопр женных чисел. Выход первого блока быстрого преобразовани Фурье подключен к входу согласованного фильтра, быход которого соединен с входом вторЪго блока быстрого преобразовани Фурье 2..The closest to the invention according to the technical essence is a device for calculating a convolution, comprising two fast Fourier transform blocks, a matched filter, a coefficient memory block and a complex-conjugate number generation block. The output of the first fast Fourier transform unit is connected to the input of the matched filter, the bypass of which is connected to the input of the second fast Fourier transform unit 2.
Однако и это устройство не может использоватьс при вычислении сверт ,ки в базисе Жегалкина и достаточноHowever, this device cannot be used in the calculation of convolution, ki in the Zhegalkin basis and is sufficient
сложно.complicated.
Цель изобретени состоит в упро;щении устройства за счет ф(ильтрации 5 двоичных последовательностей в базисе Жегалкина.The purpose of the invention is to simplify the device by means of φ (illustrating 5 binary sequences in the Zhegalkin basis.
Поставленна цель достигаетс тем что в устройство дл вычислени сверки , содержащее первый и второй блоки 10 преобразовани базиса, причем информационный вход первого блока преобразовани базиса вл етс информационным вхЬдом устройства, а выход второго блОка преобразовани базиса вл етс информационным выходом устройства , содержит сдвиговый регистр, элемент И и счетчик, 1-й (1«1, п) выход которого соединен с }-м ул; равл ющим входом первого и второго 20; блоков преобразовани базиса, выход первого блока преобразовани базиса подключен к первому входу элемента .И, выход которого соединен с информа .ционным входом второго блока преоб25 : разовани базиса, выход сдвигового регистра подключен к его входу и. второму входу элемента И, а тактовый i вход счетчика вл етс синхронизиру ,ющим входом устройства. 30 При этом блок преобразовани базиса содержит п сдвиговых регистров,The goal is achieved by the fact that the device for calculating the verification containing the first and second base conversion units 10, wherein the information input of the first basis conversion unit is the information input of the device, and the output of the second basis conversion unit contains the information output of the device, contains the shift register, the element And and the counter, 1st (1 «1, p) the output of which is connected to} st street; the equal input of the first and second 20; base conversion units, the output of the first base conversion unit is connected to the first input of the element. And the output of which is connected to the information input of the second conversion unit: base development, the output of the shift register is connected to its input and. the second input of the element is And, and the clock i input of the counter is the synchronizing input of the device. 30 In this case, the basis conversion unit contains n shift registers,
причем разр дность t-ro сдвигового регистра равна (,n), п элементов И и п сумматоров по. модулю два,moreover, the width of the t-ro shift register is equal to (, n), n elements of the And and n adders in. module two
35 выход «1-го сдвигового регистра подключен к первому входу {-го элемента И, выход которого соединен с первым входом i-ro сумматора по модулю два, выход 1-го 0«1, п-1) сумма3; 10Ut26 , . 435, the output of the “1st shift register is connected to the first input of the {th element I, the output of which is connected to the first input of the i-ro modulo two, the output of the 1st 0“ 1, p-1) sum3; 10Ut26,. four
iTopa no модулю два соединен с вхо- Рассмотрим алгоритм фильтрации дом 1+1-го сдвигового регистра и втр- двоичных последовательностей длины рым входом i+1-го сумматора по модулю два, выход п-го сумматора по моду лю два вл етс выходом блока преобразовани базиса, второй вход первого сумматора по модулю два и вход первого сдвигового регистра объединены и вл ютс информационным входом блока преобразовани , второй вход 1-го , п) элемента И вл етс 1-м управл ющим входом блока преобразовани базиса. На фиг. 1 приведена функциональна схема устройства дл вычислени свертки; на фиг. 2 - структура блока преобразовани . Устройство дл вымислени свертки содержит блоки преобразовани базиса 1 и 2, фильтр 3« состо щий из элемента И 4 и 2 -разр дного сдви гового регистра 5 используемого хранени коэффициентов передаточной функции, выход которого соединен с его входом а также п-разр дный счет чик 6. Информационном входом устройства служит вход 7 блока преобрааювани 1, а выходом вл етс выхОдг 8 блока преобразовани 2. Вход 9 счет чика 6 представл ет собой вход синхронизации устройства. Блок преобразовани 1 (или 2) содержит п сдвиговых регистров 10 --10, п логических элементоб И 1Ц-П|, и п сумма оров по модулю два 12 121, Вторые входы хюгических элементов Я 111,-11 служат управл ющими входзми , блока преобразовани . Раз р дность регистра 10 равна единице, а количество разр дов ка)«(дого последующего регистра увеличиваетс вдвое обозначена сумма по могде через i дулю два., . 5 Вектор UP, и,,..,и J, состо щий из нулей и единиц (сложение выпол н етс по модулю два), называетс iTopa no modulo two is connected to the input. Consider the filtering algorithm for the house of the 1 + 1th shift register and the t B-binary sequences of length eye input i + 1 of the modulo two, the output of the nth modulo two is the output of the block base conversions, the second input of the modulo two adder and the input of the first shift register are combined and are the information input of the conversion unit, the second input of the 1st, n) AND element is the 1st control input of the basis conversion unit. FIG. 1 shows a functional diagram of an apparatus for calculating convolution; in fig. 2 shows the structure of a conversion unit. The device for extracting the convolution contains the basis conversion units 1 and 2, the filter 3 "consisting of the element 4 and 2 of the discharge shift register 5 of the used storage of the transfer function coefficients, the output of which is connected to its input and also the p-bit counting 6. The information input of the device is input 7 of conversion unit 1, and the output is outputOn 8 of conversion unit 2. Input 9 of counter 6 represents the synchronization input of the device. The conversion unit 1 (or 2) contains n shift registers 10-10, n logical elements and 1C-P |, and n the sum of oors modulo two 12 121, The second inputs of the hygienic elements I 111, -11 serve as control inputs of the block transform. The register register 10 is equal to one, and the number of bits is) "(the next register is doubled as the amount of i can be two and two.,. 5 Vector UP, and ,, .., and J, consisting of zeros and units (addition modulo two), called
,, 2 , реализуемый данным устройством, (добавлением соответствующего чис ла нулей длину последовательности всегда можно сделать равной степени двойки).. Преобразователь 1 умножает 2 компонентный вектор входной последовательности , состо щей иэ нулей и еди ниц, на п-ю кронекерову степень матб Г1 1 41 iJ вл ющейс 1-й кронекеровой степенью. При этом сложение выполн етс по но- дулю два. Втора кронекерова стецень мат- - имеет вид рицы G размера rs, K«J; где О,, - матрица (2X2) из одних иул кренекерова степень G у. размера 2x2 определ етс через (n-l)-) кронекерову степень G ) слеауюшим образом П-1 п-1 где 0 - матрица размера одних нулей, . При входна последовательность ; определ ема З-компонентшм вектором Uo, и, U2, и,, и Uy, и. u-,1 где и ,1}, умножаетс посредством преобразовател 1 на матрицу спектром последовательности ,.. базисе Жегалкина, а выражение (1) представл ет собой матриду. hepfeхода в область и1эображени - матрицу пр мого преобразовани . фильтр 3 непосредственно осуществл ет фильтрацию - покомпонентное умножение спектра fU, U,..., двримной последовательности Ги«, вектор передаточной s функции Но,К,... хранимый Отличны от нул и равны единице только те компоненты вектора И LUjjV -i-J Л оторых как Tait и . Блок преобразовани 2, осуществл ет обратный переход от базиса Жегалкина к базису, состо щему из 2 единичных векторов, только одна компоне та которых отлична от нул и равна единице. Этот переход из области изобоэаженм в область оригинала реализуВектор Зд, X,,..., :у редставл ет собой последовательность на выходе § устройства дл вычислени свертки. Преобразование входной последовательности UQ, U,,,. выходв сдвиговом регистре 5 и состо щий только из нулей и единиц. Дл функционирование фильтра 3 описываетс следующим матричным соотношением етсч посредством умножени вектора HpUo, .,,... H2nL.i.U2.n..,3,a натри-. ЦУ (1)V котора вл е -с матрицей обратного преобразовани . Базис Кегалкина образует векторы, вл ющиес столбцами матрицы обратно го преобразовани - матрицы (1). При переход из области изображени а область оригинала можно записать в следующей матричной форме ную t, З ,... j.iu. задаваемой при посредством соотношений (2), (З) и С), можно представить с помощью следующего матричного равен laa Таким образом, сверткой(v , у ,. ...у п . базисе Жегалкина вл етс ре зультат умножени вектора fU,U ,., Ц)1-}3 входной последовательности на нижетреугольную матрицу, элементы которой однозначно определ ютс ком понентами вектора передаточной фуннк ции HO, Рассмотрим функционирование преобразовател 1 дл случа . . На вход 7 в течение восьмк тактов поступает последовательность о 2, и. и , и, и, и. В первом такте на управл ющие входы , блска. преобразовани 1 подаетс комбинаци 000 с разр дных выходов двоичного счетчика 6i Поэтому сигналы с выходом сдвиговых регистров , не проход т через логические элементы И Ц и на выходе блока преобразовани 1 имеем величину, тождественную элементу и входной последовательности, В мо мёнт окончани первого такта UQ за писываетс в сдвиговые регистры ,о в течение второго такта на управ л ющем входе 13 присутствует логическа единица, вследствие чего величина на выходе блока преобразовани 1 вл етс суммой по модулю два элемента U последовательности на входе 7 и элемента Up, хранимого в одноразр дном регистре сдвига 10. В сдвиговые регистры 10.-10, засылаютс соответственно величины -U.. третьем такте единичный потенциал поступает на управл ющий вход 13 блока преобразовани 1. Вследств этого к символу и на. входе 7 прибавл етс по модулю два элемент: U два такта хранившийс в двухразр дном регистре сдвига lOj. На выходе имеем и(+)и.Величина U со входа 7 записываетс в сдвиговый регистр j , а величины U- и U-0U, с выхо-дов сумматоров по модулю два 12 и IZ, соответственно, поступают в сдвиговые регистры 10„ и 10,. В течение четвертого такта на управл ющих входах 13 и 132 Рисутствуют логические единицы, обеспечивающие прибавление к элементу U-. на входе 7 величин 2 и (l , поступающих с выходов сдвиговых регистров 10 и Ю. На выходе бтюка преобразовани 1 имеем суммуОд 5)и(5| , По окончании такта в сдбиговые регистры IO.j10-j записываютс . вели чины Uj, и„®и и , соответственно. П тый такт характеризуетс по влением единицы только на входе 13. Поэтому, к символу и, присутствующему на входе 7, прибавл етс по модулю два величина UQ, четыре такта . хранивша с в четырехразр дном регистре сдвига 10. Следовательно, на выходе блока преобразовани 1 имеем ,.Величина U засылаетс во все регистры . В шестом такте в формировании суммы участвуют величины 1) иОрфи с выходов регистров сдвига 10 и Ш, а также элемент U5 со входа 7. На блока преобразовани 1 получаем UQ® tL® @ По окончании такта в сдвиговые регистры запи,, 2, implemented by this device, (by adding the corresponding number of zeros, the sequence length can always be made equal to a power of two). Converter 1 multiplies the 2 component vector of the input sequence, consisting of zero and one, by the nth Kronecker degree mat G1 1 41 iJ which is the 1st Kronecker degree. In this case, the addition is performed on the second two. The second Kronecker's mat of the mat- has the form G of size rs, K «J; where O ,, is the matrix (2X2) from one of them Krenekerov degree G y. size 2x2 is defined in terms of (n-l) -) Kronecker degree G) as follows: P-1 n-1 where 0 is the matrix of the size of some zeros,. When the input sequence; defined by the 3-component vector Uo, and, U2, and ,, and Uy, and. u-, 1 where and, 1}, is multiplied by converter 1 by the matrix of the sequence spectrum, the Zhegalkin basis, and expression (1) is a matrix. hepat to the image domain — the direct transformation matrix. filter 3 directly performs filtering — component-wise multiplication of the spectrum fU, U, ..., of the two-dimensional Gui sequence, transfer vector s of function Ho, K, ... stored. Only those components of vector AND LUjjV -iJ L are nonzero and equal to unity just as tait and. The conversion unit 2 performs a reverse transition from the Zhegalkin basis to a basis consisting of 2 unit vectors, only one component of which is different from zero and is equal to one. This transition from the area of isobasement to the area of the original is realized by the vector back, X ,, ..., ..., and represents a sequence at the output of the device for the convolution calculation. Convert the input sequence UQ, U ,,,. output in shift register 5 and consisting of only zeros and ones. For the operation of filter 3, is described by the following matrix ratio esc by multiplying the vector HpUo,. ,, ..., H2nL.i.U2.n .., 3, a sodium-. DD (1) V which was an e -c inverse transformation matrix. The Kegalkin basis forms vectors that are columns of the inverse transform matrix matrix (1). When moving from the image area, the original area can be written in the following matrix form t, З, ... j.iu. defined by means of relations (2), (C) and C), can be represented using the following matrix equals laa. Thus, the convolution (v, y, ... ... in the Zhegalkin basis is the result of multiplication of the vector fU, U ,., C) 1-} 3 of the input sequence on the lower triangular matrix, the elements of which are uniquely determined by the components of the transfer vector HO, Consider the operation of converter 1 for the case. . At input 7, the sequence of about 2, and is received for eight cycles. and, and, and, and. In the first cycle to the control inputs, blsk. Conversion 1 is supplied with a combination of 000 s of binary outputs of counter 6i. Therefore, signals with a shift register output do not pass through the logic elements AND D and at the output of conversion unit 1 we have a value identical to the element and the input sequence. At the end of the first clock cycle UQ written to the shift registers, a logical unit is present at control input 13 during the second clock cycle, as a result of which the value at the output of conversion unit 1 is modulo two elements U sequence input 7 and the element Up stored in a one-bit shift register 10. The shift registers 10.-10 are sent, respectively, to the values of -U. The third potential is the unit potential input to the control input 13 of the conversion unit 1. Consequently, the symbol and on. input 7 adds two elements modulo: U two clocks stored in the two-bit shift register lOj. At the output, we have both (+) and. The value U from input 7 is written into the shift register j, and the values of U- and U-0U, from the outputs of modulators two 12 and IZ, respectively, enter the shift registers 10 and ten,. During the fourth cycle on control inputs 13 and 132, there are no logical units that add to the element U-. at input 7, the values of 2 and (l, coming from the outputs of the shift registers 10 and Yu. At the output of the conversion btc 1, we have a sum of 5) and (5 |, At the end of the clock, the Io.j10-j registers are written. Uj, and Fifth clock is characterized by the appearance of a unit only at input 13. Therefore, the symbol and present at input 7 is added modulo two UQ, four clocks stored in a four-bit shift register 10. Therefore, at the output of conversion unit 1, we have,. The value U is sent to all registers. In the sixth act involved in formation of the sum value of 1) iOrfi outputs from shift registers 10 and W and U5 element from the input unit 7. At converting obtain 1 UQ® tL® @ Upon termination stroke in the shift registers Re cording
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813367440A SU1014126A1 (en) | 1981-12-21 | 1981-12-21 | Device for computing convolution in zshegalkin basis |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813367440A SU1014126A1 (en) | 1981-12-21 | 1981-12-21 | Device for computing convolution in zshegalkin basis |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1014126A1 true SU1014126A1 (en) | 1983-04-23 |
Family
ID=20987248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813367440A SU1014126A1 (en) | 1981-12-21 | 1981-12-21 | Device for computing convolution in zshegalkin basis |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1014126A1 (en) |
-
1981
- 1981-12-21 SU SU813367440A patent/SU1014126A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5500811A (en) | Finite impulse response filter | |
US4745568A (en) | Computational method and apparatus for finite field multiplication | |
US5644523A (en) | State-controlled half-parallel array Walsh Transform | |
SU1014126A1 (en) | Device for computing convolution in zshegalkin basis | |
JPS6186872A (en) | Apparatus for real time processing of digital signal by folding | |
SU1631554A1 (en) | Device for computing fourier-galoiz transform | |
SU1446627A1 (en) | Device for digital filtration | |
SU1756887A1 (en) | Device for integer division in modulo notation | |
SU780002A1 (en) | Parallel-to-series code converter | |
SU723567A1 (en) | Binary-decimal- to-binary code converter | |
SU1443002A1 (en) | Device for swift walsh-adamar transform | |
SU363119A1 (en) | REGISTER OF SHIFT | |
SU451079A1 (en) | Sequential multiplication device | |
SU1134948A1 (en) | Matrix calculating device | |
SU1363249A1 (en) | Digital filtration device | |
SU1022156A2 (en) | Device for multiplying numbers | |
JP2864598B2 (en) | Digital arithmetic circuit | |
SU960807A2 (en) | Function converter | |
SU942036A1 (en) | Device for computing generalized haar function coefficient | |
JP2001177378A (en) | Fir digital filter | |
SU1698886A1 (en) | Gf(@@@) finite-field polynomials multiplier | |
RU1774347C (en) | Matrix multiplier | |
SU1488789A1 (en) | Sequence adder | |
SU357561A1 (en) | DEVICE FOR MULTIPLICATION | |
SU750478A1 (en) | Converter of integer binary-decimal numbers into binary |