Claims (2)
Указанна цель достигаетс тем, что устройство дл программирова30 ни микросхем пам ти, содержащее регистр числа, первый, второй и тр тий буферные регистры, первый, вто рой и третий усилители мощности, блок управлени , блок сопр жени с внешними устройствами, пульт управ лени , блок индикации, оперативный накопитель, эталонный накопитель, блок задани опорных напр жений, блок компараторов, блок сравнени , блок выработки ошибки, регистр адреса , вЕлходы которого вл ютс адресными выходами устройства, адрес ные выводы оперативного накопител эталонного накопител , пульта упра лени , регистра адреса и блока упр лени соединены с адресными шинами управл ющие выводы регистра адреса регистра числа, оперативного накопител , эталонного накопител , пер вого, второго и третьего буферных регистров, пульта управлени , блок управлени , блока сопр жени с внеш ними устройствами, блока сравнени блока выработки ошибки соединены, с шинами управлени , числовые выводы регистра числа, блока управлени , оперативного накопител , эталонного накопител блока сопр жени с внешними устройствами, первого,.второго и третьего буферных регистров и блока сравнени соединены.с числовыми шинами, выходы первого и второ го усилителей мош,ности вл ютс соо ветственно первым и вторым программирующими выходами устройства, вход блока выработки ошибки соединены с входами первой группы блока сравнени и выходами блока компараторов, входы первой группы которого вл ют с числовыми выходами устройства, входы второй группы блока сравнени соединены с выходами регистра числа и со входами второй группы блока компараторов, управл ющие выводы которого соединены с выходами блока задани опорных напр жений, входы блока индикации соединены с регистрирующими выходами пульта управлени , выходы блока сопр жени с внеш ними устройствами вл ютс входами ввода-вывода устройства, дополнительно содержит первый, второй и третий цифроаналоговые преобразователи , первый, второй и третийпромежуточные регистры, блок формирователей , блок хранени микропрограмм , адресные, числовые и управл ющие выводы которого соединены С: соответствующими шинами, выходы первого/ второго и третьего буферных регистров соединены с входами соответствующих промежуточных регистров , выходы которых соединены с входами соответствующих цифроаналоговых преобразователей, выходы которых соединены с входами соответствующих усилителей мощности, выходы третьего усилител мощности соединены со Входами первой группы блока формирователей, входы второй . группы которого соединены с выходами регистра числа, выходы блока формирователей соединены со входами первой группы блока компараторов, управл ющие входы первого, второго и третьего промежуточных регистров и блока формирователей соединены с управл ющими шинами. На чертеже представлена структурна схема устройства дл программировани микросхем пам ти. Устройство дл программировани микросхем пам ти содержит регистр 1 числа, первый 2, второй 3 и третий 4 буферные регистры, первый 5, второй 6 и третий 7 усилители мощности, блок управлени 8, блок сопр жени с внешними устройствами 9, пульт управлени 10, блок индикации 11,оперативный 12 и эталонный 13 накопители , блок задани опорных напр жений 14, блок компараторов 15, блок сравнени 16, разъем дл подключени программируемой микросхемы 17, блок выработки ошибки 18, регистр адреса 19, управл ющие шины 20, адресные выходы устройства 21, числовые выходы устройства 22, выходы вводавывода устройства 23, первый 24 и второй 25 программирующие выходы устройства, первый 26, второй 27 и третий 28 цифроаналоговые преобразователи , первый 29, второй 30 и третий 31 промежуточные регистры, блок формирователей 32, блок храйени микропрограммы 33, адресные 34 и числовые 35 шины, дополнительные адресные 36, числовые 37 и управл ющие 38 шины. Выходы регистра адреса 19 вл ютс адресными выходами устройства 21, адресные выводы оперативного накопител 12, эталонного накопител 13, пульта управлени 10,регистра адреса 19, блока управлени 8 соединены, с адресными шинами 34, управл ющие выводы регистра адреса 19, регистра 1 числа, оперативного накопител 12, эталонного накопител 13, первого 2, второго 3 и третьего 4 буферных регистров, первого 29, второго 30 и третьего 31 промежуточных регистров, блока сопр жени с внешними устройствами 9, блока сравнени 16, блока выработки ошибки 18, блока формирователей 32, блока управлени 8 и пульта управлени 10 соединены с управл ющими шинами 20, числовые выводы блока сопр жени с внешними устройствами 9, пульта управлени 10, регистра 1 числа, оперативного накопител 12, эталонного накопител 13, первого 2, второго 3 и третьего 4 буферных регистров, блока управлени 8 и блока сравнени 16 соединены с числовыми шинами .35, входы блока индикации 11 соеди .нены с регистрирующими выводами пул та управлени 10, выходы блока сопр жени с внешними устройствами 9 вл ютс выходами ввода-вывода устройства 23, выводы блока хранени микропрограмм 33 дополнительными адресными 36, числовыми 37 и управл ющими 38 шинами соединены с блоком управлени 8, выходы первого 2 второго 3 и третьего буферных регистров соединены соответственно с первым 29, вторым 30 и третьим 31 промежуточными регистрами, выходы которых соединены соответственно с первым 26, вторым 27 и третьим 28 цифроаналоговыми преобразовател ми выходы которых соединены :соответственно с первым 5, вторым 6 и тре им 7 усилител ми мощности, выходы первого 5 и второго 6 усилителей мощности вл ютс соответственно первым 24 и вторым 25 программирующими выходами устройства, выходы третьего усилител мощности 7 соеди нены со входами первой группы блока формирователей 32, входы второй гру пы которого, соединены с выходами регистра 1 числа, второй группой входов блока компараторов 15 и вто рой группой входов блока сравнени 16, перва группа входов которого соединена со входами блока выработ ки ошибки 18 и выходами блока компараторов 15, перва группа входов которого соединена с выходами блок формирователей 32 к вл етс число выми выходами устройства ч22, управ л ющие выводы блока компараторов 15 соединены с выходами блока зада ни опорных напр жений 14, адресные 21, числовые 22, первый 24 и второй 25 программирующие выходы устройства подсоедин ютс к соответствующим контактам разъема дл установки программируемой микросхе мы 17. Устройство работает следующим образом. 1. Ввод исходных данных дл программировани . При автоматическом вводе с внешних устройств на пульте управлени 10 устанавливаетс режим работы с внешними устройствами, задаетс устройство, с которого осуществл етс ввод, а также объем вводимой . информации и область оперативного накопител 12, в которой она размещаетс , затем блок управлени 8 через блок сопр жени 9 устанавливает св зь с выбранным внешним устройством и осуществл ет ввод информации и запись ее в заданную область оперативного накопител 12. Информационна емкость накопител в несколько ра.з больше информационной емкости одной программируемой микросхемы, что позвол ет ввести в накопитель 12 массив чисел, соответствующий нескольким микросхемам. 8процессе ввода дл каждого массива чисел подсчитываетс контрольна сумма , котора сравниваетс с вводимой контрольной суммой с целью контрол правильности ввода. Кроме того, осуществл етс контроль по четности каждого вводимого слова информации. При ручном вводе на пульте управлени 10 устанавливаетс режим ручного ввода данных и затем поочередно набираютс адреса и коды чисел, подлежащие записи. Блок индикации 11 производит индикацию набранных адресов и кодов. Программирование набираемьйс кодов может осуществл тьс сразу же после набора очередного кода, либо массив чисел может быть предварительно сфор иирован в оперативном накопителе 12 и затем осуществлено программирование. При вводе данных с эталонного накопител Сэтот режим необходим дл осуществлени копировани данных) на пульте управлени 10 устанавливаетс режим копировани эталонного накопител 13, набираютс начальный и конечный адреса копировани , в эталонный накопитель 13 устанавливаетс нужна микросхема и управление передаетс в блок управлени , который в этом режиме поочередно считывает информацию, подлежащую записи и осуществл ет программирование .. . 2.Вывод информации на внешние устройства. Этот режим необходим дл сохранени содержимого оперативного накопител 12 в случае отключени напр жени питани (вывод на перфоленту), а также дл получени документа на содержимое запрограммированной микросхемы (вывод на пишущую машинку). На пульте управлени 10 устанавливаетс режим работы с внешними устройствами , задаетс устройство на которое осуществл етс вывод, а также начальный и конечный адреса вывод1 мого массива информации в оперативном накопителе 12. Затем блок управлени 8 через блок сопр жени 9устанавливает св зь с выбранным внешним устройством и осуществл ет вывод необходимой информации. 3.Контроль содержимого программируемой микросхемы. Этот режим необходим дл следующего: а)определени того, запрограммирована микросхема пам ти или нет/ б)определени свободных адресов, если микросхема пам ти запрограммирована частично; в) определени дефектных чеек, если микросхема пам ти частично го на . С этой целью из блока управлени 8 в регистр 1 числа заноситс код чи ла, соответствующий исходному (незапрограммированномуj состо нию да ного типа микросхемы (все :единицы или нули). Через буферные регистры 2, 3, 4, промежуточные регистры 29 30, 31, цифроаналоговые преобразователи 26, 27, 28 на выходах усили телей мощности 5, б, 7 блок управлени 8 устанавливает напр жение, соответствующие граничным услови м считывани соответствующего логического состо ни программируемой микросхемы (предельно допустимые значени напр жений питани , входных управл ющих напр жений и т.п.) Из блока управлени 8 по адресным шинам 34 в регистр адреса 19 . поступают последовательно коды адр сов . Считываемые коды с программируемой микросхемы пам ти поступают в блок компараторов 15, где производитс их сравнение с опорными на пр жени ми, поступающими из блока задани опорных напр жений 14. В блоке компараторов 15 осуществл етс . параметрический контроль (логически ноль не должен превышать своего зн чени дл данного типа микросхем, например 0,4 В дл 155РЕЗ логическ единица должна быть больше минималь но допустимого значени , например. 2,4 В ). В случае несравнени какого либо разр да блок выработки ошибки 18 вырабатывает сигнал ошибки, ко .торый по шине 20 поступает в блок управлени 8. В блоке сравнени 16 происходит.определение неисправного разр да и по команде из блока управлени 8 код, соответствующий счи танному коду из программируемой . микросхемы пам ти, поступает в блок управлени 8, а также вместе с адресом - в блок индикации 11. В случ необходимости программировани по данному адресу считанный код сравниваетс с тем, который в зависимости от режима ввода исходных данHfcix поступает из оперативного накопител 12, эталонного накопител 13 или с пульта управлени 10. Если дефектные разр ды не совпадают с разр дами, подлежащими программированию , то могут быть прин ты следующие решени : а ) в случае ручного ввода информации и пословного программировани необходимо заменить программируемую микросхему пам ти; б) в случае ввода с эталонного накопител 13 необходимо заменить либо программируемую микросхему, либо микросхему-эталон} в) в случае предварительного ввода информации в оперативный накопитель 12, когда ввод тс несколько массивов информации, соответствующих нескольким микросхемам, осуществл етс сравнение с каждым из массивов; когда находитс соответствие , то контроль заканчиваетс , если и в -этом случае соответствие не найдено, то необходимо либо заменить програ1имируемую микросхему пам ти, либо осуществить дополнительный ввод информации. 4. Программирование микросхем. По кс5мандам из блока управлени 8 в регистр адреса 19 заноситс код, соответствующий адресу программируемой чейки пам ти. В первый 2, второй 3 и третий 4 буферные регистры занос тс коды, соответствующие значени м напр жений, которые необходимо подавать на соответствующие входы микросхемы. В регистр 1 числа в зависимости от типа программируемой микросхе1иы занос тс : а ) полный код числа при программировании микросхем, допускающих запись одновременно по всем разр дам числа; б частичный код числа, имеющий единицу в программируемом разр де :и нули в остальных разр дах, при программировании микросхем, допус кающих запись отдельно по каждому разр ду числа. В соответствии с кодом, занесенным в регистр 1 числа, подготавливаютс к включению соответствующие формирователи блока формирователей 32. По управл ющим сигналам, поступающим с блока управлени 8, происходит перезапись кодов из буферных регистров 2, 3, 4 в первый 29, второй 30 и третий 31 промежуточные регистры, с выходов которых они поступают соответственно на входы первого 26, второго 27 и третьего 28 цифроанало-.. говых преобразователей. Выходные напр жени первого 26 и второго 27 цифроаналоговых преобразователей через первый 5 и второй 6 усилители мощности поступают на программирующие выходы 24 и 25 устройства, соединенные с соответствующими входами программировани микросхем. Выходное напр жение с третьего 28 цифроаналогового преобразовател через третий усилитель мощности 7 и подготовленные к включению формирователи блока формирователей 32 поступает На первые программирующие выходы устройства, соединенные с соответствующими числовыми входами микросхемы. После передачи кодов из буферных регистров 2, 3, 4 в промежуточные регистры 29, 30, 31 в буферные регистры 2, 3, 4 занос тс новые значени кодов, соответствующие требуемым значени м напр жени . Измен двоичные коды в регистрах 2, 3, 4, 29, 30, 31,V можно создавать любую определенную техническими услови ми форму программирующих им- пульсов (длительность, скважность, форму и длительность фронтов), Адреса и разр ды, не подлежащие программированию, определ ютс блоком управлени 8 и пропускаютс при программировании. Необходимое количество программирующих импульсов и режимы программировани устанавли ваютс блоком управлени 8 путем выбора соответствующей микропрограммы из блока 33. В .случае изменени режима программировани микро схемы, по влени новых микросхем с новым режимом программировани за счет изменени микрокоманд, хран щихс в блоке хранени микропрограм 33, легко перейти на другой режим программировани .Цифроаналоговые пр образователи 26, 27f 28 позвол ют обеспечить практически любую требуе мую форму и амплитуду импульсов программировани . 5. Контроль программировани . При параметрическом контроле пос программировани каждого слова осуществл етс контроль программировани . Дл этой цели на первом, втором и третьем выходах устройства устанавливаютс необходимые при считывании напр жени . Коды считанных чисел поступают на соответствующие входы первой группы блока компараторов 15, на управл ющие ВХОДЫ которого с блока задани опор ных напр жений 14 поступают опорные напр жени , соответствующие уровню логического нул и уровню логической единицы. Кодом регистра 1 числа , поступающим на вторую группу входов блока компараторов 15, устанавливаетс режим проверки. При этом коды считанных чисел, в соответствующих разр дах регистра 1 чис ла которых находитс единица, провер ютс на единичное состо ние, а в разр дах крторых находитс нуль на нулевое. Выходные сигналы с блока компараторов 15 поступают на вхо ды первой группы блока сравнени 16 и,на входы блока выработки ошибки 18. На входы второй группы блока сравнени 16 поступает код с регистра . 1 числа. На выходе блока .сравнени 16 по вл етс код, в котором разр ды, имеющие плохие нули т.е. уровень считанных сигналов.которых больше нулевого опорного напр жени , имеют единичное значение а разр ды, имеющие плохие единицы т.е. уровень считанных сигналов которых меньше единичного опорного напр жени , имеют нулевое значение Сигналы с блока сравнени 16 и блока выработки ошибки 18, по шинам 20 поступают в блокуправлени 8. Если ошибки нет, то начинаетс программирование следующего слова, если есть ошибка, то в зависимости . от алгоритма программировани , возможен повторный, дополнительный режим программировани или необходимо заменить микросхему как дефектную. При функциональном контроле после программировани всего массива чисел производитс контроль -функционировани на высокой частоте считывани . С блока управлени 8 в регистр адреса 19 поступают кода адресов . На выходах устройства 24, 25, 22.устанавливаютс напр жени , необходимые при считывании. Коды считан-, ных чисел через блок компараторов 15, блок сравнени 16 по числовым шинам 35 поступают и блок управлени 8. В блоке управлени 8 может быть произведено поразр дное сравнение с соответствующим кодом, считанным из эталонного накопител 13 или оперативного накопител 12, или может быть подсчитана контрольна сумма, котора сравниваетс с эталонной. Технико-экономическое преимущество предлагаемого устройства дл программировани микросхем пам ти заключает с в следующем. Это устройство относитс к классу универсальных авто- матических программаторов. Введение цифроаналрговых преобразователей, промежуточных регистров и блока хранени микропрограммы позвол ет использовать это устройство дл программировани микросхем различных типов , а также легко вводить коррекцию в программу прожига или обеспечивать программирование вновь по вл ющихс микросхем без переделки усилителей мощности и блоков питани .Это .повышает достоверность программировани микросхем за счет подбора оптимального значени параметров программирующих импульсов, не внос изменений в блоки устройства. Формула изобретени Устройство дл программировани микросхем пам ти, содержащее регистр числа, первый, и третий буферные регистры, первый, второй и третий усилители мощности, блок управлени , блок сопр жени с внешними устройствами, пульт управлени , блок индикации, оперативный накопитель, эталонный накопитель, блок задани - опорных напр жений, блок компараторов, блок сравнени , блок выработки ошибки, регистр ад- , реса, выходы которого вл ютс адресными выходами устройства, адресные . вьтоды оперативного накопител , эталонного накопител , пульта управлени , регистра адреса и блока управлени соединены с адресными шинами, управл ющие выводы регистра адреса, регистра числа, оперативного накопи тел эталонного накопител , первого, второго и третьего буферных регистров , пульта управлени , блока управлени , блока сопр жени с внешними устройствами, блокасравнени и блока выработки ошибки соединены с шинами управлени , числовые выводы регистра числа, блока управлени , оперативного накопител , эталонного накопител , блока сопр жени с внешними устройствами, первого, второго и третьего буферных регистров и блока сравнени соединены с числовыми шинами, выходы первого и второго уси лителей мощности вл ютс соответственно первым и .вторым программирую щими выходами устройства, входы блока выработки ошибки соединены с входами первой группы блока сравнени и выходами блока компараторов, входы первой группы которого вл ютс числовыми выходами устройства, входы второй группы блока сравнени соединены с выходами регистра числа и со входами второй группы блока ком параторов, управл ющие выводы которого соединены с выходами блока задани опорных напр жений, входы блока индикации соединены с регистрирующими выходами пульта управлени , выходы блока сопр жени с внешними .устройствами вл ютс входами вводавывода устройства, отличающеес тем, что, с целью повышени достоверности записи информации, оно содержит первый, второй и третий цифроаналоговые преобразователи, первый, второй и третий промежуточные регистры, блок формирователей, блок хранени микропрограмм, адресные , числовые и управл ющие выводы которого соединены с соответствующими дополнительными шинами блока управлени выходы первого, второго и третьего буферных регистров соединены со входами соответствующих прсмежуточных регистров, выходы которых соединены со входами соответствующих цифроаналоговых преобразоватэлёй , выходы которых соединены со входами соответствующих усилителей мощности, выходы третьего усилител мощности соединены со входами первой группы блока формирователей, входы второй группы которого соединены с выходами регистра числа, выходы блока формирователей соединены со входами первой группы блока компараторов , управл ющие входы первого , второго и третьего промежуточных регистров и блока: формирователей соединены с управл ющими шинами. Источники информации, прин тьге во внимание при экспертизе 1.PROM programmers. Design news. 1979, vol. 35, № 8, p. 144. This goal is achieved by the fact that the device for programming 30 memory chips, containing the number register, the first, second and third buffer registers, the first, second and third power amplifiers, the control unit, the interface unit with external devices, the remote control unit, display unit, RAM, reference drive, reference voltage setting block, comparators block, comparison block, error generation block, address register, which inputs are device address outputs, address accumulator outputs The body of the reference accumulator, the control panel, the address register and the control unit are connected to the address buses of the control outputs of the register of the number register, the operational accumulator, the reference accumulator, the first, second and third buffer registers, the control panel, the control unit, the interface unit with external devices, a block for comparing an error producing block, connected to control buses, numerical outputs of a number register, a control block, an operative accumulator, a reference accumulator of an interface block with external devices Tvam, first ,. the second and third buffer registers and the comparison block are connected. with digital buses, the outputs of the first and second mosh amplifiers, are respectively the first and second programming outputs of the device, the input of the error generation block is connected to the inputs of the first group of the comparator and the outputs of the comparators, the inputs of the first group of which are the numerical outputs of the device , the inputs of the second group of the comparator unit are connected to the outputs of the number register and with the inputs of the second group of the comparators unit, the control outputs of which are connected to the outputs of the reference voltage setting unit, the inputs of the unit The indications are connected to the recording outputs of the control panel, the outputs of the interface unit with external devices are the device I / O inputs, further comprises the first, second and third digital-to-analog converters, the first, second and third intermediate registers, the driver unit, the microprogram storage unit, the address, the numerical and control outputs of which are connected to C: by corresponding buses, the outputs of the first / second and third buffer registers are connected to the inputs of the corresponding intermediate registers OV, the outputs of which are connected to the inputs of the corresponding digital-analog converters, the outputs of which are connected to the inputs of the corresponding power amplifiers, the outputs of the third power amplifier are connected to the Inputs of the first group of the driver unit, the inputs of the second. the groups of which are connected to the outputs of the number register, the outputs of the driver unit are connected to the inputs of the first group of the comparators unit, the control inputs of the first, second and third intermediate registers and the driver unit are connected to the control buses. The drawing shows a block diagram of a device for programming memory chips. The device for programming memory chips contains a register of 1 number, the first 2, the second 3 and the third 4 buffer registers, the first 5, the second 6 and the third 7 power amplifiers, the control unit 8, the interface unit with external devices 9, the control panel 10, the unit display 11, operational 12 and reference 13 drives, reference voltage setting unit 14, comparators unit 15, comparison unit 16, connector for connecting a programmable chip 17, error generation unit 18, address register 19, control buses 20, device address outputs 21 numeric outputs units 22, device I / O outputs 23, first 24 and second 25 programming outputs of the device, first 26, second 27 and third 28 digital-to-analog converters, first 29, second 30 and third 31 intermediate registers, driver unit 32, trash unit firmware 33, address 34 and numeric 35 tires, additional address 36, numeric 37 and 38 control buses. The outputs of the address register 19 are the address outputs of the device 21, the address outputs of the RAM 12, the reference memory 13, the control panel 10, the address register 19, the control unit 8 are connected, to the address buses 34, the control outputs of the address register 19, the number register 1, operating storage device 12, reference storage device 13, first 2, second 3 and third 4 buffer registers, first 29, second 30 and third 31 intermediate registers, interface unit with external devices 9, comparison unit 16, error generation unit 18, forming unit the controllers 8 and the control panel 10 are connected to the control buses 20, the numerical outputs of the interface unit 9, the control panel 10, the number register 1, the operating drive 12, the reference drive 13, the first 2, the second 3 and the third The 4 buffer registers, the control unit 8 and the comparison unit 16 are connected to the word lines. 35, the inputs of the display unit 11 connect. They are connected to the recording pins of the control panel 10, the outputs of the interface unit with external devices 9 are the I / O outputs of the device 23, the outputs of the microprogram storage unit 33 are additional address 36, numeric 37 and control buses 38 are connected to the control unit 8, the outputs of the first 2 second 3 and third buffer registers are connected respectively to the first 29, second 30 and third 31 intermediate registers, the outputs of which are connected respectively to the first 26, second 27 and third 28 digital-to-analog converters outputs which are connected: respectively to the first 5, second 6 and three power amplifiers 7, the outputs of the first 5 and second 6 power amplifiers are the first 24 and second 25 programming outputs of the device, the outputs of the third power amplifier 7 are connected to the inputs of the first group the formers 32, the inputs of the second group of which are connected to the outputs of register 1, the second group of inputs of the comparators unit 15 and the second group of inputs of the comparison unit 16, the first group of inputs of which are connected to the inputs of the error generation unit 18 and the outputs of the comparators block 15, the first group of inputs of which are connected to the outputs of the block of drivers 32 are the number of outputs of the device H22, the control outputs of the block of comparators 15 are connected to the outputs of the block specifying the reference voltages 14, address 21, numeric 22, first 24 and 25 second programming outputs of the device are connected to the corresponding pins of the connector for installing the programmable chip 17. The device works as follows. one. Input of initial data for programming. With automatic input from external devices on the control panel 10, the mode of operation with external devices is set, the device from which input is made, as well as the volume entered. information and the area of the storage device 12 in which it is located, then the control unit 8 through the interface unit 9 establishes communication with the selected external device and performs information input and recording it in the specified area of the operation storage device 12. Information storage capacity in several ra. There is more information capacity of one programmable chip, which allows you to enter into the drive 12 an array of numbers corresponding to several chips. In the input process, for each array of numbers, a checksum is calculated, which is compared with the input checksum in order to verify the correctness of the input. In addition, the parity of each word of information entered is monitored. In manual input, the control panel 10 is set to the manual data entry mode and then the addresses and number codes to be written are alternately dialed. The display unit 11 displays the dialed addresses and codes. Dialing codes can be programmed immediately after the next code is dialed, or an array of numbers can be preformed in the RAM 12 and then programmed. When data is entered from the reference accumulator, this mode is required to perform data copying) on the control panel 10, the copy mode of the reference accumulator 13 is set, the start and end copy addresses are dialed, the required chip is set in the reference accumulator 13, and control is transferred to the control unit, which in this mode alternately reads the information to be written and performs the programming. . . 2 Information output to external devices. This mode is necessary to save the contents of the RAM 12 in the event of a power supply disconnection (output to punched tape), as well as to obtain a document on the contents of the programmed chip (output to a typewriter). On the control panel 10, the mode of operation with external devices is set, the device to which the output is made, as well as the starting and ending addresses of the output of the first array of information in the RAM 12. Then the control unit 8 through the interface unit 9 establishes communication with the selected external device and carries out the output of the necessary information. 3 Controlling the contents of a programmable chip. This mode is necessary for the following: a) determining whether a memory chip is programmed or not / b) determining free addresses if the memory chip is partially programmed; c) determination of defective cells if the memory chip is partially go. For this purpose, from the control unit 8, the number of the code corresponding to the initial (unprogrammed) state of a given type of chip (all: ones or zeros) is entered into the 1-st register number. Through buffer registers 2, 3, 4, intermediate registers 29, 30, 31, digital-to-analog converters 26, 27, 28 at the outputs of power amplifiers 5, 6, 7, control unit 8 sets the voltage corresponding to the boundary conditions of reading the corresponding logic state of the programmable state. microcircuits (maximum permissible values of supply voltages, input control voltages, etc. P. ) From control unit 8 for address buses 34 to address register 19. the successive address codes arrive. The readable codes from the programmable memory chip are fed to the comparators unit 15, where they are compared with the reference ones on the strands coming from the reference voltage setting unit 14. In the comparators block 15 is carried out. parametric control (logically zero should not exceed its value for a given type of microcircuit, for example, 0.4 V for 155RE3 the logical unit must be greater than the minimum acceptable value, for example. 2.4 V). In the case of non-comparison of any bit, the error generating unit 18 generates an error signal, ko. The second bus 20 enters the control unit 8. In the comparison block 16 occurs. definition of a faulty bit and on command from the control unit 8 a code corresponding to the readable code from the programmable one. memory chips, goes to the control unit 8, and together with the address to the display unit 11. If it is necessary to program at this address, the read code is compared with the one that, depending on the input mode of the initial data Hfcix, comes from the operating storage device 12, the reference storage device 13 or from the control panel 10. If the defective bits do not coincide with the bits to be programmed, the following decisions can be made: a) in the case of manual input of information and word-by-word programming, it is necessary to replace the programmable memory chip; b) in the case of input from the reference accumulator 13, it is necessary to replace either a programmable microcircuit or a reference microcircuit} c) in the case of preliminary input of information into the RAM 12, when several arrays of information corresponding to several microcircuits are entered, a comparison is made with each of the arrays ; when a match is found, the control ends, and if in this case a match is not found, then it is necessary either to replace the programmable memory chip or to perform additional input of information. four. Chip programming. According to command 5 from the control unit 8, the code corresponding to the address of the programmable memory cell is entered into address register 19. In the first 2, second 3 and third 4 buffer registers, codes are entered that correspond to the voltage values that must be fed to the corresponding inputs of the chip. Depending on the type of programmable microcircuit, numbers are put into register 1: a) the complete code of the number when programming microchips that allow recording simultaneously for all digits of the number; b a partial code of a number having a unit in a programmable bit: and zeros in the remaining bits, when programming chips that allow recording separately for each digit of the number. In accordance with the code entered in register 1, the corresponding drivers of the block of drivers 32 are prepared for inclusion. The control signals from the control unit 8 overwrite the codes from buffer registers 2, 3, 4 into the first 29, second 30 and third 31 intermediate registers, from whose outputs they go to the inputs of the first 26, second 27 and third 28, respectively. digital channel . gov converters. The output voltages of the first 26 and second 27 digital-to-analog converters through the first 5 and second 6 power amplifiers are fed to the programming outputs 24 and 25 of the device, connected to the corresponding programming inputs of the microcircuits. The output voltage from the third 28 digital-to-analog converter through the third power amplifier 7 and the drivers of the block of drivers for power supply 32 prepared for switching on are fed to the first programming outputs of the device connected to the corresponding numerical inputs of the microcircuit. After transferring the codes from buffer registers 2, 3, 4 to intermediate registers 29, 30, 31 to new buffer registers 2, 3, 4, the new code values corresponding to the required voltage values are entered. By changing the binary codes in registers 2, 3, 4, 29, 30, 31, V, it is possible to create any form of programming pulses defined by technical conditions (duration, duty cycle, shape and duration of fronts), Addresses and bits that are not programmable, determined by the control unit 8 and skipped during programming. The required number of programming pulses and programming modes are set by the control unit 8 by selecting the appropriate firmware from block 33. AT . In the case of a change in the programming mode of a micro scheme, the appearance of new microcircuits with a new programming mode due to a change in the microcommands stored in the storage unit of microprogram 33, it is easy to switch to another programming mode. Digital to analogue drivers 26, 27f 28 provide virtually any desired shape and amplitude of programming pulses. five. Programming Control. With parametric control, the programming of each word is controlled by programming. For this purpose, the devices on the first, second, and third outputs are installed when the voltage is read. The codes of the read numbers go to the corresponding inputs of the first group of the comparator block 15, whose control INPUTS from the reference voltage block 14 receives the reference voltages corresponding to the level of logical zero and the level of logical unit. A register code 1 for the number of inputs to the second group of inputs of the comparator unit 15 sets the test mode. At the same time, the codes of the read numbers, in the corresponding bits of the register 1 of which the numbers are one, are checked for the one state, and in the bits of the chips there is a zero for zero. The output signals from the comparator unit 15 are fed to the inputs of the first group of the comparison unit 16 and, to the inputs of the error generation unit 18. The inputs from the second group of the comparison block 16 receive a code from the register. 1 number. At the output of the block. Comparison 16 appears code in which bits having bad zeros t. e. read signal level. which is greater than zero reference voltage, have a single value, and bits that have bad units of tons. e. the level of the read signals of which is less than a single reference voltage, has a zero value. The signals from the comparison block 16 and the error generation block 18 are transmitted to the control unit 8 via buses 20. If there is no error, then programming of the next word begins, if there is an error, then depending. from the programming algorithm, it is possible to repeat, an additional programming mode or it is necessary to replace the chip as a defective one. In functional control, after programming the whole array of numbers, the control is performed -functioning at a high read frequency. From control unit 8, address code 19 enters an address code. At the outputs of the device 24, 25, 22. the stresses required for reading are set. The codes of the read numbers are through the comparators block 15, the comparison block 16 via the numeric tires 35 and the control block 8. In the control unit 8, a one-to-one comparison may be made with the corresponding code read from the reference accumulator 13 or the operational accumulator 12, or the checksum can be calculated, which is compared with the reference one. The feasibility advantage of the proposed device for programming memory chips is as follows. This device belongs to the class of universal automatic programmers. Introduction of digital-analog converters, intermediate registers and a firmware storage unit allows using this device for programming various types of microcircuits, as well as easily introducing a correction into the burning program or ensuring programming of newly appeared microchips without altering the power amplifiers and power supply units. It . increases the reliability of microcircuit programming by selecting the optimal value of the parameters of the programming pulses, without making changes to the blocks of the device. The invention The device for programming memory chips, containing the number register, the first and the third buffer registers, the first, second and third power amplifiers, the control unit, the interface unit with external devices, the control unit, the display unit, the RAM, the reference drive, the reference block — the reference voltages, the comparators block, the comparison block, the error generating block, the address register, the outputs of which are the device's address outputs, the address ones. Operative accumulator, reference accumulator, control panel, address register and control unit are connected to address buses, control outputs of address register, number register, real accumulator of reference accumulator, first, second and third buffer registers, control panel, control block, block interfaces with external devices, a comparison block and an error generation block are connected to the control buses, the numerical findings of the number register, the control block, the operative accumulator, the reference accumulator, Lok mating with external devices, the first, second and third buffer registers and the comparator are connected to word lines, the outputs of the first and second power Wuxi divisors are respectively first and. the second programming outputs of the device, the inputs of the error generation block are connected to the inputs of the first group of the comparison block and the outputs of the comparators block, the inputs of the first group of which are the numerical outputs of the device, the inputs of the second group of the comparison block are connected to the outputs of the number register and the inputs of the second group of block separators , the control outputs of which are connected to the outputs of the reference voltage setting block, the inputs of the display unit are connected to the recording outputs of the control panel, the outputs of the interface block with shnimi. The devices are input inputs to the device, characterized in that, in order to increase the reliability of the information recording, it contains the first, second and third digital-to-analog converters, the first, second and third intermediate registers, the driver unit, the microprogram storage unit, the address, number and control the pins of which are connected to the corresponding additional buses of the control unit; the outputs of the first, second and third buffer registers are connected to the inputs of the corresponding intermediate registers, outputs The odds of which are connected to the inputs of the corresponding digital-analog converters, the outputs of which are connected to the inputs of the corresponding power amplifiers, the outputs of the third power amplifier are connected to the inputs of the first group of the driver unit, the inputs of the second group of which are connected to the outputs of the number register, the outputs of the driver unit are connected to the inputs of the first group of the comparator unit , the control inputs of the first, second and third intermediate registers and block: the drivers are connected to the control buses. Sources of information taken into account in the examination 1. PROM programmers. Design news. 1979, vol. 35, No. 8, p. 144
2.Устройство записи в программируемое ПЗУ модели ТЗ10/27 фирлиг ТАКЭда. Денси кагаку. 1977, том 27, № 5, с. 33-37 (прототип).2. Recording device in the programmable ROM model TZ10 / 27 firmlyk TAKEda. Dancy kagaku. 1977, Vol. 27, No. 5, p. 33-37 (prototype).