RU2606311C2 - Selector of binary numbers - Google Patents

Selector of binary numbers Download PDF

Info

Publication number
RU2606311C2
RU2606311C2 RU2015117731A RU2015117731A RU2606311C2 RU 2606311 C2 RU2606311 C2 RU 2606311C2 RU 2015117731 A RU2015117731 A RU 2015117731A RU 2015117731 A RU2015117731 A RU 2015117731A RU 2606311 C2 RU2606311 C2 RU 2606311C2
Authority
RU
Russia
Prior art keywords
group
elements
inverting
prohibition
input
Prior art date
Application number
RU2015117731A
Other languages
Russian (ru)
Other versions
RU2015117731A (en
Inventor
Дмитрий Васильевич Андреев
Павел Николаевич Каргов
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority to RU2015117731A priority Critical patent/RU2606311C2/en
Publication of RU2015117731A publication Critical patent/RU2015117731A/en
Application granted granted Critical
Publication of RU2606311C2 publication Critical patent/RU2606311C2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX

Abstract

FIELD: computer engineering.
SUBSTANCE: invention relates to computer engineering and can be used in digital computer systems as an information preprocessing means. Selector comprises 4n-4 of "Disable" elements (111, 121, 112, …, 14(n-1), 11n, 12n), 3n-4 of OR elements (211, 212, …, 23(n-1), 21n), n of AND elements (311, …, 31n), 2n-2 of OR additional elements (412, …, 42(n-1), 41n, 42n) and connections between them.
EFFECT: technical result is broader functional capabilities due to selection of larger and smaller number of two n-bit binary numbers.
1 cl, 1 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation, functional units of control systems, etc.

Известны селекторы двоичных чисел (см., например, патент РФ 2300130, кл. G06F 7/02, 2007 г.), содержащие логические элементы и выполняющие селекцию меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.Binary number selectors are known (see, for example, RF patent 2300130, class G06F 7/02, 2007) containing logic elements and performing selection of the smaller of two n-bit binary numbers specified by binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных селекторов двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция большего из указанных двоичных чисел.The reason that impedes the achievement of the technical result indicated below when using known binary number selectors is limited functionality, due to the fact that the larger of the specified binary numbers is not selected.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип селектор двоичных чисел (патент РФ 2363034, кл. G06F 7/02, 2009 г.), который содержит логические элементы и выполняет селекцию большего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.The closest device of the same purpose to the claimed invention in terms of features is the binary number selector adopted for the prototype (RF patent 2363034, class G06F 7/02, 2009), which contains logic elements and selects the larger of the two n-bit binary numbers given by binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция меньшего из указанных двоичных чисел.The reason that impedes the achievement of the technical result indicated below when using the prototype is limited functionality due to the fact that the selection of the smaller of the specified binary numbers is not performed.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции большего и меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами, и аппаратурный состав, образованный из логических элементов.The technical result of the invention is the expansion of functionality by providing the selection of the larger and smaller of the two n-bit binary numbers specified by binary signals, and hardware composed of logical elements.

Указанный технический результат при осуществлении изобретения достигается тем, что в селекторе двоичных чисел, содержащем 4n-4 элементов «Запрет» и 3n-4 элементов ИЛИ, которые сгруппированы в n групп так, что j-я (

Figure 00000001
) группа содержит два элемента «Запрет» и элемент ИЛИ, а m-я (
Figure 00000002
) группа дополнительно содержит два элемента «Запрет» и два элемента ИЛИ, в r-й (
Figure 00000003
) группе выход i-го (
Figure 00000004
) элемента «Запрет» соединен с i-м входом первого элемента ИЛИ, в m-й группе выход i-го элемента «Запрет», подключенного инвертирующим входом к первому входу (i+1)-го элемента ИЛИ, и выход (i+1)-го элемента ИЛИ, подключенного вторым входом к выходу (3-i)-го элемента «Запрет», соединены соответственно с инвертирующим и неинвертирующим входами (i+2)-го элемента «Запрет», в первой группе инвертирующий и неинвертирующий входы первого элемента «Запрет» подключены соответственно к неинвертирующему и инвертирующему входам второго элемента «Запрет», первому и второму входам первого элемента ИЛИ, выход i-го элемента «Запрет» первой группы и выход (i+2)-го элемента «Запрет» m-й группы соединены соответственно с инвертирующим входом i-го элемента «Запрет» второй группы и инвертирующим входом i-го элемента «Запрет» (m+1)-й группы, первый, второй входы первого элемента ИЛИ первой группы, неинвертирующие входы первого, второго элементов «Запрет» r-й группы и выход первого элемента «ИЛИ» j-й группы образуют соответственно первый, (n+1)-й, r-й, (n+r)-й входы и j-й выход селектора двоичных чисел, особенность заключается в том, что в j-ю и r-ю группы введены соответственно элемент И и два дополнительных элемента ИЛИ, в r-й группе первый, второй входы и выход i-го дополнительного элемента ИЛИ соединены соответственно с неинвертирующим входом i-го, инвертирующим входом (3-i)-го элементов «Запрет» и i-м входом элемента И, а i-й вход элемента И первой группы и выход элемента И j-й группы подключены соответственно к i-му входу первого элемента ИЛИ первой группы и (n+j)-му выходу селектора двоичных чисел.The specified technical result in the implementation of the invention is achieved by the fact that in the binary selector containing 4n-4 elements "Prohibition" and 3n-4 elements OR, which are grouped into n groups so that the j-th
Figure 00000001
) the group contains two “Prohibition” elements and an OR element, and m-th (
Figure 00000002
) the group additionally contains two “Prohibition” elements and two OR elements, in the rth (
Figure 00000003
) group output i-th (
Figure 00000004
) of the “Ban” element is connected to the i-th input of the first OR element, in the m-th group, the output of the i-th “Ban” element, connected by the inverting input to the first input of the (i + 1) th OR element, and the output (i + 1) of the OR element, connected by the second input to the output of the (3rd-i) -th inhibit element, are connected respectively to the inverting and non-inverting inputs of the (i + 2) -th inhibit element, in the first group the inverting and non-inverting inputs the first element "Prohibition" are connected respectively to the non-inverting and inverting inputs of the second element "Prohibition", the first the second inputs of the first OR element, the output of the i-th element of the “Prohibition” of the first group and the output of the (i + 2) -th element of the “Prohibition” of the m-th group are connected respectively to the inverting input of the i-th element of the “Prohibition” of the second group and the inverting input of the i-th element of the “Prohibition” of the (m + 1) -th group, the first, second inputs of the first element OR of the first group, the non-inverting inputs of the first, second elements of the “Prohibition” of the r-group and the output of the first element of “OR” j- th groups form respectively the first, (n + 1) th, rth, (n + r) th inputs and the jth output of the binary number selector, a feature of the conclusion This is because the AND element and two additional OR elements are respectively introduced into the jth and rth groups, in the rth group, the first, second inputs and the output of the i-th additional OR element are connected respectively to the non-inverting input of the i-th one, the inverting input of the (3rd) -th element “Prohibition” and the i-th input of the element And, and the i-th input of the element And the first group and the output of the element And the j-th group are connected respectively to the i-th input of the first element OR of the first group and the (n + j) th output of the binary number selector.

На чертеже представлена схема предлагаемого селектора двоичных чисел.The drawing shows a diagram of the proposed binary numbers selector.

Селектор двоичных чисел содержит 4n-4 элементов «Запрет» 111, 121, 112, …, 14(n-1), 11n, 12n (третий снизу рис. в табл. 3.5 на с. 103 в книге Справочник по цифровой вычислительной технике. Малиновский Б.Н., Александров В.Я., Боюн В.П. и др. / Под ред. Б.Н. Малиновского. Киев: Техника, 1974 г.), 3n-4 элементов ИЛИ 211, 212, …, 23(n-1), 21n, n элементов «И» 311, …, 31n и 2n-2 дополнительных элементов ИЛИ 412, …, 42(n-1), 41n, 42n, причем все элементы сгруппированы в n групп так, что j-я (

Figure 00000005
) группа содержит элементы 11j, 12j, 21j, 31j, m-я (
Figure 00000006
) группа дополнительно содержит элементы 13m, 14m, 22m, 23m, а r-я (
Figure 00000007
) группа дополнительно содержит элементы 41r, 42r, выход элемента 1ir (
Figure 00000008
), первый, второй входы и выход элемента 4ir соединены соответственно с i-ым входом элемента 21r, неинвертирующим входом элемента 1ir, инвертирующим входом элемента 1(3-i)r и i-м входом элемента 31r, выход элемента 1im, подключенного инвертирующим входом к первому входу элемента 2(i+1)m, и выход элемента 2(i+1)m, подключенного вторым входом к выходу элемента 1(3-i)m, соединены соответственно с инвертирующим и неинвертирующим входами элемента 1(i+2)m, инвертирующий и неинвертирующий входы элемента 111 подключены соответственно к неинвертирующему и инвертирующему входам элемента 121, первым и вторым входам элементов 211, 311, выходы элементов 1i1 и 1(i+2)m соединены соответственно с инвертирующими входами элементов 1i2 и 1i(m+1), а первый, второй входы элемента 211, неинвертирующие входы элементов 11r, 12r и выходы элементов 21j, 31j образуют соответственно первый, (n+1)-й, r-й, (n+r)-й входы и j-й, (n+j)-й выходы селектора двоичных чисел.The binary number selector contains 4n-4 elements of the "Prohibition" 1 11 , 1 21 , 1 12 , ..., 1 4 (n-1) , 1 1n , 1 2n (the third from the bottom of the figure in table 3.5 on page 103 in the book Handbook of Digital Computing Techniques. B. Malinovsky, V. Ya. Aleksandrov, V.P. Boyun et al. / Under the editorship of B.N. Malinovsky, Kiev: Technique, 1974), 3n-4 elements OR 2 11 , 2 12 , ..., 2 3 (n-1) , 2 1n , n elements "And" 3 11 , ..., 3 1n and 2n-2 additional elements OR 4 12 , ..., 4 2 (n-1) , 4 1n , 4 2n , and all elements are grouped into n groups so that the jth (
Figure 00000005
) the group contains the elements 1 1j , 1 2j , 2 1j , 3 1j , mth (
Figure 00000006
) the group additionally contains elements 1 3m , 1 4m , 2 2m , 2 3m , and the rth (
Figure 00000007
) the group additionally contains elements 4 1r , 4 2r , the output of element 1 ir (
Figure 00000008
), the first, second inputs and output of element 4 ir are connected respectively with the i-th input of element 2 1r , non-inverting input of element 1 ir , inverting input of element 1 (3-i) r and i-th input of element 3 1r , output of element 1 im connected by the inverting input to the first input of the element 2 (i + 1) m , and the output of the element 2 (i + 1) m connected by the second input to the output of the element 1 (3-i) m , are connected respectively to the inverting and non-inverting inputs of the element 1 (i + 2) m, and non-inverting inputs of the inverting element January 11 connected respectively to the noninverting and invert ruyuschemu input element 1 21 first and second input elements 2 11 November 3, the outputs of the elements 1 i1 + 1 (i + 2) m respectively connected to the inverting inputs of the elements 1 i2 + 1 i (m + 1) and first, second inputs of element 2 11 , non-inverting inputs of elements 1 1r , 1 2r and outputs of elements 2 1j , 3 1j form respectively the first, (n + 1) th, rth, (n + r) th inputs and jth, (n + j) th outputs of the binary number selector.

Работа предлагаемого селектора двоичных чисел осуществляется следующим образом. На его первый, …, n-й и (n+1)-й, …, (2n)-й входы подаются соответственно произвольные двоичные сигналы xn-1, …, x0∈{0,1} и yn-1, …, y0∈{0,1}, которые задают подлежащие обработке n-разрядные двоичные числа xn-1…x0 и yn-1…y0 (xn-1, yn-1 и x0, yQ определяют значения старших и младших разрядов соответственно). Тогда сигналы на j-ом (

Figure 00000009
) и (n+j)-м выходах предлагаемого селектора будут определяться выражениями
Figure 00000010
The work of the proposed binary numbers selector is as follows. At its first, ..., nth and (n + 1) th, ..., (2n) th inputs, arbitrary binary signals x n-1 , ..., x 0 ∈ {0,1} and y n- 1 , ..., y 0 ∈ {0,1}, which specify the n-bit binary numbers x n-1 ... x 0 and y n-1 ... y 0 (x n-1 , y n-1 and x 0 , y Q determine the values of the high and low digits, respectively). Then the signals on the jth (
Figure 00000009
) and (n + j) -th outputs of the proposed selector will be determined by the expressions
Figure 00000010

иand

Figure 00000011
Figure 00000011

гдеWhere

Figure 00000012
Figure 00000012

Figure 00000013
Figure 00000013

В представленной ниже таблице приведены значения реализуемых выражениями (2), (3) функций на всех возможных наборах значений их аргументов. Жирным в таблице выделены значения функций и их аргументов при j=2.The table below shows the values realized by expressions (2), (3) of functions on all possible sets of values of their arguments. Bold in the table are the values of the functions and their arguments at j = 2.

Figure 00000014
Figure 00000014

Анализ данных, приведенных в таблице, позволяет заключить, что:Analysis of the data given in the table allows us to conclude that:

1) если z1(j-2)=z2(j-2)=0 и xn-j+1=yn-j+1, то z1(j-1)=z2(j-l)=0;1) if z 1 (j-2) = z 2 (j-2) = 0 and x n-j + 1 = y n-j + 1 , then z 1 (j-1) = z 2 (jl) = 0;

2) если z1(j-2)=z2(j-2)=0 и xn-j+1>yn-j+1 (z1(j-2)=z2(j-2)=0 и yn-j+1>xn-j+1), то z1(j-1)=0 и z2(j-1)=1 (z1(j-1)=1 и z2(j-1)=0);2) if z 1 (j-2) = z 2 (j-2) = 0 and x n-j + 1 > y n-j + 1 (z 1 (j-2) = z 2 (j-2) = 0 and y n-j + 1 > x n-j + 1 ), then z 1 (j-1) = 0 and z 2 (j-1) = 1 (z 1 (j-1) = 1 and z 2 (j-1) = 0);

3) если z1(j-2)=0 и z2(j-2)=1 (z1(j-2)=1 и z2(j-2)=0), то z1(j-1)=0 и z2(j-1)=1 (z1(j-1)=1 и z2(j-1)=0);3) if z 1 (j-2) = 0 and z 2 (j-2) = 1 (z 1 (j-2) = 1 and z 2 (j-2) = 0), then z 1 (j- 1) = 0 and z 2 (j-1) = 1 (z 1 (j-1) = 1 and z 2 (j-1) = 0);

4) если xn-1=yn-1 или xn-1>yn-1 (yn-1>xn-1), то соответственно z11=z21=0 или z11=0 и z21=1 (z11=1 и z21=0).4) if x n-1 = y n-1 or x n-1 > y n-1 (y n-1 > x n-1 ), then z 11 = z 21 = 0 or z 11 = 0 and z 21 = 1 (z 11 = 1 and z 21 = 0).

Таким образом, на первом, r-м (

Figure 00000015
) и (n+1)-м, (n+r)-м выходах предлагаемого селектора согласно (1) соответственно получимThus, on the first, rth (
Figure 00000015
) and (n + 1) -th, (n + r) -th outputs of the proposed selector according to (1), respectively, we obtain

Figure 00000016
Figure 00000016

Figure 00000017
Figure 00000017

иand

Figure 00000018
Figure 00000018

Figure 00000019
Figure 00000019

где xn-1…xn-r+1 и yn-1…yn-r+1 - фрагменты n-разрядных двоичных чисел xn-1…x0 и yn-1…y0. Следовательно, с учетом последних четырех выражений имеем wn-1…w0=max(xn-1…x0, yn-1…y0), vn-1…v0=min(xn-1…x0, yn-1…y0), где wn-1…w0 и vn-1…v0 - n-разрядные двоичные числа, задаваемые двоичными сигналами w0, …, wn-1, v0, …, vn-1∈{0,1} (wn-1, vn-1 и w0, v0 определяют значения старших и младших разрядов соответственно).where x n-1 ... x n-r + 1 and y n-1 ... y n-r + 1 are fragments of n-bit binary numbers x n-1 ... x 0 and y n-1 ... y 0 . Therefore, taking into account the last four expressions, we have w n-1 ... w 0 = max (x n-1 ... x 0 , y n-1 ... y 0 ), v n-1 ... v 0 = min (x n-1 ... x 0 , y n-1 ... y 0 ), where w n-1 ... w 0 and v n-1 ... v 0 are n-bit binary numbers given by the binary signals w 0 , ..., w n-1 , v 0 , ..., v n-1 ∈ {0,1} (w n-1 , v n-1 and w 0 , v 0 determine the values of the most significant and least significant digits, respectively).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый селектор двоичных чисел обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает селекцию большего и меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами. При этом аппаратурный состав указанного селектора образован из логических элементов.The above information allows us to conclude that the proposed binary number selector has wider functionality compared to the prototype, as it provides the selection of the larger and smaller of the two n-bit binary numbers specified by binary signals. In this case, the hardware of the specified selector is formed from logic elements.

Claims (1)

Селектор двоичных чисел, содержащий 4n-4 элементов «Запрет» и 3n-4 элементов ИЛИ, которые сгруппированы в n групп так, что j-я
Figure 00000020
 группа содержит два элемента «Запрет» и элемент ИЛИ, а m-я
Figure 00000021
 группа дополнительно содержит два элемента «Запрет» и два элемента ИЛИ, в r-й
Figure 00000022
 группе выход i-го
Figure 00000023
 элемента «Запрет» соединен с i-м входом первого элемента ИЛИ, в m-й группе выход i-го элемента «Запрет», подключенного инвертирующим входом к первому входу (i+1)-го элемента ИЛИ, и выход (i+1)-го элемента ИЛИ, подключенного вторым входом к выходу (3-i)-го элемента «Запрет», соединены соответственно с инвертирующим и неинвертирующим входами (i+2)-го элемента «Запрет», в первой группе инвертирующий и неинвертирующий входы первого элемента «Запрет» подключены соответственно к неинвертирующему и инвертирующему входам второго элемента «Запрет», первому и второму входам первого элемента ИЛИ, выход i-го элемента «Запрет» первой группы и выход (i+2)-го элемента «Запрет» m-й группы соединены соответственно с инвертирующим входом i-го элемента «Запрет» второй группы и инвертирующим входом i-го элемента «Запрет» (m+1)-й группы, первый, второй входы первого элемента ИЛИ первой группы, неинвертирующие входы первого, второго элементов «Запрет» r-й группы и выход первого элемента ИЛИ j-й группы образуют соответственно первый, (n+1)-й, r-й, (n+r)-й входы и j-й выход селектора двоичных чисел, отличающийся тем, что в j-ю и r-ю группы введены соответственно элемент «И» и два дополнительных элемента ИЛИ, в r-й группе первый, второй входы и выход i-го дополнительного элемента ИЛИ соединены соответственно с неинвертирующим входом i-го, инвертирующим входом (3-i)-го элементов «Запрет» и i-м входом элемента И, а i-й вход элемента И первой группы и выход элемента И j-й группы подключены соответственно к i-му входу первого элемента ИЛИ первой группы и (n+j)-му выходу селектора двоичных чисел.A binary number selector containing 4n-4 "Ban" elements and 3n-4 OR elements that are grouped into n groups so that the jth
Figure 00000020
 the group contains two "Prohibition" elements and an OR element, and the m-th
Figure 00000021
 the group additionally contains two elements "Prohibition" and two elements OR, in the r-th
Figure 00000022
 group exit i
Figure 00000023
 of the “Prohibition” element is connected to the i-th input of the first OR element, in the m-th group, the output of the i-th “Prohibition” element connected by an inverting input to the first input of the (i + 1) th OR element, and the output (i + 1 ) of the OR element, connected by the second input to the output of the (3rd-i) -th inhibit element, are connected respectively to the inverting and non-inverting inputs of the (i + 2) -th inhibit element, in the first group the inverting and non-inverting inputs of the first the “Prohibition” element are connected respectively to the non-inverting and inverting inputs of the second “Prohibition” element, the first and the second inputs of the first OR element, the output of the i-th element of the “Prohibition” of the first group and the output of the (i + 2) -th element of the “Prohibition” of the m-th group are connected respectively to the inverting input of the i-th element of the “Prohibition” of the second group and inverting the input of the i-th element of the “Prohibition” of the (m + 1) -th group, the first, second inputs of the first element OR of the first group, the non-inverting inputs of the first, second elements of the “Prohibition” of the r-group and the output of the first element OR of the j-th group respectively, the first, (n + 1) th, rth, (n + r) th inputs and the jth output of the binary number selector, characterized in that in the jth and rth groups, respectively, the “AND” element and two additional OR elements are introduced, in the rth group, the first, second inputs and the output of the i-th additional OR element are connected respectively to the non-inverting input of the i-th, inverting input (3 -i) of the “Prohibition” elements and the i-th input of the AND element, and the i-th input of the And element of the first group and the output of the And element of the j-th group are connected respectively to the i-th input of the first OR element of the first group and (n + j) th output of the binary number selector.
RU2015117731A 2015-05-12 2015-05-12 Selector of binary numbers RU2606311C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2015117731A RU2606311C2 (en) 2015-05-12 2015-05-12 Selector of binary numbers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2015117731A RU2606311C2 (en) 2015-05-12 2015-05-12 Selector of binary numbers

Publications (2)

Publication Number Publication Date
RU2015117731A RU2015117731A (en) 2016-12-10
RU2606311C2 true RU2606311C2 (en) 2017-01-10

Family

ID=57759892

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015117731A RU2606311C2 (en) 2015-05-12 2015-05-12 Selector of binary numbers

Country Status (1)

Country Link
RU (1) RU2606311C2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2681693C1 (en) * 2018-04-18 2019-03-12 Дмитрий Васильевич Андреев Binary numbers selection device
RU2789723C1 (en) * 2022-03-18 2023-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Device for selecting the smaller of two binary numbers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0319421A1 (en) * 1987-12-02 1989-06-07 ETAT FRANCAIS représenté par le Ministre Délégué des Postes et Télécommunications Binary comparator and binary number sorting operator
US5515306A (en) * 1995-02-14 1996-05-07 Ibm Processing system and method for minimum/maximum number determination
RU2300130C1 (en) * 2006-01-10 2007-05-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Device for selecting the lesser one of two binary numbers
RU2363034C1 (en) * 2008-01-09 2009-07-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Device for selecting greater of two binary numbers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0319421A1 (en) * 1987-12-02 1989-06-07 ETAT FRANCAIS représenté par le Ministre Délégué des Postes et Télécommunications Binary comparator and binary number sorting operator
US5515306A (en) * 1995-02-14 1996-05-07 Ibm Processing system and method for minimum/maximum number determination
RU2300130C1 (en) * 2006-01-10 2007-05-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Device for selecting the lesser one of two binary numbers
RU2363034C1 (en) * 2008-01-09 2009-07-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Device for selecting greater of two binary numbers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2681693C1 (en) * 2018-04-18 2019-03-12 Дмитрий Васильевич Андреев Binary numbers selection device
RU2789723C1 (en) * 2022-03-18 2023-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Device for selecting the smaller of two binary numbers
RU2790010C1 (en) * 2022-03-18 2023-02-14 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Device for selecting the smaller of binary numbers

Also Published As

Publication number Publication date
RU2015117731A (en) 2016-12-10

Similar Documents

Publication Publication Date Title
RU2517720C1 (en) Logic converter
RU2621281C1 (en) Logic converter
RU2649296C1 (en) Comparator of binary numbers
RU2363037C1 (en) Device for comparing binary numbers
RU2606311C2 (en) Selector of binary numbers
RU2363038C1 (en) Device for selecting binary numbers
RU2641454C2 (en) Logic converter
RU2701464C1 (en) Logic converter
RU2300135C1 (en) Device for selecting the greater one of two binary numbers
RU2393526C2 (en) Comparator of binary numbers
RU2629451C1 (en) Logic converter
RU2677371C1 (en) Binary numbers comparison device
RU2363034C1 (en) Device for selecting greater of two binary numbers
RU2300130C1 (en) Device for selecting the lesser one of two binary numbers
RU2676891C1 (en) Device for selecting greater of binary numbers
RU2703352C1 (en) Device for selecting binary numbers
RU2621280C1 (en) Binary number comparator
RU2420789C1 (en) Device for comparing binary numbers
RU2629452C1 (en) Logic converter
RU2365975C1 (en) Binary number selector
RU2324971C1 (en) Binary data comparator
RU2676886C1 (en) Ranked filter
RU2700556C1 (en) Logic converter
RU2675301C1 (en) Binary numbers selection device
RU2710866C1 (en) Rank filter

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20170513