RU2063048C1

RU2063048C1 - Device for measuring maximal value of pulse analog signal

Info

Publication number: RU2063048C1
Application number: RU93020182A
Authority: RU
Inventors: Н.И. Заболотный; Б.Н. Новоселов
Original assignee: Научно-исследовательский институт импульсной техники
Priority date: 1993-04-20
Filing date: 1993-04-20
Publication date: 1996-06-27

Abstract

FIELD: instruments for estimation of characteristics of fast processes. SUBSTANCE: device has analog-to-digital converter 1, clock oscillator 2, counter 3 which counts samples of investigated signal, main memory unit 4, additional memory unit 5, register 6, digital comparator 7, multiplexer 8, indication unit 9. EFFECT: increased speed for measuring pulse signals having complex shape. 2 dwg

Description

Изобретение относится к информационно-измерительной технике, в частности к устройствам для регистрации и анализа импульсных аналоговых сигналов и может быть использовано для оценки параметров быстропротекающих процессов. В устройстве исключена возможность регистрации аддитивных помех, проявляющихся в виде локальных экстремумов. The invention relates to information-measuring equipment, in particular, to devices for recording and analysis of pulse analog signals and can be used to evaluate the parameters of fast processes. The device excludes the possibility of registering additive interference, manifested in the form of local extremes.

Известно устройство [I] для определения экстремумов, содержащее аналого-цифровой преобразователь (АЦП), элемент задержки, элемент И и ИЛИ, запоминающий регистр, арифметико-логический блок, датчик добавочного кода, блок сравнения и регистр. Недостатками устройства [I] являются неудовлетворительное быстродействие, сложность. Кроме того, устройство [I] будет фиксировать все локальные экстремумы, не сохраняя при этом информацию о кодах предыдущих выборок. A device [I] is known for determining extrema, comprising an analog-to-digital converter (ADC), a delay element, an AND and OR element, a memory register, an arithmetic logic unit, an additional code sensor, a comparison unit, and a register. The disadvantages of the device [I] are poor performance, complexity. In addition, the device [I] will record all local extremes, without storing information about the codes of previous samples.

Известно устройство выделения экстремумов сигнала, содержащее АЦП, регистр памяти, цифровой компаратор, элементы ИЛИ, элемент И, R-S триггеры, формирователь импульсов [2] Выделение экстремума в данном устройстве осуществляется за счет сравнения цифрового кода выборки предыдущего такта, записанного в регистре, с последующим, поступающим с АЦП. Устройство [2] нe позволяет осуществлять фиксацию номера выборки, соответствующей каждому экстремуму, и это ограничивает его функциональные возможности. A device for extracting the extrema of a signal containing an ADC, a memory register, a digital comparator, OR elements, an AND element, RS triggers, a pulse shaper [2] Extremum is extracted in this device by comparing a digital sampling code of a previous clock recorded in the register, followed by coming from the ADC. The device [2] does not allow fixing the sample number corresponding to each extremum, and this limits its functionality.

Известно устройство для определения параметров, содержащее нуль-орган, генератор импульсов, счетчики, блоки памяти, реверсивный счетчик, цифро-аналоговый преобразователь (ЦАП), элементы И и ИЛИ, триггеры [3] В данном устройстве осуществляется следящее аналого-цифровое преобразование сигнала с помощью ЦАП, что является основным препятствием повышения быстродействия. Следующими недостатками устройства [3] является сложность и отсутствие возможности регистрировать все выборки из сигнала, т.е. его форму. A device for determining parameters containing a zero-organ, pulse generator, counters, memory blocks, a reversible counter, digital-to-analog converter (DAC), AND and OR elements, triggers [3] This device performs tracking analog-to-digital signal conversion with DAC, which is the main obstacle to improving performance. The following disadvantages of the device [3] are the complexity and the inability to register all samples from the signal, i.e. its shape.

Повышение быстродействия осуществлено в устройстве [4] выбранном заявителем в качестве прототипа, где в цифровом пиковом детекторе полностью исключены операции сравнения и перезаписи кодов выборок. Устройство [4] содержит АЦП, выход которого соединен с информационным вводом регистра памяти и вторым вводом компаратора кода, аналоговый компаратор, второй вход которого подключен к входу детектора, а выход к входу одновибратора, линию задержки, через которую вводной сигнал поступает как на вход АЦП, так и на первый вход аналогового компаратора через элемент смещения, причем выход одновибратора подключен к входу стробирования АЦП, в состав устройства входят также селектор, компаратор кодов, блок управления и индикации. Недостатком описанного устройства является необходимость в априорной информации о длительности и форме исследуемого сигнала. Кроме того, будут регистрироваться все локальные экстремумы, выбор из которых основного максимума будет представлять собой отдельную задачу. The performance improvement was carried out in the device [4] selected by the applicant as a prototype, where the operations of comparing and overwriting sample codes were completely excluded in the digital peak detector. The device [4] contains an ADC, the output of which is connected to the information input of the memory register and the second input of the code comparator, an analog comparator, the second input of which is connected to the input of the detector, and the output to the input of a single vibrator, a delay line through which the input signal is input to the ADC , and to the first input of the analog comparator through the bias element, the output of the single vibrator being connected to the ADC gating input, the device also includes a selector, a code comparator, a control and indication unit. The disadvantage of the described device is the need for a priori information about the duration and shape of the investigated signal. In addition, all local extremes will be recorded, the choice of which the main maximum will be a separate task.

Наиболее близким техническим решением к данному предложению является устройство для измерения максимального значения импульсного аналогового сигнала, содержащее аналого-цифровой преобразователь, информационные выходы которого соединены с первым входом цифрового компаратора и с входом регистра памяти, и блок индикации [4] Неудовлетворительное быстродействие в случае определения максимального значения сигнала сложной формы, имеющего несколько экстремумов, является его недостатком. The closest technical solution to this proposal is a device for measuring the maximum value of a pulsed analog signal containing an analog-to-digital converter, the information outputs of which are connected to the first input of the digital comparator and to the input of the memory register, and an indication unit [4] Unsatisfactory performance in case of determining the maximum the value of a signal of complex shape, having several extrema, is its drawback.

Таким образом, в настоящее время устройства для определения максимального значения импульсного аналогового сигнала, удовлетворяющего совокупности требований как по быстродействию и точности, так и по функциональным возможностям, которое было бы достаточно простым и надежным, не обнаружено. Thus, at present, devices for determining the maximum value of a pulsed analog signal satisfying a set of requirements both in speed and accuracy, and in functional capabilities, which would be quite simple and reliable, have not been found.

Технический результат, достигаемый изобретением повышение быстродействия устройства. Указанный результат в устройстве для измерения максимального значения импульсного аналогового сигнала, содержащем АЦП, информационные входы которого соединены первым входом цифрового компаратора и со входом регистра памяти, и блок индикации достигается тем, что в устройство введены тактовый генератор, счетчик количества выборок из сигнала, основной запоминающий блок, дополнительный запоминающий блок и мультиплексор, при этом информационные выходы АЦП соединены с информационными входами дополнительного запоминающего блока, выход которого является информационным выходом устройства, и с первым входом мультиплексора, второй вход которого соединен с выходом регистра памяти и со вторым входом цифрового компаратора, выход мультиплексора соединен с адресными входами основного запоминающего блока и с первым входом блока индикации, а выход счетчика количества выборок из сигнала соединен с входом ЧТЕНИЕ устройства, с адресными входами дополнительного запоминающего блока и с информационными входами основного запоминающего блока, информационные выходы которого соединены со вторым входом блока индикации, выход тактового генератора соединен с тактовым входом АЦП, выход синхронизации которого соединен с входом синхронизации основного и дополнительного запоминающих блоков и с входом счетчика выборок из сигнала, выход "переполнение" которого соединен со входами " запись / считывание" основного и дополнительного запоминающих блоков, управляющими входами мультиплексора и блока индикации, выход цифрового компаратора соединен с управляющими входами регистра памяти, установочные входы счетчика выборок и тактового генератора соединены со входом " Сброс " устройства, а пусковой вход тактового генератора соединен со входом " Пуск " устройства. The technical result achieved by the invention is to increase the speed of the device. The indicated result in the device for measuring the maximum value of a pulse analog signal containing an ADC, the information inputs of which are connected by the first input of the digital comparator and with the input of the memory register, and the display unit is achieved by the fact that a clock generator, a counter of the number of samples from the signal, the main memory are introduced into the device unit, an additional storage unit and a multiplexer, while the information outputs of the ADC are connected to the information inputs of the additional storage unit, the output to of which is the information output of the device, and with the first input of the multiplexer, the second input of which is connected to the output of the memory register and the second input of the digital comparator, the output of the multiplexer is connected to the address inputs of the main storage unit and the first input of the display unit, and the output of the counter of the number of samples from the signal connected to the READ input of the device, with address inputs of the additional storage unit and with information inputs of the main storage unit, the information outputs of which are connected with the second input of the display unit, the output of the clock generator is connected to the clock input of the ADC, the synchronization output of which is connected to the input of the synchronization of the main and additional storage units and to the input of the counter of samples from the signal, the overflow output of which is connected to the write / read inputs of the main and additional memory blocks, the control inputs of the multiplexer and the display unit, the output of the digital comparator is connected to the control inputs of the memory register, the installation inputs of the sample counter and the clock The new generator is connected to the “Reset” input of the device, and the start input of the clock generator is connected to the “Start” input of the device.

Сущность изобретения заключается в том, что определение максимума осуществляется в процессе аналого-цифрового преобразования и записи кодов выборок в запоминающее устройство, причем инверсия функционального назначения адресных и информационных входов ЗУ именно в совокупности с пиковым детектором (выполненном на регистре памяти и цифровом компараторе) позволяет зафиксировать коды, соответствующие максимальному значению сигнала и его временному положению сразу после заполнения ЗУ. Преимущества инверсии групп входов ЗУ проявляется только при включении в состав устройства пикового детектора (регистра памяти и компаратора), определяющего тот максимальный адрес, в к котором записана информация о номере выборки с этим максимальным значением, что исключает необходимость введения дополнительных операций поиска этого максимума. The essence of the invention lies in the fact that the determination of the maximum is carried out in the process of analog-to-digital conversion and recording of codes of samples into a storage device, and the inversion of the functional purpose of the address and information inputs of the memory in conjunction with a peak detector (performed on the memory register and digital comparator) codes corresponding to the maximum value of the signal and its temporary position immediately after filling the memory. The advantages of inverting the groups of inputs of the memory appears only when a peak detector (memory register and comparator) is included in the device, which determines the maximum address where the information about the sample number with this maximum value is recorded, which eliminates the need for additional search operations for this maximum.

Структурная схема предлагаемого устройства представлена на фиг 1, на фиг. 2 диаграммы сигналов в указанных точках схемы, иллюстрирующие работу устройства. The structural diagram of the proposed device is presented in FIG. 1, in FIG. 2 signal diagrams at the indicated points of the circuit illustrating the operation of the device.

Устройство содержит АЦП 1, тактовый генератор 2, счетчик количества выборок из сигнала 3, основной запоминающий блок 4, дополнительный запоминающий блок 5, регистр памяти 6, цифровой компаратор 7, мультиплексор 8, блок индикации 9. Вход АЦП является входом устройства. Частота взятия выборок из аналогового сигнала определяет его верхнюю граничную частоту, а количество выборок из сигнала его длительность. Объем счетчика 3 определяется длительностью сигнала (или "кадра"), количество адресных шин блока 4 и количество информационных шин блока 5 определяется разрядностью АЦП 1, а количество информационных шин блока 4 и количество разрядных шин блока 5 - количеством выборок из сигнала. The device contains an ADC 1, a clock 2, a counter of the number of samples from a signal 3, a main storage unit 4, an additional storage unit 5, a memory register 6, a digital comparator 7, a multiplexer 8, an indication unit 9. The ADC input is an input to the device. The sampling frequency from the analog signal determines its upper cutoff frequency, and the number of samples from the signal its duration. The volume of the counter 3 is determined by the duration of the signal (or “frame”), the number of address buses of block 4 and the number of information buses of block 5 is determined by the capacity of the ADC 1, and the number of information buses of block 4 and the number of bit buses of block 5 is determined by the number of samples from the signal.

Все составные части устройства могут быть выполнены на стандартных микросхемах: АЦП 1 КII08ПВI, запоминающие блоки 4 и 5 КР 537 РУ 8 счетчик 3-КРI533 ИЕ 7, регистр 6-КРI533 ИР 23, цифровой компаратор 7 КР 1533 ИЕ 7, регистр 6 КР 1533 ИР 23, цифровой компаратор 7 КР 1533 СП 1, мультиплексор 8 КР 1533 КП 11, генератор 2-К 155АГ 3, блок индикации 9 - К155 ИД 9. All components of the device can be performed on standard microcircuits: ADC 1 KII08PVI, memory blocks 4 and 5 КР 537 РУ 8 counter 3-КРI533 ИЕ 7, register 6-КРI533 ИР 23, digital comparator 7 КР 1533 IE 7, register 6 КР 1533 IR 23, digital comparator 7 KP 1533 SP 1, multiplexer 8 KP 1533 KP 11, generator 2-K 155AG 3, display unit 9 - K155 ID 9.

Работа предлагаемого устройства начинается с подачи импульса ПУСК, который запускает тактовый генератор 2 и АЦП 1 осуществляет преобразование входного сигнала в цифровые коды. Коды выборок поступают с тактовой частотой АЦП в запоминающие блоки 4 и 5, причем в основном запоминающем блоке 4 производится запись информации о порядковом номере выборки в адреса, определяемые кодом выборок с выборок АЦП 1, а в дополнительном запоминающем блоке 5 производится запись информации о выборках из сигнала в порядке увеличения номера выборки, определяемого счетчиком 3. Коды с выхода АЦП поступают на запоминающий блок 4 через мультиплексор 8. Кроме того, с выхода АЦП 1 код исследуемого сигнала поступает на входы цифрового компаратора 7 и информационные входы регистра 6 памяти. Если числовое значение кода с выхода АЦП превышает значение кода числа, хранящегося в регистре 6, то на выходе А>В цифрового компаратора 7 устанавливается потенциал логической "I", который поступает на вход управления регистра 6, куда и осуществляется запись этого числа. После записи указанного кода в регистр 6 на выходе А>В цифрового компаратора 7 устанавливается потенциал логического нуля, который снова переводит регистр 6 в режим хранения числа до следующего такта работы устройства. В результате, по окончании регистрации всего сигнала, в регистре 6 будет записан код числа, соответствующего максимальному значению этого сигнала. Процесс регистрации заканчивается при переполнении счетчика 3, когда на его выходе переполнения Р появляется логический сигнал, который стробирует блок индикации 9, который переводит запоминающие блоки 4 и 5 в режим вывода информации и переключает мультиплексор 8 так, что код с выхода регистра 6 поступает на адресные входы запоминающего блока 4 и на блок индикации 9. В итоге из блока 4 считывается и поступает на блок индикации номер выборки, соответствующей максимальному значению сигнала. The operation of the proposed device begins with the start of the start pulse, which starts the clock generator 2 and the ADC 1 converts the input signal into digital codes. Sample codes are received with a clock frequency of the ADC in the memory blocks 4 and 5, and in the main memory block 4, information about the serial number of the sample is recorded in the addresses determined by the code of samples from the samples of the ADC 1, and in the additional memory block 5, information about the samples from the signal in the order of increasing the sample number determined by the counter 3. Codes from the output of the ADC are fed to the storage unit 4 through the multiplexer 8. In addition, from the output of the ADC 1, the code of the signal under investigation is supplied to the inputs of the digital comparator 7 and 6, and information inputs of a memory register. If the numerical value of the code from the ADC output exceeds the value of the code of the number stored in register 6, then the output of A> B of the digital comparator 7 sets the logical “I” potential, which is fed to the control input of register 6, where this number is recorded. After writing the specified code into register 6 at the output A> B of the digital comparator 7, the potential of logical zero is established, which again puts the register 6 into the number storage mode until the next clock cycle of the device. As a result, upon completion of registration of the entire signal, a code number corresponding to the maximum value of this signal will be recorded in register 6. The registration process ends when the counter 3 overflows, when a logic signal appears on its overflow output P, which gates the indicating unit 9, which puts the memory units 4 and 5 into the information output mode and switches the multiplexer 8 so that the code from the output of register 6 is sent to the address the inputs of the storage unit 4 and to the display unit 9. As a result, the sample number corresponding to the maximum signal value is read from the unit 4 and supplied to the display unit.

В дополнительном запоминающем блоке 5 содержится информация о всех выборках из сигнала, которая может быть использована при обработке сигнала на ЭВМ. Эта информация о сигнале, в случае известного максимума, может быть нормирована по амплитуде, могут быть определены временные параметры сигнала и т.д. что расширяет функциональные возможности устройства. Чтение этой информации из ЗУ 5 производится внешними адресными кодами ЧТЕНИЕ, которые поступают, например от ЭВМ после окончания работы устройства до его возвращения в исходное состояние сигналов СБРОС. In an additional storage unit 5 contains information about all samples from the signal, which can be used when processing the signal on a computer. This information about the signal, in the case of a known maximum, can be normalized by amplitude, time parameters of the signal can be determined, etc. which extends the functionality of the device. The reading of this information from the memory 5 is carried out by external address codes READING, which are received, for example, from a computer after the device is finished until it returns to the initial state of RESET signals.

Предлагаемое устройство, как минимум, в К раз более быстродействующее, чем прототип (К-количество локальных максимумов в сигнале), обладает расширенными функциональными возможностями и позволяет определить местоположение и значение максимума-максиморума сигнала, исключив локальные максимумы, которые могут быть вызваны, например наложением помех на исследуемый сигнал. The proposed device, at least K times faster than the prototype (K-number of local maxima in the signal), has advanced functionality and allows you to determine the location and value of the maximum-maximum of the signal, eliminating local maximums that can be caused, for example, by overlapping interference to the investigated signal.

Следует отметить, что для регистрации местоположения и значения параметров минимума сигнала в предлагаемом устройстве достаточно перейти к инверсным кодам на выходе АЦП. It should be noted that to register the location and value of the minimum signal parameters in the proposed device, it is sufficient to switch to inverse codes at the output of the ADC.

Claims

A device for measuring the maximum value of a pulsed analog signal, containing an analog-to-digital converter, the information outputs of which are connected to the first input of the digital comparator and to the input of the memory register, and an indication unit, characterized in that a clock generator, a counter of the number of samples from the signal are introduced into it, main and additional storage units and a multiplexer, while the information outputs of the analog-to-digital converter are connected to the information inputs of the additional memory unit, the output of which is the information output of the device, and the first input of the multiplexer, the second input of which is connected to the output of the memory register and to the second input of the digital comparator, the output of the multiplexer is connected to the address inputs of the main storage device and the first input of the display unit, and the output of the number of samples counter from the signal is connected to the “Read” input of the device, with address inputs of the additional storage unit and with information inputs of the main storage unit, information outputs the odes of which are connected to the second input of the display unit, the output of the clock generator is connected to the clock input of the analog-to-digital converter, the synchronization output of which is connected to the synchronization inputs of the main and additional storage units and to the input of the sample counter, the overflow output of which is connected to the Record / reading "of the main and additional memory blocks, the control inputs of the multiplexer and the display unit, the output of the digital comparator is connected to the control input of the memory register, set novochnye input sample counter and a clock generator connected to the input "reset" the device and the trigger input of the clock generator to the input of "Start" of the device.