Claims (14)
제어 데이타를 클럭 신호로 인코딩하는 시스템에 있어서; 상기 클럭 신호에서 적어도 하나의 클럭 사이클; 상기 적어도 하나의 클럭 사이클에 제1전이를 포함하되, 상기 제1전이는 제1전압 레벨에서 제2전압 레벨까지이고, 상기 제1전이는 상기 적어도 하나의 클럭 사이클에서 제1위치 내에 존재하고; 상기 적어도 하나의 클럭 사이클에서 제2전이를 포함하되, 상기 제2전이는 상기 제2전압 레벨에서 상기 제1전압 레벨까지이고, 상기 제2전이는 상기 클럭 사이클 내의 가변 위치를 갖고; 제어 데이타에 응답하여 상기 가변 위치에서 상기 제2전이를 위치 설정하는 인코더 회로를 포함하는 제어 데이타를 클럭 신호로 인코딩하는 시스템.A system for encoding control data into a clock signal; At least one clock cycle in the clock signal; A first transition in said at least one clock cycle, said first transition being from a first voltage level to a second voltage level, said first transition being in a first position in said at least one clock cycle; A second transition in said at least one clock cycle, said second transition being from said second voltage level to said first voltage level, said second transition having a variable position within said clock cycle; And an encoder circuit for positioning the second transition at the variable position in response to control data.
제1항에 있어서, 상기 제1전압 레벨은 상기 제2전압 레벨 보다 낮은 제어 데이타를 클럭 신호로 인코딩하는 시스템.The system of claim 1, wherein the first voltage level encodes control data lower than the second voltage level into a clock signal.
제1항에 있어서, 상기 제어 데이타는 3개의 제어 비트를 포함하는 제어 데이타를 클럭 신호로 인코딩하는 시스템.The system of claim 1, wherein the control data encodes control data comprising three control bits into a clock signal.
제3항에 있어서, 상기 3개의 제어 비트는 5개의 유효 조합을 갖는 제어 데이타 클럭 신호로 인코딩하는 시스템.4. The system of claim 3, wherein the three control bits encode into a control data clock signal having five valid combinations.
제4항에 있어서, 상기 가변 위치는 5개의 이산 위치 중 하나인 제어 데이타를 클럭 신호로 인코딩하는 시스템.5. The system of claim 4, wherein the variable position is one of five discrete positions.
제5항에 있어서, 상기 5개의 유효 조합 각각은 상기 5개의 이산 위치 중 해당 위치로 인코드되는 제어 데이타를 클럭 신호로 인코딩하는 시스템.6. The system of claim 5, wherein each of the five valid combinations encodes control data encoded into a corresponding one of the five discrete positions into a clock signal.
비디오 신호를 송신하는 디바이스에 있어서, 병렬 화상 데이타 비트 및 적어도 하나의 제어 비트를 갖는 비디오 신호 비트; 병렬 화상 데이타 비트를 직렬 데이타로 변환하는 적어도 하나의 화상 시리얼라이저(serializer); 상기 적어도 하나의 제어 비트를 병렬 클럭 인코딩 데이타로 변환하는 인코더 회로; 인코드된 클럭 신호를 제공하는 제어신호 시리얼라이저; 및 상기 적어도 하나의 화상 시리얼라이저와 상기 제어 신호 시리얼라이저를 클럭하는 클럭 신호를 포함하는 비디오 신호를 송신하는 디바이스.A device for transmitting a video signal, comprising: a video signal bit having parallel picture data bits and at least one control bit; At least one picture serializer for converting parallel picture data bits into serial data; Encoder circuitry to convert the at least one control bit into parallel clock encoded data; A control signal serializer for providing an encoded clock signal; And a clock signal for clocking the at least one picture serializer and the control signal serializer.
제7항에 있어서, 상기 적어도 하나의 화상 시리얼라이저로부터 대응하는 직렬 데이타를 수신하는 적어도 하나의 차동 구동기를 더 포함하는 비디오 신호를 송신하는 디바이스.8. The device of claim 7, further comprising at least one differential driver for receiving corresponding serial data from the at least one picture serializer.
제7항에 있어서, 상기 병렬 화상 데이타 비트를 해당하는 적어도 하나의 화상 시리얼라이저와 결합하는 적어도 하나의 래치를 더 포함하는 비디오 신호를 송신하는 디바이스.8. The device of claim 7, further comprising at least one latch that couples the parallel picture data bits with at least one picture serializer corresponding thereto.
제7항에 있어서, 상기 인코드된 클럭 신호를 수신하는 차동 구동기를 더 포함하는 비디오 신호를 송신하는 디바이스.8. The device of claim 7, further comprising a differential driver for receiving the encoded clock signal.
제7항에 있어서, 상기 클럭 신호를 제공하는 위상 동기 루프를 더 포함하는 비디오 신호를 송신하는 디바이스.8. The device of claim 7, further comprising a phase locked loop for providing the clock signal.
제7항에 있어서, 상기 화상 시리얼라이저가 6개의 병렬 화상 비트를 직렬 데이타로 변환하는 비디오 신호를 송신하는 디바이스.8. The device of claim 7, wherein the picture serializer transmits a video signal that converts six parallel picture bits into serial data.
제어 신호를 클럭 신호로 인코딩하는 방법에 있어서, 적어도 하나의 클럭 사이클을 갖는 클럭 신호를 제공하되, 상기 각각의 클럭 사이클은 제1전압 레벨에서 제2전압 레벨까지의 제1전이, 및 상기 제2전압 레벨에서 상기 제1전압 레벨까지의 제2전이를 갖고 있고; 한 위치에서 각각의 클럭 사이클의 상기 제1전이를 유지하며; 상기 제2전이의 위치를 변화함으로써 상기 제어 신호를 상기 클럭 신호로 인코딩하는 제어 신호를 클럭 신호로 인코딩하는 방법.A method of encoding a control signal into a clock signal, the method comprising: providing a clock signal having at least one clock cycle, each clock cycle having a first transition from a first voltage level to a second voltage level; Has a second transition from a voltage level to said first voltage level; Maintain said first transition of each clock cycle at a location; And encoding a control signal into a clock signal by encoding the control signal into the clock signal by changing the position of the second transition.
비디오 신호를 전달하는 방법에 있어서; 인코드된 클럭 신호를 제공하기 위해 제어 데이타를 클럭 신호로 인코딩하고; 병렬 비디오 데이타를 직렬 데이타로 변환하며; 차동선을 통해 직렬 데이타 및 인코드된 클럭 신호를 전달하고; 상기 차동선 상의 상기 직렬 데이타를 병렬 데이타로 변환하고; 상기 제어 데이타 및 상기 클럭 신호를 얻기 위해 상기 인코드된 클럭 신호를 디코딩하는 비디오 신호 전달 방법.CLAIMS 1. A method of conveying a video signal, comprising: Encode control data into a clock signal to provide an encoded clock signal; Convert parallel video data into serial data; Convey serial data and encoded clock signals through differential lines; Convert the serial data on the differential line into parallel data; And decoding said encoded clock signal to obtain said control data and said clock signal.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.