KR910006183Y1 - Video mode switching circuit - Google Patents
Video mode switching circuit Download PDFInfo
- Publication number
- KR910006183Y1 KR910006183Y1 KR2019880003244U KR880003244U KR910006183Y1 KR 910006183 Y1 KR910006183 Y1 KR 910006183Y1 KR 2019880003244 U KR2019880003244 U KR 2019880003244U KR 880003244 U KR880003244 U KR 880003244U KR 910006183 Y1 KR910006183 Y1 KR 910006183Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- input signal
- terminal
- turned
- base
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안의 제 1 실시예에 따른 회로도.1 is a circuit diagram according to a first embodiment of the present invention.
제 2 도는 본 고안의 제 2 실시예에 따른 회로도.2 is a circuit diagram according to a second embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
IN1, IN2: 마이컴의 비디오제어신호 Q1-Q3: 트랜지스터IN 1 , IN 2 : Microcomputer's video control signal Q 1 -Q 3 : Transistor
R1-R5: 저항R 1 -R 5 : resistance
본 고안은 TV의 TV/비디오 모드 선택에 필요한 제어신호를 3가지 상태로 제어할수 있도록 한 비디오 모드 선택회로에 관한 것이다.The present invention relates to a video mode selection circuit for controlling a control signal required for TV / video mode selection of a TV in three states.
종래의 비디오 모드 선택용 집적회로는 선택의 종류가 3종류 이상일 경우 두개의 제어단자를 이용하여 제어 상태를 선택하였다. 그러나, 이러한 비디오모드를 선택하기 위해 두개의 출력제어단자를 이용하는 경우에는 그에 따른 회로구성이 복잡하다는 문제점이 있었다.In the conventional video mode selection integrated circuit, when three or more kinds of selections are selected, a control state is selected using two control terminals. However, when two output control terminals are used to select such a video mode, there is a problem in that the circuit configuration is complicated.
따라서, 본 고안의 목적은 하이상태와 로우상태에 다른 제어신호를 하나의 제어단자를 이용하여 3가지의 제어상태로 제어할수 있도록 한 회로를 제공하는데 있는바, 본 고안의 구성 및 작용 효과를 상세히 설명하면 다음과 같다.Accordingly, an object of the present invention is to provide a circuit for controlling different control signals in a high state and a low state in three control states by using a single control terminal. The explanation is as follows.
본 고안의 제 1 입력이 하이상태일때 동작하는 제 1 수단과, 제 2 입력이 하이일 때 비동작하는 제 2 수단 및 제 2 수단을 구동시키기 위한 구동수단으로 구성되어 출력단에서 3가지의 제어상태를 제어토록 한 것이다.Three control states at the output stage, comprising first means for operating when the first input of the present invention is high, second means for operating when the second input is high, and driving means for driving the second means. To control it.
각각의 수단들은 트랜지스터(Q1-Q3)로 구성되는바, 제 1 수단을 구성하는 트랜지스터(Q1)의 베이스에는 저항(R1)이 연결되고, 그의 콜렉터에는 저항(R2)이 연결된다.Each means consists of transistors Q 1 -Q 3 , a resistor R 1 connected to the base of the transistor Q 1 constituting the first means, and a resistor R 2 connected to its collector. do.
구동 수단을 구성하는 트랜지스터 (Q3)의 베이스에는 저항(R3)이 연결되고, 그의 콜렉터에는 저항(R4)이 연결됨과 동시에 제 2 수단을 구성하는 트랜지스터(Q2)의 베이스가 연결된다. 트랜지스터(Q1)의 에미터와 트랜지스터(Q2)의 콜렉터는 상호 연결되어 출력단(OUT)을 형성하며, 트랜지스터(Q2) (Q3)의 에미터는 접지되어 있다.A resistor R 3 is connected to the base of the transistor Q 3 constituting the driving means, and a resistor R 4 is connected to the collector thereof, and a base of the transistor Q 2 constituting the second means is connected thereto. . The emitter of transistor Q 1 and the collector of transistor Q 2 are interconnected to form an output terminal OUT, and the emitter of transistor Q 2 (Q 3 ) is grounded.
또한, 본 고안은 제 2 입력이 하이일때 트랜지스터(Q2)를 비작동시키기 위한 트랜지스터(Q3) 대신에 다른 구동수단을 포함할수 있는바, 이는 트랜지스터의 에미터에 제 2 신호가 입력되도록 하고, 트랜지스터(Q2)의 베이스 단자에는 저항(R5)을 설치할수도 있다.In addition, the present invention may include other driving means instead of transistor Q 3 for deactivating transistor Q 2 when the second input is high, which allows a second signal to be input to the emitter of the transistor. The resistor R 5 may be provided at the base terminal of the transistor Q 2 .
이와같이 구성된 본 고안의 작동을 살펴보면, 마이컴(도시하지 않았음)으로부터의 비디오 제어신호가 입력 단자(IN1) (IN2)를 통해 입력된다. (이하 입력단자(IN1)에 인가되는 비디오신호를 제 1 입력신호, IN2단자에 인가 되는 비디오 신호를 제 2 입력신호라 약칭한다.)Looking at the operation of the present invention configured as described above, the video control signal from the microcomputer (not shown) is input through the input terminal (IN 1 ) (IN 2 ). (Hereinafter, a video signal applied to the input terminal IN 1 is abbreviated as a first input signal and a video signal applied to the IN 2 terminal as a second input signal.)
제 1 도에 도시한 회로에서, 제 1 입력신호와 제 2 입력신호가 모두 하이상태일 경우, 제 1 입력신호는 저항(R1)을 통해 트랜지스터(Q3)의 베이스에 하이 상태로 인가되므로 트랜지스터(Q3)는 턴온된다. 이때 출력단(OUT)에는 전압(Vcc)과 저항(R2)에 의해 전류가 흐르게 된다.In the circuit shown in FIG. 1, when both the first input signal and the second input signal are high, the first input signal is applied to the base of the transistor Q 3 in a high state through the resistor R 1 . Transistor Q 3 is turned on. At this time, current flows through the output terminal OUT due to the voltage Vcc and the resistor R 2 .
한편, 하이상태의 제 2 입력신호는 저항(R3)을 통해 트랜지스터(Q3)의 베이스에 인가되므로 트랜지스터(Q3)는 턴온되어 저항(R4)을 통해 트랜지스터(Q3)에 전류가 흐르게 된다. 이때 트랜지스터(Q3)의 콜렉터는 트랜지스터(Q3)의 포화상태로 인하여 로우상태가 되는바, 이 로우상태의 신호는 트랜지스터(Q2)의 베이스에 인가된다. 따라서, 트랜지스터(Q2)가 턴오프되므로 출력단(OUT)에는 트랜지스터(Q3)가 턴오프되고, 트랜지스터(Q1)가 턴온됨에 따라 Vcc가 출력된다.Meanwhile, since the second input signal in the high state is applied to the base of the transistor Q 3 through the resistor R 3 , the transistor Q 3 is turned on so that a current flows in the transistor Q 3 through the resistor R 4 . Will flow. The collector of the transistor (Q 3) is a signal of a bar, the low state is a low state due to the saturation of the transistor (Q 3) is applied to the base of the transistor (Q 2). Accordingly, since the transistor Q 2 is turned off, the transistor Q 3 is turned off at the output terminal OUT, and Vcc is output as the transistor Q 1 is turned on.
제 1 입력신호가 하이상태이고, 제 2 입력신호가 로우상태일 경우, 트랜지스터(Q1)는 전술한 바와같이 턴온되며, 트랜지스터(Q3)는 제 2 입력신호가 로우상태이므로 턴오프된다. 따라서 트랜지스터(Q2)의 베이스는 저항(R4)을 통해 Vcc에 연결되어 하이상태가 되므로 트랜지스터 (Q2)는 턴온된다. 따라서, 출력단(OUT)은 트랜지스터(Q1) (Q2)가 턴온되므로 접지상태가 된다.When the first input signal is high and the second input signal is low, the transistor Q 1 is turned on as described above, and the transistor Q 3 is turned off because the second input signal is low. Therefore, the base of the transistor (Q 2) is connected to Vcc via a resistor (R 4) a high level since the transistor (Q 2) is turned on. Accordingly, the output terminal OUT is grounded because the transistor Q 1 Q 2 is turned on.
그리고, 제 1 입력신호가 로우 상태이고, 제 2 입력 신호가 하이 상태일 경우, 트랜지스터(Q3)는 그의 베이스 단자에 저항(R3)을 통한 하이신호가 인가되어 턴온되는 반면, 트랜지스터(Q1)는 베이스단자에 제 1 입력신호에 의한 로우상태의 신호가 인가되므로 턴오프된다.When the first input signal is low and the second input signal is high, transistor Q 3 is turned on by applying a high signal through resistor R 3 to its base terminal, while transistor Q is turned on. 1 ) is turned off because the low-state signal by the first input signal is applied to the base terminal.
이때 트랜지스터(Q2)는 베이스가 트랜지스터(Q3)의 턴온 동작으로 인하여 로우가 되므로 턴오프된다. 따라서, 출력단(OUT)은 트랜지스터 (Q1) (Q2)모두가 턴오프되기 때문에 개방상태(open)를 유지하게 된다.At this time, the transistor Q 2 is turned off because the base becomes low due to the turn-on operation of the transistor Q 3 . Therefore, the output terminal OUT is kept open because all of the transistors Q 1 and Q 2 are turned off.
본 고안은 제 2 도에 도시한 것과 같이 구성될수도 있는바, 우선 제 1 입력신호와 제 2 입력신호가 모두 하이 상태일 경우, 제 1 입력신호는 저항(R1)을 통해 트랜지스터(Q1)의 베이스에 하이 상태로 인가되므로 트랜지스터(Q1)는 턴온된다. 이때 트랜지스터(Q1)의 에미터 단자에는 콜렉터단의 저항(R2)을 통해 전류가 흐르게 된다.If the subject innovation is a bar, first a first input signal and a second input signal that doelsudo configuration as shown in the second diagram of an all high state, the first input signal is a transistor (Q 1) via a resistor (R 1) Transistor Q 1 is turned on because it is applied to the base of the transistor in a high state. At this time, a current flows through the resistor R 2 of the collector terminal to the emitter terminal of the transistor Q 1 .
한편 트랜지스터(Q2)는 에미터 전압(즉 하이상태)이 베이스 전압(Vb)보다 높을 경우에 턴오프되는바, 여기에서 베이스 전압(Vb) (저항(R4)과 저항(R5)에 의한 분할 전압, 즉)은 에미터전압(제 2 입력신호의 하이전압 +0.7V)보다 낮은 전압으로 설정하도록 한다.On the other hand, the transistor Q 2 is turned off when the emitter voltage (ie, the high state) is higher than the base voltage Vb, where the base voltage Vb (the resistor R 4 and the resistor R 5 ) is turned off. Divided voltage, i.e. ) Is set to a voltage lower than the emitter voltage (high voltage + 0.7V of the second input signal).
(Vb〈제 2 입력신호의 하이전압 +0.7V) 따라서, 출력단(OUT)에는 저항(R2)과 트랜지스터(Q1)를 통해 Vcc전압이 공급된다.(Vb <high voltage of the second input signal + 0.7V) Therefore, the Vcc voltage is supplied to the output terminal OUT through the resistor R 2 and the transistor Q 1 .
제 1 입력신호가 하이상태이고, 제 2 입력신호가 로우 상태일 경우, 트랜지스터(Q1)는 상기와 같이 동작하며, 트랜지스터(Q2)는 베이스전압(Vb)이 에미터단자에 인가되는 전압(즉, 로우상태의 제 2 신호전압 +0.7V)보다 클 경우 (Vb〉로우상태의 제 2 신호전압 +0.7V), 턴온되어 트랜지스터(Q2)의 콜렉터단이 로우상태가 되므로 출력단 (OUT)은 접지 상태를 유지한다.When the first input signal is high and the second input signal is low, transistor Q 1 operates as described above, and transistor Q 2 is a voltage at which base voltage Vb is applied to the emitter terminal. (I.e., when the second signal voltage + 0.7V in the low state is greater than (Vb> the second signal voltage + 0.7V in the low state), the output terminal OUT is turned on because the collector terminal of the transistor Q 2 is turned low. ) Is grounded.
끝으로, 제 1 입력신호가 로우이고, 제 2 입력신호가 하이상태일 경우, 트랜지스터(Q1)는 그의 베이스 단자에 로우신호가 인가되므로 턴오프된다. 또한 트랜지스터 (Q2)는 그의 에미터 단자가 하이 상태를 유지하므로 턴오프된다. 따라서, 출력단(OUT)은 트랜지스터(Q1) (Q2) 모두가 턴오프되기 때문에 개방상태를 유지하게 된다.Finally, when the first input signal is low and the second input signal is high, the transistor Q 1 is turned off because a low signal is applied to its base terminal. Transistor Q 2 is also turned off because its emitter terminal remains high. Accordingly, the output terminal OUT is kept open because all of the transistors Q 1 and Q 2 are turned off.
상기와 같은 결과를 종합하면 하기의 표-1, 2와 같다.The above results are summarized in Tables 1 and 2 below.
[표 1] (제 1 도의 경우)Table 1
[표 2] (제 2 도의 경우)Table 2
이와같이 동작하는 본 고안은 간단한 회로를 구성함으로써 마이컴에서 출력된 하이, 로우상태의 비디오 제어 신호를 하나의 출력단자를 통해 3가지의 Vcc, 접지 개방 상태로 제어할 수 있는 특징을 지닌 것이다.The present invention operates as described above, and it is possible to control the high and low video control signals output from the microcomputer to three Vcc and ground open states through one output terminal.
비록 본 고안이 TV의 TV/비디오 모드 선택에 필요로 하는 제어신호의 효율적인 활용에 이용되는 회로에 관해 기술되었을지라도, 본 고안은 이에 한정되는 것이 아니라, 오디오/비디오 시스템에서 동일한 용도로 활용될수도 있다.Although the present invention has been described with respect to a circuit used for efficient use of control signals required for TV / video mode selection of a TV, the present invention is not limited thereto, and may be used for the same purpose in an audio / video system. .
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880003244U KR910006183Y1 (en) | 1988-03-11 | 1988-03-11 | Video mode switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880003244U KR910006183Y1 (en) | 1988-03-11 | 1988-03-11 | Video mode switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890020272U KR890020272U (en) | 1989-10-05 |
| KR910006183Y1 true KR910006183Y1 (en) | 1991-08-19 |
Family
ID=19273110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880003244U KR910006183Y1 (en) | 1988-03-11 | 1988-03-11 | Video mode switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910006183Y1 (en) |
-
1988
- 1988-03-11 KR KR2019880003244U patent/KR910006183Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890020272U (en) | 1989-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5989573A (en) | Electronic switch unit | |
| US4720762A (en) | Current drive circuit | |
| KR910006183Y1 (en) | Video mode switching circuit | |
| JPH05252006A (en) | Bootstrap circuit for driving power mos transistor with high-potential side driving constitution | |
| KR0155995B1 (en) | Voltage translator and its circuit | |
| KR860000799B1 (en) | Switch circuit | |
| JPH11234108A (en) | Switching device for switching inductive load | |
| JP2611859B2 (en) | Power output cutoff device | |
| KR910004460Y1 (en) | Band selecting circuit for tuner | |
| KR910005523Y1 (en) | Analog switching circuit | |
| JP2815434B2 (en) | Output circuit device | |
| KR100486354B1 (en) | Output circuit for motor driving integrated circuit | |
| US5204550A (en) | Output stage having reduced current consumption | |
| KR900006306Y1 (en) | Audio trap circuit for two audio system | |
| JP2909125B2 (en) | Switch circuit | |
| US4727264A (en) | Fast, low-power, low-drop driver circuit | |
| KR920002766Y1 (en) | Rf signal selecting circuit of two | |
| JP2000002726A (en) | Overcurrent detecting circuit | |
| JPH027534B2 (en) | ||
| KR900008278Y1 (en) | Automatic mode selecting circuit for tv/video | |
| KR920002129Y1 (en) | Audio amp for recording and playing | |
| JPH0542482Y2 (en) | ||
| JPH0810989Y2 (en) | Video signal fader circuit | |
| KR920005091Y1 (en) | Circuit cutting low power | |
| JP2828761B2 (en) | Current mirror circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |