KR900009055B1 - 영상 표시 장치용 구동 회로 - Google Patents

영상 표시 장치용 구동 회로 Download PDF

Info

Publication number
KR900009055B1
KR900009055B1 KR1019880700025A KR880700025A KR900009055B1 KR 900009055 B1 KR900009055 B1 KR 900009055B1 KR 1019880700025 A KR1019880700025 A KR 1019880700025A KR 880700025 A KR880700025 A KR 880700025A KR 900009055 B1 KR900009055 B1 KR 900009055B1
Authority
KR
South Korea
Prior art keywords
output
row
circuit
decoder
pulses
Prior art date
Application number
KR1019880700025A
Other languages
English (en)
Other versions
KR880701431A (ko
Inventor
도시아끼 하야시다
하지메 다께사다
미쯔히로 야마사끼
Original Assignee
상요덴기 가부시기가이샤
이우에 사또시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61108969A external-priority patent/JPH0766252B2/ja
Priority claimed from JP61115076A external-priority patent/JPS62271571A/ja
Priority claimed from JP11507886A external-priority patent/JPH0628424B2/ja
Priority claimed from JP11507786A external-priority patent/JPS62271572A/ja
Priority claimed from JP61115079A external-priority patent/JPH0628425B2/ja
Priority claimed from JP61115080A external-priority patent/JPH0628426B2/ja
Priority claimed from JP61219982A external-priority patent/JPH0766256B2/ja
Application filed by 상요덴기 가부시기가이샤, 이우에 사또시 filed Critical 상요덴기 가부시기가이샤
Publication of KR880701431A publication Critical patent/KR880701431A/ko
Application granted granted Critical
Publication of KR900009055B1 publication Critical patent/KR900009055B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Abstract

내용 없음.

Description

[발명의 명칭]
영상 표시 장치용 구동 회로
[도면의 간단한 설명]
이하, 첨부 도면을 참조하여 본 발명의 이 목적들과 특징들 및 그외의 다른 목적들 및 특징들에 대해서 상세하게 기술하겠다.
제1도는 본 발명의 제1실시예로서 액정 TV내에 사용될 활성 매트릭스 액정 패널에 의한 액정 표시 장치 장치용 구동 회로를 도시한 계통도이고,
제2도는 제1도의 제1디코더의 구체적인 구성을 도시한 회로도이며,
제3도는 제2도의 출력 회로의 구체적인 구성을 도시한 회로도이고,
제4도, 제5도 및 제6도는 제3도의 출력 회로의 변형예를 도시한 회로도이며,
제7도 및 제8도는 제1도의 행 구동기의 변형예를 도시한 회로도이고,
제9도 및 제10도는 제1도의 행 구동기의 구체적인 구성을 도시한 회로도이며,
제11도는 본 발명의 제2실시예로서 액정 표시 장치용 구동 회로를 도시한 계통도이고,
제12도는 제11도의 제1디코더의 구체적인 구성을 도시한 회로도이며,
제13도는 본 발명의 제3실시예로서 영상 표시 장치용 구동 회로를 도시한 계통도이고,
제14도는 제13도의 변형예를 도시한 계통도이며,
제15a도 내지 제15f도는 제13도의 회로내의 p채널 TFT 및 n채널 TFT를 동일 기판상에 형성하기 위한 처리 공정을 도시한 도면이고,
제16a도 내지 제16c도는 제1도의 행 구동기의 각 부내의 파형도이며, 제17a도 내지 제17c도는 제1도의 열 구동기의 각부내의 파형도이고,
제18도는 종래의 액정 표시 장치의 구동 회로를 도시한 계통도이며,
제19도는 제18도의 쉬프트 레지스터의 구체적인 구성을 도시한 회로도이다.
[발명의 상세한 설명]
[기술 분야]
본 발명은 액정 매트릭스 패널(liquid-crystal matrix panel)의 영상 표시 장치용 구동 회로에 관한 것이다.
[발명의 배경]
제18도는 액정 TV 장치내에 사용될 활성(active) 매트릭스 액정 패널에 의한 액정 표시 장치용 구동 회로를 도시한 것이다. 상술한 바와 같은 회로는 예를 들어 일본국 특허 출원 공개 특허 제57-41078호 내에 기술되어 있다.
동일 도면내에서, 활성 매트릭스형의 액정 패널(1)은 X 방향으로 n열의 화소(picture element), Y 방향으로 m행의 화소를 갖는다. m x n 비결정(amorphous) 실리콘(a-Si)으로 구성된 TFT(thin film transistor)(1a)와 액정 전극(1b)는 도시한 바와 같이 매트릭스 형태로 접속되는데, 각각의 행(G1, G2, … Gm) 및 각각의 열(D1, D2, … Dn)은 행구동기(2) 및 열 구동기(3)과 각각 접속되어 있다. 행 구동기는 m단(stage)의 쉬프트 레지스터(2a) 및 출력 회로(2b)로 구성된다. 열 구동기는 n단의 쉬프트 레지스터(3a), 샘플링 보유(sampling hold) 회로(3b) 및 출력회로(3c)로 구성된다. 동기 제어 회로(4)는 수평 동기 신호(Hp) 및 수직 동기 신호(Vp)에 따라 제1과 제2개시 펄스(start pulse)(ST1과 ST2) 및 제1과 제2클럭 펄스(CP1과 CP2)를 발생시킨다.
수직 동기 신호에 동기된 제1개시 펄스(ST1) 및 수평 동기 신호에 동기된 제1클럭 펄스(CP1)은 쉬프트 레지스터(2a)내에 공급되는데, 1H(1 수평 기간)만큼 전이된 전압 파형이 각각의 행(G1, G2, …)에 인가된다. 각각의 라인의 TFT(1a)는 액정 구동 전압을 각각의 화소에 인가시키기 위해 전압 파형에 의해 수평 귀선 구간(horizontal retrace section)내에서 순차적으로 턴온된다.
한편, 열 구동기는 각각의 1H 구간내에서 동일한 동작을 반복한다.
수평 동기 신호에 동기된 제2개시 펄스(ST2) 및 주기 τ=T5/n의 주파수의 제2클럭 펄스는 쉬프트 레지스터(3a)내에 공급되는데, τ만큼 순차적으로 전이된 펄스는 쉬프트 레지스터(3a)의 각 단의 출력에 출력된다. 샘플링 보유 회로(3b)의 각 단은 각각의 대응 단의 쉬프트 레지스터의 출력에 의해 저어되는데, 영상 신호의 전압값은 샘플링 시간(1H 동안)까지 보유되도록 출력의 강하(falling)에 의해 샘플된다. 출력 회로(3c)는 열 전극을 구동시키도록 완충 증폭시키기 위해 샘플링 보유 회로의 출력을 수신한다.
상술한 구동 회로내의 쉬프트 레지스트는 제19도에 도시한 바와 같은 구조로 되어 있다. 제19도(이 도면은 1단부만을 도시한 것임)로부터 명백해지는 바와 같이, 데이타의 전송이 클럭(ø, ø)에 의해 쉬프트 레지스터의 1단 당 4개의 트랜지스터들의 순차적 스위칭 동작을 통해 수행되므로, 트랜지스터의 단당 지연 시간은 동작하기 위해 클럭 주기의 1/4내에 있어야 한다. 즉, 비교적 신속한 스위칭 속도가 트랜지스터에 필요하기 때문에, 액정 패널(1)에 사용되는 a-Si TFT와 같은 저속 스위칭 속도의 트랜지스터는 사용될 수 없다.
[발명의 목적]
따라서, 본 발명의 목적은 구동 회로의 일부에 비교적 느린 스위칭 속도의 트랜지스터를 제공하기 위한 것이다.
본 발명의 다른 목적은 구동 회로의 소비 전력을 감소시키기 위한 것이다.
본 발명의 다른 목적은 출력 신호가 스위치될때 큰 과도 전류가 출력 회로에 흐르지 못하고 스위칭 시간이 길어지지 않는 구동 회로를 제공하기 위한 것이다.
본 발명의 또 다른 목적은 매트릭스 패널 또는 구동 회로에 고장이 발생하여도 패널을 양호하게 동작시키고 생산률(yield)을 향상시키기 위한 것이다.
[발명의 요약]
본 발명은 다수의 화소들이 매트릭스 형태로 배치되어 있는 활성 매트릭스 패널의 각각의 행 및 열이 각각의 화소를 구동시키도록 소정의 주파수의 클럭 펄스에 의해 각각 선택되는 영상 표시 장치용 구동 회로를 제공한다. 본 발명은 이진 계수값 및 이들의 반전 출력을 도출시키도록 클럭 펄스를 계수하기 위한 계수기 및 클럭 펄스와 동기 관계로 순차적으로 쉬프트하는 펄스들을 각각의 행 또는 각각의 열에 발생시키도록 계수기 출력을 디코드시키기 위한 디코더가 제공되고, 이 디코더를 구성하는 스위칭 트랜지스터가 활성 매트릭스 패널과 동일한 기판(base plate)상에 박막 트랜지스터로 형성되는 것을 특징으로 한다. 따라서, 구동 회로는 이진 계수값 및 이들의 반전 출력을 도출시키도록 클럭 펄스를 계수하기에 적합한 계수기, 및 클럭 펄스와 동기 관계로 순차적으로 쉬프트하는 펄스들을 매트릭스 패널의 각각의 행 및 각각의 열에 발생시키기에 적합한 디코더로 구성되므로, 구동 회로내의 스위칭 트랜지스터의 스위칭 동작에 필요한 시간이 상술한 장치에 의해 단축되기에 적합하게 된다.
[발명의 상세한 설명]
본 발명에 대해서 설명하기 전에, 첨부 도면 전반에 걸쳐 동일 부분에는 동일한 참조 번호를 붙였다는 것을 알려둔다.
[제1실시예]
도면을 참조하면, 제1도에는 본 발명의 제1양호한 실시예에 따른 액정 TV 장치내에 사용될 활성 매트릭스 액정 패널을 갖고 있는 액정 표시 장치용 구동 회로를 도시한 계통도가 도시되어 있는데, 이것을 액정 패널(1), 출력 회로(52, 63), 샘플링 보유 회로(62), 디코더(51, 61), 동기 제어 회로(4), 및 계수기(50, 60)을 포함한다.
활성 매트릭스 형태의 액정 패널(1)은 X 방향으로 n열의 화소, Y 방향으로 m행의 화소를 갖고 있고, m x n 비결정 실리콘(a-Si)로 구성된 TFT(박막 트랜지스터)(1a) 및 액정 전극(1b)는 도시한 바와 같이 매트릭스 형태로 접속되는데, 각각의 행(G1, G2, … Gm) 및 각각의 열(D1, D2, … Dn)은 행 구동기(5) 및 열 구동기(6)과 각각 접속된다. 행 구동기(5)는 디코더(51) 및 출력 회로(52)로 구성되고, 열 구동기(6)은 디코더(61), 샘플 보유 회로(62) 및 출력 회로(63)으로 구성된다. 동기 제어 회로(4)는 수평 동기 신호(Hp) 및 수직 동기 신호(Vp)에 따라 제1과 제2개시 펄스(ST1과 ST2) 및 제1과 제2클럭 펄스(CP1과 CP2)를 발생시킨다.
제16도는 행 구동기(5)의 각각의 파형을 도시한 것인데, 제16a도 수직 동기 신호(Vp) 및 수평 동기 신호(Hp)가 중첩되어 있는 화상 신호를 도시한 것이다. 도면내에서, T1는 수직 동기 신호부를 도시한 것이고, T2는 수직 귀선부를 도시한 것이며, T3은 화상 신호부를 도시한 것이다.
한편, 구동기(6)의 각부 파형은 제17도에 도시되어 있다. 열 구동기는 각각의 1H 구간내에서 동일한 동작을 반복한다. 제17a도는 T3내의 1H 구간이 확대되어 도시된 영상 신호이다. 도면내에서, 참조 문자 T4는 수평 귀선 구간을 나타내고, 참조 문자 T5는 영상 정보 포함 구간을 나타낸다.
제17b도 및 제17c도내에 도시한 수평 동기 신호와 동기된 제2개시 펄스(ST2) 및 주기 τ=T5의 주파수의 제2클럭 펄스는 계수기(50 및 60)에 공급된다.
제1계수기인 계수기(50)은 이진 계수 출력(A 및 B)를 출력시키고 반전 출력 (
Figure kpo00001
및
Figure kpo00002
)를 출력시키도록 동기 제어 회로(4)로부터의 제1개시 펄스(ST1)로 제1클럭 펄스(CP1)의 계수 동작을 개시한다. 이 계수기는 도오쿄오 상요덴기 가부시기가이샤(Tokyo Sanyo Electric Co., Ltd.) 제품인 IC : LC 4520 B 및 LC 4049B로 구성된다. 디코더(51)은 각 행(G1, G2, …)의 좌우에 제1클럭 펄스(CP1)마다 순차적으로 하이(high) 상태로 되는 펄스를 각각 출력시키도록 제1계수기 출력을 디코드시키는 제1디코더이다. 계수기(60)은 동기 제어 회로(4)로부터의 제2개시 펄스(ST2) 및 제2클럭 펄스(CP2)에 따라 이진 출력을 출력시키기에 적합한 제2계수기이다. 디코더(61)은 각 열(D1, D2, …)에 제2클럭 펄스(CP2)마다 순차적으로 하이 상태로 되는 펄스를 출력시키도록 제2계수기 출력을 디코드시키는 제2디코더이다. 행 구동기(5)는 제1계수기(50), 제1디코더(51) 및 출력 회로(52)로 구성된다. 열 구동기(6)은 제2계수기(60), 제2디코더(61), 샘플 보유 회로(62) 및 출력 회로(63)으로 구성된다. 제1 및 제2디코더(51 및 61), 출력 회로(52 및 63), 및 샘플 보유 회로(62)는 액정 패널(1)과 동일 기판상에 동일 공정으로 a-Si TFT로 형성된다.
제2도를 참조하여 제1디코더의 구체적인 회로 및 행 구동기의 동작에 대해서 기술하겠다. 제1계수기(50)으로부터의 이진 계수 출력(A 및 B)와 반전 출력(
Figure kpo00003
및
Figure kpo00004
)의 각 행 및 각 행(G1, G2, …)는 각 행내에 직렬로 배치되어 있는 AND 게이트를 구성하는 2개의 TFT와 매트릭스 형태로 교차된다. 부수적으로, 각각의 행에는 부하 TFT(T9 내지 T12)가 접속된다. 제3도에 도시한 바와 같은 구조를 갖는 출력 회로(52)는 각각의 행용 출력과 접속된다.
계수기 출력이 "0"이면, A 및 B 는 모두 "0"이고,
Figure kpo00005
및
Figure kpo00006
는 모두 "1"이 되어, TFT(T1, T2, T4 및 T5)를 턴온시키므로 행(G1)만이 하이 상태로 된다. 그다음, 계수기 출력이 "1"이면, A와
Figure kpo00007
는 "0"이고,
Figure kpo00008
와
Figure kpo00009
는 "1"이 되어, TFT(T2, T3, T4 및 T7)을 턴온시키므로 행(G2)가 하이 상태로 된다. 이와 같이 계수기 출력이 순차적으로 증가하면, 다음 행은 선택되어 다음 단의 출력 회로내에서 반전 증폭되도록 순차적으로 하이 상태로 되므로, 이 행의 액정 패널내의 TFT가 구동된다.
모든 행의 구동 동작이 완료되고, 제1계수기(50)이 다음 개시 신호에 의해 리셋트되면, 다음 프레임(frame)의 주사 동작이 개시된다.
제4도는 본 실시예내의 출력 회로의 1개의 행 부의 회로도를 도시한 것이다. 증폭용 제1FET(T17) 및 부하용 제2FET(T18)은 전원(VDD)와 접지 사이에 종방향으로 접속되는데, 제2FET(T18)의 게이트는 전원(VDD)와 접속된다. 입력 신호는 출력 신호가 제1과 제2FET(T17과 T18) 사이의 접속점으로부터 출력되도록 제1FET(T17)의 게이트에 인가된다. 제4도의 회로에 있어서, 입력 신호가 하이 상태이면, 제1 및 제2FET(T17 및 T18)은 턴온되므로, 출력은 하이 상태로 된다. 이때, 전류는 제1 및 제2FET(T17 및 T18)에 의해 구성된 출력 게이트 회로에 흐른다.
한편, 입력 신호가 로우(low) 상태이면, 제1 및 제2FET(T17 및 T18)은 턴오프되므로, 로우 출력을 발생시키게 된다. 이때, 전류는 제1 및 제2FET의 출력 게이트내로 흐르지 않는다.
따라서, 본 실시예내에서, 전류는 240개 행들중에서 선택된 1개의 행부의 출력 회로에는 흐르지만, 전류는 다른 239개 행의 출력회로에는 전혀 흐르지 않는다.
또한, 제5도는 부하 및 증폭용 제3 및 제4FET(T19 및 T20)이 2-단 구조를 제공하도록 제4도내에서와 같은 방식으로 접속되는 출력 회로의 다른 실시예를 도시한 것이다.
상술한 실시예내에서, 본 발명은 행 구동기에만 적용된다. 말할 필요없이, 본 발명은 열 구동기에도 적용될 수 있다.
제6도는 본 실시예내의 출력 회로의 1개의 행부의 회로도를 도시한 것이다. 증폭용 제1 및 제2FET(T17 및 T18)은 전원(VDD)와 접지 사이에 종방향으로 접속된다. 입력 신호는 출력 신호가 제1과 제2FET(T17과 T18) 사이의 접속점으로부터 출력되도록 제1FET(T17)의 게이트에 인가된다. 제3 및 제4FET(T19 및 T20)으로 구성된 인버터에 의해 반전된 반전 출력은 제2FET(T18)의 게이트에 인가된다.
이제부터, 동작에 대해서 설명하겠다. 입력 신호가 하이 상태이면, 제1FET(T17)은 턴온된다. 또한, 제4FET(T20)은 제2FET(T18)을 턴 오프시키도록 제4FET를 턴온시키기 위해 케이트에서 하이 상태로 된다. 이때, 비교적 적은 전류가 인버터를 구성하는 제3 및 제4FET(T19 및 T20)으로 흐르지만, 전류는 제1 및 제2FET(T17 및 T18)에 의해 구성된 출력 게이트 회로에는 흐르지 않는다.
한편, 입력 신호가 로우 상태이면, 제1FET(T17)은 턴 오프되고 제2FET(T18)은 턴온되므로, 로우 출력을 발생시키게 된다. 상기 경우에, 전류는 인버터와 출력 게이트내로는 흐르지 않는다.
즉, 전류는 정상 상태에서는 흐르지 않고, 스위칭 동작시에는 제1 및 제2FET로 소량의 전류가 흐르게 된다.
따라서, 본 실시예내에서, 전류는 240개 행들중에서 선택된 1개의 행 부의 출력 회로에는 흐르지만, 전류는 다른 239개 행의 출력 회로에는 전혀 흐르지 않는다.
이 실시예에 따르면, 구동 회로내에서의 소비 전력은 현저하게 감소될 수 있으므로, 액정 TC등용 영상 표시 장치를 소형화시키게 된다.
제17도는 제1디코더의 다른 실시예를 도시한 것이다. 본 실시예의 제1디코더(51')는 TFT(제T1 내지 T8)이 각 행에 병렬 배치되어 있는 NAND 게이트인데, 이것의 장점은 제2도내에서 보다 소비 전력 및 배선수는 약간 많아지지만 구동 전압이 낮아질 수 있다는 것이다.
또한, 제1디코더의 다른 실시예가 제8도에 도시되어 있다. 본 실시예의 제1디코더(51')는 다이오드(D1 내지 D8)이 각행에 병렬 배치되어 있는 AND 게이트인데, 이것의 장점은 소비 전력은 크지만 구동 전압이 낮아지고 배선수가 적어진다는 것이다.
제2도, 제7도 및 제8도내에서, 제1디코더는 간략화를 위해 4-행부만이 도시되어 있지만 계수기의 열수를 증가시키기 위해 실제로 약 240개의 행수를 필요로 한다. 또한, 열 구동기(6)내의 제2계수기(60) 및 제2디코더(61)이 행구동기(5)와 구조 및 동작면에서 기본적으로 유사하므로, 도시하지 않았다. 상술한 바와 같은 실시예에 따르면, 구동 회로의 일부는 활성 매트릭스 패널내에 배치된 스위칭 트랜지스터와 동일 기판상에 동일 구조 및 동일 공정으로 구성될 수 있으므로, 매트릭스 패널의 외부 회로는 현저하게 증폭될 수 있고, 매트릭스 패널과 외부 회로 사이의 접속선수도 현저하게 감소될 수 있다.
다른 실시예는 행 구동기의 구체적인 회로로서 제9도내에 도시되어 있다. 제1계수기(5))으로부터의 이진 계수 출력(
Figure kpo00010
,
Figure kpo00011
) 및 반전 출력 A, B 의 각각의 코드 신호 라인은 매트리스 패널의 각 행(G1, G2)에 대응하여 제공된 라인(L1 내지 L4)에 관련하여 매트릭스 형태로 교차된다. 2개의 AND 게이트를 구성하는 TFT(T1 내지 T8)은 각 행마다 배열되므로, 하이 상태는 각각의 행(G1, G2, …)중 어느 1개의 행이 선택될 때 각각의 라인(L1 내지 L4)내로 출력되기에 적합하다.
또한, 각각의 코드 신호 라인들은 각행(G1, G2, …)에 대응하여 라인(L1 내지 L4)외에 인접 배치된 라인(L1' 및 L4')에 관련하여 매트릭스 형태로 교차된다. TFT(T1' 내지 T8')는 각 라인상에 유사하게 배열되므로, 각각의 행(G1, G2, …)들중 어느 1개의 행이 선택될때 로우 상태가 각각의 라인 (L1' 내지 L4')상에 출력되기에 적합하다. 즉, 반대 위상의 출력이 인접한 2개의 라인(L1 및 L1')상에 나타난다.
출력 회로(52)는 각행(G1, G2, …)마다 한쌍의 종방향 접속 제1 및 제2FEF(T17 및 T18)로 구성되는데, 각행(G1, G2, …)는 2개의 FET 사이의 접속점으로부터 접속되어 있다. 라인(L1 내지 L4)는 제1FET(T17)의 각각의 게이트와 결합되고, 라인(L1' 내지 L4')는 제1FET(T18)의 각각의 게이트와 결합된다.
이제부터, 동작에 대해서 설명하겠다. 계수기 출력이 "0"이면, A와 B는 "0"으로 되고,
Figure kpo00012
와
Figure kpo00013
는 "1"로 되어 FET(T1, T2, T4, T5, T1', T2', T4' 및 T5')를 턴온시키므로, 라인(L1)은 하이 상태로 되고, 라인(L2' 내지 L4')가 하이 상태로 된다. 따라서, 제1FET(T17)은 턴 온되고, 제2FET(T18)은 턴 오프되어 하이 출력을 행(G1)내에 출력시키게 된다. 이때, 다른 라인들의 제1FET는 모두 오프 상태로 되고, 제2FET는 모두 온 상태로 되어, 모든 출력들은 로우 상태로 된다.
그다음, 계수기 출력이 "1"이면, A, B는 "0"으로 되고,
Figure kpo00014
, B는 "1"로 되어 TFT(T2, T3, T4, T7, T2', T3', T4', 및 T7')을 턴 온시키므로, 라인(L2)는 하이상태로 되고, 라인(L1, L3 및 L4)는 로우 상태로 되며, 또한 라인(L2')는 로우 상태로 되고, 라인(L1', L3' 및 L4')는 하이상태로 된다. 그러므로, 제2행(G2)의 제1FET(T17)은 턴 온되고, 제2FET(T18)은 턴 오프되어, 행(G2)에 하이 출력을 출력시키게 된다.
상술한 바와 같이, 계수기 출력들이 순차적으로 증가할 때, 다음 행은 순차적으로 하이 상태로 되어 선택되어, 이 행의 액정 패널내의 TFT를 구동시키게 된다.
모든 행의 구동 동작이 완료되어 다음 개시 신호에 의해 제1계수기(50)을 리셋트시키므로, 다음 프레임 주사 동작이 개시된다.
상술한 행 구동기내에서, 디코더는 제1 및 제2FET의 각 게이트상에 완전 반대 위상 신호를 인가시키도록 각 행에 따라 반대 위상인 2개의 신호들을 동시에 출력시키므로, 전류는 정상 상태내에서 전혀 흐르지 않는다. 1개의 FET의 스위칭 지연이 발생되지 않기 때문에, 2개의 FET들은 스위칭 동작중에 동시에 턴온되지 않으므로, 큰 과도 전류가 흐르지 않게 된다. 제10도는 행 구동기의 다른 실시예를 도시한 것이다. 이 실시예 내에서, 디코더(51) 및 출력회로(52)의 제1 및 제2FET(T17 및 T18)은 액정 패널(1)의 양측상에 각각 분할되어 배치되고, 좌우에 대칭적으로 배열될 수 있다.
동작은 제9도내에서의 동작과 동일하다.
상술한 2가지 실시예들은 행 구동기에서의 설명이었다. 본 발명은 열 구동기에도 유사하게 적용될 수 있다.
상술한 실시예에 다르면, 전류는 정상 상태하에서 출력회로내에서 전혀 흐르지 않고, 큰 과도 전류는 스위칭 동작 중에도 흐르지 않으므로, 구동 회로의 소비 전력이 감소될 수 있다. 또한, 스위칭 시간은 필요이상 길어지지 않게 된다.
[제2실시예]
제11도는 다른 제2실시예내의 액정 표시 장치의 구동 회로를 도시한 계통도이다. 제1도와 동일한 부분에는 동일한 참조 문자를 붙여, 설명을 생략하였다.
제11도를 참조하며, 제1계수기(50)은 이진 계수 출력(A, B) 및 반전 출력 (
Figure kpo00015
,
Figure kpo00016
)를 출력시키도록 동기제어 회로(4)로부터의 제1개시펄스(ST1)에 의해 제1클럭펄스(CP1)의 계수 동작을 개시한다. 제1디코더(51, 51)은 제1클럭펄스(CP1)마다 순차적으로 하이 상태로 되는 펄스를 각행(G1, G2, …)의 좌우에 각각 출력시키도록 제1계수기 출력을 디코드시킨다. 제2계수기(60)은 동기 제어 회로(4)로부터의 제2개시펄스(ST2) 및 제2클럭펄스(CP2)에 따라 이진 계수기 출력을 출력시킨다. 제2디코더(61, 61)은 이 제2계수기 출력의 디코딩 동작을 통해 각 열(D1, D2, …)의 상향 및 하향으로 제2클럭 펄스(CP2) 마다 순차적으로 하이 상태로 되는 펄스를 각각 출력시킨다. 그러므로, 행 구동기(5)는 제1계수기(50), 제1디코더(51) 및 출력 회로(52)로 구성된다. 열 구동기(6)은 제2계수기(60), 제2디코더(61), 샘플 보유 회로(62) 및 출력 회로(63)으로 구성된다. 제1 및 제2디코더(51 및 61), 출력 회로(52 및 63) 및 샘플 보유 회로(62)는 액정 패널(1)과 동일 기판상에 동일 공정으로 a-Si TFT에 의해 형성된다.
제12도를 참조하여 제1디코더의 구체적인 회로 및 라인 구동기의 동작에 대해서 기술하겠다. 제1계수기(50)으로부터의 이진 계수 출력(A, B) 및 이 반전 출력(
Figure kpo00017
,
Figure kpo00018
)의 각 행들은 각 행(G1, G2, …)에 관련하여 매트릭스 형태로 교차되는데, AND 게이트를 구성하는 2개의 TFT는 각 행상에 직렬로 배치된다. 부수적으로, 부하 TFT(T9 내지 T12)는 각 행과 접속되는데, 출력 회로(52)는 각 행마다의 출력에 접속된다.
계수기 출력이 "0"이면, A와 B는 "0"으로 되고,
Figure kpo00019
와
Figure kpo00020
는 "1"로 되어 TFT(T, T2, T4 및 T5)를 턴 온시키므로, 행(G1)만이 로우 상태로 된다. 그 다음, 계수기 출력이 "1"이면, A와
Figure kpo00021
는 "0"으로 되고
Figure kpo00022
와 B는 "1"로 되어 TFT(T2, T4, T7)을 턴 온시키므로, 행(G2)가 로우 상태로 된다. 이와 같이 계수기 출력이 순차적으로 증가하면, 다음 행은 순차적으로 로우 상태로 되어 선택되어 다음 단의 출력 회로에 의해 반전 증폭되므로, 이 행의 액정 패널내의 TFT가 구동된다.
모든 행의 구동 동작이 완료되어 다음 개시 신호에 의해 제1카운터(50)을 리셋트시키면, 다음 프레임의 주사 동작이 개시된다.
디코더(51) 및 출력 회로(52)는 제12도에 좌측부만 도시되어 있지만, 이들은 실제로 제1도에 도시한 바와 같이 좌우에 대칭적으로 배열되는데, 1개의 행은 좌우로부터의 동일 신호에 의해 구동된다.
따라서, 액정 패널(1)의 주사 라인이 한 지점에서 단로되더라도, 신호들이 행의 양측으로부터 공급되기 때문에 신호들은 전체 행내에 공급되므로, 표시 동작이 완전하게 수행된다. 또한, 주사 라인 및 신호가 활성 매트릭스내의 소정 지점에서 쇼트-회로화 되었으면, 라인 결함은 2개의 지점에서의 이 부분의 절단 동작으로 인해 점 결함으로 변화될 수 있는데, 신호 라인은 주사 라인 상에 교차된다.
이제부터, 고장이 디코더 측상에 발생한 경우에 대해서 설명하겠다. 첫째, 가운터로부터의 코드 신호 라인과 디코더의 AND 게이트의 라인 사이가 쇼트-회로화된 경우, AND 게이트의 라인 배선이 코드 신호의 양 라인상에서 절단된 경우에 다른 디코더로부터의 출력이 공급으로 인해 고장이 발생되지 않는다. 또한, AND 게이트의 라인이 소정 지점에서 단로되더라도, 상술한 것과 동일한 방식으로 다른 디코더의 출력에 의해 보상이 수행될 수 있다.
또한, 디코더의 코드 신호 라인상에 단로가 발생되면, 코드 신호들이 매트릭스 상하로부터 공급되기 때문에 동작은 간섭받지 않는다.
부수적으로, 코드 신호 라인 상의 2개의 지점에서 단로가 발생하였으면, 2개의 라인들 사이에 존재하는 게이트 라인에 대응하는 출력 회로의 출력 라인이 레이저 등으로 절단되는 경우에 고장 라인은 개방되므로, 구동 동작은 다른 디코더로부터의 신호에 의해 실행될 수 있다.
상술한 바와 같이 디코더의 매트릭스 상하로부터 코드 신호를 인가시키는 방법은 열 구동기의 디코더(61)에 유사하게 적용될 수 있다.
이 실시예에 따르면, 단로, 쇼트-회로등과 같은 고장이 제조공정중에 매트릭스 패널 또는 구동 회로내에서 발생하는 경우에 동작이 지장없이 실행될 수 있으므로, 쉬프트 레지스터가 구동회로내에 사용된 종래의 것에 비해 생산률이 현저하게 향상될 수 있다.
본 발명의 영상 표시 장치의 구동 회로의 제3실시예가 제13도 및 제14도에 도시되어 있다. 제13도를 참조하면, 이진 계수의 제1비트 a는 제2 및 제4행 신호 라인의 n형 TFT(21 및 41)의 제1 및 제3행 신호 라인의 p형 TFT(11 및 31)의 각 게이트와 접속되고, 제2비트 b는 제3 및 제4행 신호 라인의 n형 TFT(32 및 42)의 제1 및 제2행 신호 라인의 p형 TFT(12 및 22)의 각 게이트와 접속된다.
계수기(50)은 2-비트 4-출력 구조로 구성된다. 계수기가 0일때 출력이 a="0", b="0"이며, 계수기가 2일때 출력이 a="0", b="1"이고, 계수기가 3일때 출력이 a="1", b="1"이라고 참값이 설정된 경우에, "0"에 대응하는 부(-)전압 신호는 디코더(51)내의 p채널 TFT를 턴 온시키고, "1"에 대응하는 정(+)전압 신호는 n채널 TFT를 턴 오프시킨다. 따라서, 계수기가 0일때 TFT(11,12,22, 및 31)이 턴 온되고, TFT(21, 32, 41 및 42)가 턴 오프되기 때문에, 디코더(51)로부터의 4개의 출력(g1 내지 g4) 중 ON 상태의 TFT(11 및 12)가 동작되는 제1출력 신호(g1)만이 하이 상태로 된다. 따라서, n채널 TFT(14, 15, 24, 25, 34, 35, 44 및 45)로 구성된 출력회로(52) 내에서 TFT(14)가 턴 온되므로, 4개의 게이트 신호(G1 내지 G4) 중 제1게이트 신호(G1)만이 하이 상태로 된다.
그다음, 계수기(50)이 0으로부터 1로 진행하면, 디코더(51)의 TFT(12, 21, 22 및 41)은 턴 온되고, TFT(11, 31, 32 및 42)는 턴 오프되고 출력 신호(g2)만이 하이 상태로 되게 하므로, 게이트 신호(G2)만이 하이 상태로 된다.
계수기(50)이 이와 같이 진행하면, 게이트 신호(G1 내지 G4)는 순차적으로 하이 상태로 되어, 액정 패널을 구동시키게 된다.
또한, 제14도의 실시예 내에서, 출력 회로(52')는 제12도의 실시예의 출력 회로와 상이하다. 즉, 회로(52')는 p채널 TFT(14, 24, 34 및 44)를 n채널 TFT(15, 25, 35 및 45)와 상보 접속시킨다. p채널 TFT 또는 n채널 TFT의 TFT들이 스위칭 동작 시간을 제외하고는 오프 상태이기 때문에, 전류 소비는 더 적어진다.
동일 기판, 즉 활성 매트릭스 상에 p채널 TFT 및 n채널 TFT를 형성하는 공정은 제15도에 도시되어 있다. 제15a도에 도시한 바와 같이, TFT의 소오스 및 드레인 전극으로 되는 ITO 또는 금으로 구성된 도전층(100)이 사진 평판(Photo-Lithorgaphy)으로 소정의 패턴상에서 패터닝 동작을 수행하도록 활성 매트릭스 패널의 유리 기판상에 부착된다. 제15b도에 도시한 바와 같이, n채널 TFT의 소오스, 드레인 전극(200, 200)으로 되는 n형의 비결정성 실리콘이 패터닝 동작을 수행하도록 부착된다. p채널 TFT의 소오스, 드레인 전극(300, 300)으로 되는 p형의 비결정성 실리콘이 제15c도에 도시한 바와 같이 패터닝 동작을 수행하도록 부착되는데, n형의 비결정성 실리콘(200, 200)은 남을 수 있다.
또한, 제15d에 도시한 바와 같이, 양 TFT의 동작 영역(400)으로 되는 i형(진성) 비결정성 실리콘이 패터닝 동작을 수행하도록 부착된다. 제15c도에 도시한 바와 같이, 게이트 절연막(5)로 되는 SiO2, Si3N등과 같은 절연막이 부착될 수 있다. 최종적으로 15f도에 도시한 바와 같이, 게이트 전극(600)으로 되는 알루미늄과 같은 도전층이 패터닝 동작을 수행하도록 부착된다.
상술한 설명내에서, 본 발명은 게이트 신호 라인 측상의 구동회로에 관하여 실시된다. 말할 필요없이, 이것은 드레인 신호 라인측상의 구동 회로에도 적용될 수 있다.
본 실시예의 영상 표시 장치에 따르면, 디코더는 p채널 박막 트랜지스터와 n채널 박막 트랜지스터 사이의 조합 회로로 구성되므로, 디코딩 동작은 반전 출력을 사용하지 않고서 계수기로부터의 이진 계수값을 사용함으로써 수행될 수 있다. 그러므로, 계수기로부터 디코더내로의 입력 라인들의 수는 절반으로 되어, 디코더의 구조를 간략화시키고 생산량을 향상시키게 된다.
지금까지, 본 발명은 첨부 도면을 참조하여 예로써 기술되었지만, 본 분야에 숙련된 기술자들은 본 발명을 여러가지 형태로 변화 및 변형시킬 수 있다. 그러므로, 다른 이러한 변화 및 변형이 본 발명의 범위로부터 벗어나지 않는 한, 이들은 본 발명내에 포함되어 있는 것처럼 구성되어야 한다.

Claims (10)

  1. 다수의 화소들이 매트릭스 형태로 배치되어 잇는 매트릭스 패널의 각각의 행 및 열이 각각의 화소들을 구동시키도록 소정 주파수의 클럭 펄스에 의해 각각 선택되는 영상 표시 장치용 구동회로에 있어서, 이진 계수값을 도출시키도록 클럭 펄스를 계수하기 위한 계수기, 및 각 행 및 각 열내에 클럭 펄스와 동기 관계로 순차적으로 쉬프트하는 펄스들을 발생시키도록 계수기 출력을 디코드시키기 위한 디코더를 포함하는 것을 특징으로 하는 영상 표시 장치용 구동 회로.
  2. 제1항에 있어서, 디코더를 구성하는 스위칭 트랜지스터가 활성 매트릭스 패널과 동일 기판상에 박막 트랜지스터로서 형성되는 것을 특징으로 하는 영상 표시 장치용 구동 회로.
  3. 제2항에 있어서, 스위칭 트랜지스터가 활성 매트릭스 패널내에서와 같이 동일한 공정에 의해 형성되는 것을 특징으로 하는 영상 표시 장치용 구동 회로.
  4. 다수의 화소들이 매트릭스 형태로 배치되어 있는 패널의 각 행 및 각 열을 각각 소정 주파수의 클럭 펄스의 주기에서 순차적으로 선택하도록 클럭 펄스와 동기 관계로 순차적으로 쉬프트하는 펄스들을 발생시키기 위한 회로, 펄스들이 입력되는 제1전극, 전원 단자가 접속되는 제2전극 및 출력 신호를 출력시키기 위한 제3전극을 갖고 있는 증폭용 FET를 포함하고, 펄스들을 증폭시켜 패널에 출력시키기 위한 출력 회로, 및 출력 신호가 하이 레벨일때 전류가 출력회로에 흐르고 출력신호가 로우 레벨일때 전류가 출력회로에 흐르지 않도록 제3전극과 접지 사이에 접속된 부하 회로로 구성되는 것을 특징으로 하는 영상 표시 장치용 구동 회로.
  5. 다수의 화소들이 매트릭스 형태로 배치되어 있는 패널의 각 행 및 각 열을 각각 소정 주파수의 클럭 펄스 주기에서 순차적으로 선택하도록 클럭 펄스와 동기 관계로 순차적으로 쉬프트하는 펄스를 발생시키기 위한 회로, 및 펄스들이 게이트에 입력되는 제1FET, 제1FET와 종속 접속되고 펄스와 반대 위상인 신호들이 게이트에 입력되기에 적합한 제2FET를 포함하므로 출력 신호가 양 FET의 접속점으로부터 출력되고, 펄스를 패널에 출력시키기 위한 출력 회로를 포함하는 것을 특징으로 하는 영상 표시 장치용 구동 회로.
  6. 다수의 화소들이 매트릭스 형태로 배치되어 있는 활성 매트릭스 패널의 각 행 및 열이 각각의 화소들을 구동시키도록 소정 주파수의 클럭 펄스에 의해 각각 선택되는 영상 표시 장치용 구동 회로에 있어서, 이진 계수값 반전 출력을 도출시키도록 클럭 펄스를 계수하기 위한 계수기, 각각의 각 행 및 각 열 내에 클럭 펄스와 동기 관계로 순차적으로 쉬프트하는 한 쌍의 반대 극성 펄스를 동시에 발생시키도록 계수기 출력을 디코드시키기 위한 디코더, 및 각각의 게이트에 각각 인가되는 한쌍의 반대 극성의 펄스들과 종속 접속되는 제1 및 제2FET를 포함하고 양 FET의 접속점으로부터 증폭된 출력 신호들이 활성 패널상에 출력되기에 적합한 출력 회로로 구성되는 것을 특징으로 하는 영상 표시 장치용 구동 회로.
  7. 다수의 화소들이 매트릭스 형태로 배치되어 있는 활성 매트릭스 패널의 각 행 및 열이 각각의 화소를 구동시키도록 소정 주파수의 클럭 펄스에 의해 각각 선택되는 영상 표시 자치용 구동 회로에 있어서, 이진 계수값 및 반전 출력을 도출시키도록 클럭 펄스를 계수하기 위한 계수기, 각각의 행 및 각각의 열의 양단부와 각각 접속되고, 각각의 행 및 각각의 열내에 클럭 펄스와 동기 관계로 순차적으로 쉬프트하는 펄스를 발생시키도록 계수기 출력을 디코드시키는 한쌍의 디코더를 포함하는 것을 특징으로 하는 영상 표시 장치용 구동 회로.
  8. 다수의 화소들이 매트릭스 형태로 배치되어 있는 활성 매트릭스 패널의 각 행 및 열이 각각의 화소들을 구동시키도록 소정 주파수의 클럭 펄스에 의해 각각 선택되는 영상 표시 장치용 구동 회로에 있어서, 이진 계수값 및 반전 출력을 도출시키도록 클럭 펄스를 계수하기 위한 계수기, 코드 신호 라인의 양단부로부터 계수기 출력을 공급하도록 각각의 행 또는 각각의 열에 클럭 펄스와 동기 관계로 순차적으로 쉬프트하는 펄스를 발생시키기 위한 카운터 출력을 디코드시키기 위한 디코더를 포함하는 것을 특징으로 하는 영상 표시 장치용 구동 회로.
  9. 다수의 화소들이 매트릭스 형태로 배치되어 있는 활성 매트릭스 패널의 각 행 및 열의 각각의 화소를 구동시키도록 소정 주파수의 클럭 펄스에 각각 선택되는 영상 표시 장치에 있어서, 이진 계수값을 도출시키도록 클럭 펄스를 계수하는 계수기, 및 각각의 행 및 각각의 열내에 클럭 펄스와 동기 관계로 순차적으로 쉬프트하기 위한 펄스를 발생시키도록 계수기 출력을 디코드시키는 디코더를 포함하고, 계수기와 디코더가 활성 매트릭스 패널상에 병렬로 배치되며, 디코더가 계수기의 이진 계수값에 응답하는 p채절 박막 트랜지스터 및 n채널 박막 트랜지스터로 구성되는 것을 특징으로 하는 영상 표시 장치.
  10. 제9항에 있어서, 디코더의 출력 회로가 p채널 박막 트랜지스터 및 n채널 박막 트랜지스터로 구성되는 것을 특징으로 하는 영상 표시 장치.
KR1019880700025A 1986-05-13 1987-05-12 영상 표시 장치용 구동 회로 KR900009055B1 (ko)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
JP108969/1986 1986-05-13
JP61108969A JPH0766252B2 (ja) 1986-05-13 1986-05-13 画像表示装置の駆動回路
JP115076/1986 1986-05-20
JP61115076A JPS62271571A (ja) 1986-05-20 1986-05-20 画像表示装置の駆動回路
JP11507886A JPH0628424B2 (ja) 1986-05-20 1986-05-20 画像表示装置の駆動回路
JP115078/1986 1986-05-20
JP11507786A JPS62271572A (ja) 1986-05-20 1986-05-20 画像表示装置の駆動回路
JP115080/1986 1986-05-20
JP61115079A JPH0628425B2 (ja) 1986-05-20 1986-05-20 画像表示装置の駆動回路
JP115077/1986 1986-05-20
JP61115080A JPH0628426B2 (ja) 1986-05-20 1986-05-20 画像表示装置の駆動回路
JP115079/1986 1986-05-20
JP219982/1986 1986-09-17
JP61219982A JPH0766256B2 (ja) 1986-09-17 1986-09-17 画像表示装置
PCT/JP1987/000294 WO1987007067A1 (en) 1986-05-13 1987-05-12 Circuit for driving an image display device

Publications (2)

Publication Number Publication Date
KR880701431A KR880701431A (ko) 1988-07-27
KR900009055B1 true KR900009055B1 (ko) 1990-12-17

Family

ID=27565756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880700025A KR900009055B1 (ko) 1986-05-13 1987-05-12 영상 표시 장치용 구동 회로

Country Status (7)

Country Link
US (1) US5051739A (ko)
EP (1) EP0269744B1 (ko)
KR (1) KR900009055B1 (ko)
AU (1) AU588693B2 (ko)
CA (1) CA1294075C (ko)
DE (1) DE3750870T2 (ko)
WO (1) WO1987007067A1 (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2632974B2 (ja) * 1988-10-28 1997-07-23 キヤノン株式会社 駆動装置及び液晶装置
DE59008826D1 (de) * 1989-06-19 1995-05-11 Heimann Optoelectronics Gmbh Schaltungsanordnung zur Ansteuerung von Schaltelementen, die insbesondere geeignet ist für Flüssigkristallbildschirme.
ATE140815T1 (de) * 1989-09-08 1996-08-15 Canon Kk Datenverarbeitungssystem mit anzeigetafel
US5122676A (en) * 1990-12-03 1992-06-16 Thomson, S.A. Variable pulse width generator including a timer vernier
GB9217336D0 (en) * 1992-08-14 1992-09-30 Philips Electronics Uk Ltd Active matrix display devices and methods for driving such
US5781164A (en) * 1992-11-04 1998-07-14 Kopin Corporation Matrix display systems
JP3144166B2 (ja) * 1992-11-25 2001-03-12 ソニー株式会社 低振幅入力レベル変換回路
DE69330074T2 (de) * 1992-12-10 2001-09-06 Sharp Kk Flache Anzeigevorrichtung, ihr Ansteuerverfahren und Verfahren zu ihrer Herstellung
GB9314849D0 (en) * 1993-07-16 1993-09-01 Philips Electronics Uk Ltd Electronic devices
JP3197123B2 (ja) * 1993-09-29 2001-08-13 株式会社東芝 キャラクタ表示データ書込み装置
US5729245A (en) * 1994-03-21 1998-03-17 Texas Instruments Incorporated Alignment for display having multiple spatial light modulators
JP2739821B2 (ja) * 1994-03-30 1998-04-15 日本電気株式会社 液晶表示装置
US5949397A (en) 1994-08-16 1999-09-07 Semiconductor Energy Laboratory Co., Ltd. Peripheral driver circuit of Liquid crystal electro-optical device
JPH08101669A (ja) 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
JP3471928B2 (ja) * 1994-10-07 2003-12-02 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の駆動方法
EP0760508B1 (en) * 1995-02-01 2005-11-09 Seiko Epson Corporation Liquid crystal display device, and method of its driving
JPH08263016A (ja) 1995-03-17 1996-10-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JP3520131B2 (ja) * 1995-05-15 2004-04-19 株式会社東芝 液晶表示装置
JP3526992B2 (ja) * 1995-11-06 2004-05-17 株式会社半導体エネルギー研究所 マトリクス型表示装置
JPH09146489A (ja) * 1995-11-20 1997-06-06 Sharp Corp 走査回路および画像表示装置
JP3597287B2 (ja) 1995-11-29 2004-12-02 株式会社半導体エネルギー研究所 表示装置及びその駆動方法
JPH09230834A (ja) * 1996-02-27 1997-09-05 Sony Corp アクティブマトリクス表示装置
US6069600A (en) * 1996-03-28 2000-05-30 Kabushiki Kaisha Toshiba Active matrix type liquid crystal display
JPH09319326A (ja) * 1996-05-30 1997-12-12 Sharp Corp 走査回路およびマトリクス型画像表示装置
US6100879A (en) * 1996-08-27 2000-08-08 Silicon Image, Inc. System and method for controlling an active matrix display
JPH10198312A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
US6157360A (en) * 1997-03-11 2000-12-05 Silicon Image, Inc. System and method for driving columns of an active matrix display
US6100868A (en) * 1997-09-15 2000-08-08 Silicon Image, Inc. High density column drivers for an active matrix display
JPH11119734A (ja) * 1997-10-08 1999-04-30 Fujitsu Ltd 液晶表示装置の駆動回路、及び液晶表示装置
JPH11242204A (ja) * 1998-02-25 1999-09-07 Sony Corp 液晶表示装置およびその駆動回路
JPH11338439A (ja) 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
US6636194B2 (en) * 1998-08-04 2003-10-21 Seiko Epson Corporation Electrooptic device and electronic equipment
TWI277057B (en) 2000-10-23 2007-03-21 Semiconductor Energy Lab Display device
US6927753B2 (en) 2000-11-07 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
JP2002311912A (ja) * 2001-04-16 2002-10-25 Hitachi Ltd 表示装置
CA2355067A1 (en) * 2001-08-15 2003-02-15 Ignis Innovations Inc. Metastability insensitive integrated thin film multiplexer
JP2004264361A (ja) * 2002-03-29 2004-09-24 Pioneer Electronic Corp ディスプレイパネルの駆動装置
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
TW200746022A (en) 2006-04-19 2007-12-16 Ignis Innovation Inc Stable driving scheme for active matrix displays
TWI344629B (en) * 2006-08-21 2011-07-01 Au Optronics Corp Display and display panel thereof
US9620072B2 (en) * 2009-01-15 2017-04-11 International Business Machines Corporation Method and apparatus for reducing power consumption of an electronic display
US8283967B2 (en) 2009-11-12 2012-10-09 Ignis Innovation Inc. Stable current source for system integration to display substrate
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9134825B2 (en) 2011-05-17 2015-09-15 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
WO2014140992A1 (en) 2013-03-15 2014-09-18 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an amoled display
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
KR102289934B1 (ko) * 2014-11-28 2021-08-13 삼성디스플레이 주식회사 터치 감지 센서를 포함하는 표시 장치
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CN104851402B (zh) * 2015-05-27 2017-03-15 深圳市华星光电技术有限公司 一种多相位时钟产生电路及液晶显示面板
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
KR102485566B1 (ko) * 2017-11-24 2023-01-09 삼성디스플레이 주식회사 게이트 구동 장치, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
KR20220031289A (ko) * 2020-09-04 2022-03-11 엘지디스플레이 주식회사 표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53279B1 (ko) * 1971-02-25 1978-01-06
GB1511239A (en) * 1974-07-15 1978-05-17 Hitachi Ltd Driver circuit for a liquid crystal display device
US4114070A (en) * 1977-03-22 1978-09-12 Westinghouse Electric Corp. Display panel with simplified thin film interconnect system
JPS5820203B2 (ja) * 1978-05-06 1983-04-22 ケイディディ株式会社 ケ−ブル探索方式
JPS54154992A (en) * 1978-05-29 1979-12-06 Seiko Epson Corp Semiconductor electrode substrate for liquid crystal panel drive
JPS5577790A (en) * 1978-12-08 1980-06-11 Seiko Instr & Electronics Multiplex liquid crystal display unit
JPS5687089A (en) * 1979-12-17 1981-07-15 Seiko Instr & Electronics Dot matrix liquid crystal display unit
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
JPS5888788A (ja) * 1981-11-24 1983-05-26 株式会社日立製作所 液晶表示装置
JPS5910988A (ja) * 1982-07-12 1984-01-20 ホシデン株式会社 カラ−液晶表示器
JPS59111197A (ja) * 1982-12-17 1984-06-27 シチズン時計株式会社 マトリクス型表示装置の駆動回路
JPS59197867A (ja) * 1983-04-26 1984-11-09 Shin Kobe Electric Mach Co Ltd オシロスコ−プ
JPS60106278A (ja) * 1983-11-15 1985-06-11 Sony Corp アクテイブマトリクス型デイスプレイ装置
JPS60160727A (ja) * 1984-02-01 1985-08-22 Hitachi Micro Comput Eng Ltd 直並列変換回路およびこれを用いた表示駆動装置
EP0162969A1 (en) * 1984-05-30 1985-12-04 BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap Switching circuits and matrix device using same
JPS6180226A (ja) * 1984-09-28 1986-04-23 Toshiba Corp アクテイブ・マトリツクス駆動装置

Also Published As

Publication number Publication date
EP0269744A4 (en) 1991-01-16
AU7394787A (en) 1987-12-01
DE3750870D1 (de) 1995-01-26
WO1987007067A1 (en) 1987-11-19
AU588693B2 (en) 1989-09-21
US5051739A (en) 1991-09-24
EP0269744B1 (en) 1994-12-14
DE3750870T2 (de) 1995-06-29
EP0269744A1 (en) 1988-06-08
KR880701431A (ko) 1988-07-27
CA1294075C (en) 1992-01-07

Similar Documents

Publication Publication Date Title
KR900009055B1 (ko) 영상 표시 장치용 구동 회로
US4393380A (en) Liquid crystal display systems
US5587722A (en) Active matrix display device
US5095304A (en) Matrix display device
JP2581796B2 (ja) 表示装置及び液晶表示装置
JP2783412B2 (ja) マトリクス表示装置
JPH07118795B2 (ja) 液晶ディスプレイ装置の駆動方法
US6275210B1 (en) Liquid crystal display device and driver circuit thereof
KR100205259B1 (ko) 액티브매트릭스 액정디스플레이의 구동회로
JPH10105126A (ja) 液晶表示装置
KR100317823B1 (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
JP3202345B2 (ja) 液晶表示装置
JP2002169518A (ja) 液晶表示装置
KR100455883B1 (ko) 액티브매트릭스 표시장치
JP3146959B2 (ja) 液晶表示装置及びそのシフトレジスタ回路
EP0449508B1 (en) Drive circuit for a liquid crystal display
JPH0766256B2 (ja) 画像表示装置
JPH07281648A (ja) 液晶ディスプレイ装置
JPH0766252B2 (ja) 画像表示装置の駆動回路
JP3433022B2 (ja) 液晶表示装置
JP3433023B2 (ja) 液晶表示装置
JPS6126074B2 (ko)
JPH05210361A (ja) 液晶表示装置の駆動回路
JPS62271574A (ja) 画像表示装置の駆動回路
JPH09230308A (ja) 表示走査回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051208

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee