KR880000411Y1 - Reference voltage generation circuit - Google Patents

Reference voltage generation circuit Download PDF

Info

Publication number
KR880000411Y1
KR880000411Y1 KR2019840014028U KR840014028U KR880000411Y1 KR 880000411 Y1 KR880000411 Y1 KR 880000411Y1 KR 2019840014028 U KR2019840014028 U KR 2019840014028U KR 840014028 U KR840014028 U KR 840014028U KR 880000411 Y1 KR880000411 Y1 KR 880000411Y1
Authority
KR
South Korea
Prior art keywords
signal
reference voltage
character
comparator
bit synchronization
Prior art date
Application number
KR2019840014028U
Other languages
Korean (ko)
Other versions
KR860009051U (en
Inventor
송동일
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR2019840014028U priority Critical patent/KR880000411Y1/en
Publication of KR860009051U publication Critical patent/KR860009051U/en
Application granted granted Critical
Publication of KR880000411Y1 publication Critical patent/KR880000411Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2231/00—Applications
    • H01H2231/036—Radio; TV

Abstract

내용 없음.No content.

Description

문자방송 수신기에서 문자 데이타 발췌를 위한 기준전압 발생회로Voltage Reference Circuit for Extracting Text Data from Text Broadcast Receiver

제1도는 문자방송 수신기의 기본 구성도.1 is a basic diagram of a text broadcasting receiver.

제2도는 문자신호 처리부위.2 is a text signal processing portion.

제3도는 복합영상신호중의 문자신호 파형특성도.3 is a character signal waveform characteristic diagram of a composite video signal.

제4도는 본 고안의 회로도.4 is a circuit diagram of the present invention.

제5도는 본 고안의 실시회로도.5 is an implementation circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 복조부 20 : 표시부10: demodulation unit 20: display unit

30 : 문자신호처리부 31 : 클램프30: character signal processing unit 31: clamp

32 : 데이타 슬라이서 Q1, Q2: 버퍼32: data slicer Q 1 , Q 2 : buffer

Q3-Q10: 트랜지스터 R1, R2...: 저항Q 3 -Q 10 : Transistors R 1 , R 2 ...: resistor

LPF : 저역통과필터 S : 스위치부LPF: Low pass filter S: Switch part

CP : 비교기 C, C1: (메모리용) 콘덴서CP: Comparator C, C 1 : (For Memory) Capacitor

본 고안은 문자다중방송(Tele Text) 수신기에서 문자데이타를 발췌하기 위한 기준전압 발생회로에 관한 것이다.The present invention relates to a reference voltage generation circuit for extracting text data from a Teletext receiver.

문자방송은 디지탈신호를 기존의 텔레비젼 전파의 수직귀선 소거기간에 다중 전송하도록 하여 비트동기신호에 이어 인가되는 데이타를 디지탈 신호로서 복조하도록 한 것이나, 데이타 슬라이서(비교기)에 인가되는 슬라이서 기준전압이 부적절한 경우에는 문자정보의 데이타 신호를 정확하게 샘플링할 수가 없는 것이었다.In character broadcasting, multiple signals are transmitted in the vertical blanking period of a conventional television radio wave to demodulate data applied following a bit synchronization signal as a digital signal, but a slicer reference voltage applied to a data slicer (comparator) is inappropriate. In this case, the data signal of the character information could not be accurately sampled.

본 고안의 목적은 비트동기신호 기간에 공급되는 비트동기신호부의 샘플링 신호에 의하여 스위치부가 구동되게 하여 복합영상신호와 저역통과필터를 통하여 인가되는 신호를 비교부에서 비교하여 기준전압을 발생하도록 구성한 것으로, 이를 첨부도면에 의하여 상세히 설명하면 다음과 같다.The object of the present invention is to configure the switch unit to be driven by a sampling signal of the bit synchronization signal unit supplied in the bit synchronization signal period so as to generate a reference voltage by comparing the composite image signal and the signal applied through the low pass filter in the comparison unit. This will be described in detail with reference to the accompanying drawings.

문자방송은 문자의 디지탈신호를 기존의 텔레비젼 전파의 수직귀선기간에 다중전송하도록 하고 있는 것으로 통상의 텔레비젼 수신기로는 재생이 되지 않는다.Character broadcasting allows digital transmission of a digital signal of a character in the vertical retrace period of existing television radio waves, which cannot be reproduced by a normal television receiver.

따라서 문자방송을 수신하기 위해서는 제1도와 같이 복조부(10), 표시부(20), 문자신호처리부(30)를 구성하여야 하고, 복조부(10)에서는 수신된 텔레비젼 전파를 복조하여 복합영상신호를 얻고 문자신호 처리부(30)에서 수직귀선기간에 포함된 문자신호를 샘플링하여 문자처리부에서 그래픽 처리를 행하며 표시 메모리부에 기억시키고 표시부(20)에서 기억된 문자신호를 1/60초에 1회 속도를 반복하여 음극선관(CRT)상에 표시하도록 되어 있다.Therefore, in order to receive the character broadcast, the demodulator 10, the display unit 20, and the text signal processor 30 must be configured as shown in FIG. 1, and the demodulator 10 demodulates the received television radio wave to generate a composite video signal. The character signal included in the vertical retrace period is sampled by the character signal processing unit 30 to perform graphic processing in the character processing unit, stored in the display memory unit, and the character signal stored in the display unit 20 is speeded once in 1/60 second. Is repeatedly displayed on the cathode ray tube (CRT).

여기서 제2도에 의하여 복합영상신호로부터 문자신호를 샘플링하는 회로구성을 살펴보면, 문자신호처리부(30)에 입력된 복합영상신호는 클램프(31) 회로와 동기분리회로에 인가되고, 클램프(31) 회로는 화면의 변동에 의해 영상신호의 직류레벨이 변동되지 않게 클램프 펄스에 의해 일정한 직류레벨을 유지하고 다음단의 데이타 슬라이서(32) 회로의 동작을 안정화시키고 있는 것으로 데이타 슬라이서(32) 회로는 복합영상신호에 아날로그 신호로서 중첩된 문자신호를 소정의 슬라이서 전압을 기준으로 하여 파형 정형하여 인가되는 데이타 신호를 "1"과 "0"의 디지탈 신호로서 변환시키게 되어 있는 것이다.Here, referring to FIG. 2, the circuit configuration for sampling the text signal from the composite video signal is applied. The composite video signal inputted to the text signal processor 30 is applied to the clamp 31 circuit and the synchronous separation circuit, and the clamp 31. The circuit maintains a constant DC level by a clamp pulse so that the DC level of the video signal does not change due to fluctuations in the screen, and stabilizes the operation of the data slicer 32 circuit in the next stage. The text signal superimposed on the video signal as an analog signal is subjected to waveform shaping on the basis of a predetermined slicer voltage to convert the applied data signal into digital signals of "1" and "0".

여기서 클램프(31) 및 데이타 슬라이서(32)로 제1도 문자신호 처리부의 문자 샘플링을 구성하고, 직렬신호를 병렬로 변환시키는 전송부 및 버피 메모리부가 마이크로 프로세서(CPU)에 연결되어 제1도의 문자처리부를 구성한후 비데오 메모리로써 표시메모리를 구성시켜 표시부(20)에 인가되게 구성한 것이다.Here, the clamp 31 and the data slicer 32 constitute the character sampling of the first degree character signal processing part, and the transmission part and the buffy memory part for converting the serial signal in parallel are connected to the microprocessor (CPU), so that the character of the first degree character is processed. After the processing unit is configured, the display memory is configured as the video memory to be applied to the display unit 20.

제3도는 복합영상신호중의 문자신호 파형 특성도로서 복합영상신호(1)는 수평동기신호, 칼라버스트 신호, 수평귀선소거신호(2) 후에 비트동기신호(A)와 프레임 동기신호(B)가 포함된 문자데이타신호(3)로서 구성되어 있으며, 복합영상신호(1)에서 기준전압을 설정하여 도시되지 아니한 통상의 비트동기신호부의 샘플링신호(6)에 의하여 비트동기신호(A)를 필터링하여 평균치 전압을 얻고 그 전압을 샘플링하여 기준전압을 만들고 그에 따라 문자데이타 정보신호를 비교할 수 있게 한 것이다.3 is a character signal waveform characteristic diagram of a composite video signal. The composite video signal 1 has a horizontal sync signal, a color burst signal, and a horizontal retrace signal 2 after the bit sync signal A and the frame sync signal B. It is configured as an embedded character data signal (3), by setting the reference voltage in the composite video signal (1) by filtering the bit synchronization signal (A) by the sampling signal (6) of the conventional bit synchronization signal portion (not shown) The average voltage was obtained, the voltage was sampled to generate a reference voltage, and the text data information signal was compared accordingly.

제4도는 본 고안의 회로도로서, 복합영상신호(1)가 인가되는 버퍼(Q1)(Q2)를 통하여 비교기(CP)의 일측단자(+)에 인가되게 구성하고 저역통과필터(LPF)에 인가되는 기준전압을 비트동기신호부의 샘플링 신호(6)에 의하여 구동되는 스위치(S)부로서 선택하도록 구성한 후 메모리용 콘덴서(C)를 통하여 비교기(CP)의 타측단자(-)에 인가되게 구성한 것이다.4 is a circuit diagram of the present invention, and configured to be applied to one terminal (+) of a comparator CP through a buffer Q 1 (Q 2 ) to which a composite video signal 1 is applied, and a low pass filter LPF. The reference voltage applied to is selected as the switch S portion driven by the sampling signal 6 of the bit synchronization signal portion, and then applied to the other terminal (-) of the comparator CP through the memory capacitor C. It is made up.

이와 같이 구성된 본 고안은 복합영상신호(1)가 버퍼(Q1)(Q2)를 통하여 인가된후 비교기(CP)의 일측단자(+)에 인가되고 기준전압은 버퍼(Q2)를 통하여 저역통과필터(LPF)에서 320KHZ 이하의 성분만을 통과시키고, 수직귀선소거기간에 비트동기신호(A)가 인가되면 비트동기신호에 동기되어 발생되는 비트동기신호의 샘플링신호(6)가 스위치(S)부에 인가되어 스위치에서 기준전압이 비교기(CP)의 타측단자(-)에 인가되어 설정된 기준전압이 발생되어 문자정보를 정확하게 샘플링 할 수 있게 되는 것이다.According to the present invention configured as described above, the composite video signal 1 is applied through the buffers Q 1 and Q 2 , and then applied to one terminal (+) of the comparator CP, and the reference voltage is supplied through the buffer Q 2 . When only the components of 320KHZ or less are passed through the low pass filter (LPF) and the bit synchronization signal A is applied in the vertical blanking period, the sampling signal 6 of the bit synchronization signal generated in synchronization with the bit synchronization signal is switched (S). The reference voltage is applied to the other terminal (-) of the comparator CP so that the set reference voltage is generated to accurately sample the character information.

여기서 메모리용 콘덴서(C)는 복합영상신호(1)의 비트동기신호(A)가 비트동기신호부의 샘플링신호(6)에 의해 샘플링된 평균치 전압을 1H 기간동안 유지하기 위한 것이다(1H : 수평주사기간).The memory capacitor C is for maintaining the average voltage of the bit synchronization signal A of the composite video signal 1 sampled by the sampling signal 6 of the bit synchronization signal portion for 1 H period (1H: horizontal scanning). term).

즉, 본 고안에서 사용되는 비트동기 샘플링신호(6)는 제3도의 비트동기(A)가 공급될 때에 인가되는 신호로써 데이타(3) 신호 전단에 비트동기신호와 프레임동기신호가 삽입되어 공급되게 하여 정확히 데이타가 시작되는 시점 및 끝나는 시점등을 나타낼 수가 있는 것으로 데이타가 시작되는 시점을 나타내는 비트동기신호(A)가 인가될때 비트동기신호부의 샘플링신호(6)가 공급되어 스위치부(S)가 접속되어 비트동기신호(A)가 비트동기신호부의 평균치 전압이 콘덴서(C)에 충전됨으로써 비교의 기준이 되는 전압으로써 공급되게 된다.In other words, the bit synchronization sampling signal 6 used in the present invention is a signal applied when the bit synchronization A of FIG. When the bit synchronous signal A is applied, which indicates the time point at which the data starts, the sampling signal 6 of the bit synchronous signal portion is supplied to the switch unit S. When the bit synchronization signal A is connected, the average voltage of the bit synchronization signal portion is charged in the capacitor C so as to be supplied as a voltage for comparison.

따라서 비교기(CP)의 일측단자(+)에 데이타신호가 인가될때에 콘덴서(C)에는 제3도에서 점선으로 도시한 비트동기신호(A)의 평균치(F)가 충전되어 비교기(CP)의 타측단자(-)에 인가되므로 평균치(F)를 기준전압으로 정확한 데이타를 발췌할 수가 있는 것으로, 평균치 이하가 되는 노이즈는 완전히 제거할 수가 있는 것이다.Therefore, when a data signal is applied to one terminal (+) of the comparator CP, the capacitor C is charged with an average value F of the bit synchronization signal A shown by a dotted line in FIG. Since it is applied to the other terminal (-), it is possible to extract accurate data using the average value (F) as a reference voltage, and the noise below the average value can be completely removed.

제5도는 본 고안의 실시회로도로서, 버퍼용 트랜지스터(Q1)(Q2)로 버퍼를 구성한 것을 나타내고 있으며, 저항(R1), 인덕턴스 코일(L1), 콘덴서(C1)로 구성된 저역통과필터(LPF)가 트랜지스터(Q4-Q7)로 구성된 스위치(S)부에 상태신호가 인가되는 것을 나타내고 있는 것으로, 여기서 커런트미터(Current Mlrror)트랜지스터(Q4)는 액티브로드(Active loab) 소자로서 폐회로가 형성되는 한 턴온되어 두 개의 콜렉터측으로 전원을 공급되는 것으로, 트랜지스터(Q4)의 일측 콜렉터 전류와 베이스 전류는 트랜지스터(Q5)의 콜렉터 전류가 되고, 트랜지스터(Q4)의 타측 콜렉터 전류는 트랜지스터(Q6)의 콜렉터 전류가 되며, 트랜지스터(Q5)(Q6)의 에미터 전류의 합은 트랜지스터(Q7)의 콜렉터 전류가 되는 것으로, 저항(R4)을 통하여 바이어스 전원이 트랜지스터(Q7)의 베이스측에 인가되어 트랜지스터(Q7)의 턴온시 스위치(S)의 트랜지스터(Q4-Q6)가 턴온 상태를 유지하게 된다.FIG. 5 is an embodiment circuit diagram of the present invention, which shows a buffer configured with buffer transistors Q 1 (Q 2 ), and includes a low band composed of a resistor R 1 , an inductance coil L 1 , and a capacitor C 1 . The pass filter LPF indicates that a state signal is applied to the switch S composed of the transistors Q 4 -Q 7 , where the current meter transistor Q 4 is an active loab. ) as being a device is turned on as long as the closed-circuit is formed to power toward the two collectors, the transistor (Q 4), one collector current and the base current is a collector current of the transistor (Q 5), the transistor (Q 4) The other collector current becomes the collector current of the transistor Q 6 , and the sum of the emitter currents of the transistors Q 5 and Q 6 becomes the collector current of the transistor Q 7 , through the resistor R 4 . the bias power supply transistor (Q 7) Is applied to the base side of the transistor (Q 4 -Q 6) of the transistor (Q 7) turned on when the switch (S) is maintained in a turned-ON state.

따라서 비트동기신호부의 샘플링신호(6)에 의하여 「온-오프」스위칭되는 트랜지스터(Q3)의 베이스측에 「L레벨」상태가 인가되는 스위치(S)의 접속상태에서는 트랜지스터(Q7)가 턴온 상태가 되므로 트랜지스터(Q4) (Q5) (Q6)도 턴온되고, 이때 트랜지스터(Q5)의 베이스측에 인가되는 저역통과필터(LPF)의 전압은 결과적으로 트랜지스터(Q6)의 베이스측에 공급되어 콘덴서 (C)에 충전하게 되며 문자 데이터 기간에는 트랜지스터(Q3)의 베이스측 전압이 「H레벨」로서 도통하게 되어 트랜지스터(Q4-Q7)는 전부 오프 상태를 유지하게 되며, 메모리용 콘덴서(C)를 통하여 비교기(CP)의 타측단자(-)에 인가되고, 비교기(CP)의 일측단자(+)에는 버퍼용 트랜지스터(Q1)를 통한 복합영상 상태신호(1)가 인가되는 것으로 제4도의 회로와 동일한 작동을 행한다.Therefore, in the connected state of the switch S in which the "L level" state is applied to the base side of the transistor Q 3 which is "on-off" switched by the sampling signal 6 of the bit synchronization signal part, the transistor Q 7 turn-on state, so is also turned on and the transistor (Q 4) (Q 5) (Q 6), wherein the voltage of the transistor (Q 5) the low-pass filter (LPF) is applied to the base side of is the result of a transistor (Q 6) It is supplied to the base side to charge the capacitor C. During the character data period, the base side voltage of the transistor Q 3 conducts as "H level", so that the transistors Q 4 -Q 7 remain all off. It is applied to the other terminal (-) of the comparator CP through the memory capacitor C, and the composite image state signal (1) through the buffer transistor Q 1 to one terminal (+) of the comparator CP. ) Is applied to perform the same operation as the circuit of FIG.

이상에서와 같이 본 고안은 비트동기신호부의 샘플링 신호로서 스위치부로 샘플링한 비교기의 기준전압과 복합영상신호를 비교하여 문자데이타신호를 정확하게 샘플링할 수 있게 한 기준전압을 발생할 수가 있는 문자방송 수신기에서 문자 데이타 발췌를 위한 기준전압 발생회로를 제공할 수가 있는 것이다.As described above, the present invention compares the reference voltage of the comparator sampled by the switch unit as the sampling signal of the bit synchronous signal unit and the composite video signal to generate a reference voltage capable of accurately sampling the character data signal. It is possible to provide a reference voltage generating circuit for extracting data.

Claims (1)

복합영상신호(1)가 인가되는 버퍼(Q1)(Q2)를 통하여 비교기(CP)의 일측단자(+)에 인가되게 구성하고, 저항(R12), 인덕턱스코일(L1), 콘덴서(C1)로 구성한 저역통과필터(LPF)에 인가되는 기준전압을 통상의 비트동기신호부의 샘플링신호(6)에 의하여 구동되는 스위치(S)부로서 선택하도록 구성한 후 메모리용 콘덴서(C)를 통하여 비교기(CP)의 타측단자(-)에 인가되도록 구성시킨 문자방송 수신기에서 문자 데이타발췌를 위한 기준전압 발생회로.The composite video signal 1 is configured to be applied to one terminal (+) of the comparator CP through the buffer Q 1 and Q 2 applied thereto, and includes a resistor R 12 and an inductor coil L 1 . After selecting the reference voltage applied to the low pass filter (LPF) composed of the capacitor (C 1 ) as the switch (S) unit driven by the sampling signal (6) of the normal bit synchronization signal portion, the memory capacitor (C) Reference voltage generation circuit for extracting text data from the text broadcasting receiver configured to be applied to the other terminal (-) of the comparator (CP) through the ().
KR2019840014028U 1984-12-24 1984-12-24 Reference voltage generation circuit KR880000411Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019840014028U KR880000411Y1 (en) 1984-12-24 1984-12-24 Reference voltage generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019840014028U KR880000411Y1 (en) 1984-12-24 1984-12-24 Reference voltage generation circuit

Publications (2)

Publication Number Publication Date
KR860009051U KR860009051U (en) 1986-07-31
KR880000411Y1 true KR880000411Y1 (en) 1988-03-10

Family

ID=19239001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019840014028U KR880000411Y1 (en) 1984-12-24 1984-12-24 Reference voltage generation circuit

Country Status (1)

Country Link
KR (1) KR880000411Y1 (en)

Also Published As

Publication number Publication date
KR860009051U (en) 1986-07-31

Similar Documents

Publication Publication Date Title
JPH0818994A (en) Multi-video signal demodulator
KR880000411Y1 (en) Reference voltage generation circuit
US3955047A (en) D.C. reinsertion in video amplifier
US3812289A (en) Television receiver using synchronous video detection
US6967691B2 (en) Color difference signal processing
KR870002479Y1 (en) Data slicer circuit
US4524387A (en) Synchronization input for television receiver on-screen alphanumeric display
US3862361A (en) Video amplifier circuit for use with synchronous detectors
JP2712378B2 (en) Television receiver
EP0116424A1 (en) Television receivers
KR100244989B1 (en) Apparatus for correcting distorted sync in a composite video signal
JP3316271B2 (en) Television receiver
KR20030014731A (en) System, method and apparatus for sandcastle signal generation in a television signal processing device
EP0334351A2 (en) Video signal processing circuit and an insertion circuit utilized therein
JP2586639Y2 (en) Video signal processing device
JPH0233431Y2 (en)
JPS6127256Y2 (en)
KR20000004308A (en) Method and apparatus for processing a caption data at a digital television
KR0176147B1 (en) Automatic control circuit for clamp level
KR0170634B1 (en) Circuit of automatically controlling clamp level
JP3311569B2 (en) Television receiver
CN1048294A (en) Can produce the video tape recorder of caption signal
JP4178648B2 (en) Signal processing device
JP3055796U (en) Video processing equipment
JPH0338190A (en) Antenna input level display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 12

EXPY Expiration of term