KR830002526B1

KR830002526B1 - Control device of TV receiver

Info

Publication number: KR830002526B1
Application number: KR1019800001662A
Authority: KR
Inventors: 시즈오 하야시다; 아끼노리 마스고
Original assignee: 도오쿄오 시바우라덴기 가부시기가이샤; 이와다 가즈오
Priority date: 1980-04-24
Filing date: 1980-04-24
Publication date: 1983-11-07
Also published as: KR830004014A

Abstract

내용 없음.No content.

Description

Control device of TV receiver

제 1 도는 본 발명의 일실시예를 나타낸 블록다이어그램.1 is a block diagram showing an embodiment of the present invention.

제 2 도는 키이보오드 장치의 콘트롤부의 일예를 나타낸 설명도.2 is an explanatory diagram showing an example of a control unit of a key board device.

제 3 도는 메모리장치의 기억형태의 일예를 나타낸 설명도.3 is an explanatory diagram showing an example of a storage form of a memory device.

제 4 도는 미조신호 발생회로의 일예를 나타낸 블록다이어그램.4 is a block diagram showing an example of a tone signal generating circuit.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 튜우너회로 14 : AFT회로11: tuner circuit 14: AFT circuit

15 : 게이트회로 17 : 가변분주회로15: gate circuit 17: variable division circuit

18 : 위상비교회로 19 : 기준발진기18: phase comparison church 19: reference oscillator

24 : 분주비억제회로 25 : 모우드출역회로24: frequency division suppression circuit 25: mode of departure circuit

26 : 미조신호 발생회로 27 : 래치회로26: Mizo signal generating circuit 27: Latch circuit

31 : 키이보오드장치 31 : 디코더31: key board device 31: decoder

33 : 메모리장치 34 : 콘트롤장치33: memory device 34: control device

본 발명은 컬러 텔레비젼 수상기의 콘트롤내에 사용되는 텔리비젼 수상기의 제어장치에 관한 것이다.The present invention relates to a control apparatus for a television receiver used in the control of a color television receiver.

컬러텔리비젼 수상기의 선국(選局)을 얻는데 있어서 종래에는 콘트롤 장치의 소망의 키이스 위치를 조작함으로써, 그 키이스 위차에 대응하는 채널이 선국 가능하도록 되어진 시스템이 개발되고 있다.Background Art In obtaining tuning of a color television receiver, a system has been developed in which a channel corresponding to a key difference can be tuned by manipulating a desired key position of a control device.

이 콘트롤 장치는, 텔리비젼 수상기의 메모리부에서 수신 주파수 절환부에 대하여 소망의 채널 수신에필요한 데이터를 읽어내고, 이를 가하도록 구성되어진 것이다. 통상적으로 전기한 데이터는 일정 분변한 것이며 한번 수신주파수 절환부에 가하여지면, 다른 채널선국시 까지는 그 데이터 값은 유지된다. 그러나, 텔레비젼 수상기 시스템에 있어서 방송국으로부터 송신주파수 변동이라든가, 내부회로 소자의 온도변화에 수반된 특성의 변동이 있으므로, 수신주파수의 동조특성을 미조정하는 것이 필요한 경우가 있다. 이와같은경우, 종래에 있어서의 미조정은 수상기 내부에 설치된 자동주파수 조정회로(예를들면 AFT 회로)에 의해서 보상하거나, 또 특히 커다란 주파수의 차이가 생겼을 경우는 조정다이언을 설치해 두고 이를 각 채널마다 조정하는 것이 실시되고 있다. 따라서 전술한 바와같은 큰 주파수 차이를 조정할 경우에 채널을 절환할 때마다 조정 다이언을 원 상태로 되돌리거나, 또 조정위치를 가변하거나 하는 불편이 있으며 콘트롤 장치를 사용하는 것이 자체가 무의미하게 될 우려가 있다.The control device is configured to read out data required for reception of a desired channel from the memory section of the television receiver to the reception frequency switching section and to apply it. In general, the data described above are constant, and once applied to the receiving frequency switching unit, the data values are maintained until another channel tuning. However, in the television receiver system, there is a change in the transmission frequency from the broadcasting station or a change in the characteristics accompanying the temperature change of the internal circuit element. Therefore, it is sometimes necessary to fine tune the tuning characteristics of the reception frequency. In such a case, conventional fine adjustment is compensated by an automatic frequency adjustment circuit (for example, an AFT circuit) installed inside the receiver, or in particular, when a large frequency difference occurs, an adjustment dial is provided for each channel. Adjustment is carried out. Therefore, when adjusting a large frequency difference as described above, it is inconvenient to return the adjustment dial to its original state or to change the adjustment position every time the channel is switched, and there is a concern that the use of the control device becomes meaningless. have.

본 발명은 상기한 사정에 대처하겠금 이뤄진 것으로서, 채널지정 이외의 소망의 주파수 차이등을 설정하여 콘틀롤 효과를 유효하게 활용할 수 있는 텔레비젼 수상기의 제어장치를 제공하는 것을 목적으로 하는것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a television receiver control apparatus which can effectively utilize a control effect by setting a desired frequency difference other than channel designation.

이하에 본 발명의 일실시예를 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

먼저, 제 1 도에 있어서, 텔레비젼 수상기의 수선시스템에 관해서 설명하자면, (11)은 예를들면 가변용량다이오드의 단자전압으로 동저전압을 가하므로서, 소망의 채널을 수신할 수 있는 튜우다 회로이다. 이튜우다(11)은, 그 내부에 설치되어 있는 발진기에 동조전압이 가해지므로서, 국부발진 주파수가 가변됨에 따라 동조주파수가 가변되어 선국이 이루어지는 것이다. 이 튜우너(11)에 의해서 선국된 채널의 텔레비젼 신호는 텔레비젼 신호 처리회로(12) 및 음성중간주파 증폭회로(13)에 가하여 진다.First, in Fig. 1, a repair system of a television receiver is described. (11) is a Tuda circuit capable of receiving a desired channel, for example, by applying a low voltage to the terminal voltage of a variable capacitance diode. . The tune 11 is tuned by varying the tuning frequency as the tuning frequency is applied to the oscillator provided therein, so that the tuning frequency is varied. The television signal of the channel tuned by this tuner 11 is applied to the television signal processing circuit 12 and the audio intermediate frequency amplification circuit 13.

다시, 상기한 튜우너회로(11)에는, 자동주파수 동조, 즉 AFT 루우프와 PLL (위상고정 루우프)가 설치된다. AFT 루우프부터 설명하자면 먼저, 전기한 튜우너회로(11)의 축력단은 AFT회로(14)에도 접속되어있다. 이 AFT 회로(14)는 전기한 튜우너회로(11)의 출력의 중간 주파수의 차이를 검출하고, 그 차이에 따른 직류전압을 게이트 회로(15)를 통해서 전기한 튜우너회로(11)의 발진기의 발진주파수 제어단에 가하고, 항상 그 동조상태를 안정되게 유지하는 루우프이다.Again, the above-described tuner circuit 11 is provided with automatic frequency tuning, that is, AFT loops and PLLs (phase locked loops). First, the axial force stage of the tuner circuit 11 described above is also connected to the AFT circuit 14. The AFT circuit 14 detects the difference in the intermediate frequency of the output of the tuner circuit 11 described above, and the oscillator of the tuner circuit 11 in which the DC voltage corresponding to the difference is transmitted through the gate circuit 15. It is a loop that is applied to the oscillation frequency control stage of and keeps its tuning state stable at all times.

다음에 PLL(위상 고정 루우프)에 관해서 설명하자면, 전기한 튜우니 회로(11)에 있어서의 국부 발전기의 출력단은 전치(前置) 분주회로(16)를 거쳐서 가변 분주회로(17)에도 접속되어 있다. 이 가변 분주회로(17)의 출력단은 위상 비교회로18)의 한쪽의 입력단에 접속되어 있다. 이 위상 비교회로(18)의 다른쪽의입력단에는 기준 발전기(19)의 출력단도 접속되어 있다. 그리고 전기한 위상비교회로(18)의 출력단은 지역필터회로(20)에 접속되며, 이 회로의 출력은 전기한 게이트회로(15)를 거쳐서 전기한 튜우너회로(11)의 발진기 제어단에 가하여지도록 배치되어 있다.Next, the PLL (phase fixed loop) will be described. The output terminal of the local generator in the tuuni circuit 11 described above is connected to the variable frequency divider circuit 17 via a pre-switched circuit 16. have. The output terminal of the variable frequency divider circuit 17 is connected to one input terminal of the phase comparison circuit 18. The output terminal of the reference generator 19 is also connected to the other input terminal of the phase comparison circuit 18. The output stage of the phase comparison circuit 18 is connected to the local filter circuit 20, and the output of the circuit is applied to the oscillator control stage of the tuner circuit 11, which has been passed through the gate circuit 15. It is arranged to lose.

이 PLL은, 전기한 가베분주회로(17)의 데이터 설정단(171에 각종 분주비(分周比)를 설정하므로써, 위상비교회로(18)에서 얻어지는 직류 전압이 가변되며, 이에따라 튜우니 회로(11)의 국부발진 주파수를 가변할 수 있고 소망의 채널을 선국할 수 있도록 이뤄진 것이다. 수신 상태에 있어서도, 국부발진 주파수가 변동하면 그 변동분에 대응한 직류 전압이 위상비교 회로(18)에서 검출되며, 그 변동을 보상하겠금 튜우너회로(11)가 제어되어 안정된 수신이 유지되도록 동작한다.In this PLL, by setting various division ratios in the data setting stage 171 of the Gabe division circuit 17 described above, the DC voltage obtained in the phase comparison circuit 18 is varied, whereby the tuni circuit ( The local oscillation frequency can be varied and the desired channel can be tuned in. In the reception state, if the local oscillation frequency changes, the DC voltage corresponding to the change is detected by the phase comparison circuit 18. And the tuner circuit 11 is controlled to compensate for the fluctuation so that stable reception is maintained.

다음에 상기한 AFT 루우프, PLL의 절환제어 수단에 관해서 설명하면 먼저, 전기한 게이트회로(15)는 AFT 측, PLL 측의 제1, 제 2 입력단(151),(152)을 갖는 것으로서, 어느 것이든 한쪽을 선택하고 이에 가해지는 전압을 출력단으로 도출할 수 있는 것이다. 따라서 이 게이트회로(15)의 제어단에는 모우드 절환회로(25)의 출력단이 접속되어 있다.Next, the switching control means for the AFT loop and PLL described above will be described. First, the aforementioned gate circuit 15 has first and second input terminals 151 and 152 on the AFT side and the PLL side. Either one can be selected and the voltage applied to it can be derived to the output stage. Therefore, the output terminal of the mode switching circuit 25 is connected to the control terminal of the gate circuit 15.

상기 모우드 절환회로(25)는 선국조작이 되어졌을 때에 게이트회로(15)를 제어하여 PLL동작으로 절환한다. 그리고, 이 절환과 동시에 전기한 가변분주 회로(17)에는 분주비를 설정하는 데이터가 분주비 기억 회로(24)에서 가하여진다. 따라서, 먼저 튜우너회로(11)는 PLL에 의한 선국동작을 행한다. 이 선국동작이끝나면 모우드 출력회로(25)는 지정된 모우드로 되도록 게이트회로(15)를 제어한다. 즉, PLL 모우드가 지정되어 있으면 그대로 PLL 모우드를 유지하도록 게이트회로(15)를 제 2 입력단(152)측으로 절환한 상태를 유지시키고, 또 AFT 모우드가 지정되어 있으면 게이트회로(15)를 제 1 입력단(151)측으로 절환하도록 제어한다.The mode switching circuit 25 controls the gate circuit 15 to switch to the PLL operation when the tuning operation is performed. At the same time as this switching, the variable division circuit 17 is supplied with data for setting the division ratio in the division ratio storage circuit 24. Therefore, first, the tuner circuit 11 performs the tuning operation by the PLL. When this tuning operation is completed, the mode output circuit 25 controls the gate circuit 15 to be a designated mode. That is, when the PLL mode is designated, the gate circuit 15 is switched to the second input terminal 152 to maintain the PLL mode as it is, and when the AFT mode is designated, the gate circuit 15 is connected to the first input terminal. Control to switch to the (151) side.

상기의 같은 모우드 출력회로(25)의 제어양태 및 분주비 기억회로(24)의 독출 데이터등은 다음에 설명하는 미조(微調)신합 발생회로(26)를 갖춘 콘트롤 및 조작수단에 의해서 결정된다.The control mode of the same mode output circuit 25, the read data of the frequency division memory circuit 24, and the like are determined by the control and operation means provided with the microsynthesis generation circuit 26 to be described later.

미조신호 발생회로(26)는 수신 상태가 PLL, AFT의 각 모우드에 있어서도, 수신주파수를 미리 설정된 변화량분만 강제적으로 변경할 수 있는 미조신호를 발생하는 것으로서, 그 출력단은전기한 가변분주회로(17)의데이터설정단(172) 및 전기한 AFT회로(14)의 미조전압 중첩용의 제어단(141), 그리고 전기한 기준발진기(19)의 주파수제어단에 접속되어 있다.The microsignal generating circuit 26 generates a microsignal in which the reception frequency can be forcibly changed only by a predetermined change amount even when the reception states are PLL and AFT modes. Is connected to the data setting stage 172, the control stage 141 for superposing the unbalanced voltage of the aforementioned AFT circuit 14, and the frequency control stage of the reference oscillator 19 described above.

상기한 분주비 기억회로(24), 모우드 출력회로(25), 미조신호발생회로(26)등은 래치(latch)회로(27)로부터의 지정 데이터에 의해서 제어되는 것이다. 다음에 래지회로(27)에 데이터를 래치하기 위한 수단을 설명한다.The division ratio memory circuit 24, the mode output circuit 25, the tone signal generating circuit 26, and the like are controlled by the specified data from the latch circuit 27. Next, a means for latching data in the latch circuit 27 will be described.

키이 보오드(Key board) 장치(31)는, 예를들면 제 2 도에 나타낸 바와같이 구성되어 있으며, 0-9의 채널 지정 키이 스위치 CH. 0-CH9, 포지션 1-5의 포지션 지정 스위치 Pos. 1-Pos. 5 더 나아가서는 핑크션(function) 스위치 FU. 1-FU-5. 를 갖는다. 상기한 각 스위치는 각각 개별적인 신호를 발생할 수 있는 것으로서, 그 출력단은 제 1 도와 같이 디코더(decorder)(32)에 접속되어 있다. 이 디코더(32)의 출력단은, 메모리장치(33)의 데이터 지정 제어단에 접속됨과 함께, 래치회로(27)의 입력단에도 접속되어 있다.The key board device 31 is configured as shown in FIG. 2, for example, and has a channel assignment key switch CH. Positioning switch 0-CH9, position 1-5 Pos. 1-Pos. 5 Further function switch FU. 1-FU-5. Has Each switch described above is capable of generating a separate signal, the output of which is connected to a decoder 32 as a first diagram. The output terminal of the decoder 32 is connected to the data designation control terminal of the memory device 33 and also to the input terminal of the latch circuit 27.

상기한 키이보오드장치(31), 디코더(32), 메모리장치(33), 래치회로(27)등은, 전기한 콘트롤장치(34)로부터의 제어지렬 신호에 의해서, 타이밍 동작이나 절환제어가 되어지는 것으로서, 이 콘트롤 장치(34)로서는 예를들면 마이크로 콤퓨터가 쓰여진다.The key board device 31, the decoder 32, the memory device 33, the latch circuit 27, and the like are subjected to the timing operation and the switching control by the control sequence signals from the control device 34 described above. As the control unit 34, for example, a microcomputer is used.

다음에 전기한 메모리장치(33)의 데이터 기록형식에 관해서 설명하자면 다음과 같다. 이 기억형식은 예를들면 제 3 도에 나타낸 바와같은 형식이다. 즉, 제 3 도의 가로 방향으로 일치된 블록이 하나의 포지션에 대응하는 데이터 이며, 제 1 포지션 구역 Pos. E₁에서 제 n포지션 구역 Pos. En까지 마련되어 있다. 그리고 각 포지션의 데이터는 채널번호용 영역 A, 모우드 지정용 영억 B, 주파수 변화 방향 지정용 영억 C, 주파수 변화량 지정영역 D의 각 구분으로 설정된다.Next, the data recording format of the memory device 33 described above will be described. This memory format is, for example, as shown in FIG. That is, blocks matched in the horizontal direction in FIG. 3 are data corresponding to one position, and the first position zone Pos. N The position Pos in the area E _1. Up to En. The data of each position is set in each division of the channel number area A, the mode designation permanent area B, the frequency change direction designation permanent area C, and the frequency change amount designation area D.

다음에 상기한 메모리장치와 키이 보오드 장치와의 관련에 대해 설명하자면 다음과 같다. 먼저, 키이보오드 장치(31)의 채널 지정 키이스위치 CH. 0-CH. 9를 단독으로 조작하면, 조작순에 따라서 두개의 스위치의 발생신호가 디코더(32)를 통해서 래치회로(27)에 래치된다. 즉, 채널 지정 키이 스위치의 '0, 1'을 순차적으로 조작하면, 제 1 채널에 대응하는 디지탈 신호가 디코더(22)에서 출력되며 래치회로(27)에 래치된다. 이는 콘트롤 장치(34(에 의해서 타이밍 동작이 피해진다. 또 채널 지정 키이 스위치의 '1', '2'를 순차적으로 조작하면, 제12채널에 대응한 디지탈 신호가 래치회로(27)에 래치된다. 이 래치회로(27)에 래치된 디지탈 신호는 상기 조작의 경우, 채널 번호용 영역에 상당하는 것이므로, 이 신호는 전기한 분주비 기억회로(24)의 번지 지정 신호로서, 분주비 기억회로에 가하여진다. 이 분주비 기억회로(24)에 있어서는, 전기한 래치회로(27)로 부터의 번지 지정신호에 의해서, 그 지정된 번지에 기억되고 있는 데이터를 전기한가변 분주회로(17)의 데이터 설정단(171)에 가하도록 동작한다.Next, the relationship between the memory device and the key board device will be described. First, the channel designation key switch CH. 0-CH. When 9 is operated alone, the generation signals of the two switches are latched to the latch circuit 27 through the decoder 32 in accordance with the operation order. That is, when the channel designation keys sequentially manipulate '0, 1' of the switch, the digital signal corresponding to the first channel is output from the decoder 22 and latched in the latch circuit 27. This avoids the timing operation by the control device 34. When the channel designation keys operate '1' and '2' sequentially, the digital signal corresponding to the twelfth channel is latched in the latch circuit 27. Since the digital signal latched in the latch circuit 27 corresponds to the channel number area in the case of the above operation, this signal is the address designation signal of the division ratio memory circuit 24 described above, and is supplied to the division ratio memory circuit. In this frequency division memory circuit 24, the data set by the variable frequency divider circuit 17 in which data stored at the designated address is posted by the address designation signal from the latch circuit 27 described above. Act to apply to stage 171.

다음에, 키이보오드장치(31)의 예를들면 채널 키이 스위치 '1', '2'를 조작했을 때에, 디코더(32)에서 얻어지는 데이터를 메모리장치(33)에 기억시키고저 할 경우는 다음의 조작이 이뤄진다. 즉, 키이 보오드 장치(31)의 "기억"의 펀크 션스위치 FU. 1을 누른 상태에서 소망의 포지션 지정 스위치가 눌러진다. 그리고, 채널 지정 키이 스위치의 '1','2'가 눌려진다. 이때, 포지션 지정 스위치 Pos. 1이 눌러져 있으면, 제 3 도로서 나타낸 제 1 포지션 Pos. E₁의 채널번호용 영역 A의 10행의 순의 A₁및 1 행의 순위 A₂에 '1', '2'에 대응한 데이터가 각각 세트된다. 따라서, 이경우 디코더(32)의 출력은 메모리장치(33)의 기입 단자에 가해짐과 함께 래치회로(27)에도 가하여진다.Next, for example, when the channel key switches '1' and '2' are operated in the key board device 31, the data obtained by the decoder 32 is stored in the memory device 33. Manipulation is done. That is, the puncture switch FU of the "memory" of the key board device 31. While pressing 1, the desired position designation switch is pressed. Then, the channel designation key '1', '2' of the switch is pressed. At this time, the position designation switch Pos. If 1 is pressed, the first position Pos. Data corresponding to '1' and '2' are set in the order A _{1 in} the order of row 10 of the channel number area A of E ₁ and the rank A ₂ in the first row, respectively. In this case, therefore, the output of the decoder 32 is applied to the write terminal of the memory device 33 and also to the latch circuit 27.

그리고, 기억시키려고 의도하는 채널(이 경우제 12채널)의 화면을 보면서 조작이 행해진다. 채널 지정이 끝나고, 최후에 펑크션 스위치 FU. 1 '기억'을 떼어놓으면, 그때의 래치회로(27)에 래치되고 있는 데이터는 지정한 포지션(제 1 포지션)에 기억된다. 이와같이 제 1 포지션에 12채널에 대응하는 데이터가 기억된 다음에는, 다음번 부터는 키이 보오드 장치(31)에 있어서 채널 지정 키이 스위치 '1', '2'를 조작하지 않더라도 제 1 포지션에 대응하는 포지션 지정 스위치 Pos. 1를 1 회 조작하면 그 포지션의 내용이 메모리장치(33)에서 독출되어지며, 래치회로(27)에 래치된다. 물론, 래치회로(27)의 채널번호용 영역으로 래치된다는 것이다.Then, the operation is performed while viewing the screen of the channel (in this case, the twelfth channel) intended to be stored. After the channel assignment is completed, the function switch FU. When 1 'memory' is removed, the data latched in the latch circuit 27 at that time is stored in the specified position (first position). In this way, after data corresponding to 12 channels is stored in the first position, the position designation corresponding to the first position is specified next time even if the channel designation key does not operate the switches '1' and '2' in the key board device 31. Switch Pos. When 1 is operated once, the contents of the position are read out from the memory device 33 and latched by the latch circuit 27. Of course, the latch circuit 27 is latched to the channel number area.

상기한 바와같이 본 발명에 있어서는, 채널 지정 키이만을 조작함으로서, 그 조작한 채널에 대응하는 데이터를 래치회로(27)에 직접 래치시킬 수 있음과 함께, 임의의 채널에 대응하는 데이터를 임의의 포지션에도 기억시킬 수 있고, 그 다음번에 포지션 지정 스위치만을 조작하므로서 그 포지션에 기억되고 있는 채널을 래치회로(27)로 도출할 수 있다.As described above, in the present invention, by operating only a channel designation key, data corresponding to the operated channel can be directly latched to the latch circuit 27, and data corresponding to an arbitrary channel can be arbitrarily selected. The position can also be stored, and the channel stored in the position can be derived to the latch circuit 27 by operating only the position designation switch next time.

다시, 본 발명에 있어서는 채널에 대응한 데이터 뿐만 아니라 제 3 도에서 설명한 바와같이 모우드 지정, 주파수 차이의 지정등도 기억시킬 수 있는 것이다.In addition, in the present invention, not only the data corresponding to the channel but also the mode designation and the frequency difference designation can be stored as described in FIG.

즉 키이 보오드 스위치 장치(31)에 있어서, '기억'의 펑크션 스위치 FU. 1을 누른 상태에서, 임의의 포지션 지정 스위치 예를들면 Pos. 2를 누른다. 다음에 채널지정 키이스위치의 예를들면 '1', '0'가 눌려진다. 이때 수상기에서는, 제10 채널의 화상이 재생된다. 그리고, 이 화상을 AFT 모우드로 수신하려고 하면, 펑크션스위치 FU. 2가 눌려지며 모우드 지정이 되어진다. 이것으로서 수상기는 AFT 모우드로 수신하는 상태로 된다. PLL 모우드로 보고싶은 경우는, 펑크션 스위치 FU. 2는 눌려지지 않으며 그대로이다. 이와같이 수신되는 화상을 보면서 다음에 수신 주파수를 약간 변경하여 미조정을 해보려고 할 경우에 예를들면 펑그션 스위치 FU. 3이 눌려진다. 이 펑크션 스위치 FU. 3은, 수신 주파수를 정방향으로 변경시키는 것이며, 화면상태가 제일 양호해지면 펑크션 스위치 FU. 3을 놓아준다. 반대로 펑크션 스위치 FU. 3을 누른다음 화면상태가 악화되려고 할때 수신 주파수를 부(負) 방향으로 변경시키기 위한 펑크션 스위치 FU. 4가 눌려진다. 그리고 화면상태가 제일 좋아졌을때에 펑크션 스위치를 놓아주면 된다.That is, in the key board switch device 31, the function switch FU. While pressing 1, any position designating switch eg Pos. Press 2. Next, for example, '1' and '0' are pressed. At this time, the image of the tenth channel is reproduced by the receiver. Then, when this image is to be received by the AFT mode, the function switch FU. 2 is pressed and the mode is assigned. As a result, the receiver receives the AFT mode. If you want to see the PLL mode, use the function switch FU. 2 is not pressed down and remains the same. If you try to make fine adjustments after changing the reception frequency slightly while watching the received image like this, for example, function switch FU. 3 is pressed. This function switch is FU. 3 is to change the reception frequency in the forward direction. When the screen state is best, the function switch FU. Let go of 3. Anti-function switch FU. Function switch FU. To change the receive frequency in the negative direction when the display condition is deteriorated after pressing 3. 4 is pressed. Then release the function switch when the screen is the best.

이와같이 조작하여, 제일 양호한 화면으로 되었을 때에 펑크션 스위치의 '기억'을 놓아주게(스위치 오프되면, 메모리장치(33)에는 정방향 또는 부방향으로 수신 주파수를 변경한 분의 데이터량, 즉 주파수 변화량 지정 데이터가 기억된다. 따라서 메모리장치(33)의 각 영역에는, 펑크션 스위치 FU. 1의 '기억'을 누른고 소망의 조작을 행하고난 다음에 '기억'을 놓아주면 각종의 제어데이터가 소망의 포지션으로 기억되어진다. 따라서 기억된 다음에 그 포지션 지정 스위치를 조작하면 그 포지션에 기억되고 있는 데이터가 래치회로(27)에 래치되며, 제각기의 제어부에 가하여 지게된다. 즉, 채널번호용 영역 A에 기억되고 있는 데이터는 분주비 기억회로(24)로, 모우드 지정용 영역 B에 기억되고 있는 모우드는 모우드 출력회로(25)로, 주파수 변화방향 지정용 영역 C에 기억되고 는 데이터및 주파수 변화량 지정영역 D에 기억되고 있는 데이터는 미조신호 발생회로(26)로 각각 도입된다.In this way, when the best display is achieved, the memory of the function switch is released (if switched off, the memory device 33 specifies the amount of data for which the reception frequency is changed in the forward or negative direction, that is, the frequency change amount). Therefore, in each area of the memory device 33, when the memory of function switch FU.1 is pressed and the desired operation is performed, the memory is released. Therefore, when the position designation switch is operated after it is stored, data stored in the position is latched by the latch circuit 27 and added to the control unit of each channel, that is, the channel number area A. The data stored in the division ratio memory circuit 24 and the mode stored in the mode designation area B are the mode output circuit 25. C is stored in the data being stored in the specified data and the frequency variation area D is introduced into each of the fine-signal generation circuit 26.

다음에 전기한 미조신호 발생회로(26)에 관해서 제 4 도를 참조하여 설명하면 다음과 같다. 분주비 기억회로(24)의 출력은 게이트회로(40)의 한쪽의 입력단(401)을 거쳐서 기변분주 회로(17)의 분주비 데이터 설정단에 가하여진다. 또, 동시에 전기한 분주비 기억회로(24)의 출력은 가감산 회로(41)의 한쪽의 계산요소로서도 도입된다. 이 가감산 회로(41)의 다른쪽의 계산요소로서, 전기한 래치회로(27)의 주파수 변화량 지정영역의 데이터가 가하여 진다. 다시 이 가감산 회로(41)의 계산동작 제어단에는 전기한 래치회로(27)의 주파수 변화방향 지정용 영역의 데이터가 가하여진다. 따라서, 가감산 회로(41)는 메모리장치(33)로 부터의 입력과 주파수 차이용의 데이터와 가산 또는 감산처리를 행하고, 바꿔쓰기 데이터 출력회로(42)를 거쳐서 전기한 게이트 회로(40)의 다른쪽의 입력단(402)에 가할 수 있다. 이 게이트회로(40)는 최종적으로 데이터 유무 검출회로(43)로 부터의 제어신호에 의해서 어느 것인가 한쪽의 입력단의 데이터를 도입해서 전술한 가변 분주회로(17)의 분주비 데이터 설정단에 상향카운트 혹은 하향 카운트된 제어데이터로서 가해진다.Next, the above-described tone signal generating circuit 26 will be described with reference to FIG. The output of the division ratio memory circuit 24 is applied to the division ratio data setting stage of the variable frequency division circuit 17 via one input terminal 401 of the gate circuit 40. At the same time, the output of the frequency division memory circuit 24 described above is also introduced as one calculation element of the addition / subtraction circuit 41. As another calculation element of this addition and subtraction circuit 41, data of the frequency change amount designation region of the latch circuit 27 described above is added. The data of the frequency change direction designation region of the latch circuit 27 described above is applied to the calculation operation control stage of the addition and subtraction circuit 41 again. Therefore, the addition / subtraction circuit 41 performs the addition or subtraction processing with the data for the frequency difference and the input from the memory device 33, and the gate circuit 40 of the gate circuit 40 which has been electrically passed through the rewriting data output circuit 42. To the other input terminal 402. The gate circuit 40 finally introduces data from one of the input terminals by the control signal from the data presence detection circuit 43 and up counts the division ratio data setting stage of the variable division circuit 17 described above. Or as control data counted down.

한편 AFT 로우프에 관해서, 전기한 래치회로(27)의 주파수 화량 지정영역의 데이터가 디지탈 아날로그 변환회로(45)에 가하여 진다. 이 변환회로(45)의 출력은 스위치로(46)을 거쳐서 직접 AFT 회로의 전압 중첩부 또는 반전회로(47)을 거쳐서 AFT 회로의 전압 중첩부에 가하여 진다. 전기한 스위치 회로(46)는 전기한 주파수 변화방향 지정용 영역의 데이터에 따라서 전기한 디지탈 아날로그 변환회로(45)의 출력을 직접 또는 반전회로를 통해서 전기한 AFT 회로의 중첩부에 가할 수 있다.On the other hand, with respect to the AFT rope, the data of the frequency shift amount designation area of the latch circuit 27 described above is applied to the digital analog converter circuit 45. The output of the conversion circuit 45 is applied to the voltage overlapping portion of the AFT circuit via the switch passage 46 directly through the voltage overlapping portion of the AFT circuit or the inverting circuit 47. The above-described switch circuit 46 can apply the output of the digital analog conversion circuit 45, which has been previously described, to the overlapping portion of the AFT circuit, which is directly or inverted through the inversion circuit, in accordance with the data of the region for specifying the frequency change direction.

상술한 본 발명의 장치에 의하면, 메모리 장치에 각종의 제어용 데이터가 기억되고 있으며, 하나의 채널을 수신할 경우에 필요한 복수정보를 하나의 포지션 지정 스위치로서 읽어낼 수 있도록 되어 있고, 조작이 간단하다. 그 복수 정보로서는 채널 지정, 수신 모우드지정, 주파수 변화량 지정등의 각종 정보를 설정할수 있지만 그밖의 수신기에 필요한 조정부, 예를들면 음량등에 대한 제어용의 정보를 기억시켜 두어도 된다.According to the apparatus of the present invention described above, various control data are stored in the memory device, and a plurality of pieces of information necessary for receiving one channel can be read out as one position designating switch, and the operation is simple. . As the plural pieces of information, various kinds of information such as channel designation, reception mode designation, frequency variation designation and the like can be set, but other control units necessary for other receivers, for example, information for controlling the volume may be stored.

이상으로 설명한 바와같이, 본 발명에 의하면 소망의 채널 지정 이외에 소망의 주파수의 차이등 여러가지의 제어요소를 설정 가능토록하고, 콘트롤의 효과를 유효하게 활용할 수 있는 텔레비젼 수상기의 제어장치를 제공할 수 있다.As described above, according to the present invention, it is possible to provide various kinds of control elements such as a desired frequency difference in addition to a desired channel designation, and to provide a television receiver control device which can effectively utilize the effect of the control. .

Claims

An automatic frequency adjustment loop means for detecting the intermediate frequency output of the tuner circuit as a detection circuit and applying a detection output for the frequency difference to one of the gate circuits through an input terminal of the tuner circuit; The oscillation output for determining the tuning frequency of the tuner circuit is compared with the frequency division output through a variable frequency divider circuit, and the output according to the comparison result is compared to the other input terminal of the gate circuit through a low pass filter. A phase-locked loop means that can be applied to the tuning frequency control stage of the tuner circuit, and various data of the division ratio of the variable frequency divider circuit of the phase-locked loop means, and stores arbitrary data according to a read signal. A dividing memory circuit that can be applied to the dividing ratio data setting stage of A mode output circuit capable of deriving a control signal for allowing the gate circuit to select either input stage for switching between the means and the phase locked loop means, and the voltage generated by the frequency adjustment circuit of the automatic frequency adjustment loop means is not sufficient. Up-down counting circuit means for supplementing fine-adjusted up-count or down-count control data with voltage division circuit means capable of superimposing a fixed voltage and the division ratio data set in the variable division circuit of the phase locked loop means described above. And a latch circuit for applying read-out designation data, mode designation data, and frequency adjustment data to the division ratio memory circuit, the mode output circuit, and the tone signal generation circuit, respectively, and the respective positions in the latch circuit. Area data can be derived selectively, and each position The zone is a memory device having an area for storing a plurality of specified data such as the read designation data, the mode map data, and the frequency adjustment data, and a signal from a position designation switch corresponding to each position zone of the memory device. Means for reading data of an arbitrary position, and channel designation, mode designation, and frequency adjustment data input means for rewriting the data of each position zone together with the storage designation switch and the position designation switch. Control device of a television receiver.