KR20230068312A - Etching composition for silicon nitride layer and etching method using the same - Google Patents

Etching composition for silicon nitride layer and etching method using the same Download PDF

Info

Publication number
KR20230068312A
KR20230068312A KR1020220143416A KR20220143416A KR20230068312A KR 20230068312 A KR20230068312 A KR 20230068312A KR 1020220143416 A KR1020220143416 A KR 1020220143416A KR 20220143416 A KR20220143416 A KR 20220143416A KR 20230068312 A KR20230068312 A KR 20230068312A
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
etching
silicon
acid
Prior art date
Application number
KR1020220143416A
Other languages
Korean (ko)
Inventor
임상우
김태현
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Publication of KR20230068312A publication Critical patent/KR20230068312A/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 실리콘 실화막 식각 조성물 및 이를 이용한 식각방법에 관한 것이다. 보다 상세하게는, 고집적화된 고종횡비의 수직형 낸드 적층 구조에서 산화물의 재성장을 최소화하면서 실리콘 질화막만을 선택적으로 식각할 수 있는 식각 조성물 및 식각방법에 관한 것이다.The present invention relates to a silicon silicide film etching composition and an etching method using the same. More particularly, the present invention relates to an etching composition and an etching method capable of selectively etching only a silicon nitride film while minimizing oxide regrowth in a highly integrated, high aspect ratio vertical NAND stack structure.

Description

실리콘 질화막 식각 조성물 및 이를 이용한 식각방법{ETCHING COMPOSITION FOR SILICON NITRIDE LAYER AND ETCHING METHOD USING THE SAME}Silicon nitride film etching composition and etching method using the same

본 발명은 실리콘 실화막 식각 조성물 및 이를 이용한 식각방법에 관한 것이다. 보다 상세하게는, 고집적화된 고종횡비의 수직형 낸드 적층 구조에서 산화물의 재성장을 최소화하면서 실리콘 질화막만을 선택적으로 식각할 수 있는 식각 조성물 및 식각방법에 관한 것이다.The present invention relates to a silicon silicide film etching composition and an etching method using the same. More particularly, the present invention relates to an etching composition and an etching method capable of selectively etching only a silicon nitride film while minimizing oxide regrowth in a highly integrated, high aspect ratio vertical NAND stack structure.

실리콘 산화막(SiOx) 및 실리콘 질화막(SiNx)은 반도체 제조공정에서 대표적인 절연막으로 사용되며, 최근에는 1층 이상의 실리콘 산화막 및 1층 이상의 실리콘 질화막이 교대로 적층된 구조의 수직형 낸드(vertical NAND) 구조의 메모리 반도체 소자가 각광받고 있다.A silicon oxide film (SiO x ) and a silicon nitride film (SiN x ) are used as typical insulating films in a semiconductor manufacturing process. ) structure memory semiconductor devices are in the limelight.

실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 식각 기술은 현재 반도체 주류 사업 중 하나인 고집화된 수직형 낸드 소자 제작에 있어 매우 중요한 기술이다. 그러나, 기존에 사용되던 식각 공정은 블랭킷(blanket) 웨이퍼에 적용되었을 때는 탁월한 식각능을 구현할 수 있지만, 고집적화된 실리콘 질화막/실리콘 산화막 적층 패턴 웨이퍼에 적용되었을 때는 산화물 재성장이 심하게 발생하고, 식각 선택비가 저하되는 한계가 있다 .또한, 패턴 하단부의 실리콘 질화막의 식각된 영역이 산화물 재성장으로 인해 다시 채워지는 등의 다양한 문제가 존재하는 실정이다. 이를 해결하기 위해, 첨가제를 첨가하거나 공정 온도를 조절하여 산화물 재성장 문제를 해결하고자 하면 식각 선택비가 저하되는 한계가 있으며, 패턴의 최하단부의 실리콘 질화막을 식각하고자 하면, 실리콘 산화물도 함께 식각되거나 산화물의 재성장 현상이 더욱 심해지는 한계가 있는 실정이다.Silicon nitride film etching technology, which has a high etching selectivity compared to silicon oxide film, is a very important technology in the production of high-density vertical NAND devices, which is one of the current semiconductor mainstream businesses. However, the conventional etching process can realize excellent etching performance when applied to a blanket wafer, but severe oxide regrowth occurs when applied to a highly integrated silicon nitride/silicon oxide layered pattern wafer, and the etching selectivity In addition, there are various problems such as re-filling of the etched region of the silicon nitride film at the bottom of the pattern due to oxide regrowth. In order to solve this problem, if the problem of oxide regrowth is solved by adding additives or adjusting the process temperature, there is a limit to the decrease in the etching selectivity, and if the silicon nitride film at the bottom of the pattern is etched, the silicon oxide is also etched or the oxide regrowth is etched. There is a limit in which the phenomenon becomes more severe.

더욱이, 최근에는 수직형 낸드 소자의 적층 단수가 높아지고 패턴이 더욱 미세해짐에 따라, 수직형 낸드 소자의 실리콘 질화막 식각을 위한 재료의 요구성능은 점차로 고도화되고 있다.Moreover, recently, as the number of stacked layers of vertical NAND devices increases and patterns become more fine, the performance requirements of materials for etching silicon nitride films of vertical NAND devices are gradually increasing.

대한민국 등록특허공보 제10-1769349호(2017.08.11.)Republic of Korea Patent Registration No. 10-1769349 (2017.08.11.) 대한민국 등록특허공보 제10-2315919호(2021.10.15.)Republic of Korea Patent Registration No. 10-2315919 (2021.10.15.)

본 발명의 목적은 고집적화 및 고종횡비의 수직 낸드 구조에서, 실리콘 산화막의 식각 및 산화물 재성장 현상을 효과적으로 억제함과 동시에, 적층 구조의 최하단부까지 실리콘 질화막만을 선택적으로 식각할 수 있는 식각 조성물을 제공하는 것이다.An object of the present invention is to provide an etching composition capable of selectively etching only a silicon nitride film up to the lowermost part of a stacked structure while effectively suppressing etching of a silicon oxide film and oxide regrowth in a highly integrated and high aspect ratio vertical NAND structure. .

본 발명의 일 양태는 인산; 카르복실기 함유 지방족 유기산 또는 이의 염; 및 킬레이팅제를 포함하는, 실리콘 질화막 식각 조성물을 제공한다.One aspect of the present invention is phosphoric acid; Carboxyl group-containing aliphatic organic acids or salts thereof; And it provides a silicon nitride film etching composition containing a chelating agent.

일 양태에 따른 상기 실리콘 질화막 식각 조성물은 불소계 화합물을 더 포함하는 것일 수 있다.The silicon nitride film etching composition according to an aspect may further include a fluorine-based compound.

상기 카르복실기 함유 지방족 유기산은 옥살산, 포름산, 시트르산,α-케토글루타르산 또는 이들의 조합을 포함하는 것일 수 있다.The carboxyl group-containing aliphatic organic acid may include oxalic acid, formic acid, citric acid, α-ketoglutaric acid, or a combination thereof.

상기 킬레이팅제는 에티드론산, 아미노트리메틸렌포스포닉산, N-(2-아세트아미도)이미노다이아세틱산, N-(포스포노메틸)이미노디아세틱산 또는 이들의 조합을 포함하는 것일 수 있다.The chelating agent may include etidronic acid, aminotrimethylenephosphonic acid, N-(2-acetamido)iminodiacetic acid, N-(phosphonomethyl)iminodiacetic acid, or a combination thereof. can

상기 실리콘 질화막 식각 조성물은 규소계 화합물을 실질적으로 포함하지 않는 것을 특징으로 할 수 있다.The silicon nitride film etching composition may be characterized in that it does not substantially include a silicon-based compound.

상기 실리콘 질화막 식각 조성물 총 중량에 대하여 인산 50 내지 85 중량%, 카르복실기 함유 지방족 유기산 또는 이의 염 0.1 내지 30 중량%, 킬레이팅제 0.1 내지 20 중량%, 불소계 화합물 0.0001 내지 0.1 중량%로 포함하는 것일 수 있다.50 to 85% by weight of phosphoric acid, 0.1 to 30% by weight of a carboxyl group-containing aliphatic organic acid or a salt thereof, 0.1 to 20% by weight of a chelating agent, and 0.0001 to 0.1% by weight of a fluorine-based compound, based on the total weight of the silicon nitride film etching composition. there is.

상기 실리콘 질화막 식각 조성물은 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조(NAND)웨이퍼에서 하기 식 1에 따른 식각 선택비가 500 이상일 수 있다.The silicon nitride film etching composition may have an etching selectivity of 500 or more according to Equation 1 below in a NAND wafer having a silicon oxide film and a silicon nitride film as unit layers.

[식 1][Equation 1]

ESiNx / ESiO2 E SiNx / E SiO2

(상기 식 1에서,(In Equation 1 above,

ESiNx는 실리콘 질화막에 대한 식각 속도이고;E SiNx is the etch rate for the silicon nitride film;

ESiO2는 실리콘 산화막 외부에 대한 식각 속도이다.)E SiO2 is the etching rate for the outside of the silicon oxide film.)

상기 실리콘 질화막 식각 조성물은 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조(NAND)웨이퍼에서 실리콘 산화막 외부에 대한 식각 속도(Å/분)가 0 내지 0.5일 수 있다.The silicon nitride film etching composition may have an etching rate (Å/min) of 0 to 0.5 for the outside of the silicon oxide film in a NAND wafer having a silicon oxide film and a silicon nitride film as unit layers.

또한, 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조(NAND)웨이퍼에서 식각 후 상기 실리콘 산화막의 내부 두께(Ti) 대비 외부 두께(To)가 하기 식 2를 만족하는 것일 수 있다.In addition, after etching in a NAND wafer having a silicon oxide film and a silicon nitride film as unit layers, an outer thickness (T o ) compared to an inner thickness (T i ) of the silicon oxide film may satisfy Equation 2 below.

[식 2][Equation 2]

0.75 ≤ To/Ti ≤ 1.250.75 ≤ T o /T i ≤ 1.25

(상기 식 2에서,(In Equation 2 above,

To는 실리콘 산화막의 외부 두께이고;T o is the outer thickness of the silicon oxide film;

Ti는 실리콘 산화막의 내부 두께이다.)T i is the internal thickness of the silicon oxide film.)

또한, 상기 실리콘 질화막 식각 조성물은 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조(NAND) 웨이퍼에서 하기 식 3에 따른 실리콘 질화막 식각률이 50% 이상일 수 있다.In addition, the silicon nitride film etching composition may have a silicon nitride film etch rate of 50% or more according to Equation 3 below in a NAND wafer having a silicon oxide film and a silicon nitride film as unit layers.

[식 3][Equation 3]

(DSiNx / DNAND) x 100(D SiNx / D NAND ) x 100

(상기 식 3에서,(In Equation 3 above,

DSiNx는 웨이퍼 표면을 기준으로 실리콘 질화막이 식각된 영역의 수직방향 깊이이고;D SiNx is the vertical depth of the area where the silicon nitride film is etched relative to the wafer surface;

DNAND는 전제 웨이퍼 구조의 수직방향 깊이이다.)D NAND is the vertical depth of the entire wafer structure.)

또한, 본 발명의 일 양태는 상기 실리콘 질화막 식각 조성물을 이용하여, 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하는 단계;를 포함하는 식각방법을 제공한다.In addition, one aspect of the present invention provides an etching method comprising the step of selectively etching a silicon nitride film compared to a silicon oxide film using the silicon nitride film etching composition.

상기 실리콘 질화막 식각 조성물의 식각대상은, 실리콘 산화막과 실리콘 질화막이 모두 표면에 노출된 웨이퍼; 또는 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조의 웨이퍼일 수 있다.An object to be etched in the silicon nitride film etching composition is a wafer on which both a silicon oxide film and a silicon nitride film are exposed; Alternatively, it may be a wafer having a vertically stacked structure including a silicon oxide film and a silicon nitride film as unit layers.

상기 식각방법은 100 ℃ 이상의 고온 식각을 위한 것일 수 있다.The etching method may be for high-temperature etching of 100 °C or higher.

또한, 본 발명의 일 양태는 상기 실리콘 질화막 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는, 반도체 소자의 제조방법을 제공한다.In addition, one aspect of the present invention provides a method for manufacturing a semiconductor device, including an etching process performed using the silicon nitride film etching composition.

본 발명에 따른 실리콘 질화막 조성물은 고집적화된 고종횡비의 수직 낸드 구조에 적용되었을 때, 실리콘 산화막의 식각이나 실리콘 산화막 주변에서 발생하는 산화물 재성장을 최소화하면서 실리콘 질화막만을 선택적으로 식각할 수 있다. 동시에, 본 발명에 따른 실리콘 질화막 조성물은 기존의 인산으로는 식각할 수 없었던 고집적화된 고종횡비의 수직 낸드 구조의 최하단부의 실리콘 질화막까지 선택적으로 식각할 수 있다.When the silicon nitride film composition according to the present invention is applied to a highly integrated high aspect ratio vertical NAND structure, it is possible to selectively etch only the silicon nitride film while minimizing etching of the silicon oxide film or oxide regrowth occurring around the silicon oxide film. At the same time, the silicon nitride film composition according to the present invention can selectively etch even the lowermost silicon nitride film of the highly integrated high aspect ratio vertical NAND structure, which could not be etched with conventional phosphoric acid.

즉, 적층 단수가 높아지고 패턴이 더욱 미세해짐에 따라 고도화된 실리콘 질화막 식각 공정의 요구성능을 만족할 수 있으며, 신뢰성 높은 반도체 소자를 제공할 수 있다.That is, as the number of stacked layers increases and the pattern becomes finer, it is possible to satisfy the performance requirements of an advanced silicon nitride film etching process and to provide a highly reliable semiconductor device.

도 1은 수직 NAND 구조의 패턴 웨이퍼 및 이의 식각 후 구조를 도시화한 것이다.
도 2는 본 발명에 따른 수직 적층구조에서 식각속도와 식각 선택비를 구하는 방법을 도시한 것이다.
도 3은 본 발명에 따른 수직 적층구조에서 수직 방향 깊이에 대한 실리콘 질화막 식각률을 구하는 방법을 도시한 것이다.
1 illustrates a patterned wafer of a vertical NAND structure and the structure after etching thereof.
2 shows a method for obtaining an etch rate and an etch selectivity in a vertical stacked structure according to the present invention.
3 illustrates a method for obtaining a silicon nitride film etch rate with respect to a depth in a vertical direction in a vertical stack structure according to the present invention.

본 명세서에서 달리 정의되지 않는 한, 모든 기술적 용어 및 과학적 용어는 본 발명이 속하는 당업자에 의해 일반적으로 이해되는 의미와 동일한 의미를 갖는다. 본 명세서에서 설명에 사용되는 용어는 단지 특정 구체예를 효과적으로 기술하기 위함이고 본 발명을 제한하는 것으로 의도되지 않는다.Unless defined otherwise herein, all technical and scientific terms have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. The terms used in the description herein are merely to effectively describe specific embodiments and are not intended to limit the invention.

본 명세서에서 사용되는 단수 형태는 문맥에서 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 의도할 수 있다.The singular form used herein may be intended to include the plural form as well, unless the context dictates otherwise.

또한, 본 명세서에서 사용되는 수치 범위는 하한치와 상한치와 그 범위 내에서의 모든 값, 정의되는 범위의 형태와 폭에서 논리적으로 유도되는 증분, 이중 한정된 모든 값 및 서로 다른 형태로 한정된 수치 범위의 상한 및 하한의 모든 가능한 조합을 포함한다. 본 명세서에서 특별한 정의가 없는 한 실험 오차 또는 값의 반올림으로 인해 발생할 가능성이 있는 수치범위 외의 값 역시 정의된 수치범위에 포함된다.Further, as used herein, numerical ranges include lower and upper limits and all values within that range, increments logically derived from the shape and breadth of the defined range, all values defined therebetween, and the upper limit of the numerical range defined in a different form. and all possible combinations of lower bounds. Unless otherwise specifically defined herein, values outside the numerical range that may occur due to experimental errors or rounding of values are also included in the defined numerical range.

본 명세서의 용어, “포함한다”는 “구비한다”, “함유한다”, “가진다” 또는 “특징으로 한다” 등의 표현과 등가의 의미를 가지는 개방형 기재이며, 추가로 열거되어 있지 않은 요소, 재료 또는 공정을 배제하지 않는다.The term "includes" in the present specification is an open description having the same meaning as expressions such as "includes", "includes", "has" or "characterized by", and elements not additionally listed, No materials or processes are excluded.

이하, 본 발명의 각 구성에 대해 구체적으로 설명한다. 그러나 이는 예시적인 것에 불과하며 본 발명이 예시적으로 설명된 구체적인 실시 형태로 제한되는 것은 아니다.Hereinafter, each configuration of the present invention will be described in detail. However, this is merely an example and the present invention is not limited to the specific embodiments described as examples.

본 발명의 일 양태는 인산; 카르복실기 함유 지방족 유기산 또는 이의 염; 및 킬레이팅제를 포함하는, 실리콘 질화막 식각 조성물을 제공한다.One aspect of the present invention is phosphoric acid; Carboxyl group-containing aliphatic organic acids or salts thereof; And it provides a silicon nitride film etching composition containing a chelating agent.

일 양태에 따른 실리콘 질화막 식각 조성물은 상술한 바와 같은 구성 조합을 가짐에 따라, 탁월한 식각 성능을 구현할 수 있다. 구체적으로, 고집적화된 고종횡비의 수직 낸드 구조에 적용되었을 때, 실리콘 산화막의 식각이나 산화물 재성장을 최소화하면서 실리콘 질화막만을 선택적으로 식각할 수 있다. 동시에, 기존의 인산으로는 식각할 수 없었던 고집적화된 고종횡비의 수직 낸드 구조의 최하단부까지 실리콘 질화막을 식각할 수 있다.As the silicon nitride film etch composition according to one aspect has the above-described configuration combination, excellent etching performance can be implemented. Specifically, when applied to a highly integrated, high-aspect-ratio vertical NAND structure, only the silicon nitride layer can be selectively etched while minimizing etching of the silicon oxide layer or oxide regrowth. At the same time, the silicon nitride film can be etched up to the lowest part of the highly integrated, high-aspect-ratio vertical NAND structure, which could not be etched with conventional phosphoric acid.

특정 이론에 구속되는 것은 아니나, 일 예로, 상기 카르복실기 함유 지방족 유기산 또는 이의 염 대신에 방향족 유기산을 첨가하는 경우, 산화물의 재성장이 발생하여 실리콘 질화막의 선택적 식각을 구현하기 어려울 수 있다.Although not bound by a particular theory, for example, when an aromatic organic acid is added instead of the carboxyl group-containing aliphatic organic acid or its salt, oxide regrowth occurs, making it difficult to implement selective etching of the silicon nitride film.

상기 카르복실기 함유 지방족 유기산 또는 이의 염은, 예를 들어, 옥살산(oxalic acid, C2H2O4), 소듐옥살레이트(sodium oxalate, Na2C2O4), 칼슘옥살레이트(calcium oxalate, CaC2O4), 포타슘 옥살레이트(potassium oxalate, K2C2O4), 디메틸 옥살레이트(dimethyl oxalate, (CO2CH3)2) 및 디에틸 옥살레이트(diethyl oxalate, C6H10O4) 등의 옥살레이트 화합물; 포름산(formic acid, CH2O2), 소듐포르메이트(sodium formate, CHNaO2), 포타슘포르메이트(potassium formate, CHKO), 메틸포르메이트(methyl formate, C2H4O2) 및 에틸르포메이트(ethyl formate, C3H6O2) 등의 포르메이트 화합물; 시트르산(citric acid, C6H8O7), 소듐시트레이트(sodium citrate, Na3C6H5O7), 포타슘시트레이트(potassium citrate, K3C6H5O7), 포타슘-마그네슘시트레이트(potassium-magnesium citrate, C6H5KMgO7) 및 2-메틸시트르산(2- methylcitric acid, C7H10O7) 등의 시트레이트 화합물; α-케토글루타르산(α-ketoglutaric acid, C5H6O5), α- ketoglutaric acid sodium salt (C5H5NaO5), α-ketoglutaric acid disodium salt(C5H4Na2O5), α-ketoglutaric acid potassium salt(C5H5KO5) 및 α-ketoglutaric acid dipotassium salt (C5H4K2O5) 등의 알파케토글루타레이트 화합물;에서 선택되는 하나 또는 둘 이상일 수 있다.The carboxyl group-containing aliphatic organic acid or salt thereof may be, for example, oxalic acid (C 2 H 2 O 4 ), sodium oxalate (Na 2 C 2 O 4 ), calcium oxalate (CaC 2 O 4 ), potassium oxalate (K 2 C 2 O 4 ), dimethyl oxalate ((CO 2 CH 3 ) 2 ) and diethyl oxalate (C 6 H 10 O 4 ) oxalate compounds such as; Formic acid (CH 2 O 2 ), sodium formate (CHNaO 2 ), potassium formate (CHKO), methyl formate (C 2 H 4 O 2 ) and ethyl formate Formate compounds such as (ethyl formate, C 3 H 6 O 2 ); Citric acid (C 6 H 8 O 7 ), sodium citrate (Na 3 C 6 H 5 O 7 ), potassium citrate (K 3 C 6 H 5 O 7 ), potassium-magnesium citrate compounds such as potassium-magnesium citrate (C 6 H 5 KMgO 7 ) and 2-methylcitric acid (C 7 H 10 O 7 ); α-ketoglutaric acid (C 5 H 6 O 5 ), α-ketoglutaric acid sodium salt (C 5 H 5 NaO 5 ), α-ketoglutaric acid disodium salt (C 5 H 4 Na 2 O 5 ), α-ketoglutaric acid potassium salt (C 5 H 5 KO 5 ) and α-ketoglutaric acid dipotassium salt (C 5 H 4 K 2 O 5 ), and alpha-ketoglutarate compounds; may be one or two or more selected from there is.

또한, 상기 킬레이팅제는, 예를 들어, 에티드론산(etidronic acid), 아미노트리메틸렌포스포닉산(amino trimethylene phosphonic acid), N-(2-아세트아미도)이미노다이아세틱산(N-(2-acetamido)iminodiacetic acid, ADA), N-(포스포노메틸)이미노디아세틱산(N-(phosphonomethyl) iminodiacetic acid), 에틸렌디아민테트라아세트산(ethylene diaminetetraacetic acid), 니트릴로트리메틸포스포닉산(nitrilo trimethyl phosphonic acid) 또는 니트릴로트리아세트산(nitrilotriacetic acid)일 수 있다. 더욱바람직하게 상기 킬레이팅제는 에티드론산, 아미노트리메틸렌포스포닉산, N-(2-아세트아미도)이미노다이아세틱산, N-(포스포노메틸)이미노디아세틱산일 수 있으며, 상기 일 양태에 따른 다른 구성 성분들과 조합하였을 때 수직 NAND 구조의 최하단까지 더욱 안정적이고 효과적인 식각 성능을 구현할 수 있다.In addition, the chelating agent, for example, etidronic acid, amino trimethylene phosphonic acid, N- (2-acetamido) imino diacetic acid (N- (2-acetamido)iminodiacetic acid (ADA), N-(phosphonomethyl)iminodiacetic acid, ethylene diaminetetraacetic acid, nitrilotrimethylphosphonic acid (nitrilo trimethyl phosphonic acid) or nitrilotriacetic acid. More preferably, the chelating agent may be etidronic acid, aminotrimethylenephosphonic acid, N-(2-acetamido)iminodiacetic acid, or N-(phosphonomethyl)iminodiacetic acid, When combined with other constituent elements according to an aspect, more stable and effective etching performance can be implemented up to the bottom of the vertical NAND structure.

또한, 일 양태에 따른 실리콘 질화막 조성물은 불소계 화합물을 더 포함할 수 있다. 상기 불소계 화합물의 비한정적인 일 예로는 불산(HF), 불화암모늄(ammonium fluoride), 중불화암모늄(ammonium bifluoride), 불화테트라메틸암모늄(tetramethyl ammonium fluoride), 불화테트라에틸암모늄(tetraethyl ammonium fluoride), 불화테트라프로필암모늄(tetrapropyl ammonium fluoride), 불화테트라부틸암모늄(tetrabutyl ammonium fluoride), 불화테트라펜틸암모늄(tetrapenthyl ammonium fluoride) 등을 들 수 있으나, 이에 한정되는 것은 아니다.In addition, the silicon nitride film composition according to one aspect may further include a fluorine-based compound. Non-limiting examples of the fluorine-based compound include hydrofluoric acid (HF), ammonium fluoride, ammonium bifluoride, tetramethyl ammonium fluoride, tetraethyl ammonium fluoride, tetrapropyl ammonium fluoride, tetrabutyl ammonium fluoride, tetrapentyl ammonium fluoride, and the like, but are not limited thereto.

본 발명의 일 양태에 따른 실리콘 질화막 식각 조성물은 규소 원자(Si)를 포함하는 화합물을 실질적으로 포함하지 않는 것일 수 있다. 규소 원자(Si)를 포함하는 화합물은 예를 들어 무기물, 유기물 또는 이들의 혼합물일 수 있으며, 비한정적은 일 예로 규산(silicic acid), 인산 개질 실리카(SiO2) 또는 인산 개질 규산일 수 있으나, 이에 한정되는 것은 아니다. 여기서 실질적으로 포함하지 않는다는 것은 발명의 적어도 하나의 기본적이고 신규한 기술적 사상에 허용할 수 없을 만큼의 현저한 영향을 미치지 않는 양으로 존재할 수 있는 것을 의미한다. 또한, 이에 의한 영향이 미미함을 의미한다. 구체적으로, 규소 원자(Si)를 포함하는 화합물은 실리콘 질화막 식각 조성물 총 중량 중 0.001 중량% 이하, 보다 구체적으로 0.0001 중량% 이하를 포함하는 것을 의미할 수 있다.A silicon nitride film etching composition according to an aspect of the present invention may not substantially contain a compound containing silicon atoms (Si). The compound containing a silicon atom (Si) may be, for example, an inorganic substance, an organic substance, or a mixture thereof, and a non-limiting example may be silicic acid, phosphoric acid-modified silica (SiO 2 ) or phosphoric acid-modified silicic acid, It is not limited to this. Substantially not included herein means that it may be present in an amount that does not have an unacceptably significant effect on at least one basic and novel technical idea of the invention. In addition, it means that the effect caused by this is insignificant. Specifically, the compound containing silicon atoms (Si) may mean that it includes 0.001% by weight or less, more specifically 0.0001% by weight or less, based on the total weight of the silicon nitride film etching composition.

즉, 일 양태에 따른 실리콘 질화막 조성물은 규소계 화합물을 사용하지 않음에도 실리콘 산화막 대비 실리콘 질화막에 대한 높은 식각비를 구현할 수 있다.That is, the silicon nitride film composition according to one embodiment can implement a high etching ratio of the silicon nitride film compared to the silicon oxide film even without using a silicon-based compound.

구체적으로, 일 양태에 따른 상기 실리콘 질화막 식각 조성물은 조성물 총 중량에 대하여 인산 50 내지 85 중량%, 카르복실기 함유 지방족 유기산 또는 이의 염 0.1 내지 30 중량%, 킬레이팅제 0.1 내지 20 중량%, 불소계 화합물 0.0001 내지 0.1 중량%를 포함하는 것일 수 있다. 더욱 구체적으로는 조성물 총 중량에 대하여 인산 60 내지 85 중량%, 카르복실기 함유 지방족 유기산 또는 이의 염 1 내지 30 중량%, 킬레이팅제 5 내지 20 중량%, 불소계 화합물 0.001 내지 0.1 중량%로 포함하는 것일 수 있다. 상술한 범위의 함량을 만족하는 경우, 조성물의 안정성을 해치지 않으면서도 실리콘 질화막에 대한 선택적인 식각 성능을 더욱 우수하게 할 수 있다.Specifically, the silicon nitride film etching composition according to one embodiment includes 50 to 85% by weight of phosphoric acid, 0.1 to 30% by weight of a carboxyl group-containing aliphatic organic acid or a salt thereof, 0.1 to 20% by weight of a chelating agent, and 0.0001 fluorine-based compound, based on the total weight of the composition. to 0.1% by weight. More specifically, it may contain 60 to 85% by weight of phosphoric acid, 1 to 30% by weight of a carboxyl group-containing aliphatic organic acid or a salt thereof, 5 to 20% by weight of a chelating agent, and 0.001 to 0.1% by weight of a fluorine-based compound, based on the total weight of the composition. there is. When the content within the above range is satisfied, the selective etching performance of the silicon nitride film may be further improved without impairing the stability of the composition.

일반적으로, 실리콘 산화막과 실리콘 질화막이 모두 표면에 노출된 블랭킷(blanket) 웨이퍼에서는 매우 우수한 식각 선택비(실리 콘 질화막 식각속도/실리콘 산화막 식각속도)를 나타내더라도, 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조의 웨이퍼에서는 전혀 다른 식각특성을 나타내는 경우가 많다. 그러나, 본 발명의 일 양태에 따른 실리콘 질화막 식각 조성물의 식각대상은 상기 실리콘 산화막과 실리콘 질화막이 모두 표면에 노출된 웨이퍼; 또는 상기 실리콘 산화막과 실리콘 질화막을 단위층으로하는 적층구조의 웨이퍼; 등일 수 있으며, 다양한 양태로 적층된 형태 모두를 포괄할 수 있다.In general, even if a blanket wafer in which both the silicon oxide film and the silicon nitride film are exposed shows a very good etching selectivity (silicon nitride film etch rate/silicon oxide film etch rate), the silicon oxide film and the silicon nitride film are formed as unit layers. In many cases, wafers with a vertical stacked structure having a layered structure exhibit completely different etching characteristics. However, an etch target of the silicon nitride film etching composition according to an aspect of the present invention is a wafer in which both the silicon oxide film and the silicon nitride film are exposed; or a wafer having a laminated structure including the silicon oxide film and the silicon nitride film as unit layers; etc., and may cover all of the stacked forms in various aspects.

일 양태에 따른 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조(NAND)웨이퍼에서 하기 식 1에 따른 식각 선택비가 500 이상일 수 있으며, 무한대에 이를 수 있다.In a vertically stacked (NAND) wafer having a silicon oxide film and a silicon nitride film as unit layers according to an embodiment, the etching selectivity according to Equation 1 below may be 500 or more and may reach infinity.

[식 1][Equation 1]

ESiNx / ESiO2 E SiNx / E SiO2

(상기 식 1에서,(In Equation 1 above,

ESiNx는 실리콘 질화막에 대한 식각 속도이고;E SiNx is the etch rate for the silicon nitride film;

ESiO2는 실리콘 산화막 외부에 대한 식각 속도이다.)E SiO2 is the etching rate for the outside of the silicon oxide film.)

일 예로, 상기 실리콘 질화막 식각 조성물은 상기 실리콘 질화막 식각 속도(ESiNx, Å/분)가 50 이상, 또는 60 이상, 또는 70 이상일 수 있다. 동시에, 상기 실리콘 질화막 식각 조성물은 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조(NAND)웨이퍼에서 실리콘 산화막에 대한 식각 속도(ESiO2, Å/분)가 0 내지 1 일 수 있으며, 구체적으로는 0 내지 0.2 일 수 있다. 즉, 일 양태에 따른 실리콘 질화막 식각 조성물은 실리콘 산화막의 식각이 전혀 발생하지 않으면서 실리콘 질화막 만을 선택적으로 식각하는 것을 알 수 있다.For example, the silicon nitride film etching composition may have an etch rate (E SiNx , Å/min) of 50 or more, 60 or more, or 70 or more. At the same time, the silicon nitride film etching composition may have an etching rate (E SiO2 , Å / min) of 0 to 1 for a silicon oxide film in a NAND wafer having a silicon oxide film and a silicon nitride film as unit layers, specifically may be 0 to 0.2. That is, it can be seen that the silicon nitride film etching composition according to one embodiment selectively etches only the silicon nitride film without etching the silicon oxide film at all.

또한, 상기 실리콘 질화막 식각 조성물은 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조(NAND)웨이퍼에서 식각 후 상기 실리콘 산화막의 내부 두께(Ti) 대비 외부 두께(To)가 하기 식 2를 만족하는 것일 수 있다.In addition, the silicon nitride film etching composition has a silicon oxide film and a silicon nitride film as unit layers, and after etching in a NAND wafer, the outer thickness (T o ) compared to the inner thickness (T i ) of the silicon oxide film is expressed by Equation 2 below: may be satisfactory.

[식 2][Equation 2]

0.75 ≤ To/Ti ≤ 1.250.75 ≤ T o /T i ≤ 1.25

(상기 식 2에서,(In Equation 2 above,

To는 실리콘 산화막의 외부 두께이고;T o is the outer thickness of the silicon oxide film;

Ti는 실리콘 산화막의 내부 두께이다.)T i is the internal thickness of the silicon oxide film.)

하기 도 2에 도시한 바에 따르면, 구체적으로 상기 실리콘 산화막의 내부 두께(Ti)는 실리콘 질화막이 식각되는 식각 깊이 방향의 말단에서 측정된 실리콘 산화막의 두께를 의미하고, 상기 실리콘 산화막의 외부 두께(To)는 상기 Ti에서 반대방향으로 대향된 말단에서 측정된 실리콘 산화막의 두께를 의미하는 것일 수 있다.As shown in FIG. 2 below, specifically, the inner thickness (T i ) of the silicon oxide film means the thickness of the silicon oxide film measured at the end of the etching depth direction where the silicon nitride film is etched, and the outer thickness of the silicon oxide film ( T o ) may mean the thickness of the silicon oxide film measured at the end opposite to the direction from T i .

또한, 일 양태에 따른 상기 실리콘 질화막 식각 조성물은 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조(NAND) 웨이퍼에서 하기 식 3에 따른, 수직 방향 깊이에 대한 실리콘 질화막 식각률이 50% 이상일 수 있으며, 구체적으로 70 % 이상, 더욱 구체적으로 90 % 내지 100%일 수 있다.In addition, the silicon nitride film etch composition according to an aspect may have a silicon nitride film etch rate of 50% or more for a vertical depth according to Equation 3 below in a NAND wafer having a silicon oxide film and a silicon nitride film as unit layers, , Specifically, it may be 70% or more, more specifically 90% to 100%.

[식 3][Equation 3]

(DSiNx / DNAND) x 100(D SiNx / D NAND ) x 100

(상기 식 3에서,(In Equation 3 above,

DSiNx는 웨이퍼 표면을 기준으로 실리콘 질화막이 식각된 영역의 수직방향 깊이이고;D SiNx is the vertical depth of the area where the silicon nitride film is etched relative to the wafer surface;

DNAND는 전제 웨이퍼 구조의 수직방향 깊이이다.)D NAND is the vertical depth of the entire wafer structure.)

즉, 일 양태에 따른 실리콘 질화막 식각 조성물은 실리콘 산화막의 식각또는 산화물 재성장이 전혀 발생하지 않으며, 산화물 재성장은 최소화하면서 실리콘 질화막 만을 선택적으로 식각하는 것일 수 있다. 더욱이, 상기 실리콘 질화막 식각 조성물은 수직 NAND 구조의 최하단부까지 실리콘 산화막의 두께를 유지함과 동시에 실리콘 질화막 만을 완벽하게 식각하는 것일 수 있다.That is, the silicon nitride film etching composition according to one embodiment may not etch the silicon oxide film or regrow oxide at all, and may selectively etch only the silicon nitride film while minimizing oxide regrowth. Furthermore, the silicon nitride film etching composition may perfectly etch only the silicon nitride film while maintaining the thickness of the silicon oxide film up to the lowest part of the vertical NAND structure.

또한, 본 발명의 일 양태는 상술한 실리콘 질화막 식각 조성물을 이용하여 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하는 단계를 포함하는 식각방법 및 상기 식각방법을 포함하는 반도체 소자의 제조방법을 제공한다.In addition, one aspect of the present invention provides an etching method comprising the step of selectively etching a silicon nitride film compared to a silicon oxide film using the above-described silicon nitride film etching composition, and a semiconductor device manufacturing method including the etching method.

구체적으로, 일 양태에 때른 식각방법은 상술한 실리콘 질화막 식각 조성물 및 식각대상을 포함하는 웨이퍼를 반응기에 투입하는 단계; 및 상기 반응기를 가열하여 식각하는 단계;를 포함할 수 있다.Specifically, an etching method according to one aspect includes the steps of introducing a wafer including the above-described silicon nitride film etching composition and an etching target into a reactor; and etching the reactor by heating.

상기 가열은 100 내지 500℃ 또는 100 내지 300℃ 또는 150 내지 300℃ 또는 160 내지 200℃ 범위의 공정 온도에서 수행될 수 있으며, 적정 온도는 다른 공정과 기타 요인을 고려하여 필요에 따라 변경될 수 있음은 물론이다.The heating may be performed at a process temperature in the range of 100 to 500 ° C or 100 to 300 ° C or 150 to 300 ° C or 160 to 200 ° C, and the appropriate temperature may be changed as needed in consideration of other processes and other factors is of course

상기 식각대상은 실리콘 산화막과 실리콘 질화막이 모두 표면에 노출된 웨이퍼; 또는 상기 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 적층구조의 웨이퍼; 등일 수 있으며, 다양한 양태로 적층된 형태 모두를 포괄할 수 있다. 또한, 상기 단위층은 상기 실리콘 산화막 상에 실리콘 질화막이 적층된 것이거나 상기 실리콘 질화막 상에 실리콘 산화막이 적층된 것일 수 있다. 상기 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 적층구조의 웨이퍼의 구체적인 양태는, 하기 도 1에 도시하고 있는 수직 적층구조로 예시될 수 있다.The etching target may include a wafer on which both a silicon oxide film and a silicon nitride film are exposed; or a wafer having a laminated structure including the silicon oxide film and the silicon nitride film as unit layers; etc., and may cover all of the stacked forms in various aspects. In addition, the unit layer may include a silicon nitride layer stacked on the silicon oxide layer or a silicon oxide layer stacked on the silicon nitride layer. A specific embodiment of a wafer having a stacked structure including the silicon oxide film and the silicon nitride film as unit layers may be exemplified by a vertical stacked structure shown in FIG. 1 below.

상기 실리콘 질화막은 SiN막, SiON막 및 도핑된 SiN막(doped SiN layer) 등을 포함할 수 있으며, 게이트 전극 등의 형성 시 절연막으로 주로 사용되는 막질을 의미하나, 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식 각하기 위한 목적을 가지는 기술분야라면 제한되지 않고 사용될 수 있다.The silicon nitride film may include a SiN film, a SiON film, a doped SiN layer, and the like, and refers to a film quality mainly used as an insulating film when forming a gate electrode, etc., but a silicon nitride film is selectively compared to a silicon oxide film. Any technical field intended for etching may be used without limitation.

또한, 상기 실리콘 산화막은 당업계에서 통상적으로 사용되는 실리콘 산화막이라면 제한되지 않으며, 일 예로, SOD(Spin On Dielectric)막, HDP(High Density Plasma)막, 열산화막(thermal oxide), BPSG(Borophosphate Silicate Glass)막, PSG(Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSZ(Polysilazane)막, FSG(Fluorinated Silicate Glass)막, LP-TEOS(Low Pressure Tetra Ethyl Ortho Silicate)막, PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막, HTO(High Temperature Oxide)막, MTO(Medium Temperature Oxide)막, USG(Undopped Silicate Glass)막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막, ALD(Atomic Layer Deposition)막, PE-산화막(Plasma Enhanced oxide) 및 O3-TEOS(O3-Tetra Ethyl Ortho Silicate) 등에서 선택되는 적어도 하나 이상의 막일 수 있다. 하지만 이는 구체적인 일 예일 뿐, 이에 제한되는 것은 아니다.In addition, the silicon oxide film is not limited as long as it is a silicon oxide film commonly used in the art, and as an example, a spin on dielectric (SOD) film, a high density plasma (HDP) film, a thermal oxide film, a borophosphate silicate (BPSG) film, Glass) film, PSG (Phospho Silicate Glass) film, BSG (Boro Silicate Glass) film, PSZ (Polysilazane) film, FSG (Fluorinated Silicate Glass) film, LP-TEOS (Low Pressure Tetra Ethyl Ortho Silicate) film, PETEOS (Plasma Enhanced Tetra Ethyl Ortho Silicate) film, HTO (High Temperature Oxide) film, MTO (Medium Temperature Oxide) film, USG (Undopped Silicate Glass) film, SOG (Spin On Glass) film, APL (Advanced Planarization Layer) film, ALD ( At least one layer selected from an atomic layer deposition (PE) layer, a plasma enhanced oxide (PE) layer, and an O3-tetra ethyl ortho silicate (O3-TEOS) layer may be used. However, this is only a specific example, and is not limited thereto.

상기 웨이퍼는 통상의 것이라면 제한되지 않고 사용될 수 있으며, 예를 들어 실리콘, 석영, 유리, 실리콘 웨이퍼, 폴리실리콘 웨이퍼, 고분자, 금속 및 금속 산화물 등이 사용될 수 있으나, 이에 한정되지 않는다. 상기 고분자 기판의 일 예로, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리카보네이트(Polycarbonate), 폴리이미드(polyimide), 폴리에틸렌 나프탈레이트 (polyethylene naphthalate), 환상올레핀 폴리머(cycloolefin polymer) 등과 같은 필름 기판이 사용될 수 있으나, 이에 한정되지 않는다. 본 발명의 일 양태에 따르면, 통상의 실리콘 웨이퍼 또는 폴리실리콘 웨이퍼에 데미지를 최소화할 수 있어 좋다.As long as the wafer is conventional, it may be used without limitation, and for example, silicon, quartz, glass, silicon wafer, polysilicon wafer, polymer, metal, and metal oxide may be used, but is not limited thereto. As an example of the polymer substrate, a film substrate such as polyethylene terephthalate, polycarbonate, polyimide, polyethylene naphthalate, or cycloolefin polymer may be used. , but not limited thereto. According to one aspect of the present invention, damage to a normal silicon wafer or polysilicon wafer can be minimized.

이하, 실시예를 통하여 상술한 구현예를 보다 상세하게 설명한다. 다만 하기의 실시예는 단지 설명의 목적을 위한 것이며 권리범위를 제한하는 것은 아니다. Hereinafter, the above-described implementation examples will be described in more detail through examples. However, the following examples are for illustrative purposes only and do not limit the scope of rights.

[실시예 1 내지 5 및 비교예 1 내지 8][Examples 1 to 5 and Comparative Examples 1 to 8]

85 중량%의 인산(15 중량% H2O)을 준비하고, 하기 표 1에 기재된 각 성분으로 혼합한 후 상온(25℃)에서 5분간 500 rpm의 속도로 교반하여, 각 실리콘 질화막 식각 조성물을 제조하였다.85% by weight of phosphoric acid (15% by weight H 2 O) was prepared, mixed with each component listed in Table 1, and then stirred at room temperature (25 ° C) at a rate of 500 rpm for 5 minutes to prepare each silicon nitride film etching composition. manufactured.

실시예 1Example 1 인산(64.9 중량%) + 옥살산(14.3 중량%) + 에티드론산(9.4 중량%)Phosphoric acid (64.9% by weight) + oxalic acid (14.3% by weight) + etidronic acid (9.4% by weight) 실시예 2 Example 2 인산(60.1 중량%) + 옥살산(13.3 중량%) + N-(2-acetamido)iminodiacetic acid (16.0 중량%)Phosphoric acid (60.1 wt%) + oxalic acid (13.3 wt%) + N-(2-acetamido)iminodiacetic acid (16.0 wt%) 실시예 3Example 3 인산(64.9 중량%) + 옥살산(14.3 중량%) + 에티드론산(9.4 중량%) + HF (0.0012 중량%)Phosphoric acid (64.9 wt%) + oxalic acid (14.3 wt%) + etidronic acid (9.4 wt%) + HF (0.0012 wt%) 실시예 4Example 4 인산(69.9 중량%) + 포름산(7.6 중량%) + 에티드론산(10.1 중량%)Phosphoric acid (69.9% by weight) + Formic acid (7.6% by weight) + Etidronic acid (10.1% by weight) 실시예 5Example 5 인산(51.6 중량%) + 시트르산(31.9 중량%) + 에티드론산(7.4 중량%)Phosphoric acid (51.6% by weight) + Citric acid (31.9% by weight) + Etidronic acid (7.4% by weight) 비교예 1Comparative Example 1 인산(85 중량%)Phosphoric acid (85% by weight) 비교예 2Comparative Example 2 인산(84.6 중량%) + 규산(0.5 중량%)Phosphoric acid (84.6% by weight) + silicic acid (0.5% by weight) 비교예 3Comparative Example 3 인산(78.7 중량%) + 벤조산(7.4 중량%)Phosphoric acid (78.7% by weight) + benzoic acid (7.4% by weight) 비교예 4Comparative Example 4 인산(69.5 중량%) + 벤조산(6.6 중량%) + 에티드론산(11.7 중량%) Phosphoric acid (69.5% by weight) + Benzoic acid (6.6% by weight) + Etidronic acid (11.7% by weight) 비교예 5Comparative Example 5 인산(71.6 중량%) + 옥살산(15.8 중량%)Phosphoric acid (71.6% by weight) + oxalic acid (15.8% by weight) 비교예 6Comparative Example 6 인산(71.6 중량%) + 옥살산(15.8 중량%) + HF(0.0012 중량%)Phosphoric acid (71.6 wt%) + oxalic acid (15.8 wt%) + HF (0.0012 wt%)

<평가예> 식각성능 평가<Evaluation example> Etching performance evaluation

수직 NAND 구조의 패턴 웨이퍼를 제작하여 상기 실시예 및 비교예에서 제조된 실리콘 질화막 식각 조성물의 식각능을 평가하였다. 구체적으로, 실리콘 웨이퍼 상에 실리콘 질화막(Si3N4)과 실리콘 산화막(SiO2)을 PECVD 방식으로 교대로 100회 반복 증착하고 포토리소그래피 과정 후 건식 식각을 통하여 패터닝을 진행하여, 실리콘 질화막/실리콘 산화막(단위층, 1단)이 100단 반복 적층된 수직 NAND 구조의 패턴 웨이퍼를 제작하였다.Etching ability of the silicon nitride film etching composition prepared in Examples and Comparative Examples was evaluated by fabricating a patterned wafer having a vertical NAND structure. Specifically, a silicon nitride film (Si 3 N 4 ) and a silicon oxide film (SiO 2 ) are alternately deposited 100 times on a silicon wafer by the PECVD method, and patterning is performed through dry etching after photolithography to perform silicon nitride film/silicon. A patterned wafer having a vertical NAND structure in which 100 layers of oxide films (unit layer, 1 layer) were repeatedly stacked was fabricated.

실시예 및 비교예에서 제조된 실리콘 질화막 식각 조성물과 수직 NAND 구조의 패턴 웨이퍼를 석영 반응기에 넣고 160 ℃에서 20분간 식각 공정을 진행하였다. 식각이 완료된 웨이퍼는 실험 후 탈이온수로 세정한 후 질소 가스를 이용하여 건조하였다(도 1). 식각 실험을 실시한 후, FE-SEM(Field Emission Scanning Electron Microscopes, 모델명: JEOL-7610-Plus, 제조사: JEOL Ltd.))를 이용하여 수평방향으로 식각된 실리콘 질화막의 양과 남아있는 실리콘 산화막의 두께를 측정하였다.The silicon nitride film etching composition prepared in Examples and Comparative Examples and the vertical NAND structure patterned wafer were put into a quartz reactor and an etching process was performed at 160 ° C. for 20 minutes. The etched wafer was washed with deionized water after the experiment and dried using nitrogen gas (FIG. 1). After the etching experiment, the amount of the silicon nitride film etched in the horizontal direction and the thickness of the remaining silicon oxide film were measured using FE-SEM (Field Emission Scanning Electron Microscopes, model name: JEOL-7610-Plus, manufacturer: JEOL Ltd.). measured.

또한, 실리콘 질화막/실리콘 산화막이 100단 적층된 수직 NAND 구조의 최상단 Si3N4/SiO2 층에서 얻어진 실리콘 질화막 식각속도(ERSi3N4)와 실리콘 산화막 식각속도(ERSiO2) 및 그 비에 의해 결정되는 식각 선택비(ERSi3N4/ERSiO2,o)를 도 2의 방법에 의해 구하여 하기 표 2에 기재하였다. 구체적으로, 실리콘 질화막/실리콘 산화막 100단 수직 적층구조에서 수평방향으로의 실리콘 질화막의 식각 속도(ERSi3N4)를 구하였으며, 실리콘 산화막의 경우 수평방향으로의 식각속도를 구하기 난해하므로 실리콘 산화막 층의 두께의 변화로부터 수직방향의 실리콘 산화막 식각속도(ERSiO2)를 구하였다. 특히, 실리콘 산화막의 외부와 내부의 두께가 상이한 경우가 많으므로, 두 군데에서의 실리콘 산화막 식각속도(외부 ERSiO2,o와 내부 ERSiO2,i)를 각기 표기하였고, 외부와 내부의 두께비(To/Ti)도 표기하였다. 실리콘 질화막/실리콘 산화막의 대표 식각 선택비는 외부 실리콘 산화막 식각속도에 대한 수평방향으로의 내부 실리콘 질화막의 식각 속도의 비(ERSi3N4/ ERSiO2,o)를 의미한다.In addition, it is determined by the silicon nitride film etch rate (ER Si3N4 ) and the silicon oxide film etch rate (ER SiO2 ) obtained from the uppermost Si 3 N 4 /SiO 2 layer of a vertical NAND structure in which 100 layers of silicon nitride/silicon oxide films are stacked, and their ratios. The etching selectivity (ER Si3N4 /ER SiO2,o ) obtained by the method of FIG. 2 is shown in Table 2 below. Specifically, the etch rate (ER Si3N4 ) of the silicon nitride film in the horizontal direction was obtained in the vertical stacked structure of 100 layers of silicon nitride/silicon oxide film. The vertical silicon oxide film etch rate (ER SiO2 ) was obtained from the change in . In particular, since the thickness of the outside and inside of the silicon oxide film is often different, the etching rate of the silicon oxide film at two places (external ER SiO2,o and internal ER SiO2,i ) is indicated respectively, and the thickness ratio between the outside and the inside (T o /T i ) is also indicated. The representative etching selectivity of the silicon nitride film/silicon oxide film means the ratio of the etching rate of the internal silicon nitride film in the horizontal direction to the etching rate of the external silicon oxide film (ER Si3N4 / ER SiO2,o ).

또한, 도 3에 도시된 방법에 따라 실리콘 질화막/실리콘 산화막 100단수직 적층구조의 수직 방향 깊이에 대한 실리콘 질화막 식각률(EDSi3N4)을 계산하여 하기 표 2에 기재하였다.In addition, according to the method shown in FIG. 3 , the silicon nitride film etch rate (ED Si3N4 ) with respect to the depth in the vertical direction of the silicon nitride film/silicon oxide film 100-layer vertical stacking structure was calculated and shown in Table 2 below.

구분division EDSi3N4
(%)
ED Si3N4
(%)
ERSi3N4
(Å/분)
ERSi3N4
(Å/min)
ERSiO2,o
(Å/분)
ER SiO2,o
(Å/min)
ERSiO2,i
(Å/분)
ER SiO2,i
(Å/min)
실리콘 산화막
내·외부 두께비
(T-o/Ti)
silicon oxide film
Internal/external thickness ratio
(T- o /T i )
대표
식각 선택비
(ERSi3N4/ERSiO2,o)
representative
Etch selectivity
(ER Si3N4 /ER SiO2,o )
실시예 1Example 1 100100 9595 00 00 1One 실시예 2Example 2 100100 9797 0.120.12 0.010.01 0.980.98 808808 실시예 3Example 3 100100 128128 0.190.19 00 0.970.97 674674 실시예 4Example 4 100100 105105 -1.36-1.36 00 1.231.23 -- 실시예 5Example 5 100100 9696 -1.28-1.28 00 1.221.22 -- 비교예 1Comparative Example 1 4545 109109 -4.11-4.11 00 1.71.7 -- 비교예 2Comparative Example 2 3535 9292 -6.65-6.65 00 2.142.14 -- 비교예 3Comparative Example 3 3838 9393 -2.91-2.91 0.040.04 1.511.51 -- 비교예 4Comparative Example 4 3737 8585 -3.76-3.76 00 1.641.64 -- 비교예 5Comparative Example 5 100100 7474 00 00 1One

상기 표 2를 참조하면, 본 발명에 따른 실리콘 질화막 식각 조성물은 실리콘 산화막의 식각이 전혀 발생하지 않으며, 산화물 재성장은 최소화하면서 실리콘 질화막 만을 선택적으로 식각하는 것을 알 수 있다. 더욱이, 본 발명에 따른 실리콘 질화막 식각 조성물은 100단까지 반복 적층된 수직 NAND 구조의 최하단부까지 실리콘 산화막의 두께를 유지함과 동시에 실리콘 질화막 만을 완벽하게 식각할 수 있음을 확인하였다.Referring to Table 2, it can be seen that the silicon nitride film etching composition according to the present invention does not etch the silicon oxide film at all, and selectively etches only the silicon nitride film while minimizing oxide regrowth. Furthermore, it was confirmed that the silicon nitride film etching composition according to the present invention can perfectly etch only the silicon nitride film while maintaining the thickness of the silicon oxide film up to the lowermost part of the vertical NAND structure repeatedly stacked up to 100 layers.

반면에, 규소계 화합물이 인산에 첨가된 비교예 2 뿐만 아니라, 실리콘 산화막의 식각을 억제할 수 있는 벤조산이 첨가된 비교예 3의 경우에도 인산 공정인 비교예 1과 유사하게 산화물 재성장이 매우 심하게 발생하였으며, 수직 NAND 구조의 하단부까지 실리콘 질화막의 선택적인 식각이 제대로 구현될 수 없음을 확인하였다.On the other hand, in the case of Comparative Example 2 in which a silicon-based compound was added to phosphoric acid, as well as in Comparative Example 3 in which benzoic acid capable of inhibiting the etching of the silicon oxide film was added, oxide regrowth was very severe, similar to Comparative Example 1, which is a phosphoric acid process. occurred, and it was confirmed that the selective etching of the silicon nitride film could not be properly implemented up to the lower end of the vertical NAND structure.

또한, 킬레이팅제를 포함하지 않는 비교예 6의 경우에도 실리콘 질화막에 대한 식각 선택비가 저하되는 것을 확인하였다.In addition, even in the case of Comparative Example 6 not containing a chelating agent, it was confirmed that the etching selectivity with respect to the silicon nitride film was lowered.

이상과 같이 본 발명에서는 특정된 사항들과 한정된 실시예에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. As described above, the present invention has been described with specific details and limited examples, but this is only provided to help a more general understanding of the present invention, the present invention is not limited to the above examples, and the field to which the present invention belongs Those skilled in the art can make various modifications and variations from these descriptions.

따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.Therefore, the spirit of the present invention should not be limited to the described embodiments, and it will be said that not only the claims to be described later, but also all modifications equivalent or equivalent to these claims belong to the scope of the present invention. .

Claims (14)

인산; 카르복실기 함유 지방족 유기산 또는 이의 염; 및 킬레이팅제를 포함하는, 실리콘 질화막 식각 조성물.phosphoric acid; Carboxyl group-containing aliphatic organic acids or salts thereof; And a chelating agent, a silicon nitride film etching composition. 제 1항에 있어서,
불소계 화합물을 더 포함하는 것인, 실리콘 질화막 식각 조성물.
According to claim 1,
The silicon nitride film etching composition further comprising a fluorine-based compound.
제 1항에 있어서,
상기 카르복실기 함유 지방족 유기산은 옥살산, 포름산, 시트르산 또는 α-케토글루타르산을 포함하는 것인, 실리콘 질화막 식각 조성물.
According to claim 1,
The carboxyl group-containing aliphatic organic acid comprises oxalic acid, formic acid, citric acid or α-ketoglutaric acid, the silicon nitride film etching composition.
제 1항에 있어서,
상기 킬레이팅제는 에티드론산, 아미노트리메틸렌포스포닉산, N-(2-아세트아미도)이미노다이아세틱산 또는 N-(포스포노메틸)이미노디아세틱산을 포함하는 것인, 실리콘 질화막 식각 조성물.
According to claim 1,
The chelating agent comprises etidronic acid, aminotrimethylenephosphonic acid, N- (2-acetamido) iminodiacetic acid or N- (phosphonomethyl) iminodiacetic acid, silicon nitride film etching composition.
제 1항에 있어서,
상기 실리콘 질화막 식각 조성물은 규소계 화합물을 실질적으로 포함하지 않는, 실리콘 질화막 식각 조성물.
According to claim 1,
The silicon nitride film etching composition is a silicon nitride film etching composition that does not substantially contain a silicon-based compound.
제 2항에 있어서,
상기 실리콘 질화막 식각 조성물 총 중량에 대하여 인산 50 내지 85 중량%, 카르복실기 함유 지방족 유기산 또는 이의 염 0.1 내지 30 중량%, 킬레이팅제 0.1 내지 20 중량%, 불소계 화합물 0.0001 내지 0.1 중량%로 포함하는 것인, 실리콘 질화막 식각 조성물.
According to claim 2,
50 to 85% by weight of phosphoric acid, 0.1 to 30% by weight of a carboxyl group-containing aliphatic organic acid or a salt thereof, 0.1 to 20% by weight of a chelating agent, and 0.0001 to 0.1% by weight of a fluorine-based compound, based on the total weight of the silicon nitride film etching composition , Silicon nitride film etching composition.
제 1항에 있어서,
상기 실리콘 질화막 식각 조성물은
실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조(NAND)웨이퍼에서 하기 식 1에 따른 식각 선택비가 500 이상인, 실리콘 질화막 식각 조성물.
[식 1]
ESiNx / ESiO2
상기 식 1에서,
ESiNx는 실리콘 질화막에 대한 식각 속도이고;
ESiO2는 실리콘 산화막 외부에 대한 식각 속도이다.
According to claim 1,
The silicon nitride film etching composition
A silicon nitride film etching composition having an etching selectivity of 500 or more according to Equation 1 below in a NAND wafer having a silicon oxide film and a silicon nitride film as unit layers.
[Equation 1]
E SiNx / E SiO2
In Equation 1 above,
E SiNx is the etch rate for the silicon nitride film;
E SiO2 is the etching rate for the outside of the silicon oxide film.
제 7항에 있어서,
상기 실리콘 질화막 식각 조성물은 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조(NAND)웨이퍼에서 실리콘 산화막 외부에 대한 식각 속도(Å/분)가 0 내지 0.5인, 실리콘 질화막 식각 조성물.
According to claim 7,
The silicon nitride film etching composition has an etch rate (Å / min) for the outside of the silicon oxide film in a vertical stack structure (NAND) wafer having a silicon oxide film and a silicon nitride film as a unit layer, a silicon nitride film etching composition.
제 8항에 있어서,
상기 실리콘 질화막 식각 조성물은,
실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조(NAND)웨이퍼에서 식각 후 상기 실리콘 산화막의 내부 두께(Ti) 대비 외부 두께(To)가 하기 식 2를 만족하는 것인, 실리콘 질화막 식각 조성물
[식 2]
0.75 ≤ To/Ti ≤ 1.25
상기 식 2에서,
To는 실리콘 산화막의 외부 두께이고;
Ti는 실리콘 산화막의 내부 두께이다.
According to claim 8,
The silicon nitride film etching composition,
After etching in a NAND wafer having a silicon oxide film and a silicon nitride film as a unit layer, the silicon nitride film etching, in which the outer thickness (T o ) compared to the inner thickness (T i ) of the silicon oxide film satisfies Equation 2 below. composition
[Equation 2]
0.75 ≤ T o /T i ≤ 1.25
In Equation 2 above,
T o is the outer thickness of the silicon oxide film;
T i is the internal thickness of the silicon oxide film.
제 9항에 있어서,
상기 실리콘 질화막 식각 조성물은 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조(NAND) 웨이퍼에서 하기 식 3에 따른 실리콘 질화막 식각률이 50% 이상인, 실리콘 질화막 식각 조성물.
[식 3]
(DSiNx / DNAND) x 100
상기 식 3에서,
DSiNx는 웨이퍼 표면을 기준으로 실리콘 질화막이 식각된 영역의 수직방향 깊이이고;
DNAND는 전제 웨이퍼 구조의 수직방향 깊이이다.
According to claim 9,
The silicon nitride film etching composition has a silicon nitride film etch rate of 50% or more according to Equation 3 below in a NAND wafer having a silicon oxide film and a silicon nitride film as unit layers.
[Equation 3]
(D SiNx / D NAND ) x 100
In Equation 3 above,
D SiNx is the vertical depth of the area where the silicon nitride film is etched relative to the wafer surface;
D NAND is the vertical depth of the entire wafer structure.
제 1항 내지 제 10항에서 선택되는 어느 한 항에 따른 실리콘 질화막 식각 조성물을 이용하여, 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하는 단계;를 포함하는 식각방법.Using the silicon nitride film etching composition according to any one of claims 1 to 10, selectively etching the silicon nitride film compared to the silicon oxide film; Etching method comprising the. 제 11항에 있어서,
상기 실리콘 질화막 식각 조성물의 식각대상은, 상기 실리콘 산화막과 실리콘 질화막이 모두 표면에 노출된 웨이퍼; 또는 상기 실리콘 산화막과 실리콘 질화막을 단위층으로 하는 수직 적층구조의 웨이퍼인, 식각방법.
According to claim 11,
An object to be etched by the silicon nitride film etching composition may include a wafer on which both the silicon oxide film and the silicon nitride film are exposed; Or, a wafer of a vertical stacked structure including the silicon oxide film and the silicon nitride film as a unit layer, an etching method.
제 12항에 있어서,
상기 식각방법은 100 ℃ 이상의 고온 식각을 위한 것인, 식각방법.
According to claim 12,
The etching method is for high temperature etching of 100 ℃ or more, etching method.
제 1항 내지 제 10항에서 선택되는 어느 한 항에 따른 실리콘 질화막 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는, 반도체 소자의 제조방법.
A method of manufacturing a semiconductor device comprising an etching process performed using the silicon nitride film etching composition according to any one of claims 1 to 10.
KR1020220143416A 2021-11-10 2022-11-01 Etching composition for silicon nitride layer and etching method using the same KR20230068312A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210153696 2021-11-10
KR20210153696 2021-11-10

Publications (1)

Publication Number Publication Date
KR20230068312A true KR20230068312A (en) 2023-05-17

Family

ID=86547594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220143416A KR20230068312A (en) 2021-11-10 2022-11-01 Etching composition for silicon nitride layer and etching method using the same

Country Status (1)

Country Link
KR (1) KR20230068312A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101769349B1 (en) 2017-04-06 2017-08-18 (주)제이씨아이 A Composition for Wet Etching to Silicon Nitride
KR102315919B1 (en) 2021-01-26 2021-10-22 연세대학교 산학협력단 Non-phosphoric acid type etching composition for silicon nitride layer and etching method using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101769349B1 (en) 2017-04-06 2017-08-18 (주)제이씨아이 A Composition for Wet Etching to Silicon Nitride
KR102315919B1 (en) 2021-01-26 2021-10-22 연세대학교 산학협력단 Non-phosphoric acid type etching composition for silicon nitride layer and etching method using the same

Similar Documents

Publication Publication Date Title
KR102545802B1 (en) Composition for etching and manufacturing method of semiconductor device using the same
KR101809192B1 (en) Composition for etching and manufacturing method of semoconductor device using the same
KR101627181B1 (en) Composition for etching and manufacturing method of semiconductor device using the same
KR102400805B1 (en) Composition for etching and manufacturing method of semiconductor device using the same
US11149201B2 (en) Silicon nitride layer etching composition
KR102258307B1 (en) Silicon nitride layer etching composition and etching method using the same
US20220089953A1 (en) Silicon nitride film etching composition and etching method using the same
US20210384212A1 (en) Composition for etching and manufacturing method of semiconductor device using the same
TW202219249A (en) Silicon nitride film etching composition, etching method using the same and manufacturing method of a semiconductor device
KR102325905B1 (en) Etching composition for silicon nitride layer and etching method using the same
KR102464161B1 (en) Etching composion for silicon nitride layer
KR102315919B1 (en) Non-phosphoric acid type etching composition for silicon nitride layer and etching method using the same
KR102250433B1 (en) Polysiloxane compound, silicon nitride film etching composition containing the same
KR20230068312A (en) Etching composition for silicon nitride layer and etching method using the same
KR102450687B1 (en) Etching composition for silicon nitride layer
KR102260743B1 (en) Silicon nitride layer etching composition
US20040123528A1 (en) CMP slurry for semiconductor device, and method for manufacturing semiconductor device using the same
KR102240668B1 (en) Compositions comprising polysiloxane-based compounds, and etching compositions comprising same
US20220359220A1 (en) Etching Composition for Silicon Nitride Layer and Etching Method Using the Same
KR102345842B1 (en) Silicon nitride layer etching composition and etching method using the same
KR102339685B1 (en) Silicon nitride layer etching composition
KR102457243B1 (en) Etching composition for silicon nitride layer
KR20240006174A (en) Etching composition for selectively etching silicon nitride, etching method and semiconductor device manufacturing method using the same
KR20210026307A (en) Etching composition, method for etching insulating layer of semiconductor devices using the same and method for preparing semiconductor devices