KR20200129333A - Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same - Google Patents

Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same Download PDF

Info

Publication number
KR20200129333A
KR20200129333A KR1020190053564A KR20190053564A KR20200129333A KR 20200129333 A KR20200129333 A KR 20200129333A KR 1020190053564 A KR1020190053564 A KR 1020190053564A KR 20190053564 A KR20190053564 A KR 20190053564A KR 20200129333 A KR20200129333 A KR 20200129333A
Authority
KR
South Korea
Prior art keywords
terminal
scl
sda
address
slave device
Prior art date
Application number
KR1020190053564A
Other languages
Korean (ko)
Inventor
정정인
임흥택
김태혁
이진우
Original Assignee
주식회사 지니틱스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 지니틱스 filed Critical 주식회사 지니틱스
Priority to KR1020190053564A priority Critical patent/KR20200129333A/en
Priority to CN201910663602.8A priority patent/CN111913904B/en
Publication of KR20200129333A publication Critical patent/KR20200129333A/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

The present invention relates to an I2C system device including devices supporting I2C communications, which automatically assign slave addresses to slave chipsets with the same structure, respectively, without an additional pin. According to the present invention, the I2C system device comprises: a master device including a serial clock (SCL) terminal and a serial data (SDA) terminal and a first slave device including an SCL terminal and an SDA terminal. The first slave device determines whether the SCL and SDA terminals thereof are connected to the SCL and SDA terminals of the master device, respectively, or are connected to the SDA and SCL terminals, respectively. When it is determined that the SCL and SDA terminals of the slave device are connected to the SCL and SDA terminals of the master device, respectively, a first address is automatically set as an address of the first slave device. When it is determined that the SCL and SDA terminals of the slave device are connected to the SDA and SCL terminals of the master device, respectively, a second address is automatically set as the address of the first slave device.

Description

I2C 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치{Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same}Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same.

본 발명은 I2C 통신 프로토콜을 사용하는 장치 및 이들로 구성된 시스템에 관한 기술로서, 특히 마스터 장치와 통신하는 슬레이브 장치들의 주소를 자동으로 할당하는 기술에 관한 것이다.The present invention relates to a device using an I2C communication protocol and a system composed of them, and more particularly, to a technology for automatically allocating addresses of slave devices communicating with a master device.

최근 전후면 카메라, 및 듀얼카메라와 같은 복수 개의 장치들의 제어를 위하여 동일한 구조의 칩셋들이 이용되고 있다. Recently, chipsets having the same structure have been used to control a plurality of devices such as front and rear cameras and dual cameras.

한편, I2C는 필립스에서 개발한 직렬 컴퓨터 버스로서, 마더보드, 임베디드 시스템, 및 휴대전화 등에 저속의 주변 기기를 연결하기 위해 사용된다. I2C는 풀업저항이 연결된 직렬 데이터(SDA)와 직렬 클럭(SCL)이라는 두 개의 양방향 오픈 컬렉터 또는 오픈 드레인 라인을 사용한다. I2C 통신 방식에서, 하나의 마스터(master) 장치와 하나 이상의 슬레이브(slave) 장치가 이용될 수 있다. Meanwhile, I2C is a serial computer bus developed by Philips, and is used to connect low-speed peripheral devices to motherboards, embedded systems, and mobile phones. I2C uses two bidirectional open collector or open drain lines called serial data (SDA) and serial clock (SCL) with a pull-up resistor connected. In the I2C communication scheme, one master device and one or more slave devices may be used.

I2C 통신 방식에서 상기 동일한 구조의 칩셋들(즉, 슬레이브 칩셋들, 슬레이브 장치들)을 이용할 경우, 마스터 칩셋(즉, 마스터 장치)과 연결되는 통신라인들로 인한 복잡도를 줄이기 위하여 단일화된 버스 상의 운영이 바람직하다. When using chipsets of the same structure (i.e., slave chipsets, slave devices) in the I2C communication method, operation on a single bus to reduce complexity due to communication lines connected to the master chipset (i.e., master device) This is desirable.

상기 동일한 구조의 칩셋들을 상기 단일화된 버스에서 운용하기 위해서는 각 칩셋에 서로 다른 슬레이브 주소를 부여할 필요가 있다. 이를 위한 일 방법으로서, 동일한 구조의 슬레이브 칩셋들에게 서로 다른 슬레이브 주소를 고정하여 사용하는 방법을 이용할 수 있다. 그러나 상기 방법에 따르면, 주소의 관리가 불편하며, 슬레이브 주소가 오용될 가능성이 증대된다는 문제가 있다. 다른 방법으로, 별도의 H/W 핀의 설정에 따라 동일한 구조의 슬레이브 칩셋들에게 각각 슬레이브 주소를 할당하는 방법을 이용할 수 있다. 그러나 이 경우, 상기 별도의 H/W 핀이 필요하다는 문제가 있다.In order to operate the chipsets of the same structure on the unified bus, it is necessary to assign different slave addresses to each chipset. As a method for this, a method of fixing and using different slave addresses to slave chipsets having the same structure may be used. However, according to the above method, there is a problem that it is inconvenient to manage addresses, and the possibility of misuse of a slave address increases. Alternatively, a method of allocating slave addresses to slave chipsets having the same structure according to a separate H/W pin setting can be used. However, in this case, there is a problem that the separate H/W pin is required.

관련 특허로서, 한국공개특허 10-2011-0133423이 있다. 상기 한국공개특허는 I2C 주소변환에 관한 것으로서, 오리지널 I2C 주소를 수신하여 변환된 I2C 주소로 상기 오리지널 I2C 주소를 변환하여 출력하는 방법에 관한 기술이다. As a related patent, there is Korean Patent Publication No. 10-2011-0133423. The Korean patent application relates to I2C address conversion, and relates to a method of receiving an original I2C address and converting the original I2C address into the converted I2C address and outputting the converted I2C address.

본 발명에서는 상술한 문제를 해결하기 위하여, 별도의 추가 핀 없이 동일한 구조의 슬레이브 칩셋들에게 각각 슬레이브 주소를 자동으로 할당할 수 있는 I2C 통신장치 및 I2C 시스템 장치를 제공하고자 한다.In order to solve the above-described problem, the present invention is to provide an I2C communication device and an I2C system device capable of automatically allocating slave addresses to slave chipsets having the same structure without additional pins.

본 발명의 일 관점에 따라, According to one aspect of the present invention,

I2C 통신을 지원하는 장치들을 포함하는 I2C 시스템 장치로서,An I2C system device including devices supporting I2C communication,

SCL 단자 및 SDA 단자를 포함하는 마스터 장치; 및 A master device including an SCL terminal and an SDA terminal; And

SCL 단자 및 SDA 단자를 포함하는 제1슬레이브 장치;A first slave device including an SCL terminal and an SDA terminal;

를 포함하는 I2C 시스템 장치를 제공할 수 있다.It is possible to provide an I2C system device comprising a.

이때, 상기 제1슬레이브 장치는,At this time, the first slave device,

상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여, It is determined whether the SCL terminal and the SDA terminal of the first slave device are respectively connected to the SCL terminal and the SDA terminal of the master device or the SDA terminal and the SCL terminal of the master device,

상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제1주소를 사용하도록 자동으로 설정되고,When it is determined that the SCL terminal and the SDA terminal of the first slave device are respectively connected to the SCL terminal and the SDA terminal of the master device, they are automatically set to use the first address as the address of the first slave device,

상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제2주소를 사용하도록 자동으로 설정된다.When it is determined that the SCL terminal and the SDA terminal of the first slave device are connected to the SDA terminal and the SCL terminal of the master device, respectively, it is automatically set to use the second address as the address of the first slave device.

이때, At this time,

상기 I2C 시스템 장치는 SCL 단자 및 SDA 단자를 포함하는 제2슬레이브 장치를 더 포함하며,The I2C system device further includes a second slave device including an SCL terminal and an SDA terminal,

상기 제2슬레이브 장치는,The second slave device,

상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여, It is determined whether the SCL terminal and the SDA terminal of the second slave device are respectively connected to the SCL terminal and the SDA terminal of the master device or the SDA terminal and the SCL terminal of the master device,

상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제2슬레이브 장치의 주소로서 상기 제1주소를 사용하도록 자동으로 설정되고,When it is determined that the SCL terminal and the SDA terminal of the second slave device are respectively connected to the SCL terminal and the SDA terminal of the master device, it is automatically set to use the first address as the address of the second slave device, and ,

상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제2슬레이브 장치의 주소로서 상기 제2주소를 사용하도록 자동으로 설정될 수 있다.When it is determined that the SCL terminal and the SDA terminal of the second slave device are connected to the SDA terminal and the SCL terminal of the master device, respectively, it will be automatically set to use the second address as the address of the second slave device. I can.

이때, (1) 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있고, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있거나, 또는At this time, (1) the SCL terminal and the SDA terminal of the first slave device are connected to the SCL terminal and the SDA terminal of the master device, respectively, and the SCL terminal and the SDA terminal of the second slave device are respectively SDA of the master device. Is connected to the terminal and the SCL terminal, or

(2) 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있고, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있을 수 있다. (2) The SCL terminal and the SDA terminal of the second slave device are connected to the SCL terminal and the SDA terminal of the master device, respectively, and the SCL terminal and the SDA terminal of the first slave device are respectively SDA terminal and SDA terminal of the master device. It may be connected to the SCL terminal.

이때, 상기 제1슬레이브 장치와 상기 제2슬레이브 장치는 서로 동일한 구조를 갖는 장치일 수 있다. In this case, the first slave device and the second slave device may be devices having the same structure.

본 발명의 다른 관점에 따라 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치가 제공될 수 있다.According to another aspect of the present invention, an I2C communication device including an SDA terminal and an SCL terminal may be provided.

상기 I2C 통신장치는, The I2C communication device,

상기 SDA 단자에 연결된 제1단자 및 상기 SCL 단자에 연결된 제2단자를 포함하는 I2C 제어부; 및An I2C control unit including a first terminal connected to the SDA terminal and a second terminal connected to the SCL terminal; And

상기 SDA 단자 및 상기 SCL 단자 중 외부로부터의 클록신호가 수신되는 단자를 결정하는 단자 연결상태 검출부;A terminal connection state detection unit determining a terminal of the SDA terminal and the SCL terminal through which an external clock signal is received;

를 포함하며,Including,

상기 I2C 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 제1단자를 데이터 단자로서 사용하고 상기 제2단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 제2단자를 데이터 단자로서 사용하고 상기 제1단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있다. The I2C control unit (1) when it is determined that the terminal to which the clock signal is received is the SCL terminal, uses the first terminal as a data terminal and the second terminal as a clock terminal, and the I2C communication device And (2) when it is determined that the terminal to which the clock signal is received is the SDA terminal, the second terminal is used as a data terminal and the first terminal is used as a clock terminal. , The second address is used as the address of the I2C communication device.

본 발명의 다른 관점에 따라 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치가 제공될 수 있다. According to another aspect of the present invention, an I2C communication device including an SDA terminal and an SCL terminal may be provided.

상기 I2C 통신장치는,The I2C communication device,

제1단자 및 제2단자를 포함하는 I2C 제어부; An I2C control unit including a first terminal and a second terminal;

SDA 단자 및 SCL 단자를 상기 제1단자 및 상기 제2단자에 선택적으로 연결하는 스위치부; 및A switch unit selectively connecting the SDA terminal and the SCL terminal to the first terminal and the second terminal; And

상기 SDA 단자 및 상기 SCL 단자 중 외부로부터의 클록신호가 수신되는 단자를 결정하는 단자 연결상태 검출부;A terminal connection state detection unit determining a terminal of the SDA terminal and the SCL terminal through which an external clock signal is received;

를 포함하며,Including,

상기 스위치부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 SDA 단자 및 상기 SCL 단자에 연결하고, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 SCL 단자 및 상기 SDA 단자에 연결하도록 되어 있고,The switch unit may include (1) connecting the first terminal and the second terminal to the SDA terminal and the SCL terminal, respectively, when it is determined that the terminal receiving the clock signal is the SCL terminal, and (2) the When it is determined that the terminal receiving the clock signal is the SDA terminal, the first terminal and the second terminal are connected to the SCL terminal and the SDA terminal, respectively,

상기 I2C 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있다. The I2C control unit, (1) when it is determined that the terminal receiving the clock signal is the SCL terminal, uses the first address as the address of the I2C communication device, and (2) the terminal receiving the clock signal is When it is determined that it is the SDA terminal, the second address is used as the address of the I2C communication device.

본 발명의 또 다른 관점에 따라 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치가 제공될 수 있다.According to another aspect of the present invention, an I2C communication device including an SDA terminal and an SCL terminal may be provided.

상기 I2C 통신장치는,The I2C communication device,

상기 SDA 단자에 연결된 제1단자 및 상기 SCL 단자에 연결된 제2단자를 포함하는 I2C 제어부; 및An I2C control unit including a first terminal connected to the SDA terminal and a second terminal connected to the SCL terminal; And

상기 I2C 통신장치가 외부의 다른 I2C 통신장치에 연결된 상태에서, 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SDA 단자 및 SCL 단자에 연결되었는지, 그렇지 않으면 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SCL 단자 및 SDA 단자에 연결되었는지를 결정하는 단자 연결상태 검출부;In a state in which the I2C communication device is connected to another external I2C communication device, whether the SDA terminal and the SCL terminal are respectively connected to the SDA terminal and SCL terminal of the other I2C communication device, otherwise the SDA terminal and the SCL terminal are A terminal connection state detection unit that determines whether each is connected to the SCL terminal and the SDA terminal of the other I2C communication device;

를 포함하며,Including,

상기 I2C 제어부는, (1) 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SDA 단자 및 SCL 단자에 연결된 것으로 결정된 경우에는, 상기 제1단자를 데이터 단자로서 사용하고 상기 제2단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SCL 단자 및 SDA 단자에 연결된 것으로 결정된 경우에는, 상기 제2단자를 데이터 단자로서 사용하고 상기 제1단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있을 수 있다.The I2C control unit, (1) when it is determined that the SDA terminal and the SCL terminal are respectively connected to the SDA terminal and the SCL terminal of the other I2C communication device, use the first terminal as a data terminal and the second terminal When it is determined that the first address is used as a clock terminal and an address of the I2C communication device, and (2) the SDA terminal and the SCL terminal are respectively connected to the SCL terminal and SDA terminal of the other I2C communication device, The second terminal may be used as a data terminal, the first terminal may be used as a clock terminal, and a second address may be used as the address of the I2C communication device.

본 발명의 또 다른 관점에 따라 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치가 제공될 수 있다.According to another aspect of the present invention, an I2C communication device including an SDA terminal and an SCL terminal may be provided.

상기 I2C 통신장치는, The I2C communication device,

데이터 단자 및 클록 단자를 포함하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하도록 되어 있는, 제1 I2C 제어부;A first I2C control unit comprising a data terminal and a clock terminal, and configured to use a first address as an address of the I2C communication device;

상기 제1 I2C 제어부와 동일한 구조를 가지며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는, 제2 I2C 제어부; 및A second I2C control unit having the same structure as the first I2C control unit and configured to use a second address as an address of the I2C communication device; And

상기 제1 I2C 제어부 및 상기 제2 I2C 제어부 중 어느 하나를 선택하여, 상기 선택된 I2C 제어부를 활성화하고, 선택되지 않은 I2C 제어부를 비활성화도록 되어 있는, 선택부; A selection unit configured to select one of the first I2C control unit and the second I2C control unit to activate the selected I2C control unit and deactivate an unselected I2C control unit;

를 포함하며, Including,

상기 제1 I2C 제어부의 데이터 단자 및 클록 단자는 각각, 상기 SDA 단자 및 상기 SCL 단자에 연결되어 있고,The data terminal and the clock terminal of the first I2C control unit are respectively connected to the SDA terminal and the SCL terminal,

상기 제2 I2C 제어부의 데이터 단자 및 클록 단자는 각각, 상기 SCL 단자 및 상기 SDA 단자에 연결되어 있고,The data terminal and the clock terminal of the second I2C control unit are respectively connected to the SCL terminal and the SDA terminal,

상기 선택부는, 상기 제1 I2C 제어부 및 상기 제2 I2C 제어부 중, 상기 SDA 단자 및 상기 SCL 단자를 통해 수신되는 특정 패킷을 디코딩할 수 있는 I2C 제어부를 결정하여, 상기 결정된 I2C 제어부를 활성화하도록 되어 있다.The selector is configured to determine an I2C control unit capable of decoding a specific packet received through the SDA terminal and the SCL terminal, among the first I2C control unit and the second I2C control unit, and activate the determined I2C control unit. .

본 발명의 또 다른 관점에 따라, According to another aspect of the invention,

클록 단자 및 데이터 단자를 포함하는 마스터 장치; 및 A master device including a clock terminal and a data terminal; And

클록 단자 및 데이터 단자를 포함하는 제1슬레이브 장치;A first slave device including a clock terminal and a data terminal;

를 포함하며,Including,

상기 제1슬레이브 장치는,The first slave device,

상기 제1슬레이브 장치의 클록 단자 및 상기 제1슬레이브 장치의 데이터 단자가 각각 상기 마스터 장치의 클록 단자 및 상기 마스터 장치의 데이터 단자에 연결된 경우에는 상기 제1슬레이브 장치의 주소로서 제1주소를 사용하도록 되어 있고, 그리고 When the clock terminal of the first slave device and the data terminal of the first slave device are connected to the clock terminal of the master device and the data terminal of the master device, respectively, the first address is used as the address of the first slave device. Has been, and

상기 제1슬레이브 장치의 클록 단자 및 상기 제1슬레이브 장치의 데이터 단자가 각각 상기 마스터 장치의 데이터 단자 및 상기 마스터 장치의 클록 단자에 연결된 경우에는 상기 제1슬레이브 장치의 주소로서 제2주소를 사용하도록 되어 있는,When the clock terminal of the first slave device and the data terminal of the first slave device are respectively connected to the data terminal of the master device and the clock terminal of the master device, a second address is used as the address of the first slave device. Being

장치가 제공될 수 있다.An apparatus may be provided.

이때, 클록 단자 및 데이터 단자를 포함하는 제2슬레이브 장치를 더 포함하며,At this time, further comprising a second slave device including a clock terminal and a data terminal,

상기 제2슬레이브 장치는,The second slave device,

상기 제2슬레이브 장치의 클록 단자 및 상기 제2슬레이브 장치의 데이터 단자가 각각 상기 마스터 장치의 클록 단자 및 상기 마스터 장치의 데이터 단자에 연결된 경우에는 상기 제2슬레이브 장치의 주소로서 상기 제1주소를 사용하도록 되어 있고, When the clock terminal of the second slave device and the data terminal of the second slave device are connected to the clock terminal of the master device and the data terminal of the master device, respectively, the first address is used as the address of the second slave device. Is supposed to be,

상기 제2슬레이브 장치의 클록 단자 및 상기 제2슬레이브 장치의 데이터 단자가 각각 상기 마스터 장치의 데이터 단자 및 상기 마스터 장치의 클록 단자에 연결된 경우에는 상기 제2슬레이브 장치의 주소로서 상기 제2주소를 사용하도록 되어 있을 수 있다. When the clock terminal of the second slave device and the data terminal of the second slave device are connected to the data terminal of the master device and the clock terminal of the master device, respectively, the second address is used as the address of the second slave device. It may be supposed to be.

이때, 상기 제1슬레이브 장치의 클록 단자 및 상기 제1슬레이브 장치의 데이터 단자는 각각 상기 마스터 장치의 클록 단자 및 상기 마스터 장치의 데이터 단자에 연결되어 있고, 그리고At this time, the clock terminal of the first slave device and the data terminal of the first slave device are respectively connected to the clock terminal of the master device and the data terminal of the master device, and

상기 제2슬레이브 장치의 클록 단자 및 상기 제2슬레이브 장치이 데이터 단자는 각각 상기 마스터 장치의 데이터 단자 및 상기 마스터 장치이 클록 단자에 연결되어 있을 수 있다. A clock terminal of the second slave device and a data terminal of the second slave device may be connected to a data terminal of the master device and a clock terminal of the master device, respectively.

이때, 상기 제1슬레이브 장치와 상기 제2슬레이브 장치는 서로 동일한 구조를 가질 수 있다. In this case, the first slave device and the second slave device may have the same structure.

본 발명의 또 다른 관점에 따라 데이터 단자 및 클록 단자를 포함하는 통신장치가 제공될 수 있다.According to another aspect of the present invention, a communication device including a data terminal and a clock terminal may be provided.

상기 통신장치는, The communication device,

상기 데이터 단자에 연결된 제1단자 및 상기 클록 단자에 연결된 제2단자를 포함하는 제어부를 포함하며,And a control unit including a first terminal connected to the data terminal and a second terminal connected to the clock terminal,

상기 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 클록 단자인 경우에는, 상기 제1단자를 데이터 용도의 단자로서 사용하고 상기 제2단자를 클록 용도의 단자로서 사용하며, 상기 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 데이터 단자인 경우에는, 상기 제2단자를 데이터 용도의 단자로서 사용하고 상기 제1단자를 클록 용도의 단자로서 사용하며, 상기 통신장치의 주소로서 제2주소를 사용하도록 되어 있다.The control unit includes (1) when the terminal to which the clock signal is received is the clock terminal, the first terminal is used as a terminal for data purposes and the second terminal is used as a terminal for clock purposes, and the communication device The first address is used as the address of, and (2) when the terminal to which the clock signal is received is the data terminal, the second terminal is used as a terminal for data purposes and the first terminal is used as a terminal for clock purposes. And the second address is used as the address of the communication device.

본 발명의 또 다른 관점에 따라,According to another aspect of the invention,

데이터 단자 및 클록 단자를 포함하는 통신장치로서,A communication device comprising a data terminal and a clock terminal,

데이터 용도로 사용되는 제1단자 및 클록 용도로 사용되는 제2단자를 포함하는 제어부; 및A control unit including a first terminal used for data purposes and a second terminal used for clock purposes; And

상기 데이터 단자 및 상기 클록 단자를 상기 제1단자 및 상기 제2단자에 선택적으로 연결하는 스위치부;A switch unit selectively connecting the data terminal and the clock terminal to the first terminal and the second terminal;

를 포함하며,Including,

상기 스위치부는, (1) 상기 클록신호가 수신되는 단자가 상기 클록 단자인 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 데이터 단자 및 상기 클록 단자에 연결하고, (2) 상기 클록신호가 수신되는 단자가 상기 데이터 단자인 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 클록 단자 및 상기 데이터 단자에 연결하도록 되어 있고,The switch unit includes (1) connecting the first terminal and the second terminal to the data terminal and the clock terminal, respectively, when the terminal to which the clock signal is received is the clock terminal, and (2) the clock signal When the terminal to which is received is the data terminal, the first terminal and the second terminal are connected to the clock terminal and the data terminal, respectively,

상기 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 클록 단자인 경우에는, 상기 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 데이터 단자인 경우에는, 상기 통신장치의 주소로서 제2주소를 사용하도록 되어 있는,The control unit includes (1) when the terminal to which the clock signal is received is the clock terminal, uses a first address as the address of the communication device, and (2) the terminal to which the clock signal is received is the data terminal. In this case, the second address is to be used as the address of the communication device,

통신장치가 제공될 수 있다.A communication device may be provided.

본 발명의 또 다른 관점에 따라,According to another aspect of the invention,

데이터 단자 및 클록 단자를 포함하는 통신장치로서,A communication device comprising a data terminal and a clock terminal,

데이터 용도의 단자 및 클록 용도의 단자를 포함하며, 상기 통신장치의 주소로서 제1주소를 사용하도록 되어 있는, 제1 제어부;A first control unit comprising a terminal for data use and a terminal for clock use, and configured to use a first address as an address of the communication device;

데이터 용도의 단자 및 클록 용도의 단자를 포함하며, 상기 통신장치의 주소로서 제2주소를 사용하도록 되어 있는, 제2 제어부; 및A second control unit including a data terminal and a clock terminal, and configured to use a second address as an address of the communication device; And

상기 제1 제어부 및 상기 제2 제어부 중 어느 하나를 선택하여, 상기 선택된 제어부를 활성화하고, 선택되지 않은 제어부를 비활성화도록 되어 있는, 선택부; A selection unit configured to select one of the first control unit and the second control unit to activate the selected control unit and deactivate an unselected control unit;

를 포함하며, Including,

상기 제1 제어부의 데이터 용도의 단자 및 상기 제1 제어부의 클록 용도의 단자는 각각, 상기 데이터 단자 및 상기 클록 단자에 연결되어 있고,A data terminal of the first control unit and a clock terminal of the first control unit are connected to the data terminal and the clock terminal, respectively,

상기 제2 제어부의 데이터 용도의 단자 및 상기 제2 제어부의 클록 용도의 단자는 각각, 상기 클록 단자 및 상기 데이터 단자에 연결되어 있고,A data terminal of the second control unit and a clock terminal of the second control unit are connected to the clock terminal and the data terminal, respectively,

상기 선택부는, 상기 제1 제어부 및 상기 제2 제어부 중, 상기 데이터 단자 또는 상기 클록 단자를 통해 수신되는 특정 패킷을 디코딩할 수 있는 제어부를 결정하여, 상기 결정된 제어부를 활성화하도록 되어 있는,The selection unit is configured to determine a control unit capable of decoding a specific packet received through the data terminal or the clock terminal, among the first control unit and the second control unit, and activate the determined control unit,

통신장치가 제공될 수 있다.A communication device may be provided.

이때, 상기 통신장치는 마스터-슬레이브 방식의 통신 시스템에 있어서 슬레이브 장치로서 사용될 수 있다. In this case, the communication device may be used as a slave device in a master-slave communication system.

본 발명의 또 다른 관점에 따라,According to another aspect of the present invention,

데이터 단자 및 클록 단자를 포함하는 통신장치로서,A communication device comprising a data terminal and a clock terminal,

상기 데이터 단자에 연결된 제1단자 및 상기 클록 단자에 연결된 제2단자를 포함하는 제어부를 포함하며,And a control unit including a first terminal connected to the data terminal and a second terminal connected to the clock terminal,

상기 제어부는, The control unit,

(1) 상기 통신장치의 데이터 단자 및 상기 통신장치의 클록 단자가 각각 상기 통신장치에 연결된 다른 통신장치의 데이터 단자 및 상기 다른 통신장치이 클록 단자에 연결된 경우에는, 상기 제1단자를 데이터 용도의 단자로서 사용하고 상기 제2단자를 클록 용도의 단자로서 사용하며, 상기 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 통신장치의 데이터 단자 및 상기 통신장치의 클록 단자가 각각 상기 다른 통신장치의 클록 단자 및 상기 다른 통신장치의 데이터 단자에 연결된 경우에는, 상기 제2단자를 데이터 용도의 단자로서 사용하고 상기 제1단자를 클록 용도의 단자로서 사용하며, 상기 통신장치의 주소로서 제2주소를 사용하도록 되어 있는,(1) When the data terminal of the communication device and the clock terminal of the communication device are connected to the data terminal of another communication device connected to the communication device and the other communication device are connected to the clock terminal, respectively, the first terminal is a data terminal. And the second terminal is used as a terminal for clock purposes, the first address is used as the address of the communication device, and (2) the data terminal of the communication device and the clock terminal of the communication device are different from each other. When connected to the clock terminal of the device and the data terminal of the other communication device, the second terminal is used as a terminal for data purposes, the first terminal is used as a terminal for clock purposes, and the address of the communication device The address is supposed to be used,

통신장치가 제공될 수 있다.A communication device may be provided.

이때, At this time,

상기 통신장치는 마스터-슬레이브 방식의 통신 시스템에 있어서 슬레이브 장치이고,The communication device is a slave device in a master-slave communication system,

상기 다른 통신장치는 상기 마스터-슬레이브 방식의 통신 시스템에 있어서 마스터 장치일 수 있다. The other communication device may be a master device in the master-slave communication system.

본 발명의 일 관점에 따라 I2C 통신을 지원하는 장치들을 포함하는 I2C 시스템 장치를 제공할 수 있다. 상기 I2C 시스템 장치는, SCL 단자 및 SDA 단자를 포함하는 마스터 장치; 및 SCL 단자 및 SDA 단자를 포함하는 제1슬레이브 장치;를 포함할 수 있다. 이때, 상기 제1슬레이브 장치는, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제1주소를 사용하도록 자동으로 설정되고, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제2주소를 사용하도록 자동으로 설정될 수 있다. According to an aspect of the present invention, it is possible to provide an I2C system device including devices supporting I2C communication. The I2C system device includes: a master device including an SCL terminal and an SDA terminal; And a first slave device including an SCL terminal and an SDA terminal. At this time, the first slave device, whether the SCL terminal and the SDA terminal of the first slave device are connected to the SCL terminal and the SDA terminal of the master device, or the SDA terminal and the SCL terminal of the master device, respectively. When it is determined that the SCL terminal and the SDA terminal of the first slave device are connected to the SCL terminal and the SDA terminal of the master device, respectively, the first address is automatically used as the address of the first slave device. And, when it is determined that the SCL terminal and the SDA terminal of the first slave device are connected to the SDA terminal and the SCL terminal of the master device, respectively, the second address is automatically used as the address of the first slave device. Can be set to

이때, SCL 단자 및 SDA 단자를 포함하는 제2슬레이브 장치를 더 포함하며, 상기 제2슬레이브 장치는, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제2슬레이브 장치의 주소로서 제1주소를 사용하도록 자동으로 설정되고, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제2슬레이브 장치의 주소로서 제2주소를 사용하도록 자동으로 설정될 수 있다.In this case, it further includes a second slave device including an SCL terminal and an SDA terminal, wherein the second slave device includes an SCL terminal and an SDA terminal of the second slave device, respectively, to the SCL terminal and the SDA terminal of the master device. When it is determined whether it is connected or connected to the SDA terminal and SCL terminal of the master device, and it is determined that the SCL terminal and the SDA terminal of the second slave device are respectively connected to the SCL terminal and SDA terminal of the master device. In the case where it is determined that the first address is automatically used as the address of the second slave device, the SCL terminal and the SDA terminal of the second slave device are respectively connected to the SDA terminal and the SCL terminal of the master device. In, it may be automatically set to use the second address as the address of the second slave device.

이때, (1) 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있고, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있거나, 또는 (2) 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있고, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있을 수 있다.At this time, (1) the SCL terminal and the SDA terminal of the first slave device are connected to the SCL terminal and the SDA terminal of the master device, respectively, and the SCL terminal and the SDA terminal of the second slave device are respectively SDA of the master device. Terminal and SCL terminal, or (2) the SCL terminal and SDA terminal of the second slave device are connected to the SCL terminal and SDA terminal of the master device, respectively, and the SCL terminal and SDA terminal of the first slave device Terminals may be connected to the SDA terminal and the SCL terminal of the master device, respectively.

이때, 상기 제1슬레이브 장치와 상기 제2슬레이브 장치는 서로 동일한 구조를 갖는 장치일 수 있다.In this case, the first slave device and the second slave device may be devices having the same structure.

본 발명의 일 관점에 따른 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치를 제공할 수 있다. 상기 I2C 통신장치는 상기 SDA 단자에 연결된 제1단자 및 상기 SCL 단자에 연결된 제2단자를 포함하는 I2C 제어부; 및 상기 SDA 단자 및 상기 SCL 단자 중 외부로부터의 클록신호가 수신되는 단자를 결정하는 단자 연결상태 검출부;를 포함할 수 있다. 이때, 상기 I2C 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 제1단자를 데이터 단자로서 사용하고 상기 제2단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 제2단자를 데이터 단자로서 사용하고 상기 제1단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있을 수 있다.It is possible to provide an I2C communication device including an SDA terminal and an SCL terminal according to an aspect of the present invention. The I2C communication device includes an I2C control unit including a first terminal connected to the SDA terminal and a second terminal connected to the SCL terminal; And a terminal connection state detector configured to determine a terminal of the SDA terminal and the SCL terminal through which an external clock signal is received. At this time, the I2C control unit, (1) when it is determined that the terminal to which the clock signal is received is the SCL terminal, uses the first terminal as a data terminal and the second terminal as a clock terminal, and the I2C When the first address is used as the address of the communication device, and (2) it is determined that the terminal to which the clock signal is received is the SDA terminal, the second terminal is used as a data terminal and the first terminal is used as a clock terminal. And may be configured to use a second address as the address of the I2C communication device.

본 발명의 다른 관점에 따른 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치를 제공할 수 있다. 상기 I2C 통신장치는, 제1단자 및 제2단자를 포함하는 I2C 제어부; SDA 단자 및 SCL 단자를 상기 제1단자 및 상기 제2단자에 선택적으로 연결하는 스위치부; 및 상기 SDA 단자 및 상기 SCL 단자 중 외부로부터의 클록신호가 수신되는 단자를 결정하는 단자 연결상태 검출부;를 포함할 수 있다. 이때, 상기 스위치부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 SDA 단자 및 상기 SCL 단자에 연결하고, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 SCL 단자 및 상기 SDA 단자에 연결하도록 되어 있고, 상기 I2C 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있을 수 있다.It is possible to provide an I2C communication device including an SDA terminal and an SCL terminal according to another aspect of the present invention. The I2C communication device includes: an I2C control unit including a first terminal and a second terminal; A switch unit selectively connecting the SDA terminal and the SCL terminal to the first terminal and the second terminal; And a terminal connection state detector configured to determine a terminal of the SDA terminal and the SCL terminal through which an external clock signal is received. In this case, the switch unit may (1) connect the first terminal and the second terminal to the SDA terminal and the SCL terminal, respectively, when it is determined that the terminal receiving the clock signal is the SCL terminal, and (2) ) When it is determined that the terminal receiving the clock signal is the SDA terminal, the first terminal and the second terminal are connected to the SCL terminal and the SDA terminal, respectively, and the I2C control unit, (1) When it is determined that the terminal receiving the clock signal is the SCL terminal, a first address is used as the address of the I2C communication device, and (2) when it is determined that the terminal receiving the clock signal is the SDA terminal , It may be configured to use the second address as the address of the I2C communication device.

본 발명의 또 다른 관점에 따른 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치를 제공할 수 있다. 상기 I2C 통신장치는, 상기 SDA 단자에 연결된 제1단자 및 상기 SCL 단자에 연결된 제2단자를 포함하는 I2C 제어부; 및 상기 I2C 통신장치가 외부의 다른 I2C 통신장치에 연결된 상태에서, 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SDA 단자 및 SCL 단자에 연결되었는지, 그렇지 않으면 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SCL 단자 및 SDA 단자에 연결되었는지를 결정하는 단자 연결상태 검출부;를 포함할 수 있다. 이때, 상기 I2C 제어부는, (1) 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SDA 단자 및 SCL 단자에 연결된 것으로 결정된 경우에는, 상기 제1단자를 데이터 단자로서 사용하고 상기 제2단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SCL 단자 및 SDA 단자에 연결된 것으로 결정된 경우에는, 상기 제2단자를 데이터 단자로서 사용하고 상기 제1단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있을 수 있다.It is possible to provide an I2C communication device including an SDA terminal and an SCL terminal according to another aspect of the present invention. The I2C communication device includes: an I2C control unit including a first terminal connected to the SDA terminal and a second terminal connected to the SCL terminal; And whether the SDA terminal and the SCL terminal are connected to the SDA terminal and the SCL terminal of the other I2C communication device, while the I2C communication device is connected to another external I2C communication device, otherwise the SDA terminal and the SCL terminal. It may include a terminal connection state detection unit for determining whether each is connected to the SCL terminal and the SDA terminal of the other I2C communication device. At this time, the I2C control unit, (1) when it is determined that the SDA terminal and the SCL terminal are respectively connected to the SDA terminal and the SCL terminal of the other I2C communication device, use the first terminal as a data terminal and the second When it is determined that a terminal is used as a clock terminal and a first address is used as the address of the I2C communication device, and (2) the SDA terminal and the SCL terminal are respectively connected to the SCL terminal and SDA terminal of the other I2C communication device. In this case, the second terminal may be used as a data terminal, the first terminal may be used as a clock terminal, and a second address may be used as an address of the I2C communication device.

본 발명의 또 다른 관점에 따른 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치로서, 데이터 단자 및 클록 단자를 포함하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하도록 되어 있는, 제1 I2C 제어부; 상기 제1 I2C 제어부와 동일한 구조를 가지며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는, 제2 I2C 제어부; 및 상기 제1 I2C 제어부 및 상기 제2 I2C 제어부 중 어느 하나를 선택하여, 상기 선택된 I2C 제어부를 활성화하고, 선택되지 않은 I2C 제어부를 비활성화도록 되어 있는, 선택부;를 포함할 수 있다. 이때, 상기 제1 I2C 제어부의 데이터 단자 및 클록 단자는 각각, 상기 SDA 단자 및 상기 SCL 단자에 연결되어 있고, 상기 제2 I2C 제어부의 데이터 단자 및 클록 단자는 각각, 상기 SCL 단자 및 상기 SDA 단자에 연결되어 있고, 상기 선택부는, 상기 제1 I2C 제어부 및 상기 제2 I2C 제어부 중, 상기 SDA 단자 및 상기 SCL 단자를 통해 수신되는 특정 패킷을 (성공적으로) 디코딩할 수 있는 I2C 제어부를 결정하여, 상기 결정된 I2C 제어부를 활성화하도록 되어 있을 수 있다.An I2C communication device comprising an SDA terminal and an SCL terminal according to another aspect of the present invention, comprising a data terminal and a clock terminal, and configured to use a first address as an address of the I2C communication device. ; A second I2C control unit having the same structure as the first I2C control unit and configured to use a second address as an address of the I2C communication device; And a selection unit configured to select one of the first I2C control unit and the second I2C control unit to activate the selected I2C control unit and deactivate an unselected I2C control unit. At this time, the data terminal and the clock terminal of the first I2C control unit are connected to the SDA terminal and the SCL terminal, respectively, and the data terminal and the clock terminal of the second I2C control unit are respectively connected to the SCL terminal and the SDA terminal. Connected, and the selection unit determines an I2C control unit capable of (successfully) decoding a specific packet received through the SDA terminal and the SCL terminal, among the first I2C control unit and the second I2C control unit, It may be configured to activate the determined I2C control unit.

본 발명에 따르면, I2C 통신장치를 이용함으로써, 별도의 추가 핀 없이 동일한 구조의 슬레이브 칩셋들에게 각각 서로 다른 슬레이브 주소를 자동으로 할당할 수 있다. According to the present invention, by using an I2C communication device, it is possible to automatically allocate different slave addresses to slave chipsets having the same structure without additional pins.

도 1은 본 발명의 일 실시예에 따른 I2C 시스템 장치를 설명하기 위한 도면이다.
도 2a는 본 발명의 제1실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 2b는 본 발명의 제1실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다.
도 3a는 본 발명의 제2실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 3b는 본 발명의 제2실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다.
도 4a는 본 발명의 제3실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 4b는 본 발명의 제3실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다. 1 is a diagram for describing an I2C system device according to an embodiment of the present invention.
FIG. 2A shows the internal configuration of the first and second slave devices according to the first embodiment of the present invention, and FIG. 2B shows the structure of the I2C system device according to the first embodiment of the present invention.
FIG. 3A shows the internal configuration of the first and second slave devices according to the second embodiment of the present invention, and FIG. 3B shows the structure of the I2C system device according to the second embodiment of the present invention.
FIG. 4A shows the internal configuration of the first and second slave devices according to the third embodiment of the present invention, and FIG. 4B shows the structure of the I2C system device according to the third embodiment of the present invention.

이하, 본 발명의 실시예를 첨부한 도면을 참고하여 설명한다. 그러나 본 발명은 본 명세서에서 설명하는 실시예에 한정되지 않으며 여러 가지 다른 형태로 구현될 수 있다. 본 명세서에서 사용되는 용어는 실시예의 이해를 돕기 위한 것이며, 본 발명의 범위를 한정하고자 의도된 것이 아니다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described in the present specification, and may be implemented in various different forms. The terms used in the present specification are intended to aid understanding of the embodiments, and are not intended to limit the scope of the present invention. In addition, the singular forms used below also include plural forms unless the phrases clearly indicate the opposite meaning.

도 1은 본 발명의 일 실시예에 따른 I2C 시스템 장치를 설명하기 위한 도면이다.1 is a diagram for describing an I2C system device according to an embodiment of the present invention.

상기 I2C 시스템 장치는 I2C 통신을 지원하는 마스터 장치(1), 제1슬레이브 장치(2), 및 상기 제1슬레이브 장치(2)와 동일한 구조를 갖는 제2슬레이브 장치(3)를 포함할 수 있다. 여기서 마스터 장치 및 슬레이브 장치는 IC일 수 있다. 상기 I2C 시스템 장치는 이하 본 명세서에서 I2C 시스템으로 지칭될 수도 있다.The I2C system device may include a master device (1), a first slave device (2) supporting I2C communication, and a second slave device (3) having the same structure as the first slave device (2). . Here, the master device and the slave device may be ICs. The I2C system device may be referred to as an I2C system in the following specification.

본 발명에서는 상기 I2C 시스템 장치를 이용하여, 동일한 구조를 갖는 슬레이브 장치들에게 각 슬레이브 장치의 주소를 자동으로 설정하는 방법을 제공하고자 한다. 여기서 '동일한 구조를 갖는 슬레이브 장치들'이라 함은, 예컨대 동일한 공정에 의해 제조되었으며 동일한 내부구조 및 동일한 파트번호(part number)를 갖는 IC로서 I2C 통신 프로토콜을 이용하는 IC들을 의미할 수 있다.An object of the present invention is to provide a method of automatically setting an address of each slave device to slave devices having the same structure by using the I2C system device. Here, "slave devices having the same structure" may refer to ICs manufactured by the same process and using the I2C communication protocol as ICs having the same internal structure and the same part number.

본 발명에서 상기 각 슬레이브 장치는 I2C 통신장치로 지칭될 수 있다.In the present invention, each of the slave devices may be referred to as an I2C communication device.

마스터 장치(1)는 SCL 단자(11) 및 SDA 단자(12)를 포함하는 IC로서 I2C 통신 프로토콜에 따른 마스터의 역할을 수행하는 장치이다.The master device 1 is an IC including the SCL terminal 11 and the SDA terminal 12, and is a device that performs the role of a master according to the I2C communication protocol.

제1슬레이브 장치(2)는 상기 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결되어 있는지 여부, 또는 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결되어 있는지 여부를 판단할 수 있다. In the first slave device 2, the SCL terminal 21 and the SDA terminal 22 of the first slave device 2 are connected to the SCL terminal 11 and the SDA terminal 12 of the master device 1, respectively. Whether or not it is connected, or whether it is connected to the SDA terminal 12 and the SCL terminal 11 of the master device 1 may be determined.

본 명세서에서, 상기 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결되어 있는 경우 '비교차 연결'되어 있다고 지칭할 수 있다. 이와 달리, 제1슬레이브 장치(2)는 상기 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결되어 있는 경우 '교차 연결'되어 있다고 지칭할 수 있다. 본 발명이 적용되지 않은 I2C 통신 프로토콜 지원 칩셋을 사용하는 경우, '비교차 연결'되어 있는 경우 시스템이 정상적으로 작동할 것이라고 기대할 수 있으며, '교차 연결'되는 경우 시스템이 정상적으로 작동할 것이라고 기대할 수 없다.In this specification, when the SCL terminal 21 and the SDA terminal 22 of the first slave device 2 are connected to the SCL terminal 11 and the SDA terminal 12 of the master device 1, respectively It can be referred to as'relatively connected'. In contrast, the first slave device 2 has the SCL terminal 21 and the SDA terminal 22 of the first slave device 2, respectively, the SDA terminal 12 and the SCL terminal of the master device 1 ( If it is connected to 11), it can be referred to as'cross connection'. In the case of using a chipset supporting the I2C communication protocol to which the present invention is not applied, it can be expected that the system will operate normally when it is'cross-connected', and when'cross-connected', the system cannot be expected to operate normally.

이후, 제1슬레이브 장치(2)는, 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결된 것으로 판단된 경우에는, 즉, 비교차 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치(2)의 주소로서 제1주소를 사용하도록 자동으로 설정될 수 있다. Thereafter, in the first slave device 2, the SCL terminal 21 and the SDA terminal 22 of the first slave device 2 are, respectively, the SCL terminal 11 and the SDA terminal 12 of the master device 1 When it is determined that it is connected to ), that is, when it is determined that it is connected by comparison, it may be automatically set to use the first address as the address of the first slave device 2.

이와 달리, 제1슬레이브 장치(2)는, 상기 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결된 것으로 판단된 경우에는, 즉, 교차 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치(2)의 주소로서 제2주소를 사용하도록 자동으로 설정될 수 있다. In contrast, in the first slave device 2, the SCL terminal 21 and the SDA terminal 22 of the first slave device 2 are, respectively, the SDA terminal 12 and the SCL terminal of the master device 1 When it is determined that it is connected to (11), that is, when it is determined that it is cross-connected, it may be automatically set to use the second address as the address of the first slave device 2.

여기서 상기 제1주소와 상기 제2주소는 상기 제1슬레이브 장치에 미리 저장되어 있는 서로 다른 값일 수 있다. 상기 제1주소와 상기 제2주소는 각각 상기 제1슬레이브 장치 내에 제공된 저장부에 저장되어 있을 수 있다.Here, the first address and the second address may be different values previously stored in the first slave device. Each of the first address and the second address may be stored in a storage unit provided in the first slave device.

예컨대, 도 1에서, 제1슬레이브 장치(2)는, 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결(비교차 연결)되었으므로, 상기 제1슬레이브 장치(2)의 주소로서 제1주소를 사용하도록 자동으로 설정될 수 있다. For example, in FIG. 1, the first slave device 2 has the SCL terminal 21 and the SDA terminal 22 of the first slave device 2, respectively, the SCL terminal 11 of the master device 1 and Since it is connected to the SDA terminal 12 (comparatively connected), it can be automatically set to use the first address as the address of the first slave device 2.

상기 제1슬레이브 장치(2)와 마찬가지로, 제2슬레이브 장치(3)의 상기 제2슬레이브 장치(3)의 SCL 단자(31) 및 SDA 단자(32)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결되어 있는지, 즉 비교차 연결되어 있는지, 그렇지 않으면 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결되어 있는지, 즉 교차 연결되어 있는지를 판단할 수 있으며, 상기 제2슬레이브 장치(3)의 주소가 자동으로 설정될 수 있다. Like the first slave device 2, the SCL terminal 31 and the SDA terminal 32 of the second slave device 3 of the second slave device 3 are respectively SCL of the master device 1 Is it connected to terminal 11 and SDA terminal 12, i.e. non-differential connection, or is it connected to SDA terminal 12 and SCL terminal 11 of the master device 1, i.e. cross-connection It can be determined whether or not, and the address of the second slave device 3 can be automatically set.

예컨대, 도 1에서, 제2슬레이브 장치(3)는, 제2슬레이브 장치(3)의 SCL 단자(31) 및 SDA 단자(32)가 각각, 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결(교차 연결)되었으므로, 상기 제2슬레이브 장치(3)의 주소로서 제2주소를 사용하도록 자동으로 설정될 수 있다. For example, in FIG. 1, the second slave device 3 has the SCL terminal 31 and the SDA terminal 32 of the second slave device 3, respectively, the SDA terminal 12 of the master device 1 and Since it is connected to the SCL terminal 11 (cross connection), it can be automatically set to use the second address as the address of the second slave device 3.

상기 제1슬레이브 장치(2)와 상기 제2슬레이브 장치(3)는 서로 동일한 구조를 갖는 장치들로서, 다만 마스터 장치(1)에 교차 연결되어 있는지 아니면 비교차 연결되어 있는지라는 점에서만 서로 다를 뿐이다.The first slave device 2 and the second slave device 3 are devices having the same structure and differ only in that they are cross-connected to the master device 1 or non-differentially connected.

도 2a는 본 발명의 제1실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이다. 2A is a diagram showing the internal configuration of a first slave device and a second slave device according to the first embodiment of the present invention.

도 2b는 본 발명의 제1실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다. 2B shows the structure of the I2C system device according to the first embodiment of the present invention.

제1슬레이브 장치(2)는 SCL 단자(21) 및 SDA 단자(22)를 포함할 수 있다. 그리고 제1슬레이브 장치(2)는 I2C 제어부(210), 스위치부(230), 및 단자 연결상태 검출부(240)를 포함할 수 있다. The first slave device 2 may include an SCL terminal 21 and an SDA terminal 22. In addition, the first slave device 2 may include an I2C control unit 210, a switch unit 230, and a terminal connection state detection unit 240.

상기 I2C 제어부(210)는 제1단자(211) 및 제2단자(212)를 포함할 수 있다. The I2C control unit 210 may include a first terminal 211 and a second terminal 212.

제2슬레이브 장치(3)는 SCL 단자(31) 및 SDA 단자(32)를 포함할 수 있다. 그리고 제2슬레이브 장치(3)는 I2C 제어부(310), 스위치부(340), 및 단자 연결상태 검출부(340)를 포함할 수 있다. The second slave device 3 may include an SCL terminal 31 and an SDA terminal 32. In addition, the second slave device 3 may include an I2C control unit 310, a switch unit 340, and a terminal connection state detection unit 340.

상기 I2C 제어부(310)는 제1단자(311) 및 제2단자(312)를 포함할 수 있다. The I2C control unit 310 may include a first terminal 311 and a second terminal 312.

상술한 바와 같이, 상기 제1슬레이브 장치(2)와 상기 제2슬레이브 장치(3)는 서로 동일한 구조를 가질 수 있다. As described above, the first slave device 2 and the second slave device 3 may have the same structure.

제1슬레이브 장치(2) 및 제2슬레이브 장치(3)는 도 2b와 같이, 마스터 장치(1)에 각각 연결될 수 있다.The first slave device 2 and the second slave device 3 may be connected to the master device 1, respectively, as shown in FIG. 2B.

마스터 장치(1)는 SCL 단자(11) 및 SDA 단자(12)를 포함할 수 있다. The master device 1 may include an SCL terminal 11 and an SDA terminal 12.

예컨대, 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결(비교차 연결)될 수 있다. 그리고 제2슬레이브 장치(3)의 SCL 단자(31) 및 SDA 단자(32)는 각각, 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결(교차 연결)될 수 있다. For example, the SCL terminal 21 and the SDA terminal 22 of the first slave device 2 are to be connected (non-cross-connected) to the SCL terminal 11 and the SDA terminal 12 of the master device 1, respectively. I can. In addition, the SCL terminal 31 and the SDA terminal 32 of the second slave device 3 may be connected (cross-connected) to the SDA terminal 12 and the SCL terminal 11 of the master device 1, respectively. .

이하, 제1슬레이브 장치(2)를 기준으로 설명한다.Hereinafter, description will be made based on the first slave device 2.

제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)와 연결(비교차 연결)될 수 있다. 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 클록신호 및 데이터신호를 전송받을 수 있다. The SCL terminal 21 and the SDA terminal 22 of the first slave device 2 are respectively connected to the SCL terminal 11 and the SCL terminal 11 of the master device 1 through an eleventh transmission line TL11 and a twelfth transmission line TL12, respectively. It can be connected to the SDA terminal 12 (comparative connection). The SCL terminal 21 and the SDA terminal 22 of the first slave device 2 may receive a clock signal and a data signal through the eleventh transmission line TL11 and the twelfth transmission line TL12, respectively.

제1슬레이브 장치(2)의 단자 연결상태 검출부(240)는, 상기 SCL 단자(21) 및 상기 SDA 단자(22)로부터 각각 검출된 신호를 수신할 수 있다. 단자 연결상태 검출부(240)는, 상기 수신한 신호들 중 클록신호가 수신되는 단자를 결정할 수 있다. 단자 연결상태 검출부(240)는 클록신호가 수신되는 단자를 결정하면, 결정된 결과를 상기 스위치부(230) 및 상기 I2C 제어부(210)에 전송할 수 있다. 예컨대, 도 2b에서는 상기 클록신호가 수신되는 단자는 SCL 단자(21)일 수 있다.The terminal connection state detection unit 240 of the first slave device 2 may receive signals detected from the SCL terminal 21 and the SDA terminal 22, respectively. The terminal connection state detection unit 240 may determine a terminal to which a clock signal is received from among the received signals. When the terminal connection state detection unit 240 determines a terminal for receiving a clock signal, the determined result may be transmitted to the switch unit 230 and the I2C controller 210. For example, in FIG. 2B, a terminal receiving the clock signal may be an SCL terminal 21.

제1슬레이브 장치(2)의 스위치부(230)는 상기 SCL 단자(21) 및 상기 SDA 단자(22)를 I2C 제어부(210)의 제1단자(211) 및 제2단자(212)에 선택적으로 연결할 수 있다. 이때, 상기 '선택'은 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21) 및 상기 SDA 단자(22) 중 어느 것인지에 따라 이루어질 수 있다. 즉, 스위치부(230)는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 SCL 단자(21) 및 상기 SDA 단자(22)에 연결하고, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자(22)인 것으로 결정된 경우에는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 SDA 단자(22) 및 상기 SCL 단자(21)에 연결하도록 되어 있을 수 있다. 예컨대, 도 2b에서는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에 해당하므로, 스위치부(230)는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 SCL 단자(21) 및 상기 SDA 단자(22)에 연결할 수 있다. The switch unit 230 of the first slave device 2 selectively connects the SCL terminal 21 and the SDA terminal 22 to the first terminal 211 and the second terminal 212 of the I2C control unit 210. I can connect. In this case, the'selection' may be made according to which of the SCL terminal 21 and the SDA terminal 22 a terminal to which the clock signal is received. That is, when it is determined that the terminal to which the clock signal is received is the SCL terminal 21, the switch unit 230 connects the first terminal 211 and the second terminal 212 to the SCL terminal ( 21) and the SDA terminal 22, and (2) when it is determined that the terminal receiving the clock signal is the SDA terminal 22, the first terminal 211 and the second terminal 212 ) May be connected to the SDA terminal 22 and the SCL terminal 21, respectively. For example, in FIG. 2B, since it is determined that the terminal to which the clock signal is received is the SCL terminal 21, the switch unit 230 includes the first terminal 211 and the second terminal 212 May be connected to the SCL terminal 21 and the SDA terminal 22, respectively.

특정 단자를 통해 클럭신호가 수신되는지 아니면 데이터 신호가 수신되는지 여부를 판단하는 것은, 이 기술분야에서 통상의 지식을 가진 자라면 다양한 방법으로 구현할 수 있기 때문에, 본 명세서에서는 그 방법을 자세히 서술하지 않는다. 다만, 예컨대, 수신되어야 하는 클럭신호의 주기보다 충분히 빠른 내부클록을 이용하는 경우 상기 클록신호와 데이터 신호를 서로 구분하여 결정할 수 있다는 점은 쉽게 이해할 수 있다.Determining whether a clock signal or a data signal is received through a specific terminal can be implemented in various ways by those of ordinary skill in the art, so the method is not described in detail in this specification. . However, it is easy to understand that, for example, when an internal clock that is sufficiently faster than the period of the clock signal to be received is used, the clock signal and the data signal can be distinguished and determined.

I2C 제어부(210)는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에는, 상기 제1슬레이브 장치(2)의 주소로서 제1주소를 사용하고, 상기 클록신호가 수신되는 단자가 상기 SDA 단자(22)인 것으로 결정된 경우에는, 상기 제1슬레이브 장치(2)의 주소로서 제2주소를 사용하도록 되어 있을 수 있다. 예컨대, 도 2b에서는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에 해당하므로, 상기 제1슬레이브 장치(2)의 주소로서 제1주소를 사용할 수 있다.When it is determined that the terminal to which the clock signal is received is the SCL terminal 21, the I2C control unit 210 uses the first address as the address of the first slave device 2, and the clock signal is received. When it is determined that the terminal to be used is the SDA terminal 22, the second address may be used as the address of the first slave device 2. For example, in FIG. 2B, since it is determined that the terminal to which the clock signal is received is the SCL terminal 21, the first address can be used as the address of the first slave device 2.

본 명세서에서, 'I2C 제어부'는 I2C 통신 프로토콜을 이용하는 본 발명의 일 실시예에 따른 슬레이브 장치에 있어서, 상기 슬레이브 장치의 SCL 단자와 SDA 단자 중 어느 것을 클록단자로서 사용하고 어느 것을 데이터단자로서 사용할 것이지 결정하는 기능을 하는 모듈인 것으로 간주할 수 있다. 그리고 이와 함께 해당 슬레이브 장치가 사용할 주소를 결정하는 기능을 수행할 수 있다.In the present specification, in the slave device according to an embodiment of the present invention using an I2C communication protocol, the'I2C control unit' uses any of the SCL terminal and the SDA terminal of the slave device as a clock terminal and which one is used as a data terminal. It can be regarded as a module that functions to determine whether it is. In addition, a function of determining an address to be used by a corresponding slave device may be performed.

제1슬레이브 장치(2)에서 상술한 내용들은 상기 제2슬레이브 장치(3)에도 동일하게 적용될 수 있다. The contents described above in the first slave device 2 can be equally applied to the second slave device 3.

이때, 제1슬레이브 장치(2)의 SCL 단자(21), SDA 단자(22), I2C 제어부(210), 스위치부(230), 단자 연결상태 검출부(240), 제1단자(211) 및 제2단자(212)는 각각 제2슬레이브 장치(3)의 SCL 단자(31), SDA 단자(32), I2C 제어부(310), 스위치부(340), 단자 연결상태 검출부(340), 제1단자(311) 및 제2단자(312)에 대응될 수 있다.At this time, the SCL terminal 21, the SDA terminal 22, the I2C control unit 210, the switch unit 230, the terminal connection state detection unit 240, the first terminal 211 and the first slave device 2 The second terminal 212 is the SCL terminal 31, the SDA terminal 32, the I2C control unit 310, the switch unit 340, the terminal connection state detection unit 340, the first terminal of the second slave device 3, respectively. It may correspond to 311 and the second terminal 312.

예컨대, 도 2b에서, 상기 제2슬레이브 장치(3)에 대해 상기 제1슬레이브 장치(2)의 주소 설정 원리와 동일한 원리를 적용하면, 상기 제2슬레이브 장치(3)는 상기 제2슬레이브 장치(3)의 주소로서 제2주소를 사용할 수 있다.For example, in Fig. 2b, if the same principle as the address setting principle of the first slave device 2 is applied to the second slave device 3, the second slave device 3 is used as the second slave device ( The second address can be used as the address of 3).

정리하여 보면, 도 2a 및 도 2b의 제1실시예에서, 제1슬레이브 장치(2) 및 제2슬레이브 장치(3)는 외부 연결상태에 따라 내부주소를 자동으로 할당할 수 있다.In summary, in the first embodiment of FIGS. 2A and 2B, the first slave device 2 and the second slave device 3 can automatically allocate internal addresses according to the external connection state.

도 3a는 본 발명의 제2실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 3b는 본 발명의 제2실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다. FIG. 3A shows the internal configuration of the first and second slave devices according to the second embodiment of the present invention, and FIG. 3B shows the structure of the I2C system device according to the second embodiment of the present invention.

제1슬레이브 장치(2)는 SCL 단자(21) 및 SDA 단자(22)를 포함할 수 있다. 그리고 제1슬레이브 장치(2)는 I2C 제어부(210), 및 단자 연결상태 검출부(240)를 포함할 수 있다. The first slave device 2 may include an SCL terminal 21 and an SDA terminal 22. In addition, the first slave device 2 may include an I2C control unit 210 and a terminal connection state detection unit 240.

상기 I2C 제어부(210)는 제1단자(211), 제2단자(212), 스위치부(213), 및 클록 및 데이터 입출력부(214)를 포함할 수 있다. The I2C control unit 210 may include a first terminal 211, a second terminal 212, a switch unit 213, and a clock and data input/output unit 214.

상기 클록 및 데이터 입출력부(214)는 클록 단자(CLK) 및 데이터 단자(D)를 포함할 수 있다. 상기 클록 및 데이터 입출력부(214)는 제1단자(211) 및 제2단자(212)로부터 입력받은 클록 및 데이터를 제1슬레이브 장치(2) 내에 존재하는 다른 로직(미도시)에 제공하거나 또는 제1슬레이브 장치(2)에서 마스터 장치(1)로 클록 및 데이터를 제공하는 기능을 할 수 있다.The clock and data input/output unit 214 may include a clock terminal CLK and a data terminal D. The clock and data input/output unit 214 provides the clock and data received from the first terminal 211 and the second terminal 212 to other logic (not shown) existing in the first slave device 2 or The first slave device 2 may function to provide clock and data to the master device 1.

제2슬레이브 장치(3)는 SCL 단자(31) 및 SDA 단자(32)를 포함할 수 있다. 그리고 제2슬레이브 장치(3)는 I2C 제어부(310), 및 단자 연결상태 검출부(340)를 포함할 수 있다. The second slave device 3 may include an SCL terminal 31 and an SDA terminal 32. In addition, the second slave device 3 may include an I2C control unit 310 and a terminal connection state detection unit 340.

상기 I2C 제어부(310)는 제1단자(311), 제2단자(312), 스위치부(313), 및 클록 및 데이터 입출력부(314)를 포함할 수 있다. The I2C control unit 310 may include a first terminal 311, a second terminal 312, a switch unit 313, and a clock and data input/output unit 314.

제2슬레이브 장치(3)의 클록 및 데이터 입출력부(314)의 기능은 상기 제1슬레이브 장치(2)의 상기 클록 및 데이터 입출력부(214)의 기능과 동일할 수 있다.The function of the clock and data input/output unit 314 of the second slave device 3 may be the same as that of the clock and data input/output unit 214 of the first slave device 2.

상술한 바와 같이, 상기 제1슬레이브 장치(2)와 상기 제2슬레이브 장치(3)는 서로 동일한 구조를 가질 수 있다.As described above, the first slave device 2 and the second slave device 3 may have the same structure.

제1슬레이브 장치(2) 및 제2슬레이브 장치(3)는 도 3b와 같이, 마스터 장치(1)에 각각 연결될 수 있다. The first slave device 2 and the second slave device 3 may be connected to the master device 1, respectively, as shown in FIG. 3B.

마스터 장치(1)와 상기 제1슬레이브 장치(2) 및 제2슬레이브 장치(3)의 연결관계는 도 3b에서 상술한 바와 동일할 수 있다.The connection relationship between the master device 1 and the first slave device 2 and the second slave device 3 may be the same as described above in FIG. 3B.

이하, 제1슬레이브 장치(2)를 기준으로 설명한다.Hereinafter, description will be made based on the first slave device 2.

제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)와 연결될 수 있다. 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 마스터 장치(1)로부터 클록신호 및 데이터신호를 전송받을 수 있다. The SCL terminal 21 and the SDA terminal 22 of the first slave device 2 are respectively connected to the SCL terminal 11 and the SCL terminal 11 of the master device 1 through an eleventh transmission line TL11 and a twelfth transmission line TL12, respectively. It can be connected to the SDA terminal 12. The SCL terminal 21 and the SDA terminal 22 of the first slave device 2 transmit clock signals and data signals from the master device 1 through the eleventh transmission line TL11 and the twelfth transmission line TL12, respectively. I can receive it.

제1슬레이브 장치(2)의 단자 연결상태 검출부(240)는 상기 SCL 단자(21) 및 상기 SDA 단자(22)로부터 각각 전송되는 신호를 수신할 수 있다. 단자 연결상태 검출부(240)는, 상기 수신한 신호들 중 클록신호가 수신되는 단자를 결정할 수 있다. 단자 연결상태 검출부(240)는 클록신호가 수신되는 단자를 결정하면, 결정된 결과를 상기 I2C 제어부(210)의 스위치부(213)에 전송할 수 있다. 예컨대, 도 3b에서는 상기 클록신호가 수신되는 단자는 SCL 단자(21)일 수 있다.The terminal connection state detection unit 240 of the first slave device 2 may receive signals transmitted from the SCL terminal 21 and the SDA terminal 22, respectively. The terminal connection state detection unit 240 may determine a terminal to which a clock signal is received from among the received signals. When the terminal connection state detection unit 240 determines a terminal to which a clock signal is received, the determined result may be transmitted to the switch unit 213 of the I2C control unit 210. For example, in FIG. 3B, a terminal through which the clock signal is received may be an SCL terminal 21.

제1슬레이브 장치(2)의 I2C 제어부(210)의 제1단자(211) 및 제2단자(212)는 각각 SCL 단자(21) 및 SDA 단자(22)에 연결될 수 있다. 따라서, 상기 I2C 제어부(210)의 스위치부(213)는 상기 제1단자(211) 및 상기 제2단자(212)를 클록 및 데이터 입출력부(214)의 클록 단자(CLK) 및 데이터 단자(D)에 선택적으로 연결할 수 있다. The first terminal 211 and the second terminal 212 of the I2C controller 210 of the first slave device 2 may be connected to the SCL terminal 21 and the SDA terminal 22, respectively. Accordingly, the switch unit 213 of the I2C control unit 210 connects the first terminal 211 and the second terminal 212 to the clock terminal CLK and the data terminal D of the clock and data input/output unit 214. ) Can be connected selectively.

즉, 스위치부(213)는, ① 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 클록 단자(CLK) 및 상기 데이터 단자(D)에 연결하고, 이와 반대로, ② 상기 클록신호가 수신되는 단자가 상기 SDA 단자(22)인 것으로 결정된 경우에는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 데이터 단자(D) 및 상기 클록 단자(CLK)에 연결하도록 되어 있을 수 있다. 예컨대, 도 3b에서는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에 해당하므로, 스위치부(213)는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 클록 단자(CLK) 및 상기 데이터 단자(D)에 연결할 수 있다. That is, when it is determined that (1) the terminal to which the clock signal is received is the SCL terminal 21, the first terminal 211 and the second terminal 212 are respectively connected to the clock terminal. (CLK) and the data terminal (D), and vice versa, ② when it is determined that the terminal to which the clock signal is received is the SDA terminal 22, the first terminal 211 and the second terminal It may be configured to connect 212 to the data terminal D and the clock terminal CLK, respectively. For example, in FIG. 3B, since it is determined that the terminal to which the clock signal is received is the SCL terminal 21, the switch 213 includes the first terminal 211 and the second terminal 212 May be connected to the clock terminal CLK and the data terminal D, respectively.

상기 I2C 제어부(210)는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에는, 상기 제1단자(211)를 클록 단자로서 사용하고 상기 제2단자(212)를 데이터 단자로서 사용할 수 있다. 이때, 상기 제1 슬레이브 장치(2)의 주소로서 제1주소를 사용할 수 있다. 또는, 상기 I2C 제어부(210)는 상기 클록신호가 수신되는 단자가 상기 SDA 단자(22)인 것으로 결정된 경우에는, 상기 제2단자(212)를 클록 단자로서 사용하고 상기 제1단자(211)를 데이터 단자로서 사용할 수 있다. 이때, 상기 제1슬레이브 장치(2)의 주소로서 제2주소를 사용할 수 있다.When it is determined that the terminal to which the clock signal is received is the SCL terminal 21, the I2C control unit 210 uses the first terminal 211 as a clock terminal and uses the second terminal 212 for data. Can be used as a terminal. In this case, the first address may be used as the address of the first slave device 2. Alternatively, when it is determined that the terminal to which the clock signal is received is the SDA terminal 22, the I2C control unit 210 uses the second terminal 212 as a clock terminal and uses the first terminal 211 Can be used as a data terminal. In this case, the second address may be used as the address of the first slave device 2.

제1슬레이브 장치(2)에서 상술한 내용들은 상기 제2슬레이브 장치(3)에도 동일하게 적용될 수 있다. The contents described above in the first slave device 2 can be equally applied to the second slave device 3.

이때, 제1슬레이브 장치(2)의 SCL 단자(21), SDA 단자(22), I2C 제어부(210), 제1단자(211), 제2단자(212), 스위치부(213), 클록 및 데이터 입출력부(214), 및 단자 연결상태 검출부(240)는 각각 제2슬레이브 장치(3)의 SCL 단자(31), SDA 단자(32), I2C 제어부(310), 제1단자(311), 제2단자(312), 스위치부(313), 클록 및 데이터 입출력부(314), 및 단자 연결상태 검출부(340)에 대응될 수 있다.At this time, the SCL terminal 21, the SDA terminal 22, the I2C control unit 210, the first terminal 211, the second terminal 212, the switch unit 213, the clock and the first slave device 2 The data input/output unit 214 and the terminal connection state detection unit 240 are the SCL terminal 31, the SDA terminal 32, the I2C control unit 310, and the first terminal 311 of the second slave device 3, respectively. It may correspond to the second terminal 312, the switch unit 313, the clock and data input/output unit 314, and the terminal connection state detection unit 340.

예컨대, 도 3b에서, 상기 제2슬레이브 장치(3)에 대해 상기 제1슬레이브 장치(2)의 주소 설정 원리와 동일한 원리를 적용하면, 상기 제2슬레이브 장치(3)는 상기 제2슬레이브 장치(3)의 주소로서 제2주소를 사용할 수 있다.For example, in Fig. 3b, if the same principle as the address setting principle of the first slave device 2 is applied to the second slave device 3, the second slave device 3 is the second slave device ( The second address can be used as the address of 3).

정리하여 보면, 도 3a 및 도 3b의 제2실시예에서, 제1슬레이브 장치(2)는 제1주소, 제2슬레이브 장치(3)는 제2주소를 사용하도록 자동으로 설정될 수 있다. In summary, in the second embodiment of Figs. 3A and 3B, the first slave device 2 can be automatically set to use the first address, and the second slave device 3 can use the second address.

도 4a는 본 발명의 제3실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 4b는 본 발명의 제3실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다. FIG. 4A shows the internal configuration of the first and second slave devices according to the third embodiment of the present invention, and FIG. 4B shows the structure of the I2C system device according to the third embodiment of the present invention.

제1슬레이브 장치(2)는 SCL 단자(21) 및 SDA 단자(22)를 포함할 수 있다. 그리고 제1슬레이브 장치(2)는 제1 I2C 제어부(210), 제2 I2C 제어부(220), 및 선택부(250)를 포함할 수 있다. 또한 제1슬레이브 장치(2)는 도 4a제 도시되지 않은 다른 내부 회로들을 포함할 수 있다.The first slave device 2 may include an SCL terminal 21 and an SDA terminal 22. In addition, the first slave device 2 may include a first I2C control unit 210, a second I2C control unit 220, and a selection unit 250. Further, the first slave device 2 may include other internal circuits not shown in FIG. 4A.

상기 제1 I2C 제어부(210)는 제1단자(211) 및 제2단자(212)를 포함할 수 있다. 예컨대, 제1단자(211)는 클록 단자이며, 제2단자(212)는 데이터 단자일 수 있다. 그리고 상기 제1 I2C 제어부(210)는 제1슬레이브 장치(2)의 주소로서 제1주소를 사용하도록 되어 있을 수 있다. The first I2C control unit 210 may include a first terminal 211 and a second terminal 212. For example, the first terminal 211 may be a clock terminal, and the second terminal 212 may be a data terminal. In addition, the first I2C control unit 210 may be configured to use the first address as the address of the first slave device 2.

상기 제2 I2C 제어부(220)는 상기 제1 I2C 제어부(210)와 동일한 구조를 가질 수 있다. 즉, 상기 제2 I2C 제어부(220)는 제3단자(221) 및 제4단자(222)를 포함할 수 있다. 예컨대, 제3단자(221)는 클록 단자이며, 제4단자(222)는 데이터 단자일 수 있다. 그리고 상기 제2 I2C 제어부(220)는 제1슬레이브 장치(2)의 주소로서 제2주소를 사용하도록 되어 있을 수 있다. The second I2C control unit 220 may have the same structure as the first I2C control unit 210. That is, the second I2C control unit 220 may include a third terminal 221 and a fourth terminal 222. For example, the third terminal 221 may be a clock terminal, and the fourth terminal 222 may be a data terminal. In addition, the second I2C control unit 220 may be configured to use the second address as the address of the first slave device 2.

선택부(250)는 상기 제1 I2C 제어부(210) 및 상기 제2 I2C 제어부(220) 중 어느 하나를 선택하여, 상기 선택된 I2C 제어부(210 또는 220)를 활성화하고, 선택되지 않은 I2C 제어부(220 또는 210)를 비활성화도록 되어 있을 수 있다. 여기서 '활성화' 및 '비활성화'하는 것의 의미는, '활성화'된 I2C 제어부를 사용하고 '비활성화'된 I2C 제어부는 사용하지 않는다는 것을 의미할 수 있다.The selection unit 250 selects one of the first I2C control unit 210 and the second I2C control unit 220, activates the selected I2C control unit 210 or 220, and activates the selected I2C control unit 220 Alternatively, 210) may be disabled. Here, the meaning of “activating” and “deactivating” may mean that the “activated” I2C control unit is used and the “deactivated” I2C control unit is not used.

상기 제1슬레이브 장치(2)와 제2슬레이브 장치(3)는 서로 동일한 구조를 가질 수 있다.The first slave device 2 and the second slave device 3 may have the same structure.

제2슬레이브 장치(3)는 SCL 단자(31) 및 SDA 단자(32)를 포함할 수 있다. 그리고 제2슬레이브 장치(3)는 제1 I2C 제어부(310), 제2 I2C 제어부(320), 및 선택부(350)를 포함할 수 있다. The second slave device 3 may include an SCL terminal 31 and an SDA terminal 32. In addition, the second slave device 3 may include a first I2C control unit 310, a second I2C control unit 320, and a selection unit 350.

상기 제1 I2C 제어부(310)는 제1단자(311) 및 제2단자(312)를 포함할 수 있다. 예컨대, 제1단자(311)는 클록 단자이며, 제2단자(312)는 데이터 단자일 수 있다. 그리고 상기 제1 I2C 제어부(310)는 제2슬레이브 장치(3)의 주소로서 제1주소를 사용하도록 되어 있을 수 있다. The first I2C control unit 310 may include a first terminal 311 and a second terminal 312. For example, the first terminal 311 may be a clock terminal, and the second terminal 312 may be a data terminal. In addition, the first I2C control unit 310 may be configured to use the first address as the address of the second slave device 3.

상기 제2 I2C 제어부(320)는 상기 제1 I2C 제어부(310)와 동일한 구조를 가질 수 있다. 즉, 상기 제2 I2C 제어부(320)는 제3단자(321) 및 제4단자(322)를 포함할 수 있다. 예컨대, 제3단자(321)는 클록 단자이며, 제4단자(322)는 데이터 단자일 수 있다. 그리고 상기 제2 I2C 제어부(320)는 제2슬레이브 장치(3)의 주소로서 제2주소를 사용하도록 되어 있을 수 있다. The second I2C control unit 320 may have the same structure as the first I2C control unit 310. That is, the second I2C control unit 320 may include a third terminal 321 and a fourth terminal 322. For example, the third terminal 321 may be a clock terminal, and the fourth terminal 322 may be a data terminal. In addition, the second I2C control unit 320 may be configured to use the second address as the address of the second slave device 3.

선택부(350)는 상기 제1 I2C 제어부(310) 및 상기 제2 I2C 제어부(320) 중 어느 하나를 선택하여, 상기 선택된 I2C 제어부(310 또는 320)를 활성화하고, 선택되지 않은 I2C 제어부(320 또는 310)를 비활성화도록 되어 있을 수 있다. The selection unit 350 selects any one of the first I2C control unit 310 and the second I2C control unit 320, activates the selected I2C control unit 310 or 320, and activates the selected I2C control unit 320 Or 310) may be disabled.

제1슬레이브 장치(2) 및 제2슬레이브 장치(3)는 도 4b와 같이, 마스터 장치(1)에 각각 연결될 수 있다. 마스터 장치(1)와 제1슬레이브 장치(2) 및 제2슬레이브 장치(3) 간의 연결관계는 도 2b에서 상술한 바와 동일할 수 있다.The first slave device 2 and the second slave device 3 may be connected to the master device 1, respectively, as shown in FIG. 4B. The connection relationship between the master device 1 and the first slave device 2 and the second slave device 3 may be the same as described above in FIG. 2B.

이하, 제1슬레이브 장치(2)를 기준으로 설명한다.Hereinafter, description will be made based on the first slave device 2.

제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)로부터 클록신호 및 데이터신호를 전송받을 수 있다. The SCL terminal 21 and the SDA terminal 22 of the first slave device 2 are connected to the SCL terminal 11 and SDA of the master device 1 through the eleventh transmission line TL11 and the twelfth transmission line TL12, respectively. A clock signal and a data signal may be transmitted from the terminal 12.

제1슬레이브 장치(2)의 상기 제1 I2C 제어부(210)의 제1단자(예컨대, 클록 단자)(211) 및 제2단자(예컨대, 데이터 단자)(212)는 각각 상기 SCL 단자(21) 및 SDA(22) 단자에 연결될 수 있다. 즉, 상기 제1 I2C 제어부(210)의 제1단자(예컨대, 클록 단자)(211) 및 제2단자(예컨대, 데이터 단자)(212)는 상기 SCL 단자(21) 및 상기 SDA 단자(22)로부터 각각 전송되는 신호를 수신할 수 있다. A first terminal (eg, a clock terminal) 211 and a second terminal (eg, a data terminal) 212 of the first I2C control unit 210 of the first slave device 2 are the SCL terminal 21, respectively. And it can be connected to the SDA (22) terminal. That is, the first terminal (eg, clock terminal) 211 and the second terminal (eg, data terminal) 212 of the first I2C control unit 210 are the SCL terminal 21 and the SDA terminal 22 It is possible to receive a signal transmitted from each.

제1슬레이브 장치(2)의 상기 제2 I2C 제어부(220)의 제3단자(예컨대, 클록 단자)(221) 및 제4단자(예컨대, 데이터 단자)(222)는 각각 SDA 단자(22) 및 SCL 단자(21)에 연결될 수 있다. 즉, 상기 제1 I2C 제어부(210)의 제3단자(예컨대, 클록 단자)(221) 및 제4단자(예컨대, 데이터 단자)(222)는 상기 SDA 단자(22) 및 상기 SCL 단자(21)로부터 각각 전송되는 신호를 수신할 수 있다. The third terminal (eg, clock terminal) 221 and the fourth terminal (eg, data terminal) 222 of the second I2C control unit 220 of the first slave device 2 are respectively SDA terminal 22 and It may be connected to the SCL terminal 21. That is, the third terminal (eg, clock terminal) 221 and the fourth terminal (eg, data terminal) 222 of the first I2C control unit 210 are the SDA terminal 22 and the SCL terminal 21 It is possible to receive a signal transmitted from each.

제1슬레이브 장치(2)의 선택부(250)는, 상기 제1 I2C 제어부(210) 및 상기 제2 I2C 제어부(220) 중, 상기 SCL 단자(21) 및 상기 SDA 단자(22)를 통해 수신되는 특정 패킷을 성공적으로 디코딩할 수 있는 I2C 제어부를 결정하여, 상기 결정된 I2C 제어부를 활성화할 수 있다. 이때, 상기 특정 패킷을 성공적으로 디코딩한다는 것은, 마스터 장치(1)로부터 전송되는 데이터 패킷을 클록 신호가 아닌 데이터신호로서 디코딩한다는 의미일 수 있다. The selection unit 250 of the first slave device 2 receives through the SCL terminal 21 and the SDA terminal 22 of the first I2C control unit 210 and the second I2C control unit 220 The determined I2C control unit may be activated by determining an I2C control unit capable of successfully decoding a specific packet. In this case, successfully decoding the specific packet may mean decoding the data packet transmitted from the master device 1 as a data signal rather than a clock signal.

예컨대, 상기 선택부(250)는, 상기 SCL 단자(21) 및 상기 SDA 단자(22)를 통해 수신되는 특정 패킷을 성공적으로 디코딩할 수 있는 I2C 제어부로서, 클록신호가 전송되는 SCL단자(21)에 제1단자(예컨대, 클록 단자)(211)가 연결되어 있는 제1 I2C 제어부(210)를 선택할 수 있다. 그리고 선택부(250)는, 상기 선택된 제1 I2C 제어부(210)를 활성화하고, 선택되지 않은 제2 I2C 제어부(220)를 비활성시킬 수 있다. 즉, 제1 I2C 제어부(210)가 제1슬레이브 장치(2)의 통신 기능을 담당할 수 있다. For example, the selection unit 250 is an I2C control unit capable of successfully decoding a specific packet received through the SCL terminal 21 and the SDA terminal 22, and the SCL terminal 21 through which a clock signal is transmitted. The first I2C controller 210 to which the first terminal (eg, a clock terminal) 211 is connected may be selected. In addition, the selection unit 250 may activate the selected first I2C control unit 210 and deactivate the unselected second I2C control unit 220. That is, the first I2C control unit 210 may be in charge of the communication function of the first slave device 2.

제1슬레이브 장치(2)에서 상술한 내용들은 상기 제2슬레이브 장치(3)에도 동일하게 적용될 수 있다. The contents described above in the first slave device 2 can be equally applied to the second slave device 3.

이때, 제1슬레이브 장치(2)의 SCL 단자(21), SDA 단자(22), 제1 I2C 제어부(210), 제1단자(211), 제2단자(212), 제2 I2C 제어부(220), 제3단자(221), 제4단자(222), 및 선택부(250)는 각각 제2슬레이브 장치(3)의 SCL 단자(31), SDA 단자(32), 제1 I2C 제어부(310), 제1단자(311), 제2단자(312), 제2 I2C 제어부(320), 제3단자(321), 제4단자(322), 및 선택부(350)에 대응될 수 있다.At this time, the SCL terminal 21, the SDA terminal 22, the first I2C control unit 210, the first terminal 211, the second terminal 212, and the second I2C control unit 220 of the first slave device 2 ), the third terminal 221, the fourth terminal 222, and the selector 250 are the SCL terminal 31, the SDA terminal 32, and the first I2C control unit 310 of the second slave device 3, respectively. ), the first terminal 311, the second terminal 312, the second I2C control unit 320, the third terminal 321, the fourth terminal 322, and the selector 350.

예컨대, 도 4b에서, 상기 제2슬레이브 장치(3)에 대해 상기 제1슬레이브 장치(2)의 주소 설정 원리와 동일한 원리를 적용하면, 제2슬레이브 장치(3)의 제2 I2C 제어부(320)가 제2슬레이브 장치(3)의 통신 기능을 담당할 수 있다. 즉, 상기 제2슬레이브 장치(3)는 상기 제2슬레이브 장치(3)의 주소로서 제2주소를 사용할 수 있다. For example, in FIG. 4B, if the same principle as the address setting principle of the first slave device 2 is applied to the second slave device 3, the second I2C control unit 320 of the second slave device 3 May be responsible for the communication function of the second slave device 3. That is, the second slave device 3 may use the second address as the address of the second slave device 3.

정리하여 보면, 도 4a 및 도 4b의 제3실시예에서, 제1슬레이브 장치(2)는 제1주소, 제2슬레이브 장치(3)는 제2주소를 사용하도록 자동으로 설정될 수 있다. In summary, in the third embodiment of Figs. 4A and 4B, the first slave device 2 may be automatically set to use the first address and the second slave device 3 to use the second address.

상술한 본 발명의 실시예들을 이용하여, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다. 특허청구범위의 각 청구항의 내용은 본 명세서를 통해 이해할 수 있는 범위 내에서 인용관계가 없는 다른 청구항에 결합될 수 있다.By using the above-described embodiments of the present invention, those belonging to the technical field of the present invention will be able to easily implement various changes and modifications within the scope not departing from the essential characteristics of the present invention. The content of each claim in the claims may be combined with other claims having no citation relationship within the range that can be understood through the present specification.

Claims (8)

I2C 통신을 지원하는 장치들을 포함하는 I2C 시스템 장치로서,
SCL 단자 및 SDA 단자를 포함하는 마스터 장치; 및
SCL 단자 및 SDA 단자를 포함하는 제1슬레이브 장치;
를 포함하며,
상기 제1슬레이브 장치는,
상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여,
상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제1주소를 사용하도록 자동으로 설정되고,
상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제2주소를 사용하도록 자동으로 설정되는,
I2C 시스템 장치.An I2C system device including devices supporting I2C communication,
A master device including an SCL terminal and an SDA terminal; And
A first slave device including an SCL terminal and an SDA terminal;
Including,
The first slave device,
It is determined whether the SCL terminal and the SDA terminal of the first slave device are respectively connected to the SCL terminal and the SDA terminal of the master device or the SDA terminal and the SCL terminal of the master device,
When it is determined that the SCL terminal and the SDA terminal of the first slave device are respectively connected to the SCL terminal and the SDA terminal of the master device, they are automatically set to use the first address as the address of the first slave device,
When it is determined that the SCL terminal and the SDA terminal of the first slave device are connected to the SDA terminal and the SCL terminal of the master device, respectively, automatically set to use a second address as the address of the first slave device,
I2C system unit. 제1항에 있어서,
SCL 단자 및 SDA 단자를 포함하는 제2슬레이브 장치를 더 포함하며,
상기 제2슬레이브 장치는,
상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여,
상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제1주소를 사용하도록 자동으로 설정되고,
상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제2주소를 사용하도록 자동으로 설정되는,
I2C 시스템 장치.The method of claim 1,
Further comprising a second slave device comprising an SCL terminal and an SDA terminal,
The second slave device,
It is determined whether the SCL terminal and the SDA terminal of the second slave device are respectively connected to the SCL terminal and the SDA terminal of the master device or the SDA terminal and the SCL terminal of the master device,
When it is determined that the SCL terminal and the SDA terminal of the second slave device are respectively connected to the SCL terminal and the SDA terminal of the master device, they are automatically set to use the first address as the address of the first slave device,
When it is determined that the SCL terminal and the SDA terminal of the second slave device are respectively connected to the SDA terminal and the SCL terminal of the master device, automatically set to use the second address as the address of the first slave device,
I2C system unit. 제2항에 있어서,
(1) 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있고, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있거나, 또는
(2) 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있고, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는,
I2C 시스템 장치.The method of claim 2,
(1) The SCL terminal and the SDA terminal of the first slave device are connected to the SCL terminal and the SDA terminal of the master device, respectively, and the SCL terminal and the SDA terminal of the second slave device are respectively SDA terminal and SDA terminal of the master device. Connected to the SCL terminal, or
(2) The SCL terminal and the SDA terminal of the second slave device are connected to the SCL terminal and the SDA terminal of the master device, respectively, and the SCL terminal and the SDA terminal of the first slave device are respectively SDA terminal and SDA terminal of the master device. Connected to the SCL terminal,
I2C system unit. 제2항에 있어서, 상기 제1슬레이브 장치와 상기 제2슬레이브 장치는 서로 동일한 구조를 갖는 장치인, I2C 시스템 장치.The I2C system device according to claim 2, wherein the first slave device and the second slave device are devices having the same structure. SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치로서,
상기 SDA 단자에 연결된 제1단자 및 상기 SCL 단자에 연결된 제2단자를 포함하는 I2C 제어부; 및
상기 SDA 단자 및 상기 SCL 단자 중 외부로부터의 클록신호가 수신되는 단자를 결정하는 단자 연결상태 검출부;
를 포함하며,
상기 I2C 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 제1단자를 데이터 단자로서 사용하고 상기 제2단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 제2단자를 데이터 단자로서 사용하고 상기 제1단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는,
I2C 통신장치.As an I2C communication device including an SDA terminal and an SCL terminal,
An I2C control unit including a first terminal connected to the SDA terminal and a second terminal connected to the SCL terminal; And
A terminal connection state detector configured to determine a terminal of the SDA terminal and the SCL terminal through which an external clock signal is received;
Including,
The I2C control unit (1) when it is determined that the terminal to which the clock signal is received is the SCL terminal, uses the first terminal as a data terminal and the second terminal as a clock terminal, and the I2C communication device And (2) when it is determined that the terminal to which the clock signal is received is the SDA terminal, the second terminal is used as a data terminal and the first terminal is used as a clock terminal. , To use a second address as the address of the I2C communication device,
I2C communication device. SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치로서,
제1단자 및 제2단자를 포함하는 I2C 제어부;
SDA 단자 및 SCL 단자를 상기 제1단자 및 상기 제2단자에 선택적으로 연결하는 스위치부; 및
상기 SDA 단자 및 상기 SCL 단자 중 외부로부터의 클록신호가 수신되는 단자를 결정하는 단자 연결상태 검출부;
를 포함하며,
상기 스위치부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 SDA 단자 및 상기 SCL 단자에 연결하고, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 SCL 단자 및 상기 SDA 단자에 연결하도록 되어 있고,
상기 I2C 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는,
I2C 통신장치.As an I2C communication device including an SDA terminal and an SCL terminal,
An I2C control unit including a first terminal and a second terminal;
A switch unit selectively connecting an SDA terminal and an SCL terminal to the first terminal and the second terminal; And
A terminal connection state detector configured to determine a terminal of the SDA terminal and the SCL terminal through which an external clock signal is received;
Including,
The switch unit may include (1) connecting the first terminal and the second terminal to the SDA terminal and the SCL terminal, respectively, when it is determined that the terminal receiving the clock signal is the SCL terminal, and (2) the When it is determined that the terminal receiving the clock signal is the SDA terminal, the first terminal and the second terminal are connected to the SCL terminal and the SDA terminal, respectively,
The I2C control unit, (1) when it is determined that the terminal receiving the clock signal is the SCL terminal, uses the first address as the address of the I2C communication device, and (2) the terminal receiving the clock signal is When it is determined that it is the SDA terminal, the second address is to be used as the address of the I2C communication device,
I2C communication device. SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치로서,
상기 SDA 단자에 연결된 제1단자 및 상기 SCL 단자에 연결된 제2단자를 포함하는 I2C 제어부; 및
상기 I2C 통신장치가 외부의 다른 I2C 통신장치에 연결된 상태에서, 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SDA 단자 및 SCL 단자에 연결되었는지, 그렇지 않으면 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SCL 단자 및 SDA 단자에 연결되었는지를 결정하는 단자 연결상태 검출부;
를 포함하며,
상기 I2C 제어부는, (1) 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SDA 단자 및 SCL 단자에 연결된 것으로 결정된 경우에는, 상기 제1단자를 데이터 단자로서 사용하고 상기 제2단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SCL 단자 및 SDA 단자에 연결된 것으로 결정된 경우에는, 상기 제2단자를 데이터 단자로서 사용하고 상기 제1단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는,
I2C 통신장치.As an I2C communication device including an SDA terminal and an SCL terminal,
An I2C control unit including a first terminal connected to the SDA terminal and a second terminal connected to the SCL terminal; And
In a state in which the I2C communication device is connected to another external I2C communication device, whether the SDA terminal and the SCL terminal are respectively connected to the SDA terminal and SCL terminal of the other I2C communication device, otherwise the SDA terminal and the SCL terminal are A terminal connection state detection unit that determines whether each is connected to the SCL terminal and the SDA terminal of the other I2C communication device;
Including,
The I2C control unit, (1) when it is determined that the SDA terminal and the SCL terminal are respectively connected to the SDA terminal and the SCL terminal of the other I2C communication device, use the first terminal as a data terminal and the second terminal When it is determined that the first address is used as a clock terminal and an address of the I2C communication device, and (2) the SDA terminal and the SCL terminal are respectively connected to the SCL terminal and SDA terminal of the other I2C communication device, The second terminal is used as a data terminal, the first terminal is used as a clock terminal, and a second address is used as an address of the I2C communication device,
I2C communication device. SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치로서,
데이터 단자 및 클록 단자를 포함하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하도록 되어 있는, 제1 I2C 제어부;
상기 제1 I2C 제어부와 동일한 구조를 가지며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는, 제2 I2C 제어부; 및
상기 제1 I2C 제어부 및 상기 제2 I2C 제어부 중 어느 하나를 선택하여, 상기 선택된 I2C 제어부를 활성화하고, 선택되지 않은 I2C 제어부를 비활성화도록 되어 있는, 선택부;
를 포함하며,
상기 제1 I2C 제어부의 데이터 단자 및 클록 단자는 각각, 상기 SDA 단자 및 상기 SCL 단자에 연결되어 있고,
상기 제2 I2C 제어부의 데이터 단자 및 클록 단자는 각각, 상기 SCL 단자 및 상기 SDA 단자에 연결되어 있고,
상기 선택부는, 상기 제1 I2C 제어부 및 상기 제2 I2C 제어부 중, 상기 SDA 단자 및 상기 SCL 단자를 통해 수신되는 특정 패킷을 (성공적으로) 디코딩할 수 있는 I2C 제어부를 결정하여, 상기 결정된 I2C 제어부를 활성화하도록 되어 있는,
I2C 통신장치.As an I2C communication device including an SDA terminal and an SCL terminal,
A first I2C control unit comprising a data terminal and a clock terminal, and configured to use a first address as an address of the I2C communication device;
A second I2C control unit having the same structure as the first I2C control unit and configured to use a second address as an address of the I2C communication device; And
A selection unit configured to select one of the first I2C control unit and the second I2C control unit to activate the selected I2C control unit and deactivate an unselected I2C control unit;
Including,
The data terminal and the clock terminal of the first I2C control unit are respectively connected to the SDA terminal and the SCL terminal,
The data terminal and the clock terminal of the second I2C control unit are respectively connected to the SCL terminal and the SDA terminal,
The selection unit may determine an I2C control unit capable of (successfully) decoding a specific packet received through the SDA terminal and the SCL terminal, among the first I2C control unit and the second I2C control unit, and determine the determined I2C control unit. Is supposed to be activated,
I2C communication device.
KR1020190053564A 2019-05-08 2019-05-08 Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same KR20200129333A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190053564A KR20200129333A (en) 2019-05-08 2019-05-08 Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same
CN201910663602.8A CN111913904B (en) 2019-05-08 2019-07-19 Method for automatically allocating mutually different addresses to a plurality of slave devices using a master-slave communication protocol and device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190053564A KR20200129333A (en) 2019-05-08 2019-05-08 Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same

Publications (1)

Publication Number Publication Date
KR20200129333A true KR20200129333A (en) 2020-11-18

Family

ID=73242907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190053564A KR20200129333A (en) 2019-05-08 2019-05-08 Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same

Country Status (2)

Country Link
KR (1) KR20200129333A (en)
CN (1) CN111913904B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114020679A (en) * 2021-11-12 2022-02-08 中国船舶重工集团公司第七一一研究所 I2C bus control circuit and circuit system for ship

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE458224T1 (en) * 2005-04-29 2010-03-15 Nxp Bv DYNAMIC 12C SLAVE SETUP ADDRESS DECODER
US8667204B2 (en) * 2011-01-24 2014-03-04 Rpx Corporation Method to differentiate identical devices on a two-wire interface
CN204270294U (en) * 2014-10-17 2015-04-15 技嘉科技股份有限公司 The transmission line module of internal integrated circuit interface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114020679A (en) * 2021-11-12 2022-02-08 中国船舶重工集团公司第七一一研究所 I2C bus control circuit and circuit system for ship
CN114020679B (en) * 2021-11-12 2023-11-07 中国船舶集团有限公司第七一一研究所 I2C bus control circuit and circuit system for ship

Also Published As

Publication number Publication date
CN111913904A (en) 2020-11-10
CN111913904B (en) 2024-05-14

Similar Documents

Publication Publication Date Title
US9971666B2 (en) Technique of link state detection and wakeup in power state oblivious interface
US7565470B2 (en) Serial bus device with address assignment by master device
EP0772833B1 (en) Serial interface capable of operating in two different serial data transfer modes
US9563398B2 (en) Impedance-based flow control for a two-wire interface system with variable frame length
US20090234998A1 (en) Connection system
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
US20110087914A1 (en) I2c buffer clock delay detection method
US6434633B1 (en) Method and apparatus for facilitating AC-link communications between a controller and a slow peripheral of a codec
CN102339267A (en) I2C address translation
US20060123168A1 (en) System and method for dynamically allocating addresses to devices coupled to an integrated circuit bus
US20140297898A1 (en) Multi-channel peripheral interconnect supporting simultaneous video and bus protocols
US8626972B2 (en) I2C multi-slot circuit system and method for transmitting I2C signals
CN102073611A (en) I2C bus control system and method
US9684619B2 (en) I2C router system
CN216561769U (en) I2C communication device and communication system
KR20200129333A (en) Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same
CN114253898A (en) Bus device and data read-write circuit
CN113641610A (en) Processor interface circuit, time-sharing multiplexing method of processor interface and electronic equipment
KR102044212B1 (en) Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same
WO2005083577A2 (en) Integrated circuit with two different bus control units
JP2024508592A (en) USB interface multiplexing method, circuit, electronic equipment and storage medium
CN108494889B (en) Communication circuit based on I2C bus and debugging method
CN116069715A (en) Storage device sharing system and storage device sharing method
CN108599843B (en) Function detection control method for supporting output of 1PPS and TOD signals in SFP ONT optical module and host
JP2009130684A (en) Control signal communication method and optical transceiver device