KR20170060574A - Apparatus and method for channel encoding/decoding in communication or broadcasting system - Google Patents
Apparatus and method for channel encoding/decoding in communication or broadcasting system Download PDFInfo
- Publication number
- KR20170060574A KR20170060574A KR1020160149882A KR20160149882A KR20170060574A KR 20170060574 A KR20170060574 A KR 20170060574A KR 1020160149882 A KR1020160149882 A KR 1020160149882A KR 20160149882 A KR20160149882 A KR 20160149882A KR 20170060574 A KR20170060574 A KR 20170060574A
- Authority
- KR
- South Korea
- Prior art keywords
- sequence
- parity check
- check matrix
- ldpc
- bits
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6525—3GPP LTE including E-UTRA
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Error Detection And Correction (AREA)
Abstract
본 개시는 LTE와 같은 4G 통신 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G 또는 pre-5G 통신 시스템에 관련된 것이다.
본 발명은 통신 또는 방송 시스템에서 채널 부호화 방법에 있어서, 패리티 검사 행렬의 블록 크기를 결정하는 과정; 상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하는 과정; 상기 결정된 블록 크기가 포함되어 있는 구간을 결정하는 과정; 상기 결정된 구간에 대응되는 대표 값을 결정하는 과정; 및 상기 대표 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 과정을 포함한다.This disclosure relates to a 5G or pre-5G communication system to support higher data rates after a 4G communication system such as LTE.
A channel coding method in a communication or broadcasting system, the method comprising: determining a block size of a parity check matrix; Reading a sequence for generating the parity check matrix; Determining an interval including the determined block size; Determining a representative value corresponding to the determined interval; And transforming the sequence by applying a predefined operation to the sequence using the representative value.
Description
본 발명은 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치에 관한 것이다.The present invention relates to a channel coding / decoding method and apparatus in a communication or broadcasting system.
4G 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후(Beyond 4G Network) 통신 시스템 또는 LTE 시스템 이후(Post LTE) 이후의 시스템이라 불리어지고 있다.Efforts are underway to develop an improved 5G or pre-5G communication system to meet the growing demand for wireless data traffic after commercialization of the 4G communication system. For this reason, a 5G communication system or a pre-5G communication system is called a system after a 4G network (Beyond 4G network) communication system or after a LTE system (Post LTE).
높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(예를 들어, 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO: FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다.To achieve a high data rate, 5G communication systems are being considered for implementation in very high frequency (mmWave) bands (e.g., 60 gigahertz (60GHz) bands). In order to mitigate the path loss of the radio wave in the very high frequency band and to increase the propagation distance of the radio wave, in the 5G communication system, beamforming, massive MIMO, full-dimension MIMO (FD-MIMO ), Array antennas, analog beam-forming, and large scale antenna technologies are being discussed.
또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network: cloud RAN), 초고밀도 네트워크(ultra-dense network), 기기 간 통신(Device to Device communication: D2D), 무선 백홀(wireless backhaul), 이동 네트워크(moving network), 협력 통신(cooperative communication), CoMP(Coordinated Multi-Points), 및 수신 간섭제거(interference cancellation) 등의 기술 개발이 이루어지고 있다. In order to improve the network of the system, the 5G communication system has developed an advanced small cell, an advanced small cell, a cloud radio access network (cloud RAN), an ultra-dense network, (D2D), a wireless backhaul, a moving network, cooperative communication, Coordinated Multi-Points (CoMP), and interference cancellation Have been developed.
이 밖에도, 5G 시스템에서는 진보된 코딩 변조(Advanced Coding Modulation: ACM) 방식인 FQAM(Hybrid FSK and QAM Modulation) 및 SWSC(Sliding Window Superposition Coding)과, 진보된 접속 기술인 FBMC(Filter Bank Multi Carrier), NOMA(non orthogonal multiple access), 및 SCMA(sparse code multiple access) 등이 개발되고 있다.In addition, in the 5G system, the Advanced Coding Modulation (ACM) scheme, Hybrid FSK and QAM Modulation (FQAM) and Sliding Window Superposition Coding (SWSC), the advanced connection technology, Filter Bank Multi Carrier (FBMC) (non-orthogonal multiple access), and SCMA (sparse code multiple access).
통신 또는 방송 시스템에서, 링크(link) 성능은 채널의 여러 가지 잡음(noise), 페이딩(fading) 현상 및 심벌 간 간섭(ISI: inter-symbol interference)에 의해 현저히 저하될 수 있다. 따라서 차세대 이동 통신, 디지털 방송 및 휴대 인터넷과 같이 높은 데이터 처리량과 신뢰도를 요구하는 고속 디지털 통신 또는 방송 시스템들을 구현하기 위해서, 잡음, 페이딩 및 심벌 간 간섭을 극복하기 위한 기술을 개발하는 것이 요구된다. 잡음 등을 극복하기 위한 연구의 일환으로서, 최근에는 정보의 왜곡을 효율적으로 복원하여 통신의 신뢰도를 높이기 위한 방법으로서 오류정정부호(error-correcting code)에 대한 연구가 활발히 이루어지고 있다.In a communication or broadcasting system, the link performance may be significantly degraded by various noise, fading phenomena and inter-symbol interference (ISI) of the channel. Therefore, in order to implement high-speed digital communication or broadcasting systems requiring high data throughput and reliability, such as next generation mobile communication, digital broadcasting, and portable Internet, it is required to develop a technique for overcoming noise, fading and intersymbol interference. As a part of research for overcoming noise and the like, recently, error-correcting code has been actively studied as a method for improving the reliability of communication by efficiently restoring information distortion.
1960년대에 Gallager에 의해서 처음 소개된 저밀도 패리티 체크(Low Density Parity Check, 이하 LDPC) 부호는 당시 기술 수준에서 구현하기 어려운 복잡도로 인해 오랫동안 잊혀져 왔다. 하지만, 1993년 Berrou와 Glavieux, Thitimajshima에 의해 제안된 터보(turbo) 부호가 셰논(Shannon)의 채널 용량에 근접하는 성능을 보임에 따라, 터보 부호의 성능과 특성에 대한 많은 해석이 이루어지면서 반복 복호(iterative decoding)와 그래프를 기반으로 하는 채널 부호화에 대한 많은 연구가 진행되었다. 이를 계기로 1990년대 후반에 LDPC 부호가 재연구되면서 LDPC 부호에 대응되는 터너(Tanner) 그래프 상에서 합-곱(sum-product) 알고리즘에 기반한 반복 복호를 적용하여 복호화를 수행하면 LDPC 부호 또한 셰논의 채널 용량에 근접하는 성능을 가지게 됨이 밝혀졌다. The Low Density Parity Check (LDPC) code, first introduced by Gallager in the 1960s, has long been forgotten due to the complexity of the technology at the time. However, since turbo codes proposed by Berrou, Glavieux, and Thitimajshima in 1993 show performance close to the channel capacity of Shannon, many interpretations on the performance and characteristics of turbo codes have been made, and it has been studied a lot about iterative decoding and graph based channel coding. When the LDPC code is re-studied in the late 1990s, and it is decoded by applying iterative decoding based on a sum-product algorithm on a Tanner graph corresponding to the LDPC code, It has been found that it has performance close to the capacity.
LDPC 부호는 일반적으로 패리티 검사 행렬(parity-check matrix)로 정의되며 터너 그래프로 통칭되는 이분(bipartite) 그래프를 이용하여 표현될 수 있다. An LDPC code can be expressed using a bipartite graph, which is generally defined as a parity-check matrix and collectively referred to as a turner graph.
도 1은 시스테메틱(systematic) LDPC 부호어 구조도를 나타낸다.1 shows a schematic diagram of a systematic LDPC codeword.
이하에서는 도 1을 참조하여 시스테메틱 LDPC 부호어를 설명하고자 한다. Hereinafter, a systematic LDPC codeword will be described with reference to FIG.
LDPC 부호는 Kldpc 개 비트 혹은 심볼로 구성되어 있는 정보어(102)를 입력받아 LDPC 부호화를 하여 Nldpc 개 비트 혹은 심볼로 구성되어 있는 부호어(100)(codeword)를 생성한다. 이하 설명의 편의를 위해, Kldpc 개 비트를 포함하는 정보어(102)를 입력받아 Nldpc 개 비트로 구성되는 부호어(100)가 생성되는 것으로 가정한다. 즉, Kldpc 개의 입력 비트인 정보어 (102)를 LDPC 부호화하면, 부호어 (100)가 생성된다. 즉, 부호어는 다수의 비트로 구성되어 있는 비트열이며, 부호어 비트는 부호어를 구성하는 각각의 비트를 의미한다. 또한, 정보어는 다수의 비트로 구성되어 있는 비트열이며, 정보어 비트는 정보어를 구성하는 각각의 비트를 의미한다. 이때, 시스테메틱 부호인 경우, 부호어 로 구성된다. 여기에서, 는 패리티 비트(104)이고, 패리티 비트의 개수 Nparity는 Nparity=Nldpc- Kldpc로 나타낼 수 있다.An LDPC code receives an
LDPC 부호는 선형 블록 부호(linear block code)의 일종으로 아래의 수학식 1과 같은 조건을 만족하는 부호어를 결정하는 과정을 포함한다.The LDPC code is a type of linear block code and includes a process of determining a codeword satisfying the following Equation (1).
여기에서, 이다.From here, to be.
수학식 1에서, H는 패리티 검사 행렬, C는 부호어, ci는 부호어의 i 번째 비트, Nldpc는 LDPC 부호어의 길이를 의미한다. 여기서 hi는 패리티 검사 행렬(H)의 i번째 열(column)을 의미한다. In Equation (1), H denotes a parity check matrix, C denotes a codeword, c i denotes an i-th bit of a codeword, and N ldpc denotes a length of an LDPC codeword. Here, h i denotes an i-th column of the parity check matrix H.
패리티 검사 행렬 H는 LDPC 부호어의 비트 개수와 동일한 Nldpc개의 열로 구성되어 있다. 수학식 1은 패리티 검사 행렬의 i 번째 열(hi)과 i 번째 부호어 비트 ci의 곱의 합이 '0'이 됨을 의미하므로, i 번째 열(hi)은 i 번째 부호어 비트 ci와 관계가 있음을 의미한다.The parity check matrix H is composed of N ldpc columns equal to the number of bits of the LDPC codeword. Equation (1) means that the sum of the product of the i-th column h i of the parity check matrix and the i-th codeword bit c i is '0', so that the i- .
도 2를 참조하여 LDPC 부호의 그래프 표현 방법에 대해 설명하기로 한다.A graphical representation method of an LDPC code will be described with reference to FIG.
도 2는 4 개의 행(row)와 8 개의 열(column)로 이루어진 LDPC 부호의 패리티 검사 행렬 H1의 일 예와 이를 터너 그래프로 도시한 도면이다. 도 2를 참조하면, 패리티 검사 행렬 H1은 열이 8개 있기 때문에 길이가 8인 부호어(codeword)를 생성하며, H1을 통해 생성된 부호는 LDPC 부호를 의미하며, 각 열은 부호화된 8 비트에 대응된다. FIG. 2 is an example of a parity check matrix H 1 of an LDPC code including four rows and eight columns, and a diagram showing the parity check matrix H 1 in a turner graph. Referring to FIG. 2, a parity check matrix H 1 generates a codeword having a length of 8 because there are eight columns, and a code generated through H 1 means an LDPC code. 8 bits.
도 2를 참조하면, 패리티 검사 행렬 H1을 기반으로 부호화 및 복호화하는 LDPC 부호의 터너 그래프는 8 개의 변수 노드(variable node)들 즉, x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)와 4 개의 검사 노드(check node)(218, 220, 222, 224)들로 구성되어 있다. 여기서, LDPC 부호의 패리티 검사 행렬 H1의 i 번째 열과 j 번째 행은 각각 변수 노드 xi와 j 번째 검사 노드에 대응된다. 또한, LDPC 부호의 패리티 검사 행렬 H1의 j 번째 열과 j 번째 행이 교차하는 지점의 1의 값, 즉 0이 아닌 값의 의미는, 도 2와 같이 터너 그래프 상에서 변수 노드 xi와 j 번째 검사 노드를 연결하는 선분(edge)이 존재함을 의미한다. Referring to FIG. 2, a Turner graph of an LDPC code for encoding and decoding based on a parity check matrix H 1 includes eight variable nodes, that is, x 1 202, x 2 204, x 3 206, x 4 208, x 5 210, x 6 212, x 7 214 and x 8 216 and four
LDPC 부호의 터너 그래프에서 변수 노드와 검사 노드의 차수(degree)는 각 노드들에 연결되어 있는 선분의 개수를 의미하며, 이는 LDPC 부호의 패리티 검사 행렬에서 해당 노드에 대응되는 열 또는 행에서 0이 아닌 원소(entry)들의 개수와 동일하다. 예를 들어, 도 2에서 변수 노드들 x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)의 차수는 각각 순서대로 4, 3, 3, 3, 2, 2, 2, 2가 되며, 검사 노드들(218, 220, 222, 224)의 차수는 각각 순서대로 6, 5, 5, 5가 된다. 또한, 도 2의 변수 노드에 대응되는 도 2의 패리티 검사 행렬 H1의 각각의 열에서 0이 아닌 원소들의 개수는 상술한 차수들 4, 3, 3, 3, 2, 2, 2, 2와 순서대로 일치하며, 도 2의 검사 노드들에 대응되는 도 2의 패리티 검사 행렬 H1의 각각의 행에서 0이 아닌 원소들의 개수는 상술한 차수들 6, 5, 5, 5와 순서대로 일치한다. The degree of the variable node and the check node in the Turner graph of the LDPC code means the number of segments connected to each node. This means that in the parity check matrix of the LDPC code, 0 Is equal to the number of non-elemental entries. For example, in FIG. 2, variable nodes x 1 202, x 2 204, x 3 206, x 4 208, x 5 210, x 6 212, x 7 214 ), the order of the x 8 (216) are each in
LDPC 부호는 도 2에서 나열한 이분 그래프 상에서 합곱 알고리즘에 기반한 반복 복호 알고리즘을 사용하여 복호할 수 있다. 여기서, 합곱 알고리즘은 메시지 패싱 알고리즘(message passing algorithm)의 일종이며, 메시지 패싱 알고리즘이라 함은 이분 그래프 상에서 에지를 통해 메시지들을 교환하고, 변수 노드 혹은 검사 노드로 입력되는 메시지들로부터 출력 메시지를 계산하여 업데이트하는 알고리즘을 나타낸다.The LDPC code can be decoded using an iterative decoding algorithm based on the sum-of-products algorithm on the dichotomy shown in FIG. Here, the summing algorithm is a kind of message passing algorithm, and the message passing algorithm is a method of exchanging messages through an edge on a half-graph and calculating an output message from messages input to a variable node or a check node It shows the algorithm to update.
여기에서, i 번째 변수 노드의 메시지를 기반으로 i 번째 부호화 비트의 값을 결정할 수 있다. i 번째 부호화 비트의 값은 경판정(hard decision)과 연판정(soft decision) 모두 가능하다. 그러므로, LDPC 부호어의 i 번째 비트인 ci의 성능은 터너 그래프의 i 번째 변수 노드의 성능에 대응되며, 이는 패리티 검사 행렬의 i 번째 열의 1의 위치 및 개수에 따라 결정될 수 있다. 다시 말해, 부호어의 Nldpc개의 부호어 비트들의 성능은 패리티 검사 행렬의 1의 위치 및 개수에 의해 성능이 좌우 될 수 있으며, 이는 LDPC 부호의 성능은 패리티 검사 행렬에 따라 많은 영향을 받음을 의미한다. 따라서 우수한 성능을 갖는 LDPC 부호를 설계하기 위해서는 좋은 패리티 검사 행렬을 설계하는 방법이 필요하다. Here, the value of the i-th encoding bit can be determined based on the message of the i-th variable node. The value of the i-th encoded bit can be either a hard decision or a soft decision. Therefore, the performance of the i-th bit c i of the LDPC codeword corresponds to the performance of the i-th variable node of the Turner graph, which can be determined according to the position and number of 1s in the i-th column of the parity check matrix. In other words, the performance of the N ldpc codeword bits of the codeword can be influenced by the position and the number of 1s of the parity check matrix, which indicates that the performance of the LDPC code is greatly affected by the parity check matrix do. Therefore, a method for designing a good parity check matrix is needed to design an LDPC code having excellent performance.
통신 또는 방송 시스템에서 사용되는 패리티 검사 행렬은 구현의 용이성을 위해 통상적으로 준순환(quasi-cyclic) 형태의 패리티 검사 행렬을 사용하는 Quasi-cycle LDPC(QC-LDPC) 부호가 많이 사용된다. A parity check matrix used in a communication or broadcasting system is often a quasi-cycle LDPC (QC-LDPC) code that uses a quasi-cyclic parity check matrix for ease of implementation.
QC-LDPC 부호는 작은 정사각 행렬의 형태를 가지는 0-행렬(zero matrix)이나 순환 순열 행렬(circulant permutation matrices)로 구성된 패리티 검사 행렬을 가짐을 특징으로 한다.The QC-LDPC code is characterized by having a parity check matrix composed of a 0-matrix or a circulant permutation matrix having a small square matrix.
이하에서는, QC-LDPC 부호에 대해서 구체적으로 설명한다. Hereinafter, the QC-LDPC code will be described in detail.
먼저, 수학식 2와 같이 크기의 순환 순열 행렬 을 정의한다. 여기서, 는 상기 행렬 P에서의 i번째 행(row), j번째 열의 원소(entry)를 의미한다.(여기서, 0 ≤ i, j < L) First, as shown in Equation (2) A circular permutation matrix of size . here, Denotes an i-th row and an j-th column entry in the matrix P (where 0? I, j < L)
상기와 같이 정의된 순열 행렬 P에 대해서 (0 ≤ i < L)는 크기의 항등 행렬(identity matrix)의 각 원소들을 i 번 만큼 오른쪽 방향으로 순환 이동(circular shift) 시킨 형태의 순환 순열 행렬임을 알 수 있다. For the permutation matrix P defined above, (0 < i < L) It is a circular permutation matrix in which each element of the size identity matrix is circularly shifted to the right by i times.
가장 간단한 QC-LDPC 부호의 패리티 검사 행렬 H는 다음 수학식 3와 같은 형태로 나타낼 수 있다. The parity check matrix H of the simplest QC-LDPC code can be expressed by the following equation (3).
만일 을 크기의 0-행렬이라 정의할 경우, 상기 수학식 3에서 순환 순열 행렬 또는 0-행렬의 각 지수 는 {-1, 0, 1, 2, ..., L-1} 값 중에 하나를 가지게 된다. 또한 상기 수학식 3의 패리티 검사 행렬 H는 열 블록(column block)이 n개, 행 블록이 m개이므로, 크기를 가지게 됨을 알 수 있다. if of Matrix is defined as a 0-matrix having a size of 0, Has one of {-1, 0, 1, 2, ..., L-1}. Since the parity check matrix H of Equation (3) has n column blocks and m row blocks, It is understood that it has a size.
상기 수학식 3의 패리티 검사 행렬이 완전 계수(full rank)를 가진다면, 상기 패리티 검사 행렬에 대응되는 QC-LDPC 부호의 정보어 비트의 크기는 이 됨은 자명하다. 편의상 정보어 비트에 대응되는 개의 열 블록을 정보어 열 블록이라 부르고, 나머지 패리티 비트에 대응되는 개의 열 블록을 패리티 열 블록이라 부른다.If the parity check matrix of Equation (3) has a full rank, the size of the information bits of the QC-LDPC code corresponding to the parity check matrix is It is self-evident. For convenience, Number of column blocks are referred to as information word column blocks, The column blocks are called parity column blocks.
통상적으로 상기 수학식 3의 패리티 검사 행렬에서 각 순환 순열 행렬 및 0-행렬을 각각 1과 0으로 치환(replace)하여 얻은 크기의 이진(binary) 행렬을 패리티 검사 행렬 H의 모행렬(mother matrix) M(H)라 하고, 각 순환 순열 행렬 또는 0-행렬의 지수를 선택하여 수학식 4와 같이 얻은 크기의 정수 행렬을 패리티 검사 행렬 H의 지수 행렬 E(H)라 한다. Normally, in the parity check matrix of Equation (3), each of the cyclic permutation matrix and the 0-matrix is replaced with 1 and 0, (H) of the parity check matrix H and selects the indexes of the respective cyclic permutation matrixes or the 0-matrix to obtain the binary matrix of The integer matrix of size is called the exponent matrix E (H) of the parity check matrix H.
한편, 패리티 검사 행렬에 따라 LDPC 부호의 성능이 결정될 수 있다. 따라서, 우수한 성능을 갖는 LDPC 부호를 위해 패리티 검사 행렬을 설계하는 것이 필요하다. 또한 다양한 입력 길이와 부호율을 지원 할 수 있는 LDPC 부호화 또는 복호화 방법이 필요하다.Meanwhile, the performance of the LDPC code can be determined according to the parity check matrix. Therefore, it is necessary to design a parity check matrix for an LDPC code having excellent performance. Also, there is a need for an LDPC encoding or decoding method capable of supporting various input lengths and coding rates.
리프팅(Lifting)은 QC-LDPC 부호의 효율적인 설계를 위해서 사용된다. 상기 리프팅은 주어진 작은 모행렬로부터 순환 순열 행렬 또는 0-행렬의 크기를 결정하는 L 값을 특정한 규칙에 따라 설정함으로써 효율적으로 매우 큰 패리티 검사 행렬을 설계하는 방법이다. 기존 리프팅 방법과 이렇게 리프팅을 설계된 QC-LDPC 부호의 특징을 간단히 정리하면 다음과 같다. Lifting is used for efficient design of QC-LDPC codes. The lifting is a method of efficiently designing a very large parity check matrix by setting a circular permutation matrix or a L value for determining the size of a 0-matrix from a given small mother matrix according to a specific rule. The existing lifting method and QC-LDPC code designing lifting are briefly summarized as follows.
먼저 LDPC 부호C0가 주어져 있을 때 리프팅 방법을 통해 설계될 S개의 QC-LDPC 부호를 C1, ..., CS라 하고, 상기 각 QC-LDPC 부호의 패리티 검사 행렬의 행 블록 및 열 블록의 크기에 해당하는 값은 Lk라 한다. 여기서 C0는 C1, ..., CS 부호의 모행렬을 패리티 검사 행렬로 가지는 가장 작은 LDPC 부호에 해당하며 행 블록 및 열 블록의 크기에 해당하는 L0 값은 1이다. 또, 편의상 각 부호 Ck의 패리티 검사 행렬 는 크기의 지수 행렬 을 가지며 각 지수 들은 {-1, 0, 1, 2, ..., Lk - 1} 값 중에 하나로 선택된다. First, S QC-LDPC codes to be designed through a lifting method are given as C 1 , ..., C S when an
리프팅은 C0 -> C1 ->...-> CS와 같은 단계로 이루어지며 L(k+1) = q(k+1)Lk (여기서, q(k+1)은 양의 정수, k=0,1,..., S-1)와 같은 특징을 가진다. 또한 리프팅 과정의 특성에 의해 CS의 패리티 검사 행렬 만 저장하고 있으면 리프팅 방식에 따라 다음 수학식 5를 이용하여 상기 QC-LDPC 부호 C0, C1, ..., CS를 모두 나타낼 수 있다.Lifting consists of the same steps as C 0 -> C 1 -> ... -> C S and L (k + 1) = q (k + 1) L k (Where q (k + 1) is a positive integer, k = 0, 1, ..., S-1). Also, according to characteristics of the lifting process, a parity check matrix The QC-LDPC codes C 0 , C 1 , ..., C S can be represented by the following equation (5) according to the lifting method.
또는 or
상기 수학식 5 또는 6의 리프팅 방식은 각 QC-LDPC 부호 Ck의 패리티 검사 행렬에서 행 블록 또는 열 블록의 크기에 해당하는 Lk들에 대해 서로 배수(multiple) 관계를 가지게 되어, 지수 행렬 또한 특정 방식에 의해 선택된다. 이와 같은 기존 리프팅 방식은 리프팅을 통해 설계된 각 패리티 검사 행렬의 대수적 또는 그래프 특성을 좋게 하여 오류 마루(error floor) 특성을 개선한 QC-LDPC 부호를 쉽게 설계할 수 있게 돕는다. The lifting method of Equation (5) or (6) has a multiple relation with respect to the L k corresponding to the size of the row block or the column block in the parity check matrix of each QC-LDPC code C k , It is selected by a specific method. The existing lifting method can easily design the QC-LDPC code that improves the error floor characteristics by improving the algebraic or graph characteristics of each parity check matrix designed through lifting.
하지만, 각 Lk 값들이 서로 배수 관계에 있기 때문에 각 부호의 길이가 크게 제한되는 단점이 있다. 예를 들어 각 Lk 값들에 대해 L(k+1) = 2*Lk와 같은 최소한의 리프팅 방식을 적용하였다고 가정한다. 이 경우 각 QC-LDPC 부호의 패리티 검사 행렬의 크기는 을 가질 수 있다. 즉, 리프팅을 10 단계 적용하여(S=10)일 경우 10개의 크기를 가질 수 있게 된다. However, since each L k value is in a multiple relation with each other, the length of each code is severely limited. For example, it is assumed that a minimum lifting method such as L (k + 1) = 2 * L k is applied to each L k value. In this case, the size of the parity check matrix of each QC-LDPC code is Lt; / RTI > That is, if lifting is applied in 10 steps (S = 10), it is possible to have 10 sizes.
이와 같은 이유로 기존의 리프팅 방식은 다양한 길이를 지원하는 QC-LDPC 부호를 설계하는데 있어서 다소 불리한 특성을 가지고 있다. 하지만, 통상적으로 사용되는 통신 시스템에서는 다양한 형태의 데이터 전송을 고려하여 매우 높은 수준의 길이 호환성(length compatibility)을 요구하게 된다. 이러한 이유로 기존 방식으로는 LDPC 부호를 통신 시스템에서 적용하기 어려운 문제점이 있다.For this reason, existing lifting schemes have some disadvantages in designing QC-LDPC codes that support various lengths. However, in a commonly used communication system, a very high level of length compatibility is required in consideration of various types of data transmission. For this reason, there is a problem that it is difficult to apply the LDPC code to the communication system in the conventional method.
본 발명은 다양한 입력 길이와 부호율을 지원 할 수 있는 LDPC 부호화/복호화 방법 및 장치를 제공한다..The present invention provides an LDPC encoding / decoding method and apparatus capable of supporting various input lengths and coding rates.
본 발명은 설계된 패리티 검사 행렬로부터 다양한 부호어 길이를 지원하는 LDPC 부호화/복호화 방법 및 장치를 제공한다.The present invention provides an LDPC encoding / decoding method and apparatus supporting various codeword lengths from a designed parity check matrix.
본 발명은 통신 또는 방송 시스템에서 채널 부호화 방법에 있어서, 패리티 검사 행렬의 블록 크기를 결정하는 과정; 상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하는 과정; 상기 결정된 블록 크기가 포함되어 있는 구간을 결정하는 과정; 상기 결정된 구간에 대응되는 대표 값을 결정하는 과정; 및 상기 대표 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 과정을 포함한다.A channel coding method in a communication or broadcasting system, the method comprising: determining a block size of a parity check matrix; Reading a sequence for generating the parity check matrix; Determining an interval including the determined block size; Determining a representative value corresponding to the determined interval; And transforming the sequence by applying a predefined operation to the sequence using the representative value.
본 발명은 통신 또는 방송 시스템에서 채널 부호화 방법에 있어서, 패리티 검사 행렬을 구성하는 블록 크기를 결정하는 과정; 상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하는 과정; 시스템에서 기 설정된 방법에 따라 상기 결정된 블록 크기에 기초한 정수(integer) 값을 결정하는 과정; 상기 정수 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 과정을 포함한다.A channel coding method in a communication or broadcasting system, the method comprising: determining a block size of a parity check matrix; Reading a sequence for generating the parity check matrix; Determining an integer value based on the determined block size according to a predetermined method in the system; And transforming the sequence by applying a predefined operation to the sequence using the integer value.
본 발명은 가변 길이와 가변 레이트에 대하여 LDPC 부호를 지원할 수 있다.The present invention can support LDPC codes for variable length and variable rate.
도 1은 시스테메틱(systematic) LDPC 부호어 구조도;
도 2는 4 개의 행(row)와 8 개의 열로 이루어진 LDPC 부호의 패리티 검사 행렬 H1의 일 예와 이를 터너 그래프로 도시한 도면;
도 3은 본 발명의 일 실시 예에 따른 송신 장치 블록 구성도;
도 4는 본 발명의 일 실시 예에 따른 수신 장치 블록 구성도;
도 5a, b는 LDPC 복호화를 위해 임의의 검사 노드와 변수 노드에서 메시지 패싱 동작을 나타낸 메시지 구조도;
도 6은 본 발명의 일 실시 예에 따른 LDPC 부호화부의 구성을 설명하기 위한 블록도;
도 7 및 도 8은 본 발명의 실시 예에 따른 전송 블록 구조도;
도 9a 및 도 9b는 본 발명의 실시 예에 따른 인터리버 구조도;
도 10은 본 발명의 일 실시 예에 따른 LDPC 복호화부 구조도;
도 11은 본 발명의 다른 실시 예에 따른 LDPC 복호화부 구조도;
도 12는 본 발명의 다른 실시 예에 따른 전송 블록 구조도;
도 13a 및 도 13b는 ID= 6, R=1/3에 대응되는 패리티 검사 행렬을 나타낸 예시도;
도 14a 내지 도 14e는 본 발명의 다른 실시 예에 따른 리프팅 방법을 고려하여 설계한 패리티 검사 행렬(지수 행렬)의 예시도;
도 15a 내지 도 15e는 본 발명의 다른 실시 예에 따른 리프팅 방법을 고려하여 설계한 패리티 검사 행렬(지수 행렬)의 다른 예시도;
도 16a 내지 도 16d는 본 발명의 다른 실시 예에 따른 리프팅 방법을 고려하여 설계한 패리티 검사 행렬(지수 행렬)의 다른 예시도;
도 17a 내지 도 17b는 QC-LDPC 부호의 사이클 특성을 설명하기 위한 예시도; 및
도 18은 확장된 터너 그래프의 예시도.1 is a systematic LDPC codeword structure diagram;
FIG. 2 is an example of a parity check matrix H 1 of an LDPC code having 4 rows and 8 columns and a diagram thereof as a Turner graph; FIG.
3 is a block diagram of a transmission apparatus according to an embodiment of the present invention;
4 is a block diagram of a receiving apparatus block according to an embodiment of the present invention;
5A and 5B are diagrams illustrating a message passing operation at an arbitrary check node and a variable node for LDPC decoding;
FIG. 6 is a block diagram illustrating a configuration of an LDPC encoding unit according to an embodiment of the present invention; FIG.
FIGS. 7 and 8 are transmission block structure diagrams according to an embodiment of the present invention; FIG.
9A and 9B are schematic diagrams of an interleaver according to an embodiment of the present invention;
10 is a block diagram of an LDPC decoding unit according to an embodiment of the present invention;
11 is a structure diagram of an LDPC decoding unit according to another embodiment of the present invention;
12 is a block diagram of a transport block according to another embodiment of the present invention;
13A and 13B are diagrams illustrating a parity check matrix corresponding to ID = 6 and R = 1/3;
FIGS. 14A to 14E illustrate examples of a parity check matrix (exponent matrix) designed in consideration of a lifting method according to another embodiment of the present invention;
15A to 15E are diagrams illustrating another example of a parity check matrix (exponent matrix) designed in consideration of a lifting method according to another embodiment of the present invention;
16A to 16D are diagrams illustrating another example of a parity check matrix (exponent matrix) designed in consideration of a lifting method according to another embodiment of the present invention;
17A to 17B are exemplary diagrams for explaining the cycle characteristics of a QC-LDPC code; And
Figure 18 is an illustration of an extended Turner graph;
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우, 그 상세한 설명은 생략한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The following terms are defined in consideration of the functions of the present invention, and these may be changed according to the intention of the user, the operator, or the like. Therefore, the definition should be based on the contents throughout this specification.
본 발명의 주요한 요지는 유사한 기술적 배경을 가지는 여타의 시스템에도 본 발명의 범위를 크게 벗어나지 아니하는 범위에서 약간의 변형으로 적용 가능하며, 이는 본 발명의 기술분야에서 숙련된 기술적 지식을 가진 자의 판단으로 가능할 것이다.It is to be understood that the subject matter of the present invention is also applicable to other systems having similar technical backgrounds, with a slight variation not exceeding the scope of the present invention, and it can be done by a person skilled in the art It will be possible.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.
본 발명에서는 편의상 하나의 블록에 대응되는 순환 순열 행렬이 1 개인 경우만 설명하였으나, 이하 하나의 블록에 여러 개의 순환 순열 행렬이 포함된 경우에도 동일한 발명을 적용할 수 있다.In the present invention, only one cyclic permutation matrix corresponding to one block is described. However, the present invention can be applied to a case where a plurality of cyclic permutation matrixes are included in one block.
본 발명에서의 패리티 검사 행렬은 메모리를 이용하여 추출할 수도 있고, 송신 장치 또는 수신 장치에서 사전에 주어질 수도 있고, 송신 장치 또는 수신 장치에서 직접 생성될 수도 있다. 또한 송신 장치는 상기 패리티 검사 행렬에 대응되는 수열 또는 정수 행렬 등을 저장 또는 생성하여 부호화에 적용할 수 있다. 마찬가지로 수신 장치에서도 상기 패리티 검사 행렬에 대응되는 수열 또는 정수 행렬 등을 저장 또는 생성하여 복호화에 적용될 수 있음은 물론이다. The parity check matrix in the present invention may be extracted using a memory, or may be given in advance in a transmitting apparatus or a receiving apparatus, or directly in a transmitting apparatus or a receiving apparatus. In addition, the transmitting apparatus may store or generate a sequence or an integer matrix corresponding to the parity check matrix and apply the same to the encoding. Likewise, the receiving apparatus can also store or generate a sequence or an integer matrix corresponding to the parity check matrix and apply the same to decoding.
도 3은 본 발명의 일 실시 예에 따른 송신 장치 블록 구성도이다. 3 is a block diagram of a transmission apparatus according to an embodiment of the present invention.
구체적으로, 도 3과 같이, 송신 장치(300)는 가변 길이 입력 비트들을 처리하기 위해, 세그멘터이션부(310), 제로 패딩부(320), LDPC 부호화부(330), 레이트 매칭부(340), 변조부(350) 등을 포함할 수 있다. 레이트 매칭부(340)은 인터리버(341) 및 천공/리피티션(repetition)/제로 제거부(342) 등을 포함할 수 있다.3, the
여기에서, 도 3에 도시된 구성요소는, 가변 길이 입력 비트들에 대한 부호화 및 변조를 수행하는 구성요소로서, 이는 일 예일 뿐이며, 경우에 따라 도 3에 도시된 구성요소 중 일부는 생략 또는 변경될 수 있고, 다른 구성요소가 더 추가될 수도 있다.Here, the components shown in FIG. 3 are components for performing encoding and modulation on variable length input bits, which is only an example, and in some cases, some of the components shown in FIG. 3 may be omitted or changed And other components may be added.
도 4는 본 발명의 일 실시 예에 따른 수신 장치 블록 구성도이다.4 is a block diagram of a receiving apparatus according to an embodiment of the present invention.
구체적으로, 도 4와 같이, 수신 장치(400)는 가변 길이 정보들을 처리하기 위해, 복조부(410), 레이트 디매칭부(420), LDPC 복호화부(430), 제로 제거부(440) 및 디세그멘테이이션부(450) 등을 포함할 수 있다. 레이트 디매칭부(420)는 LLR(log likely ratio) 삽입부(422), LLR 컴바이너(423), 디인터리버(424) 등을 포함할 수 있다.4, the receiving
여기에서, 도 4에 도시된 구성요소는, 도 3에 도시된 구성요소에 대응되는 기능을 수행하는 구성요소로서, 이는 일 예일 뿐이고 경우에 따라 일부는 생략 또는 변경될 수 있고, 다른 구성요소가 더 추가될 수도 있다.Here, the components shown in Fig. 4 are components that perform the functions corresponding to the components shown in Fig. 3, which are merely examples, and in some cases, some of them may be omitted or changed, More may be added.
본 발명의 구체적인 실시 예는 다음과 같다. A specific embodiment of the present invention is as follows.
먼저 리프팅 방법을 통해 설계될 S개의 LDPC 부호를 C1, ..., CS라 하고, 상기 각 LDPC 부호의 패리티 검사 행렬 CZ의 행 블록 및 열 블록의 크기에 해당하는 값은 Z(Z = 1, ..., S)라 한다. 또, 편의상 각 부호 CZ의 패리티 검사 행렬 는 크기의 지수 행렬 을 가진다. 각 지수 들은 {-1, 0, 1, 2, ..., Z - 1} 값 중에 하나로 선택된다. 본 발명에서는 편의상 0-행렬을 나타내는 지수를 -1로 표현하고 있지만 시스템의 편의에 따라 다른 값으로 변경될 수 있다.First, S LDPC codes to be designed through the lifting method are C 1 , ..., C S , and the values corresponding to the size of the row block and the column block of the parity check matrix C Z of each LDPC code are Z (Z = 1, ..., S). For convenience, the parity check matrix of each code C Z The Exponent matrix of size . Each index Are selected as one of {-1, 0, 1, 2, ..., Z - 1}. In the present invention, an exponent representing a 0-matrix is represented by -1 for convenience, but may be changed to another value for convenience of the system.
따라서 가장 큰 패리티 검사 행렬을 가지는 LDPC 부호 CS의 지수 행렬은 이다. Therefore, the exponent matrix of the LDPC code C S having the largest parity check matrix to be.
일반적인 리프팅 방식은 를 얻기 위해 다음 수학식 7과 같이 나타낼 수 있다. The usual lifting method Can be expressed by the following Equation (7).
상기 수학식 7에서 리프팅 함수 는 정수 x와 Z에 의해서 정의되는 정수 함수이다. 즉, 리프팅 함수 는 주어진 준순환 LDPC 부호의 패리티 검사 행렬의 지수 값과 상기 준순환 LDPC 부호의 패리티 검사 행렬을 구성하는 순환 행렬의 크기 값에 의해 결정되는 함수이다. 따라서 본 발명에서 사용하는 리프팅 방식에 대해서 간단히 정리하면, LDPC 부호를 정의하기 위해 주어진 지수 행렬로부터 각 지수에 해당하는 정수와 순환 행렬의 크기 ZxZ로부터 결정되는 Z 값을 이용하여 각 지수들을 변환하고, 각 변환된 지수들을 이용하여 LDPC 부호화 또는 복호화를 진행하게 된다. In Equation (7), the lifting function Is an integer function defined by integers x and z. That is, Is a function determined by an exponent value of a parity check matrix of a given sub-circulating LDPC code and a size value of a circulating matrix constituting a parity check matrix of the sub-circulating LDPC code. Therefore, in order to define the LDPC code, the lifting method used in the present invention is to transform each index by using an integer corresponding to each index and a Z value determined from the magnitude ZxZ of the circulation matrix from a given exponent matrix, LDPC coding or decoding is performed using the respective transformed indices.
본 발명에서는 지수 행렬을 변환하는 규칙으로서 상기 함수 를 적절히 선택하고 그에 따라 패리티 검사 행렬을 설계하는 방법에 대해 제안한다. 특히 가 만일 모든 Z 값에 대해 다른 값을 가질 경우 실제 해당 패리티 검사 행렬을 시스템에서 구현하기에 복잡도가 증가하는 문제가 있을 수 있기 때문에 본 발명에서는 서로 다른 Z 값에 대해서 값을 동일하게 사용함으로써 구현 복잡도를 줄이면서 성능 열화를 최소화하는 방법에 대해서 다루게 된다. 다시 말해 본 발명에서 제안하는 는 최소한 서로 다른 Z 값에 대해서 동일한 지수 행렬로 변환되는 특징을 가지는 경우를 다루게 된다. 하지만 일반적으로 이와 같이 의 특징을 반드시 제한할 필요는 없다.In the present invention, as a rule for converting an exponent matrix, And then design a parity check matrix accordingly. Especially If there is a different value for all Z values, there may be a problem that the complexity increases because the system actually implements the corresponding parity check matrix. Therefore, in the present invention, We will discuss how to minimize performance degradation while reducing implementation complexity by using the same value. In other words, Will be treated as having a feature that is transformed to the same exponent matrix for at least different Z values. But generally, It is not necessary to limit the features of the present invention.
본 발명의 보다 구체적인 실시 예를 다음과 같이 설명한다.각 LDPC 부호의 패리티 검사 행렬을 구성하는 순환 순열 행렬 및 0- 행렬을 나타내는 지수는 다음과 같은 수학식 8 또는 수학식 9에 따라 결정될 수 있다. A cyclic permutation matrix constituting a parity check matrix of each LDPC code and an exponent representing a 0-matrix may be determined according to Equation (8) or (9) as follows .
수학식 8 또는 수학식 9에서 는 에 대해 로 나눈 나머지를 의미한다. 또한 k 값의 범위는 0, 1, ..., 이 된다. 는 각각 보다 작은 최대 정수를 의미한다.In
먼저, 블록 크기 Z를 확인한다. 여기서, 상기 블록 크기 Z는 지수 행렬의 정보를 기반으로 결정될 수 있거나 또는 정보어의 사이즈를 기반으로 하여 결정될 수 있다.First, the block size Z is checked. Here, the block size Z may be determined based on the information of the exponent matrix or may be determined based on the size of the information word.
블록 크기 Z가 확인되면, 블록 크기 Z의 크기가 어떤 수의 구간에 포함되어 있는지를 결정한다. 보다 구체적으로, 수학식 8 또는 수학식 9를 살펴보면, 먼저 가장 큰 QC-LDPC 부호의 패리티 검사 행렬을 구성하는 순환 순열 행렬의 지수가 모두 설정되어 있을 때, 먼저 블록 크기 Z의 크기가 어떤 수의 구간에 포함되어 있는지 결정한다. 이후 상기 결정된 구간의 대표 값(또는 특정 값, 또는 미리 정해진 값)을 결정한 다음, 상기 대표 값으로 0-행렬을 대표하는 값이 아닌 경우에 대해 modulo 연산을 취해 최종적으로 구하고자 하는 QC-LDPC 부호의 순환 순열 행렬의 지수를 결정할 수 있다. 본 발명의 실시 예에서는 구간의 대표 값을 예를 들어, 구간의 시작 값으로 설정였지만, 서로 다른 다양한 형태의 값으로 구현될 수 있다.When the block size Z is confirmed, it is determined which number of intervals the size of the block size Z is included in. More specifically, in Equation (8) or (9), when all the exponents of the cyclic permutation matrix constituting the parity check matrix of the largest QC-LDPC code are set, It is determined whether it is included in the interval. Then, after determining a representative value (or a specific value or a predetermined value) of the determined interval, a modulo operation is performed for a case where the representative value is not a value representing a 0-matrix, and a QC-LDPC code The exponent of the cyclic permutation matrix can be determined. In the embodiment of the present invention, the representative value of the interval is set as the start value of the interval, for example, but it may be implemented as various values of different types.
참고로 상기 수학식 8 또는 수학식 9에서 블록 크기 Z의 크기가 어떤 수의 구간에 포함되어 있는지 결정하는 과정은 다양한 방법을 통해 구현 가능하다. 예를 들면, 아래 수학식 10 또는 수학식 11과 같이 Z에 따른 k 값을 로 정의함으로써 쉽게 결정할 수 있다. 즉, 블록 크기 Z에 대해 구간을 결정하는 과정과 상기 결정된 구간에 대응되는 대표 값을 결정하는 과정은 블록 크기 Z에 대해 시스템에서 기 설정된 계산 방법을 적용함으로써 간단히 구현될 수 있다. For reference, the process of determining the number of blocks having the block size Z in Equation (8) or (9) can be implemented by various methods. For example, the k value according to Z may be expressed by
이와 같이 본 발명은 가장 큰 QC-LDPC 부호의 패리티 검사 행렬을 구성하는 순환 순열 행렬을 이용하여 모든 가능한 길이의 블록 크기 Z에 대해 패리티 검사 행렬을 구성할 수 있다. Thus, the present invention can construct a parity check matrix for all possible block sizes Z by using a cyclic permutation matrix constituting a parity check matrix of the largest QC-LDPC code.
본 발명에서는 모듈로(modulo) 연산을 예로 들었지만, 다양한 다른 연산을 적용할 수도 있음은 자명하다. Although modulo operation is taken as an example in the present invention, it is apparent that various other operations may be applied.
예를 들어 다음 수학식 12 또는 수학식 13과 같은 플로어링(flooring) 연산을 이용하는 방법도 존재할 수 있다.For example, there may be a method using a flooring operation such as the following equation (12) or (13).
상기 수학식 12 또는 수학식 13에서 는 시스템에서 기 설정된 상수로서 통상적으로 를 적용하나 시스템의 요구에 따라 변경 가능하다. 또한 는 에 대해 로 나눈 몫(quotient)을 의미한다.( 값의 범위는 0, 1, ..., 이 될 수 있다.)In
참고로 상기 수학식 12 또는 수학식 13에서 블록 크기 Z의 크기가 어떤 수의 구간에 포함되어 있는지 결정하는 과정은 아래 수학식 14 또는 수학식 15와 같이 Z에 따른 k 값을 로 정의함으로써 쉽게 결정할 수 있다.For reference, the process of determining the number of blocks having the size of the block size Z in Equation (12) or (13) can be expressed as Equation (14) or Equation (15) Can be easily determined.
이와 같이 상기 본 발명의 과정을 간단히 요약하면 다음과 같다. The process of the present invention will be briefly summarized as follows.
먼저 주어진 통신 또는 방송 시스템에서 패리티 검사 행렬에 대한 정보(즉, 지수 행렬의 정보)가 주어져 있을 때, 먼저 패리티 검사 행렬을 구성하는 블록 크기 Z를 결정한 다음에 상기 시스템에서 기 설정된 방법에 따라 상기 결정된 블록 크기에 기초한 정수(integer) 값 을 결정한다. 그리고 상기 정수 값 에 기초-0하여 사전에 정의된 연산 방법을 상기 패리티 검사 행렬을 구성하는 각 블록들에 대응되는 수열에 적용하여 수열을 변환한 다음 상기 변환된 수열에 기초하여 부호화 및 복호화를 수행한다. First, when information on a parity check matrix (that is, information of an exponent matrix) is given in a given communication or broadcasting system, a block size Z constituting a parity check matrix is first determined, and then, Integer value based on block size . The integer value And applies the previously defined operation method to the sequence corresponding to each block constituting the parity check matrix to transform the sequence and perform encoding and decoding based on the converted sequence.
참고로, 상기 수학식 12 내지 수학식 15에서 분모에 를 사용한 이유를 간단히 설명하면 다음과 같다. For reference, in equations (12) to (15) The following is a brief explanation of the reasons for the use.
먼저 수학식 5와 같이 기존 플로어 리프팅을 적용하는 경우에 주어진 지수 행렬의 각 원소(entry)에 Z/S를 곱하는 형태인데 일반적인 정수의 나눗셈과 곱셈의 경우 구현 상에서 복잡도를 증가시킴으로 복잡도 감소를 위해서 통상적으로 또는 와 같이 밑이 2인 형태로 그 값을 근사화하면 쉽게 구현할 수 있는 장점이 있다. In the case of conventional floor lifting as shown in Equation (5), each element of a given exponent matrix is multiplied by Z / S. In the case of general integer division and multiplication, complexity is increased in implementation, to or And it can be easily implemented if the value is approximated to a value of 2 in the form of a base.
그럼, 로부터 편의상 라 하고, 이라 하면, 자명하게 가 될 수 있다. 이 값으로부터 가 되어 와 같이 근사화가 가능하며, 이 값을 이용하여 플로어 리프팅에 이용하면 보다 구현이 간단해 지는 장점이 있다. 이와 같은 근사화는 S 값이나 Z의 범위에 따라 플로어링을 이용하여 근사화할 수도 있음은 자명하다.then, From convenience However, If you say, . From this value Become And it can be approximated as shown in Fig. It is obvious that such an approximation can be approximated using flooring according to the S value or the range of Z. [
상기 수학식 10, 수학식 11, 수학식 14 및 수학식 15를 실제 하드웨어에서 구현하는 방법의 실시 예는 다음과 같다. The following is an embodiment of a method of realizing Equations (10), (11), (14) and (15) in real hardware.
먼저 모듈로 연산에 기반한 수학식 10 및 수학식 11에서 주어진 지수 에 대해 로 나눈 나머지를 구하는 과정은 상기 지수 를 이진 숫자로 표현했을 때 k번째 이하의 비트만 선택하여 출력하는 것과 동일함을 알 수 있다. 예를 들어 주어진 지수가 118일 경우에 이진 숫자는 1110110 이 된다. 이때 (= 64)로 나눈 나머지를 구하는 과정은 5 번째 이하의 비트만 선택한 110110(= )First, based on the modulo operation, the exponent given in Equation (10) and Equation (11) About , The process of obtaining the remainder Is expressed by a binary number, it is the same as selecting and outputting only k bits or less. For example, if the given exponent is 118, then the binary number is 1110110. At this time (= 64), the process of obtaining the remainder of 110110 (= )
다음으로 플로어링 연산에 기반한 수학식 14 및 수학식 15에서 주어진 지수 에 대해 로 나눈 몫을 구하는 과정은 상기 지수 를 이진 숫자로 표현했을 때 앞에서부터 번째 초과의 비트만 선택하여 출력하는 것과 동일함을 알 수 있다. 예를 들어 , 이고 주어진 지수가 157일 경우에 이진 숫자는 10011101이 된다. 이때 Z = 96에 대해 상기 지수 10011101에 플로어링 연산을 적용하면 및 로부터 (= 4)로 나눈 몫을 구하는 과정은 상기 지수의 2 번째 초과의 비트만 선택한 100111(= )과 같게 된다. 플로어링 연산에 기반한 리프팅은 지수를 비트의 이진수로 표현했을 때 앞에서부터 k개의 비트를 선택하는 것으로 간주할 수도 있다. 예를 들어 , 이고 주어진 지수가 37일 경우에 00100101로 표현하고 Z = 96에 대해 플로어링 연산을 적용하면, 및 로부터 (= 4)로 나눈 몫을 구하는 과정은 상기 지수 00100101의 앞 6 비트를 선택하는 것 001001(= 9)과 동일함을 알 수 있다. Next, based on the flooring operation, About The process of obtaining a quotient divided by When expressed as a binary number, Th < / RTI > bits are selected and output. E.g , And the given exponent is 157, then the binary number is 10011101. If a flooring operation is applied to the index 10011101 for Z = 96 And from (= 4) is obtained by selecting only the second bit of the exponent 100111 (= ). Lifting based on the flooring operation It can be regarded that k bits are selected from the front when represented by a binary number of bits. E.g , And given a exponent of 37, then 00100101 and applying a flooring operation to Z = 96, And from (= 4) is equal to that of selecting the first six bits of the exponent 00100101 (= 9).
또한 구간을 구분하는 방법을 단위로 설정하였으나, 또는 다른 숫자들로 적절히 구간을 설정할 수 있음은 자명하다. 또한 구간은 항상 동일한 규칙으로 설정할 필요도 없다. 리프팅 과정에 따라 , , 와 같이 서로 다른 형태의 구간으로 설정될 수도 있다. You can also see how Unit, It is obvious that the interval can be set appropriately by other numbers. Also, it is not necessary to always set the interval to the same rule. Depending on the lifting process , , As shown in FIG.
본 발명의 실시 예에서는 리프팅을 적용하는 블록 길이 Z에 대한 구간을 ()와 같이 나타내었을 때 각 i 번째 구간을 대표하는 값들을 로 설정한 경우에 대해서 설명하였으나 시스템의 요구사항에 따라 변경 가능함은 자명하다.In the embodiment of the present invention, the section for the block length Z to which the lifting is applied ( ), The values representative of each i-th interval It is apparent that the present invention can be changed according to the requirements of the system.
또한 만일 리프팅 방법을 통해 설계된 S개의 LDPC 부호를 C1, ..., CS라 하고, 상기 행 블록 및 열 블록의 크기에 해당하는 Z 값이 1, 2, 3,... 과 같이 순차적으로 증가하는 것이 아니라, Z = {D, 2*D, 3*D, 4*D,..., S*D}와 같이 D의 간격으로 순차적으로 증가할 경우에는 다음 수학식 16 내지 수학식 23와 같은 리프팅 방식을 적용할 수도 있다. Also, if S LDPC codes designed through the lifting method are C 1 , ..., C S , and Z values corresponding to the size of the row block and the column block are 1, 2, 3, D, 2 * D, 3 * D, 4 * D, ..., S * D}, the following equations (16) to A lifting method such as 23 can be applied.
이상에서 설명한 리프팅 방식은 패리티 검사 행렬이 1개인 경우를 가정하여 설명하였다. 하지만, 일반적으로 리프팅은 여러 개의 패리티 검사 행렬을 이용하면 보다 우수한 부호화 성능을 지원할 수 있다. The above-described lifting method has been described on the assumption that the parity check matrix is one. However, in general, lifting can support better coding performance by using a plurality of parity check matrices.
만일 리프팅 방법을 통해 설계된 S개의 LDPC 부호를 C1, ..., CS라 하고, 상기 행 블록 및 열 블록의 크기에 해당하는 Z 값이 1, 2, 3,... 과 같이 증가하는데 1 개의 패리티 검사 행렬이 아니라 복수 개의 패리티 검사 행렬을 이용하여 리프팅을 지원하는 방법에 대해 살펴보자. 먼저 설명의 편의를 위해 2개의 패리티 검사 행렬에 기반하여 리프팅을 적용하는 경우에 대해 살펴보자. LDPC 부호가 최소한 2개 이상의 서로 다른 크기의 패리티 검사 행렬에 대응되고, 상기 서로 다른 크기의 패리티 검사 행렬은 서로 다른 행 블록(또는 열 블록)의 크기와 동일한 수열(또는 정수 행렬)로부터 정의될 수 있다.If the S LDPC codes designed through the lifting method are C 1 , ..., C S , and the Z values corresponding to the size of the row block and column block increase as 1, 2, 3, ... Let's look at how to support lifting using multiple parity check matrices instead of one parity check matrix. For convenience of explanation, let us consider a case where lifting is applied based on two parity check matrices. The LDPC code corresponds to at least two parity check matrices of different sizes, and the parity check matrices of different sizes can be defined from a sequence (or an integer matrix) that is the same as the size of different row blocks (or column blocks) have.
먼저 수학식 8 내지 수학식 23에 표시한 리프팅 방식에 대해 다시 한번 간단히 요약하면, 만일 Z 값이 각각 또는 범위에 속해 있으면, 상기 Z 값에 대응되는 지수 행렬은 각각 또는 인 지수 행렬과 동일한 행렬을 사용함을 의미한다. 즉, Z의 범위에 따라 최대 개의 패리티 검사 행렬은 동일한 지수 행렬로부터 얻어질 수 있음을 알 수 있다. First, the lifting method shown in Equations (8) to (23) will be briefly summarized again. If the Z values are or , The exponent matrix corresponding to the Z value is or Quot; in < / RTI > exponent matrix. That is, depending on the range of Z, It can be seen that the parity check matrices can be obtained from the same exponent matrix.
하지만, 패리티 검사 행렬의 대수적 특징은 지수행렬과 그 패리티 검사 행렬을 이루는 순열 행렬의 크기 Z 값에 따라 결정되는데 점점 더 많은 수의 패리티 검사 행렬이 동일한 지수 행렬을 갖게 될 경우 성능 열화가 유발될 가능성이 점점 높아진다. However, the algebraic characteristic of the parity check matrix is determined by the magnitude Z of the permutation matrix constituting the exponent matrix and the parity check matrix. If a larger number of parity check matrices have the same exponent matrix, Is increasing.
따라서 각 Z 값에 따라 동일한 지수 행렬을 가지는 경우를 줄이기 위해 다음과 같은 방법을 적용할 수 있다. 먼저 수열의 변환을 적용하기 위해 주어진 지수 행렬이 2개 있다고 가정하자. 단, 상기 지수 행렬에 대응되는 모행렬은 동일하다고 가정한다. 그럼 다음 수학식 24 또는 수학식 25와 같이 Z 값에 따라서 서로 다른 지수 행렬의 변환을 적용할 수 있다. Therefore, the following method can be applied to reduce the case of having the same exponent matrix according to each Z value. In order to apply the transformation of a sequence first, two given exponential matrices . However, it is assumed that the mother matrix corresponding to the exponent matrix is the same. Then, different exponential matrix transforms can be applied according to the Z values as shown in the following Equation 24 or
상기 수학식 24 및 수학식 25를 보다 상세히 설명하면 다음과 같다. Equations (24) and (25) will be described in more detail as follows.
먼저 Z 값의 범위를 판단한다. 그리고 각 Z 값의 범위에 따라 각 범위를 대표하는 정수 값을 결정한다. 상기 수학식 24 및 수학식 25에서는 각 범위의 시작 값을 대표 값으로 결정하였다. 그 다음에 Z 값의 범위 또는 대표 값에 따라 복수 개의 지수 행렬 중에서 하나를 선택하여 지수 행렬을 변환한다. First, the range of the Z value is determined. Then, an integer value representative of each range is determined according to the range of each Z value. In the equations (24) and (25), the starting value of each range is determined as a representative value. Then, one of the plurality of exponential matrices is selected according to the range of the Z value or the representative value to convert the exponent matrix.
상기 수학식 24 및 수학식 25와 같이 지수 행렬을 2개 사용함으로써 범위 있을 경우 개의 패리티 검사 행렬이 동일한 지수 행렬을 갖게 됨을 알 수 있다. 이와 같이 동일한 지수 행렬을 가지는 경우를 줄임으로써 준순환 LDPC 부호의 설계가 용이해지며 성능 열화도 더 감소 할 수 있다. 반면에 지수 행렬을 복수개 가지고 있어야 되며, Z 값의 범위를 보다 세분화 하여 결정해야 함으로써 약간의 복잡도 증가는 필연적이다. 따라서 성능과 복잡도를 적절히 고려하여 리프팅을 적용해야 한다.By using two exponential matrices as shown in the equations (24) and (25) If there is scope The parity check matrixes having the same exponent matrix will have the same exponent matrix. By reducing the case of having the same exponent matrix, the design of the quasi-cyclic LDPC code is facilitated and the performance degradation can be further reduced. On the other hand, it is necessary to have a plurality of exponential matrices, and it is necessary to slightly increase the complexity by determining the range of the Z value more finely. Therefore, lifting should be applied with proper consideration of performance and complexity.
참고로 수학식 25의 ii)와 같은 경우는 구현 복잡도 감소를 위해서 다음 수학식 26과 같이 유사한 다른 식들로 변경 가능함에 유의한다. Note that, in the case of (ii) of Equation (25), it is possible to change to other equations similar to Equation (26) to reduce the implementation complexity.
복수 개의 지수 행렬을 이용하여 리프팅을 지원하는 다른 실시 예에 대해 설명한다. Another embodiment for supporting lifting using a plurality of exponential matrices will be described.
예를 들어 지원하고자 하는 행 블록 또는 열 블록의 크기 Z가 취할 수 있는 값들이 다음 수학식 27과 같이 주어져 있다고 가정하자. For example, suppose that the values Z that can be taken by the size Z of a row block or column block to be supported are given by the following equation (27).
여기서 A와 S는 임의의 양의 정수이다. 상기 블록 크기를 다음 수학식 28과 같이 A개의 집합으로 분류한다.Where A and S are any positive integers. The block sizes are classified into A sets as shown in the following equation (28).
상기 집합 Xi를 살펴보면, 각 정수 사이에서 약수 또는 배수 관계가 성립한다. 따라서 각 집합 Xi에 포함되어 있는 블록 크기에 대해서 기존의 리프팅 방식을 적용하여 하나의 지수 행렬을 생성할 수 있음을 알 수 있다. 다시 말해, 하나의 지수 행렬로부터 집합 Xi에 포함되어 있는 블록 크기를 지원하는 지수 행렬을 모두 생성할 수 있다. 따라서 모두 총 A 개의 지수 행렬만 있으면 상기 A개의 집합 Xi(i=0, …, A-1)에 포함되어 있는 블록 크기를 지원하는 지수 행렬을 생성할 수 있다. 일반적으로 A 개의 지수 행렬로부터 총 A*S 개의 블록 크기에 대한 지수 행렬로 변환할 수 있다.Looking at the set X i , a divisor or multiple relation is established between each integer. Therefore, it can be seen that one exponent matrix can be generated by applying the existing lifting method to the block size included in each set X i . In other words, all of the exponential matrices that support the block size included in the set X i can be generated from one exponent matrix. Therefore, if there are a total of A exponential matrices, an exponent matrix supporting the block sizes included in the A sets X i (i = 0, ..., A-1) can be generated. In general, it is possible to convert from A exponent matrices to exponent matrices for a total of A * S block sizes.
상기 실시 예에서는 지원하고자 하는 블록 크기의 최소값 A와 블록 크기로 구분(classified)된 각 집합에 포함된 원소의 개수가 A로 동일한 경우에 대해서 설명하였으나, 반드시 그렇게 한정할 필요는 없다.In the above embodiment, the minimum value A of the block size to be supported and the number of elements included in each set classified by the block size are equal to each other. However, the present invention is not limited thereto.
따라서 먼저 송신기 및 수신기에서 정보어 크기에 따라 블록 크기가 결정이 되면, 상기 블록 크기가 블록 크기 집합 중 어떤 블록 크기 집합에 포함되는지(몇 번째 지수 행렬을 사용해야 되는지) 결정한 다음, 블록 크기 집합에 따라 정의되어 있는 지수 행렬을 이용하여 리프팅을 적용함으로써 상기 블록 크기에 적합한 지수 행렬로 변환할 수 있다. Therefore, if the block size is determined according to the size of the information word in the transmitter and the receiver, a determination is made as to which block size set is included in the block size set (how many exponent matrices should be used) By applying lifting using a defined exponent matrix, it can be converted into an exponent matrix suitable for the block size.
예를 들어 상기 수학식 28과 같이 블록 길이를 구분하였을 경우에는 송신기 및 수신기에서 주어진 정보어 크기에 따라 블록 크기 Z가 결정이 됐을 경우, 주어진 최소 블록 크기 A에 대해 를 만족하는 음이 아닌 정수 b, i를 구하여 i번째 지수 행렬을 이용하여 b번째 리프팅을 이용함으로써 블록 크기 Z에 대응되는 지수 행렬 또는 패리티 검사 행렬을 얻을 수 있다. 참고로, 를 만족하는 음이 아닌 정수 b, i는 다양한 방법으로 구할 수 있다 일례로 구해진 Z에 대해 2로 순차적으로 나누어 가다가 처음으로 를 만족하는 x에 대해 b = x-1로 설정하는 방식을 적용하면 b는 쉽게 구할 수 있다. 또한 b를 구한 다음에는 를 통해 i를 구하는 방법을 쉽게 구현할 수 있다. For example, when the block length is divided as shown in Equation (28), when the block size Z is determined according to a given information word size in the transmitter and the receiver, The exponent matrix or the parity check matrix corresponding to the block size Z can be obtained by obtaining the non-negative integers b and i satisfying the block size Z by using the i th exponent matrix and the b th lifting. Note that, The non-negative integers b and i satisfying the following equations can be obtained by various methods. For example, B is set to b = x-1 with respect to x satisfying the following formula, b can be easily obtained. After calculating b, It is easy to implement i.
전술한 바와 같이, 상기 방식은 지수 행렬의 개수가 복수 개가 필요하게 되어 약간의 복잡도가 증가하나, 각 Xi에 속해 있는 정보어 길이에 최적에 가까운 리프팅을 적용할 수 있어 성능 개선에 큰 장점이 있다. As described above, in the above method, a plurality of exponential matrices are required, and the degree of complexity is increased. However, a lifting nearest to the information word length belonging to each X i can be applied, have.
복수 개의 지수 행렬을 이용하여 리프팅을 지원하는 다른 실시 예에 대해 설명한다. Another embodiment for supporting lifting using a plurality of exponential matrices will be described.
블록 크기에 따라 지수 행렬을 복수 개를 가지는 방법으로서 블록 크기 Z를 정수의 형태에 따라 분류하는 방법이 있다. There is a method of classifying the block size Z according to the type of the integer as a method having a plurality of exponential matrices according to the block size.
예를 들어, 블록 크기를 와 같이 구분한다. 여기서 q, a, b는 모두 음이 아닌 정수이다. q=4인 경우에 대해 블록 크기의 구분을 다음 수학식 29와 같이 나타낼 수 있다.For example, if the block size is . Here, q, a, and b are all non-negative integers. the division of the block size for q = 4 can be expressed by the following equation (29).
상기 블록 크기들은 다음 수학식 30과 같이 복수 개의 집합으로 분류할 수 있다. 블록 크기 Z를 예를 들어, 4개씩 묶어서 하나 이상의 집합을 생성하고, 각 집합을 각 기본 행렬(base matrix)(예컨대, 지수 행렬 등)에 매핑한다.The block sizes can be classified into a plurality of sets as shown in the following Equation (30). For example, the block size Z is grouped into four to generate one or more sets, and each set is mapped to a respective base matrix (e.g., exponent matrix).
상기 수학식 30과 같이 Z 값을 분류하여 각 집합 에 따라 별도의 지수 행렬을 가진다고 가정하고, 수열의 변환을 적용하기 위해 주어진 b 개의 지수 행렬을 각각 라 가정한다. 단, 상기 지수 행렬에 대응되는 모행렬은 동일하다고 가정한다. 그런 다음 수학식 31 또는 수학식 32와 같이 Z 값에 따라서 서로 다른 지수 행렬의 변환을 적용할 수 있다.The Z values are classified as shown in Equation (30) Assuming that there is a separate exponent matrix according to Eq. . However, it is assumed that the mother matrix corresponding to the exponent matrix is the same. Then, different exponential matrix transforms may be applied according to the Z values as shown in Equations (31) and (32).
이상에서 설명한 리프팅 방식은 편의상 패리티 검사 행렬에 대응되는 지수 행렬 전체에 적용하는 것을 가정하여 설명하였지만, 상기 지수 행렬의 부분적으로도 적용 가능함은 자명하다. 예를 들어 통상적으로 패리티 검사 행렬의 패리티 비트에 대응되는 부분 행렬은 효율적인 부호화를 위해서 특수한 구조를 가지는 경우가 많다. 이 경우에 리프팅에 의해 부호화 방법 또는 복잡도에 변화가 생길 수도 있다. 따라서 동일한 부호화 방법 또는 복잡도 유지를 위해서 패리티 검사 행렬에서 패리티에 대응되는 부분 행렬에 대한 지수 행렬의 일부에는 리프팅을 적용하지 않거나 정보어 비트에 대응되는 부분 행렬에 대한 지수 행렬에 적용하는 리프팅 방식과 서로 다른 리프팅을 적용할 수 있다. 다시 말하면, 지수 행렬 내에서 정보어 비트에 대응되는 수열에 적용하는 리프팅 방식과 패리티 비트에 대응되는 수열에 적용하는 리프팅 방식을 서로 다르게 설정할 수 있으며, 경우에 따라 패리티 비트에 대응되는 수열의 일부 또는 전체에는 리프팅을 적용하지 않아 수열 변환 없이 고정된 값을 사용할 수도 있다.Although the above-described lifting method is applied to the entire exponent matrix corresponding to the parity check matrix for the sake of convenience, it is obvious that the exponent matrix can be partially applied. For example, a sub-matrix corresponding to a parity bit of a parity check matrix usually has a special structure for efficient encoding. In this case, the encoding method or the complexity may change due to lifting. Therefore, in order to maintain the same encoding method or the complexity, a lifting method in which lifting is not applied to a partial matrix corresponding to a parity in a parity check matrix in a parity check matrix or an exponent matrix is applied to a partial matrix corresponding to an information bit, Other lifting can be applied. In other words, the lifting method applied to the sequence corresponding to the information bits in the exponent matrix and the lifting method applied to the sequence corresponding to the parity bit can be set differently. In some cases, a part of the sequence corresponding to the parity bit or In all, no lifting is applied and fixed values can be used without transforming the sequence.
이상에서 설명한 리프팅 방식은 송, 수신기에서 동일한 방식으로 적용하여 부호화 및 복호화에 사용할 패리티 검사 행렬의 정보를 생성할 수 있다. 예를 들어 송신기와 수신기에서 서로 동일한 지수 행렬과 리프팅 방식을 알고 있다면, 수신기에서는 송신기에서 사용한 Z에 대한 정보만 획득하면, 수신기에 저장된 지수 행렬을 변환하여 송신기에서 사용한 지수 행렬에 대한 정보를 획득할 수 있음은 자명하다. 상기 Z 값에 대한 정보는 송신기에서 직접 전송될 수도 있지만, 수신기에서 다른 방식으로 결정할 수도 있다.The lifting method described above can be applied to the transmitter and the receiver in the same manner to generate information of a parity check matrix to be used for coding and decoding. For example, if the receiver knows the same exponent matrix and the lifting method in the transmitter and the receiver, the receiver obtains information on the exponent matrix used in the transmitter by converting the exponent matrix stored in the receiver, It is self-evident. The information on the Z value may be transmitted directly from the transmitter, but may be determined in a different manner at the receiver.
본 발명에서 제안한 리프팅 방식은 정보어 열 블록의 개수를 라 할 때, 지원 가능한 정보어의 크기는 임이 자명하다. 즉, 상기 지원 가능한 정보어의 간격(granularity)는 비트 임을 알 수 있다. 따라서 비트 보다 더 작은 정보어 간격을 지원하기 위해서 단축(shortening)과 같은 방법을 적용하여 해결 할 수 있다. 예를 들면, 지원하고자 하는 정보어 길이 있다면, 먼저 를 만족하도록 값을 정하고 단축이 필요할 경우 비트만큼 정보어에 단축을 적용할 경우 비트의 정보어를 쉽게 적용할 수 있다. 따라서 단축 비트의 최대 길이는 까지 될 수 있다. The lifting method proposed by the present invention is based on the assumption that the number of information word column blocks is , The size of the information words that can be supported is It is obvious. That is, the granularity of the supportable information words is Bit. therefore In order to support a smaller information word interval than a bit, a method such as shortening may be applied. For example, the information length First, To satisfy If you set a value and need a short When shortening the information word by a bit Bit information words can be easily applied. Therefore, the maximum length of the abbreviation bit is Lt; / RTI >
이 과정은 다음과 같이 간단히 정리할 수 있다. This process can be summarized as follows.
Step 1) 값을 수학식 33과 같이 결정한다.Step 1) Value is determined as shown in Equation (33).
Step 2) 상기 값에 대해 리프팅을 적용하여 정보어 길이 를 지원할 수 있는 패리티 검사 행렬의 지수 행렬을 생성한다. Step 2) By applying lifting on the value, the information word length And a parity check matrix of the parity check matrix.
Step 3) 상기 지수 행렬에 기반한 LDPC 부호화/복호화를 진행함에 있어서 의 단축된 정보어를 고려한다. Step 3) In proceeding to the exponent matrix-based LDPC encoding / decoding, Consider the shortened information words of
한편, LDPC 부호는 도 2에서 나열한 이분 그래프 상에서 합곱 알고리즘에 기반한 반복 복호 알고리즘을 사용하여 복호할 수 있으며, 합곱 알고리즘은 메시지 패싱 알고리즘의 일종이다.On the other hand, the LDPC code can be decoded by using an iterative decoding algorithm based on the sum algorithm on the half graph shown in FIG. 2, and the summing algorithm is a type of message passing algorithm.
이하에서는, 도 5a, b를 참조하여 LDPC 복호화 시 일반적으로 사용되는 메시지 패싱 동작에 대해서 설명하기로 한다.Hereinafter, a message passing operation generally used in LDPC decoding will be described with reference to FIGS. 5A and 5B.
도 5a, b는 LDPC 복호화를 위해 임의의 검사 노드와 변수 노드에서 메시지 패싱 동작을 나타낸다.5A and 5B show message passing operations at any check node and variable node for LDPC decoding.
도 5a에는 검사 노드 m(500)과 검사 노드 m(500)에 연결되는 다수의 변수 노드들(510, 520, 530, 540)이 도시되어 있다. 또한, 도시되어 있는 Tn',m은 변수 노드 n'(510)에서 검사 노드 m(500)으로 패싱되는 메시지를 나타내며, En,m은 검사 노드 m(500)에서 변수 노드 n(530)으로 패싱되는 메시지를 나타낸다. 여기서, 검사 노드 m(500)에 연결되어 있는 모든 변수 노드들의 집합을 N(m)이라고 정의하고, N(m)에서 변수 노드 n(530)을 제외한 집합을 N(m)\n이라고 정의하기로 한다. 5A illustrates a plurality of
이 경우, 합곱 알고리즘에 기반한 메시지 업데이트(update) 규칙은 하기 수학식 34와 같이 나타낼 수 있다.In this case, the message update rule based on the sum-of-product algorithm can be expressed by Equation (34).
여기에서, Sign(En,m)은 메시지 En,m의 부호(sign)를 나타내고, 은 메시지 En,m의 크기(magnitude)를 나타낸다. 한편, 함수 는 하기의 수학식 35와 같이 나타낼 수 있다. Here, Sign (E n, m ) represents the sign of the message E n, m , Represents the magnitude of the message E n, m . Meanwhile, Can be expressed by the following equation (35).
한편, 도 5b에는 변수 노드 x(550)과 변수 노드 x(550)에 연결되는 다수의 검사 노드들(560, 570, 580, 590)이 도시되어 있다. 또한, 도시되어 있는 Ey',x은 검사 노드 y'(560)에서 변수 노드 x(550)로 패싱되는 메시지를 나타내며, Ty,x은 변수 노드 x(550)에서 변수 노드 y(580)로 패싱되는 메시지를 나타낸다. 여기서, 변수 노드 x(550)에 연결되어 있는 모든 변수 노드들의 집합을 M(x)이라고 정의하고, M(x)에서 검사 노드 y(580)을 제외한 집합을 M(x)\y라고 정의하기로 한다. 이 경우, 합곱 알고리즘에 기반한 메시지 업데이트(update) 규칙은 하기 수학식 36과 같이 나타낼 수 있다.5B illustrates a plurality of
여기에서, Ex는 변수 노드 x의 초기 메시지 값을 의미한다. Here, E x denotes the initial message value of the variable node x.
또한, 노드 x의 비트 값을 판정할 경우에는 하기 수학식 37과 같이 나타낼 수 있다.When the bit value of the node x is determined, it can be expressed by the following equation (37).
이 경우, Px값에 따라 노드 x에 대응하는 부호화 비트를 판정할 수 있다.In this case, the encoding bit corresponding to the node x can be determined according to the P x value.
도 5a, b에서 상술한 방식은 일반적인 복호화 방법이라는 점에서 더 이상 구체적인 설명은 생략하도록 한다. 다만, 도 5a, b에서 설명한 방법 외에도 변수 노드와 검사 노드에서의 패싱되는 메시지 값을 결정하는 데 있어 다른 방법이 적용될 수도 있고, 이와 관련된 상세한 설명은 『Frank R. Kschischang, Brendan J. Frey, and Hans-Andrea Loeliger, "Factor Graphs and the Sum-Product Algorithm," IEEE TRANSACTIONS ON INFORMATION THEORY, VOL. 47, NO. 2, FEBRUARY 2001, pp498-519)』를 참고하기로 한다.5A and 5B is a general decoding method, a detailed description thereof will be omitted. However, in addition to the method described in FIGS. 5A and 5B, another method may be applied to determine the value of the passed message at the variable node and the check node, and a detailed description thereof can be found in Frank R. Kschischang, Brendan J. Frey, and Hans-Andrea Loeliger, "Factor Graphs and the Sum-Product Algorithm," IEEE TRANSACTIONS ON INFORMATION THEORY, VOL. 47, NO. 2, FEBRUARY 2001, pp 498-519).
도 6은 본 발명의 일 실시 예에 따른 LDPC 부호화부의 세부 구성을 설명하기 위한 블록도이다.6 is a block diagram illustrating a detailed configuration of an LDPC encoder according to an embodiment of the present invention.
Kldpc 개의 비트들은 LDPC 부호화부(600)를 위한 Kldpc 개의 LDPC 정보어 비트들 I=(i0,i1,..., )을 구성할 수 있다. LDPC 부호화부(600)는 Kldpc 개의 LDPC 정보어 비트들을 시스테매틱하게 LDPC 부호화하여, Nldpc 개의 비트들로 구성된 LDPC 코드워드 =(c0,c1,..., cNldpc -1)=(i0,i1,..., iKldpc - 1,p0,p1,...,pNldpc - Kldpc - 1)를 생성할 수 있다. The K ldpc bits are the K ldpc LDPC information bits I = (i 0 , i 1 , ..., ). The
상기 수학식 1에서 서술한 바와 같이 상기 LDPC 코드워드와 패리티 검사 행렬의 곱이 제로 벡터가 되도록 부호어를 결정하는 과정을 포함한다. 본 발명의 패리티 검사 행렬은 상기 수학식 3, 수학식 4에서 정의한 형태이며, 이하에서는 길이에 대한 호환성 문제가 있는 기존 리프팅 방식의 문제점을 해결하기 위한 패리티 검사 행렬의 설계 방법 및 그 이용 방법에 대해서 설명한다. And determining a codeword so that a product of the LDPC codeword and the parity check matrix becomes a zero vector, as described in Equation (1). The parity check matrix of the present invention is defined by Equations (3) and (4). Hereinafter, a method of designing a parity check matrix and a method of using the parity check matrix to solve the problem of the existing lifting method, Explain.
먼저, 패리티 검사 행렬의 모행렬에 해당하는 과 그 지수 행렬 이 있다고 하자. 이 때 모행렬 은 자명하게 0과 1의 원소로만 이루어져 있기 때문에 은 0-행렬을 나타내는 -1 또는 항등 행렬을 나타내는 0으로만 이루어져 있다. 그럼 다음은 본 발명에서 제안하는 모듈로에 기반한 변형된 리프팅 방법이다. First, the parity check matrix corresponding to the mother matrix And its exponent matrix Let's say. In this case, Because it is only made up of elements of 0 and 1 Consists of only -1 representing the 0-matrix or 0 representing the identity matrix. The following is a modified lifting method based on the modulo proposed in the present invention.
설명의 편의를 위해 리프팅을 위한 수의 구간은 , 의 형태로 구분하였다. Z의 최대값은 편의상 Zmax라 하자. For ease of explanation, the number of sections for lifting , . Let the maximum value of Z be Z max for convenience.
Step 1) 이면, 에 대해 ()Step 1) If so, About ( )
Step 2) k=1로 설정한다. , , ..., 에 대해 다음과 같은 조건들을 만족하도록 설정한다. Step 2) Set k = 1. , , ..., The following conditions are satisfied.
조건 1: 이면, 의 값은 또는 중에서 하나로 결정된다. Condition 1: If so, The value of or .
조건 2: 모든 i, j에 대해, 각 지수 는 를 만족한다. Condition 2: For all i, j, each index The .
조건 3: Condition 3:
k > A인 경우 각 패리티 검사 행렬 , ,..., 에 대한 터너 그래프에서 차수가 2, 3인 변수 노드(비트 노드) 사이에서는 짧은 사이클을 포함하고 있지 않다.(여기서 짧은 사이클은 사전에 설정되어 있는 값이며, 통상적으로 길이가 4 또는 6인 사이클을 의미하나 리프팅을 적용하기 위해 주어진 모행렬의 크기에 따라 그 이상으로 설정할 수도 있다. 또한 A의 값도 리프팅을 적용하기 위해 주어진 모행렬의 크기에 따라 정해지는 상수 값이다.)If k > A, each parity check matrix , , ..., (A bit node) with a degree of 2 or 3 in the Turner graph for a cycle (where the short cycle is a preset value and typically a cycle of
조건 4: 상기 조건 1의 지수 및 에 대해 동일한 사이클이 생성될 경우 상기 사이클을 구성하고 있는 변수 노드의 차수의 총 합이 큰 경우를 선택한다.Condition 4: Exponent of
Step 3) k = k+1을 적용하고 Step 2)를 반복한다. 일 때까지 반복한다. Step 3) Apply k = k + 1 and repeat step 2). Repeat until.
상기 방법은 모듈로 연산에 기반한 리프팅 방법을 적용하는 경우에 대한 간단한 설계 방법을 나타내며, 만일 플로어링 리프팅 방법을 적용하는 경우에는 상기 Step 2)의 조건 1 및 조건 4를 다음과 같이 나타낼 수 있다.The above method shows a simple design method for applying the lifting method based on the modulo operation. If the floor lifting method is applied, the
조건 1': 이면, 의 값은 또는 중에서 하나로 결정된다. Condition 1 ': If so, The value of or .
조건 4': 상기 조건 1의 지수 및 에 대해 동일한 사이클이 생성될 경우 상기 사이클을 구성하고 있는 변수 노드의 차수의 총 합이 큰 경우를 선택한다.Condition 4 ': Exponent of
도 3 은 본 발명의 일 실시 예에 따른 송신 장치의 세부 구성을 설명하기 위한 블록도이다. 3 is a block diagram illustrating a detailed configuration of a transmitting apparatus according to an embodiment of the present invention.
구체적으로, 도 3과 같이, 송신 장치(300)는 가변 길이 입력 비트들을 처리하기 위해, 세그먼테이션부(310), 제로 패딩부(320), LDPC 부호화부(330), 레이트 매칭부(340) 및 변조부(350)를 포함할 수 있다.3, the
여기에서, 도 3 에 도시된 구성요소는, 가변 길이 입력 비트들에 대한 부호화 및 변조(encoding and modulation)를 수행하는 구성요소로서, 이는 일 예일 뿐이며, 경우에 따라 도 3 에 도시된 구성요소 중 일부는 생략 또는 변경될 수 있고, 다른 구성요소가 더 추가될 수도 있다. Here, the components shown in FIG. 3 are components for performing encoding and modulation on variable length input bits, which is only an example, and in some cases, among the components shown in FIG. 3 Some of which may be omitted or changed, and other components may be added.
한편, 도 3에 도시된 LDPC 부호화부(330)는 도 5에 도시된 LDPC 부호화부(500)가 수행하는 동작을 수행할 수 있다.Meanwhile, the
한편, 송신 장치(300)는 필요한 파라미터(가령, 입력 비트 길이, ModCod(modulation and code rate), 제로 패딩을 위한 파라미터, LDPC 부호의 부호율/부호어 길이, 인터리빙(interleaving)을 위한 파라미터, 리피티션(repetition)을 위한 파라미터, 펑처링(puncturing)을 위한 파라미터 및 변조 방식 등)를 결정하고, 결정된 파라미터를 기초로 부호화하여 수신 장치(400)로 전송할 수 있다. On the other hand, the transmitting
입력 비트들의 수가 가변적이라는 점에서, 입력 비트들의 수가 기설정된 값보다 큰 경우, 기설정된 값 이하의 길이를 갖도록 세그먼테이션 될 수 있다. 또한 세그먼트된 블록 각각은 하나의 LDPC 코딩된 블록에 대응될 수 있다. 다만, 입력 비트들의 수가 기 설정된 값보다 작거나 같은 경우, 세그먼테이션 되지 않는다. 입력 비트들은 하나의 LDPC 코딩된 블록에 대응될 수 있다.In the case that the number of input bits is variable, if the number of input bits is larger than a predetermined value, it can be segmented to have a length equal to or shorter than a predetermined value. Also, each of the segmented blocks may correspond to one LDPC coded block. However, if the number of input bits is less than or equal to a preset value, no segmentation occurs. The input bits may correspond to one LDPC coded block.
이하에서는 세그먼테이션하는 방법에 대해 구체적으로 살펴보도록 한다. Hereinafter, a method of segmentation will be described in detail.
세그먼테이션부(310)는 입력 비트들을 세그먼테이션한다. 세그먼테이션부(311)가 입력 비트들을 세그먼테이션 하는 방법은 세그멘테이션부(310)에 B 비트의 입력 비트들 (B > 0)이 입력 된다. 만약 상기 B 값이 기 설정된 값인 최대 부호화 입력 비트(Kmax )보다 클 경우 세그멘테이션 한다. 상기 최대 부호화 입력 비트(Kmax)는 부호율에 따라 결정되며, 표 1과 같다. 다음과 같다.The
상기 표 1은 시스템에 따라 변경 가능하며, 이하 표 2의 경우도 존재 할 수 있다.Table 1 above can be changed depending on the system, and there may be cases of Table 2 below as well.
세그멘테이션 된 블록의 개수를 C라고 할 때, 세그멘테이션 되는 비트의 개수는 이하와 같이 결정된다. When the number of segmented blocks is C, the number of bits to be segmented is determined as follows.
적어도 두 개로 세그먼테이션되는 경우에는 세그먼트된 적어도 두 개의 입력 비트들이 각각 LDPC 부호화되어 적어도 두 개의 FEC(forward error correction) 프레임이 생성되므로, 입력 비트들을 전송하기 위하여 적어도 두 개의 FEC 프레임이 요구된다.At least two FEC frames are required to transmit the input bits since at least two segmented input bits are each LDPC-coded to produce at least two forward error correction (FEC) frames when segmented into at least two.
따라서, 세그먼테이션부(310)는 하기의 수학식 38에 기초하여 FEC 프레임의 수 C를 산출할 수 있다. Therefore, the
여기에서, 은 x보다 크거나 같은 최소 정수를 의미한다.From here, Means a minimum integer greater than or equal to x.
다음과 같이 표현 가능하다.It can be expressed as follows.
if B≤ K max if B ≤ K max
L = 0 L = 0
Number of code blocks: C=1 Number of code blocks: C = 1
elseelse
L = 24 L = 24
Number of code blocks: .Number of code blocks: .
end ifend if
상기에서 L은 CRC 부호의 패리티 비트의 수를 의미한다. 세그멘테이션 된 블록들 각각 CRC 부호화를 수행하도록 한다. 그러므로 입력 비트의 개수는 B 비트에서 CRC 비트의 개수를 고려한 B' 비트로 변경되었다.Where L denotes the number of parity bits of the CRC code. And causes each of the segmented blocks to perform CRC encoding. Therefore, the number of input bits was changed from B bits to B 'bits considering the number of CRC bits.
세그멘테이션 된 블록들을 구성하는 비트의 개수를 동일하게 하기 위하여 <Null> 비트들을 삽입 하도록 하며, 상기 <Null> 비트의 개수 및 각각 블록을 구성하는 비트의 개수는 이하와 같이 구할 수 있다.≪ Null > bits are inserted so as to equalize the number of bits constituting the segmented blocks, and the number of < Null > bits and the number of bits constituting each block can be obtained as follows.
세그멘테이션부(310)의 출력 비트들에서 r번째 블록을 라 하고 Kr은 r번째 블록의 비트의 개수라 하자. In the output bits of the
각각의 블록의 비트의 개수는 이하와 같다. 또한 모든 블록의 길이를 동일하게 하기 위하여 마지막 블록에는 <Null> 비트들을 삽입하도록 한다. 즉, 세그먼테이션부(310)는 F개의 <Null> 비트들(즉, 0 값을 갖는 비트들)을 채울 수 있다. 이에 따라, 도 7과 같이 F 개의 <Null> 비트 들이 채워질 수 있다. The number of bits of each block is as follows. Also, the <Null> bits are inserted in the last block in order to make all blocks the same length. That is, the
도 7 및 도 8은 전송 블록 구조도이다.7 and 8 are transmission block structure diagrams.
이와 같이, 패딩 필드의 길이를 산출하고 산출된 길이만큼의 <Null> 비트들을 패딩 파트에 패딩함으로써, 입력 비트들을 세그먼테이션할 때, 각각 동일한 수인 Kr 비트들로 구성된 복수의 블록으로 세그먼테이션할 수 있게 된다.In this manner, when the input bits are segmented by calculating the length of the padding field and padding the <Null> bits of the calculated length to the padding part, it is possible to segment into a plurality of blocks each consisting of the same number of Kr bits .
도 7의 세그먼테이션 C 의 뒤 또는 앞에 <Null> 비트들을 패딩하는 것이 가능하다.It is possible to pad the < Null > bits after or before the segmentation C in Fig.
또한, 도 8의 세그먼테이션 C 뒤 또는 앞에 <Null> 비트들을 패딩하는 것이 가능하다. It is also possible to pad the < Null > bits after or before the segmentation C in Fig.
if C=1, if C = 1,
Kr = B' Kr = B '
elseelse
The number of filler bits F The number of filler bits F
F = ceiling(B'/C) x C - B' F = ceiling (B '/ C) x C - B'
B'' = B'+F B '' = B '+ F
Kr = B''/C Kr = B " / C
The filler bits <NULL> shall be inserted end of the last block(or beginning of the first block). <NULL> 비트들의 위치는 변경 가능하며, 일 예로, 세그멘테이션 된 마지막 블록의 마지막 위치 혹은 시작 위치에 삽입할 수 있다.상기 ceiling(x)는 x보다 작지 않은 가장 작은 정수를 의미한다. 일 예로, ceiling(1.5) = 2 이다. The filler bits <NULL> shall be inserted end of the last block (or beginning of the first block). The positions of the <NULL> bits may be changed, for example, at the end or beginning of the last segmented segment. Ceiling (x) means the smallest integer not less than x. For example, ceiling (1.5) = 2.
For k= Kr - F - 1-L to Kr-1-L, For k = Kr - F - 1 - L to Kr - 1 - L,
c (C-1)k = <NULL> c (C-1) k = < NULL >
end for end for
end ifend if
세그멘테이션 블록의 개수가 2이상일 경우에는 각각의 세그멘트들에 CRC 부호화를 하도록 한다. 상기 CRC 부호는 전송 시스템에 따라 생략 가능하다.When the number of segmentation blocks is two or more, each segment is CRC-encoded. The CRC code may be omitted depending on the transmission system.
for r = 0 to C-1for r = 0 to C -1
while while
//세그멘테이션된 비트들을 매핑한다. // Map the segmented bits.
k=k+1 k = k + 1
s=s+1 s = s + 1
end while end while
if C >1 if C > 1
r번째 세그멘트 비트들 뒤에 CRC 패리티 비트들 을 추가하여 아래와 같이 c rk 에 매핑하도록 한다.The rth segment bits Followed by CRC parity bits And map it to c rk as shown below.
For CRC calculation it is assumed that filler bits, if present, have the value 0.For CRC calculation it is assumed that filler bits, if present, have the
while while
k=k+1 k = k + 1
end while end while
end ifend if
end forend for
구체적으로, 도 7과 같이, 세그먼테이션부(310)는 C가 1 보다 큰 경우, 입력 비트들을 Kr 개의 비트 수 만큼씩 세그먼테이션하여, 전체 입력 비트들을 C개의 블록으로 세그먼테이션할 수 있다. Specifically, as shown in FIG. 7, the segmenting
또한, 세그먼트된 입력 비트들 각각은 CRC 부호화된다. 부호화 결과로서 송신 장치(300)의 제로 패딩부(320)의 입력 비트의 개수는 K = (Kr+L)이 될 수 있다. 상기 L은 CRC 부호의 패리티 길이로 24가 될 수 있다.Also, each of the segmented input bits is CRC encoded. As a result of encoding, the number of input bits of the zero
다만, L1 디테일 시그널링이 세그먼테이션되지 않는 경우, K=B이다. However, if L1 detail signaling is not segmented, K = B.
한편, 세그먼트된 블록들은 하기와 같은 절차에 의해 부호화될 수 있다.On the other hand, the segmented blocks can be encoded by the following procedure.
제로 패딩부(320)는 제로 비트들을 패딩한다. 구체적으로, LDPC 코드의 경우, 코드 레이트 및 코드 길이에 따라 정해진 일정한 수의 LDPC 정보어 비트들이 요구된다는 점에서, 제로 패딩부(320)는 세그멘트된 블록의 비트들의 수가 LDPC 정보어 비트들의 수보다 작은 경우, LDPC 부호화를 위해 제로 비트들을 패딩하여, 일정한 수의 LDPC 정보어 비트들을 생성하고, 이를 LDPC 부호화부(330)로 출력할 수 있다. 한편, 세그멘테이션부(310)에서 출력된 하나의 블록의 비트의 수가 LDPC 정보어 비트들의 수와 동일한 경우, 제로 비트들은 패딩되지 않는다.The zero
여기에서, 제로 패딩부(320)에 의해 패딩된 제로 비트들은 LDPC 부호화를 위해 패딩된 것이므로, 쇼트닝에 따라 패딩된 제로 비트들은 수신 장치(400)로 전송되지 않는다.Here, since the zero bits padded by the zero
구체적으로, 이하와 같이 할 수 있다. 부호율에 따라 정의되어 있는 Kldpc_b 값을 기반으로 Z값을 결정하고, 상기 Z값은 LDPC 부호의 패리티 검사 행렬을 구성하는 서브 매트릭스의 사이즈를 의미한다. Kldpc_b은 패리티 검사 행렬에서 정보어 파트를 구성하는 column-group의 개수를 의미한다. 그러므로 입력 비트의 길이(K)를 Kldpc_b로 나눈 최대값을 서브 매트릭스의 사이즈로 결정하여 <Null> 비트의 개수를 최소화 하도록 한다. 상기 Z는 서브 매트릭스의 사이즈로 최소값과 최대값 사이의 임의의 정수 값일 수 있다. 이하에서 ZP는 <Null> 비트의 개수를 의미한다. Specifically, the following can be performed. The Z value is determined based on the K ldpc_b value defined according to the coding rate, and the Z value means the size of the submatrix constituting the parity check matrix of the LDPC code. K ldpc_b denotes the number of column-groups constituting the information part in the parity check matrix. Therefore, the maximum value obtained by dividing the length (K) of the input bits by K ldpc_b is determined as the size of the submatrix so as to minimize the number of <null> bits. The Z may be any integer value between the minimum value and the maximum value in the size of the submatrix. In the following, ZP means the number of < Null > bits.
ZP = Z x K ldpc_b - K ZP = Z x K ldpc_b - K
K ldpc = Z x K ldpc_b K ldpc = Z x K ldpc_b
여기서, K ldpc_b 는 부호율이 1/4, 1/2, 3/4, 7/8인 경우에 따라서 표 3과 같이 주어진다.Here, K ldpc_b is given as Table 3 when the coding rate is 1/4, 1/2, 3/4, 7/8.
상기 표 3에서 서술하는 파라미터는 시스템에 따라 변경 가능하며 이하 표 4를 사용할 수 있다.The parameters described in Table 3 above can be changed depending on the system, and Table 4 below can be used.
상기 실시예에서는 서브 매트릭스의 사이즈 Z 값들이 최소값부터 최대값 까지 모든 정수가 가능할 경우를 의미하여 이하에서는 Z 값들이 D의 배수일 경우 이하와 같이 입력 비트의 개수 K에 대하여 서브 매트릭스의 사이즈 Z값을 결정할 수 있다. D는 12일 수 있다.In the above embodiment, it is assumed that all the Z values of the submatrix from the minimum value to the maximum value are possible. In the following, when the Z values are a multiple of D, the size Z value of the submatrix Can be determined. D may be twelve.
//// zero padding for shortening//// zero padding for shortening
For j=0 to ZP-1For j = 0 to ZP-1
i k = <NULL> i k = <NULL>
end forend for
For j=ZP to K ldpc -1For j = ZP to K ldpc -1
i k = c {k -ZP} i k = c {k -ZP}
end forend for
상기 <NULL> 비트들은 정보어 비트들 중 특정 위치에 패딩할 수 있다. 상기 <NULL> 비트들은 예를 들어 정보어의 가장 마지막 부분에 존재 할 수 있다. The < NULL > bits may be padded to specific ones of the information bits. The < NULL > bits may be present, for example, in the last part of the information word.
또한 다른 예로, 상기와 같이 <NULL> 비트들을 패딩하고 인터리빙하여 패딩된 비트들이 패리티 검사 행렬의 열 블록에 대응되는 비트 block 들에 균일하게 분포 할 수 있도록 한다.As another example, by padding and interleaving the <NULL> bits as described above, the padded bits can be uniformly distributed in the bit blocks corresponding to the column blocks of the parity check matrix.
//// zero padding for shortening//// zero padding for shortening
For j=0 to ZP-1For j = 0 to ZP -1
x k = <NULL> x k = <NULL>
end forend for
For j=ZP to K ldp c -1For j = ZP to K ldp c -1
x k = c {k -ZP} x k = c {k -ZP}
end forend for
/// interleaving the information bits/// interleaving the information bits
For j=0 to K ldpc_b -1For j = 0 to K ldpc_b -1
For k = 0 to Z-1 For k = 0 to Z-1
i { j ·Z + k } = x { k · Kldpc_b + j} i {j · Z + k} = x {k · Kldpc_b + j}
end for k end for k
end for jend for j
Z는 상기 수학식 39 혹은 수학식 40에서 구한 서브 매트릭스의 사이즈이다. K ldpc_b 는 패리티 검사 행렬의 정보어 파트의 열 블록의 개수를 의미하며 상기 표 3 혹은 표 4 이다.Z is the size of the submatrix obtained from the equation (39) or (40). K ldpc_b denotes the number of column blocks of the information word part of the parity check matrix, and is shown in Table 3 or Table 4.
보다 상세하게는 도 8에서 도시한 바와 같이 상기 세그멘테이션부(310)에서 세그멘테이션 된 블록(CRC 포함)들에 <Null> 값들을 삽입하여 LDPC 부호의 정보어 길이와 동일하도록 한다. 상기 LDPC 부호의 정보어 길이는 LDPC 부호의 패리티 검사 행렬의 정보어 파트의 열 블록의 개수의 배수들 중 입력 비트의 개수(K)보다 작지 않은 정수 중 가장 작은 정수를 선택하도록 한다. 즉, K ldpc = x K ldpc _b 로 결정될 수 있다.More specifically, as shown in FIG. 8, < Null > values are inserted into the segmented block (including CRC) in the
이하에서는 상기 송신 장치(300)의 LDPC 부호화부(330) 또는 도 5의 LDPC 부호화부(500)에 대하여 상세히 설명하도록 한다. Hereinafter, the
LDPC 부호화부(330)는 제로 패딩부(320)의 출력 비트를 LDPC 부호화한다. The
구체적으로, LDPC 부호화부(330)는 제로 패딩부(320)에서 출력되는 LDPC 정보어 비트들을 LDPC 부호화하여 LDPC 패리티 비트들을 생성하고, LDPC 정보어 비트들 및 LDPC 패리티 비트들로 구성된 LDPC 코드워드를 레이트 매칭부(340)로 출력할 수 있다. Specifically, the
즉, 제로 패딩부(320)로부터 출력되는 Kldpc 개의 비트들은 LDPC 부호화부(330)를 위한 Kldpc 개의 LDPC 정보어 비트들 I=(i0,i1,..., )을 구성할 수 있다. That is, the K ldpc bits output from the zero
LDPC 부호화부(330)는 Kldpc 개의 LDPC 정보어 비트들을 시스테매틱하게 LDPC 부호화하여, Nldpc 개의 비트들로 구성된 LDPC 코드워드 =(c0,c1,..., cNldpc -1)=(i0,i1,..., iKldpc-1,p0,p1,...,pNldpc-Kldpc-1)를 생성할 수 있다. The
본 발명의 패리티 검사 행렬의 파라미터는 이하 표 5와 같다. 부호율(Code Rate)는 LDPC 부호의 부호율을 의미하고, N ldpc _b 는 상기 수학식 4의 n과 동일한 값으로 패리티 검사 행렬의 열 블록의 개수를 의미하고, K ldpc _b 는(n-m)과 동일한 값으로 패리티 검사 행렬의 정보어 파트의 열 블록의 개수를 의미하고, N parity _b 는 m과 동일한 값으로 패리티 검사 행렬의 패리티 파트의 열 블록의 개수, 행 블록(row block)의 개수를 의미한다.The parameters of the parity check matrix of the present invention are shown in Table 5 below. Code rate (Code Rate) refers to the code rate of the LDPC code, N ldpc _b is the number of column blocks of a parity check matrix with the same value as the n in the
이하 표 6 내지 표 9에서는 서브 행렬인 상기 수학식 3에서의 순환 순열 행렬의 크기(=Z * Z)의 Z=256인 경우 각 순환 순열 행렬의 지수 (0≤i<N ldpc -K ldpc , 0≤j<N ldpc )을 나타내었다. 표 6, 표 7, 표 8, 표 9는 각각 LDPC 부호의 부호율이 7/8, 3/4, 1/2, 1/4인 경우의 패리티 검사 행렬을 의미한다. 순환 순열 행렬의 크기인 Z가 255이하인 경우 패리티 검사 행렬의 지수 값(Z)는 이하 수학식 41과 같이 결정된다.In the following Tables 6 to 9, the size of the cyclic permutation matrix in the formula (3) = Z * Z), the index of each cyclic permutation matrix (0? I < N ldpc - K ldpc , 0? J < N ldpc ). Tables 6, 7, 8, and 9 indicate parity check matrices when the coding rates of the LDPC codes are 7/8, 3/4, 1/2, and 1/4, respectively. If Z, the size of the cyclic permutation matrix, is less than 255, the exponent value of the parity check matrix (Z) is determined as shown in Equation (41) below.
상기 수학식 41에서 ai,j는 이하 표 6 내지 표 9의 i번째 row, j번째 column의 값으로 순환 순열 행렬의 크기가 256일 때, i번째 row, j번째 column의 순환 순열 행렬의 지수 값을 의미한다. ai,j(Z)는 상기 지수 값 ai,j을 기반으로 상기 순환 순열 행렬의 크기 Z(0≤Z<256)가 256보다 작을 경우 i번째 row, j번째 column의 순환 순열 행렬의 지수 값을 의미한다. In
구체적으로는, Z가 20 이상 21 미만일 경우에는 ai,j(Z)는 ai,j, 가 -1 혹은 0인 경우 ai,j와 동일하고, ai,j, 가 0 초과 일 경우 mod(ai,j, 1) 이다. 이는 제로 행렬이 아닌 순환 행렬은 1x1 순환 행렬인 1이 됨을 의미한다. Specifically, Z is 0, 2 if more than 21 is less than a i, j (Z) is the case of a i, j, -1, or 0, the same as a i, j, and, a i, j, is greater than 0 Mod (a i, j , 1). This means that the non-zero circulating matrix is a 1x1 circulating matrix.
구체적으로는, Z가 21 이상 22 미만일 경우에는 ai,j(Z)는 ai,j, 가 -1 혹은 0인 경우 ai,j와 동일하고, ai,j, 가 0 초과 일 경우 mod(ai,j, 21)이다. Specifically, Z is 2 when 1 or 22 is less than a i, j (Z) is the case of a i, j, -1, or 0 a i, j and the same and, a i, j, is greater than 0 Mod (a i, j , 2 1 ), respectively.
구체적으로는, Z가 22 이상 23 미만일 경우에는 ai,j(Z)는 ai,j, 가 -1 혹은 0인 경우 ai,j와 동일하고, ai,j, 가 0 초과 일 경우 mod(ai,j, 22)이다. Specifically, Z is 2 when 2 or 23 is less than a i, j (Z) is the case of a i, j, -1, or 0 a i, j and the same and, a i, j, is greater than 0 Mod (a i, j , 2 2 ), respectively.
구체적으로는, Z가 27 이상 28 미만일 경우에는 ai,j(Z)는 ai,j, 가 -1 혹은 0인 경우 ai,j와 동일하고, ai,j, 가 0 초과 일 경우 mod(ai,j, 27)이다. Specifically, Z is 27 or more is less than 28 cases, a i, j (Z) is the case of a i, j, -1, or 0 a i, j and the same and, a i, j, is greater than 0 Mod (a i, j , 2 7 ), respectively.
상기 표 6 내지 표 9의 패리티 검사 행렬의 column permutation들은 모두 동일한 패리티 검사 행렬로 생각할 수 있다. The column permutations of the parity check matrixes of Tables 6 to 9 can all be considered as the same parity check matrix.
보다 상세하게는 표 6의 28번째 column의 지수 값들이 [1 0 -1 1]T 에서 [0 Y -1 0]T 으로 변경될 수 있다. 표 10과 같이 변경 가능하다. Y는 임의의 정수로 (Z-1)일 수 있다.More specifically, the exponent values of the 28th column of Table 6 can be changed from [1 0 -1 1] T to [0 Y -1 0] T. And can be changed as shown in Table 10. Y may be (Z-1) with an arbitrary integer.
보다 상세하게는 표 7의 24번째 column의 지수 값들이 [1 -1 -1 -1 -1 0 -1 -1 1 ]T 에서 [0 -1 -1 -1 -1 Y -1 -1 0 ]T 으로 변경될 수 있다. 또한 28 번째 column의 지수 값들이 [-1 -1 -1 1 1 -1 -1 -1] 에서 [-1 -1 -1 0 0 -1 -1 -1]T 으로 변경되어 표 11와 같이 변경 가능하다. Y는 임의의 정수로 (Z-1)일 수 있다.More specifically, the exponent values of the 24th column of Table 7 are [0 -1 -1 -1 -1 Y -1 -1 0] at [1 -1 -1 -1 -1 0 -1 -1 1] T , T < / RTI > Also, the exponent values of the 28th column are changed from [-1 -1 -1 1 -1 -1 -1 -1] to [-1 -1 -1 0 0 -1 -1 -1] T , It is possible. Y may be (Z-1) with an arbitrary integer.
보다 상세하게는 표 8의 16번째 column의 지수 값들과 24번째 지수 값들이 아래 표 12와 같이 변경 가능하다. Y는 임의의 정수로 (Z-1)일 수 있다.More specifically, the exponent values and the 24th exponent values in the 16th column of Table 8 can be changed as shown in Table 12 below. Y may be (Z-1) with an arbitrary integer.
보다 상세하게는 표 9의 16번째 column의 지수 값들과 24번째 지수 값들이 아래 표 13과 같이 변경 가능하다. Y는 임의의 정수로 (Z-1)일 수 있다.More specifically, the exponent values and the 24th exponent values in the 16th column of Table 9 can be changed as shown in Table 13 below. Y may be (Z-1) with an arbitrary integer.
표 6, 표 7, 표6, 표 9는 각각 LDPC 부호의 부호율이 7/8, 3/4, 1/2, 1/4인 경우의 패리티 검사 행렬을 의미한다. 상기 패리티 검사 행렬의 순환 순열 행렬의 크기인 Z는 1부터 Zmax까지 정수이다. 상기 1부터 Zmax까지 정수에 대하여 l 개의 값을 선택하여 set {Z0, Z1, ..., Zl}을 정의 할 수 있다. 일 예로 상기 {Z0, Z1, ..., Zl} = {20, 21, ..., 2l }일 수 있다. 상기 set에서 i<j인 경우 Zi < Zj이다. 또한 Zl ≥ Zmax이다. Tables 6, 7, 6, and 9 indicate parity check matrices in the case where the coding rates of the LDPC codes are 7/8, 3/4, 1/2, and 1/4, respectively. The size Z of the cyclic permutation matrix of the parity check matrix is an integer from 1 to Z max . Set {Z 0 , Z 1 , ..., Z l } can be defined by selecting 1 values for integers from 1 to Z max . For example, {Z 0 , Z 1 , ..., Z l } = {2 0 , 2 1 , ..., 2 l }. In the above set, if i <j, Z i <Z j . And Z l ? Z max .
Zl > Zmax일 경우, 패리티 검사 행렬의 순환 행렬의 크기가 Z (1≤Z≤Zmax)인 경우의 i번째 행 블록, j번째 열 블록의 순환 행렬의 지수 값 (Z)은 이하 수학식 42와 같이 결정된다. Z l > Z max , the i-th row block when the size of the circulation matrix of the parity check matrix is Z (1? Z? Z max ), the exponent value of the circulation matrix of the j- (Z) is determined according to the following equation (42).
상기 수학식 42에서 mod(x, y) = x mod y를 의미한다. 즉, x를 y로 나눈 나머지를 의미한다. In Equation (42), mod (x, y) = x mod y. That is, it means the remainder when x is divided by y.
구체적으로는, Z가 Z0 이상 Z1 미만일 경우에는 ai,j(Z)는 ai,j(Z l-1 )가 -1 혹은 0인 경우 ai,j(Z l-1 )와 동일하고, ai,j(Z l-1 )가 0 초과일 경우 mod(ai,j(Z l-1 ), Z0)이다. If Specifically, Z is Z 1 Z 0 or higher is less than a i, j (Z) is a i, j (Z l- 1) is equal to -1 or 0 if a i, j (Z l- 1) and is the same and, a i, j (Z l -1) is greater than 0 if the mod (a i, j (Z l-1), Z 0).
일 예로, Z max = 192, l = 8, {Z0, Z1, ..., Z8}={20, 21, ..., 28 }이다.For example, Z max = 192, l = 8, {Z 0 , Z 1 , ..., Z 8 } = {2 0 , 2 1 , ..., 2 8 }.
Zl = Zmax일 경우, 일 예로, Z max = 256, l = 8, {Z0, Z1, ..., Z8}={20, 21, ..., 28 }이다. 패리티 검사 행렬의 순환 행렬의 크기가 Z(1<Z<Zmax)인 경우의 지수 i번째 행 블록, j번째 열 블록의 순환 행렬의 지수 값 (Z)은 이하 수학식 44와 같이 결정된다.If Z 1 = Z max , for example, Z max = 256, 1 = 8, {Z 0 , Z 1 , ..., Z 8 } = {2 0 , 2 1 , ..., 2 8 } . The exponent i-th row block when the size of the circulation matrix of the parity check matrix is Z (1 <Z <Z max ), the exponent value of the circulation matrix of the j- (Z) is determined as shown in Equation (44) below.
상기 수학식 44에서 mod(x, y) = x mod y를 의미한다. 즉, x를 y로 나눈 나머지를 의미한다.In the above equation (44), mod (x, y) = x mod y. That is, it means the remainder when x is divided by y.
구체적으로는, Z가 Z0 이상 Z1 미만일 경우에는 ai,j(Z)는 ai,j(Z l-1 )가 -1 혹은 0인 경우 ai,j(Z l-1 )와 동일하고, ai,j(Z l-1 )가 0 초과일 경우 mod(ai,j(Z l-1 ), Z0)이다.If Specifically, Z is Z 1 Z 0 or higher is less than a i, j (Z) is a i, j (Z l- 1) is equal to -1 or 0 if a i, j (Z l- 1) and is the same and, a i, j (Z l -1) is greater than 0 if the mod (a i, j (Z l-1), Z 0).
구체적으로는, Z가 Z1 이상 Z2 미만일 경우에는 ai,j(Z)는 ai,j, 가 -1 혹은 0인 경우 ai,j와 동일하고, ai,j, 가 0 초과일 경우 mod(ai,j, 21)이다.Specifically, when Z is Z 1 Z 2 or more is less than a i, j (Z) is the case of a i, j, -1, or 0 a i, j and the same and, a i, j, is greater than 0 Mod (a i, j , 2 1 ), respectively.
구체적으로는, Z가 22 이상 23 미만일 경우에는 ai,j(Z)는 ai,j, 가 -1 혹은 0인 경우 ai,j와 동일하고, ai,j, 가 0 초과일 경우 mod(ai,j, 22)이다.Specifically, Z is 2 when 2 or 23 is less than a i, j (Z) is the case of a i, j, -1, or 0 a i, j and the same and, a i, j, is greater than 0 Mod (a i, j , 2 2 ), respectively.
구체적으로는, Z가 27 이상 28 미만일 경우에는 ai,j(Z)는 ai,j, 가 -1 혹은 0인 경우 ai,j와 동일하고, ai,j, 가 0 초과일 경우 mod(ai,j, 27)이다.Specifically, Z is 27 or more is less than 28 cases, a i, j (Z) is the case of a i, j, -1, or 0 a i, j and the same and, a i, j, is greater than 0 Mod (a i, j , 2 7 ), respectively.
상기 패리티 검사행렬의 파라미터들은 시스템에 따라 다양하게 존재 할 수 있으며, 일예로, 이하 표 14 혹은 15와 같을 수 있다.The parameters of the parity check matrix may vary according to the system, and may be as shown in Table 14 or 15 below.
상기 표 14 내지 표 15의 파라미터들에 대응되는 패리티 검사 행렬의 실시 예를 다음 표 1 내지 표 6에 나타내었다. 상기 표 1 내지 표 3은 각 패리티 검사 행렬의 지수 행렬을 의미한다. (작은 빈 블록은 Z×Z 크기의 0-행렬을 의미한다.) 설계의 편의상 모행렬의 열의 개수는 모두 36으로 고정하였고, 표 1은 부호율 8/9, 표 2는 부호율 2/3, 표 3은 부호율 4/9로 설정하였다. 또한 리프팅을 위한 Z 값은 12, 24, 36, 48, 60, 72, 84, 96으로 설정하여 총 8 개의 길이에 대해 지원함을 가정하였다. Examples of the parity check matrix corresponding to the parameters of Tables 14 to 15 are shown in Tables 1 to 6 below. Tables 1 to 3 represent exponential matrices of the respective parity check matrices. For the sake of design convenience, the number of columns in the mother matrix is fixed at 36, Table 1 shows the code rate of 8/9, and Table 2 shows the code rate of 2/3 , And the code rate is set to 4/9 in Table 3. It is assumed that Z values for lifting are set to 12, 24, 36, 48, 60, 72, 84, and 96 to support a total of 8 lengths.
이하 표 16 내지 표 18에서는 서브 행렬인 상기 수학식 3에서의 순환 순열 행렬의 크기(=Z x Z)의 Z=96인 경우 각 순환 순열 행렬의 지수 (0≤i<N ldpc -K ldpc , 0≤j<N ldpc )을 나타내었다. 순환 순열 행렬의 크기인 Z가 96이하인 경우 패리티 검사 행렬의 지수 값(Zk)는 이하 수학식 45와 같이 결정된다.In Table 16 to Table 18 below, the size of the circular permutation matrix in the formula (3) = Z x Z) where Z = 96, the exponent of each cyclic permutation matrix (0? I < N ldpc - K ldpc , 0? J < N ldpc ). If Z, the size of the cyclic permutation matrix, is 96 or less, the exponent value of the parity check matrix (Z k ) is determined as shown in Equation (45) below.
Zk = 12·k , (k = 1, 2, ..., 8)Z k = 12 k, (k = 1, 2, ..., 8)
또 다른 설계된 패리티 검사 행렬의 실시 예를 다음 표 19 내지 표 21에 나타내었다. 상기 표 19 내지 표 21은 각 패리티 검사 행렬의 지수 행렬을 의미한다. 설계의 편의상 모행렬의 열의 개수는 모두 37으로 고정하였고, 표 19는 부호율 32/37, 표 20은 부호율 24/37, 표 21은 부호율 16/37로 설정하였다. 또한 리프팅을 위한 Z 값은 12, 24, 36, 48, 60, 72, 84, 96으로 설정하여 총 8 개의 길이에 대해 지원함을 가정하였다.Examples of other designed parity check matrices are shown in the following Tables 19 to 21. Tables 19 to 21 represent exponential matrices of the respective parity check matrices. For the convenience of design, the number of columns in the mother matrix is fixed to 37, and the coding rate is set to 32/37 in Table 19, the coding rate is 24/37 in Table 20, and the coding rate is set to 16/37. It is assumed that Z values for lifting are set to 12, 24, 36, 48, 60, 72, 84, and 96 to support a total of 8 lengths.
상기 표 19 내지 표 21에 나타낸 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행할 경우에 정보어에 대응되는 부분행렬 중에서 가장 첫 번째 열 블록에 대응되는 정보어 비트를 천공(puncturing)하여 전송을 할 경우에는 최종 부호율이 표 19는 부호율 8/9, 표 20은 부호율 2/3, 표 21은 부호율 4/9이 되어 마치 표 16내지 18을 이용하는 경우와 동일함을 알 수 있다. 통상적으로 LDPC 부호는 정보어 천공을 적절히 적용할 경우에 성능을 개선할 수 있기 때문에 성능 개선을 위해 표 19 내지 표 21을 이용한 LDPC 부호화를 적용할 수 있다. When LDPC coding is performed using the parity check matrix shown in Tables 19 to 21, puncturing the information bits corresponding to the first column block among the partial matrices corresponding to the information words and transmitting The final code rate is the same as that in the case of using Tables 16 to 18 so that the code rate is 8/9 in Table 19, the code rate is 2/3 in Table 20, and the code rate is 4/9 in Table 21. Since LDPC codes can improve the performance when the information word puncturing is suitably applied, LDPC coding using Tables 19 to 21 can be applied to improve the performance.
상기 표 15에서 표기한 ID= 6, R=1/3에 대응되는 패리티 검사 행렬은 도 13a와 도 13b에 도시하였다. 상기 도 13a 및 13b는 패리티 검사 행렬의 지수 행렬을 의미한다. 작은 빈 블록은 Z×Z 크기의 0-행렬을 의미하며, 리프팅을 위한 Z 값은 12, 24, 36, 48, 60, 72, 84, 96으로 설정하여 총 8 개의 길이에 대해 지원함을 가정하였다. 참고로 도 13a 및 도 13b의 37번째 열 블록부터 마지막 열 블록까지는 모두 차수가 1인 특징을 가지고 있는데 편의상 표에서는 일부를 생략하였다. 또한 상기 차수가 1인 열 블록들은 항등 행렬들로 구성되어 있다. The parity check matrix corresponding to ID = 6 and R = 1/3 shown in Table 15 is shown in FIGS. 13A and 13B. 13A and 13B denote exponential matrices of a parity check matrix. It is assumed that a small empty block means a Z × Z size 0-matrix, and Z values for lifting are set to 12, 24, 36, 48, 60, 72, 84, 96 to support a total of 8 lengths . 13A and 13B, all the columns from the 37th column to the last column block have a degree of 1, and some of them are omitted for the sake of convenience. In addition, the column blocks having the order of 1 are composed of identity matrices.
상기 도 13a 및 도 13b의 패리티 검사 행렬을 살펴보면, 전체 패리티 검사 행렬의 위 4개의 행 블록과 36 개의 열 블록으로 구성된 부분 행렬은 상기 표 35에 대응되는 패리티 검사 행렬과 일치함을 알 수 있다. 즉, 상기 도 13a 및 도 13b의 패리티 검사 행렬은 상기 표 35에 대응되는 패리티 검사 행렬에 복수 개의 단일 패리티 검사(single parity-check) 부호를 연접하여 확장된(extended) 형태임을 알 수 있다. Referring to the parity check matrix of FIGS. 13A and 13B, it can be seen that the partial matrix composed of the four row blocks and the 36 column blocks of the entire parity check matrix is identical to the parity check matrix corresponding to Table 35 above. That is, it can be seen that the parity check matrix of FIGS. 13A and 13B is an extended form by concatenating a plurality of single parity-check codes to the parity check matrix corresponding to Table 35 above.
단일 패리티 검사 부호와의 연접 방식을 적용한 패리티 검사 행렬은 확장성이 용이하기 때문에 IR(Incremental Redundancy) 기법을 적용하는데 장점이 있다. 상기 IR 기법은 HARQ (Hybrid Automatic Repeat reQuest) 지원을 위해 중요한 기술이기 때문에 효율적이면서 우수한 성능을 가지는 IR 기법은 HARQ 시스템의 효율성을 증가시킨다. 상기 패리티 검사 행렬들에 기초한 LDPC 부호들은 단일 패리티 검사 부호로 확장된 부분을 이용하여 새로운 패리티를 생성하여 전송함으로써 효율적이면서 우수한 성능의 IR 기법을 적용할 수 있다. The parity check matrix using the concatenation with a single parity check code is advantageous in that the IR (Incremental Redundancy) technique is applied because it is easy to expand. Since the IR scheme is an important technology for supporting HARQ (Hybrid Automatic Repeat reQuest), an efficient IR scheme with high performance increases the efficiency of the HARQ system. The LDPC codes based on the parity check matrices can be efficiently and efficiently implemented by generating and transmitting new parity using a portion extended by a single parity check code.
상기 도 13a 및 도 13b의 패리티 검사 행렬을 살펴보면, 전체 패리티 검사 행렬의 위 4개의 행 블록과 36 개의 열 블록으로 구성된 부분 행렬은 상기 표 35에 대응되는 패리티 검사 행렬과 일치함을 알 수 있다. 즉, 상기 도 13a 및 도 13b의 패리티 검사 행렬은 상기 표 35에 대응되는 패리티 검사 행렬에 복수 개의 단일 패리티 검사(single parity-check) 부호를 연접하여 확장된(extended) 형태임을 알 수 있다. Referring to the parity check matrix of FIGS. 13A and 13B, it can be seen that the partial matrix composed of the four row blocks and the 36 column blocks of the entire parity check matrix is identical to the parity check matrix corresponding to Table 35 above. That is, it can be seen that the parity check matrix of FIGS. 13A and 13B is an extended form by concatenating a plurality of single parity-check codes to the parity check matrix corresponding to Table 35 above.
본 발명에서 제안한 설계 방법을 통해 설계된 또 다른 패리티 검사 행렬의 실시 예를 도 14a 및 도 15a에 나타내었다. An embodiment of another parity check matrix designed through the design method proposed by the present invention is shown in FIGS. 14A and 15A.
상기 도 14a 및 도 15a 는 각 패리티 검사 행렬의 지수 행렬을 의미한다. 14A and 15A denote exponential matrices of the respective parity check matrices.
도 14b 내지 도 14e는 도 14a의 패리티 검사 행렬을 편의상 참조번호 1410, 1420, 1430, 1440로 구분하고, 참조번호 1410, 1420, 1430, 1440을 각각 확대하여 도시한 것이다. 도 14a의 참조번호 1410, 1420, 1430, 1440은 각각 도 14b, 14c, 14d, 14e에 대응된다. 도 15a의 참조번호 1510, 1520, 1530, 1540은 각각 도 15b, 15c, 15d, 154e에 대응된다. 참조번호 1440, 1540에 기재된 대각행렬에서의 대각성분은 0으로 채워진다.14B to 14E are cross-sectional views of the parity check matrix shown in FIG. 14A, and
도 15b 내지 도 15e는 도 15a의 패리티 검사 행렬을 편의상 참조번호 1510, 1520, 1530, 1540로 구분하고, 참조번호 1510, 1520, 1530, 1540를 각각 확대하여 도시한 것이다.FIGS. 15B to 15E show the parity check matrix of FIG. 15A by
도 14a, 도 15를 참조하면, 작은 빈 블록은 Z×Z 크기의 0-행렬을 의미하며, 상기 지수 행렬은 수학식 8 내지 수학식 15를 고려하여 설계되었다.Referring to FIGS. 14A and 15, a small empty block means a Z-Z-size 0-matrix, and the exponent matrix is designed in consideration of Equations (8) to (15).
참고로 도 14a의 패리티 검사 행렬의 37번째 열 블록부터 마지막 열 블록까지(1420,1440), 그리고 도 15a의 패리티 검사 행렬의 39 번째 열 블록부터 마지막 열 블록까지(1520,1540)는 모두 차수가 1인 특징을 가지고 있다. 또한 상기 차수가 1인 열 블록들은 편의 상 항등 행렬들로 구성되어 있다.For the sake of simplicity, the order from the 37th column block to the last column block (1420, 1440) of the parity check matrix of FIG. 14A and the 39th column block to the last column block (1520, 1540) of the parity check matrix of FIG. 1. In addition, the column blocks having the order of 1 are composed of identity matrices for convenience.
상기 도 14a의 패리티 검사 행렬을 살펴보면, 전체 패리티 검사 행렬의 위 4개의 행 블록과 36 개의 열 블록으로 구성된 부분 행렬(1410)은 차수가 1인 열 블록이 없다. 즉, 상기 도 14a의 패리티 검사 행렬은 상기 부분 행렬(1410)에 해당하는 작은 준순환 LDPC 부호에 대해 복수 개의 단일 패리티 검사(single parity-check) 부호를 연접하여 확장된(extended) 형태임을 알 수 있다. Referring to the parity check matrix of FIG. 14A, the
상기 도 15a의 패리티 검사 행렬을 살펴보면, 전체 패리티 검사 행렬의 위 6개의 행 블록과 38 개의 열 블록으로 구성된 부분 행렬(1510)은 차수가 1인 열 블록이 없다. 즉, 상기 도 15a의 패리티 검사 행렬은 상기 부분 행렬(1510)에 해당하는 작은 준순환 LDPC 부호에 복수 개의 단일 패리티 검사(single parity-check) 부호를 연접하여 확장된(extended) 형태임을 알 수 있다.Referring to the parity check matrix of FIG. 15A, the
상기 도 15a는 R=32/38부터 R=32/98까지 지원 가능하도록 확장된 패리티 검사 행렬인데, 계속해서 복수 개의 단일 패리티 검사를 확장하는 방식을 적용하면 더 낮은 부호율을 쉽게 지원할 수 있다. 예를 들어 도 16a를 살펴보면 도 15a의 패리티 검사 행렬에 도 16b, c(1610) 및 도 16d(1620)와 같이 단일 패리티 검사 부호들을 연속하여 연접함으로써 보다 낮은 부호율을 지원할 수 있다. 도 16b, c(1610) 및 도 16d(1620)의 행의 개수는 모두 64개로서 도 16a의 패리티 검사 행렬은 R=32/162까지 지원할 수 있음을 알 수 있다. 참고로 도 16a의 (1630), (1640)은 모두 영행렬을 의미한다. 참고로, 도 16c는 도 16b와 연결된 도면이고, 도 16a의 참조번호 1610은 도 16b와 도 16c를 합쳐놓은 것을 의미한다. 참고로, 도 16d은 확장된 패리티 검사 행렬을 나타내는 도면으로써, 오른쪽으로 90도 회전하여 나타낸 것임을 유의한다.15A is a parity check matrix extended to support R = 32/38 to R = 32/98. If a scheme of expanding a plurality of single parity tests is applied, a lower coding rate can be easily supported. For example, referring to FIG. 16A, it is possible to support a lower code rate by successively concatenating single parity check codes as shown in FIG. 16B, C (1610) and FIG. 16D (1620) in the parity check matrix of FIG. 16B, c (1610) and 16D (1620) are all 64, and the parity check matrix of FIG. 16A can support up to R = 32/162. For reference, (1630) and (1640) in FIG. 16A denote all zero matrixes. 16C is a view corresponding to FIG. 16B, and
단일 패리티 검사 부호와의 연접 방식을 적용한 패리티 검사 행렬은 확장성이 용이하기 때문에 IR(Incremental Redundancy) 기법을 적용하는데 장점이 있다. 상기 IR 기법은 HARQ(Hybrid Automatic Repeat reQuest) 지원을 위해 중요한 기술이기 때문에 효율적이면서 우수한 성능을 가지는 IR 기법은 HARQ 시스템의 효율성을 증가시킨다. 상기 패리티 검사 행렬들에 기초한 LDPC 부호들은 단일 패리티 검사 부호로 확장된 부분을 이용하여 새로운 패리티를 생성하여 전송함으로써 효율적이면서 우수한 성능의 IR 기법을 적용할 수 있다.The parity check matrix using the concatenation with a single parity check code is advantageous in that the IR (Incremental Redundancy) technique is applied because it is easy to expand. Since the IR scheme is an important technology for supporting HARQ (Hybrid Automatic Repeat reQuest), an efficient IR scheme with high performance increases the efficiency of the HARQ system. The LDPC codes based on the parity check matrices can be efficiently and efficiently implemented by generating and transmitting new parity using a portion extended by a single parity check code.
참고로, 본 발명에서 제안한 설계 방법을 통해 설계된 지수 행렬들에 본 발명에서 제안한 리프팅을 적용하여 다양한 길이의 패리티 검사 행렬, 즉 준순환 LDPC 부호를 생성할 수 있으나 적절한 단축(shortening) 또는 천공 (puncturing)등을 적절히 적용하면 보다 다양한 정보어 길이 및 부호율을 가지는 LDPC 부호화 기법을 적용할 수 있음은 자명하다. 다시 말해, 도 14a 또는 도 15a의 지수 행렬에 적절한 리프팅, 단축 또는 천공 등을 적절히 결합하여 적용할 경우 Incremental Redundancy 또는 HARQ 등의 지원이 용이해져 시스템 유연성(flexibility)을 보다 증대 시킬 수 있다.For reference, a parity check matrix, that is, a quasi-circulating LDPC code of various lengths can be generated by applying the lifting proposed in the present invention to exponential matrices designed by the design method proposed in the present invention, but it is possible to perform appropriate shortening or puncturing ), It is apparent that LDPC coding schemes having various information word lengths and coding rates can be applied. In other words, when the lifting, shortening, or perforation appropriate to the exponent matrix of FIG. 14A or FIG. 15A is appropriately combined and applied, it is possible to increase the flexibility of the system by facilitating support such as Incremental Redundancy or HARQ.
다음으로 본 발명에서 제안하는 리프팅 방법을 적용하기에 적합한 LDPC 부호의 설계 방법에 대해 보다 구체적으로 설명하면 다음과 같다.Next, a method of designing an LDPC code suitable for applying the lifting method proposed in the present invention will be described in more detail as follows.
통상적으로 QC-LDPC 부호는 패리티 검사 행렬의 모행렬과 지수 행렬의 특성에 따라 특수한 사이클 특성을 가진다. 다음 참조문헌 [Myung2005]를 살펴보면, 모행렬과 지수 행렬에 따라 사이클 특성이 결정되는 몇 가지 예제가 기술되어 있다. Generally, a QC-LDPC code has a special cycle characteristic according to the characteristics of a matrix of a parity check matrix and an exponent matrix. In the following reference [Myung2005], several examples are described in which cycle characteristics are determined according to the mother matrix and exponent matrix.
Reference [Myung2005]Reference [Myung2005]
S. Myung, K. Yang, and J. Kim, "Quasi-Cyclic LDPC Codes for Fast Encoding," IEEE Transactions on Information Theory. vol. 51, No.8, pp. 2894-2901, Aug. 2005.S. Myung, K. Yang, and J. Kim, "Quasi-Cyclic LDPC Codes for Fast Encoding," IEEE Transactions on Information Theory. vol. 51, No. 8, pp. 2894-2901, Aug. 2005.
상기 참조문헌[Myung2005]로부터 QC-LDPC 부호의 사이클 특성에 대해 간단히 설명하면 다음과 같다.The cycle characteristics of the QC-LDPC code from the above reference [Myung2005] will be briefly described as follows.
먼저, 가장 간단한 QC-LDPC 부호의 사이클 특성을 설명하기 위해서 다음 수학식 46와 같이 모행렬 상에서 4-사이클을 이루는 순환 순열 행렬 4개를 가정한다. 여기서 순환 순열 행렬의 크기는 라 가정한다. First, in order to explain the cycle characteristic of the simplest QC-LDPC code, four circular permutation matrices forming a 4-cycle on the mother matrix are assumed as shown in the following equation (46). Here, the size of the circular permutation matrix is .
참조문헌[Myung2005]에 의하면, 수학식 47을 만족하는 최소 양의 정수 이 존재할 경우에 상기 수학식 46에 대응되는 패리티 검사 행렬의 터너 그래프 상에서 길이가 인 사이클이 존재한다.According to the reference [Myung2005], the minimum positive integer satisfying the expression (47) The length on the Turner graph of the parity check matrix corresponding to Equation (46) Lt; / RTI > cycle.
예를 들어, 도 17a와 같이 , , 인 경우 이므로 터너 그래프 상에서 4-사이클이 유도됨을 쉽게 알 수 있다. 또한 도 17b와 같이 , , , 일 경우 이므로, 12-사이클이 유도됨을 쉽게 알 수 있다.For example, as shown in FIG. , , If It is easy to see that the 4-cycle is induced on the Turner graph. 17B, , , , If , It is easy to see that the 12-cycle is induced.
이와 같이, QC-LDPC 부호의 사이클 특성은 패리티 검사 행렬을 구성하는 준순환 순열 행렬의 지수 사이의 관계로부터 정의 할 수 있음을 알 수 있다.Thus, it can be seen that the cycle characteristics of the QC-LDPC code can be defined from the relationship between the exponents of the parity check matrix constituting the parity check matrix.
본 발명에서 사용하는 리프팅 방식은 서로 다른 Z 값에 대해 동일한 지수 행렬을 사용하는 경우가 발생하기 때문에 지수 행렬 선택 시 주의해야 한다. 예를 들어 수학식 46에서 동일한 , , 값을 사용한다 하여도 인 경우에 이므로 8-사이클이 유도됨을 알 수 있다. 즉, 서로 다른 Z 값을 고려하여 동일한 지수 행렬을 사용하는 경우에는 사이클 특성의 변화에 유의해야 한다. In the lifting method used in the present invention, the same exponent matrix is used for different Z values, so care must be taken when selecting exponential matrices. For example, in
하지만, 위와 같이 수 많은 모행렬 상의 사이클로부터 준순환 순열 행렬의 지수를 변경해 가며, 수학식 47과 같이 modulo-Z에 대해 r 값을 모두 계산하여 사이클 특성을 만족하는 지수 행렬을 선택하는 것은 매우 어렵다. 따라서 본 발명에서는 다음과 같이 간단한 방법을 이용하여 지수 행렬을 빠르게 결정할 수 있는 방법을 제안한다. However, it is very difficult to select the exponent matrix satisfying the cycle characteristics by calculating all the r values for modulo-Z, as shown in Equation (47), by changing the exponent of the quasi-circular permutation matrix from the cycles on the numerous mother rows as described above . Therefore, the present invention proposes a method for quickly determining an exponent matrix using the following simple method.
이를 위해 먼저 도 18과 같이 수학식 46에서 순환 순열 행렬의 크기가 라 할 때, 이에 대응되는 각각 8(Z - 1)+2개의 변수 노드 및 검사 노드로 이루어져 있는 확장된(Extended) 터너 그래프에 대해 설명한다.To do this, as shown in FIG. 18, the size of the circular permutation matrix in
통상적으로 터너 그래프에서 1개의 크기의 준순환 행렬은 Z개의 변수 노드와 Z개의 검사 노드에 대응되기 때문에 수학식 46와 같은 모행렬 상에서 4-사이클을 이루는 준순환 순열 행렬들은 총 2Z개의 변수 노드와 2Z개의 검사 노드에 대응된다. 하지만, 상기 도 18의 확장된 터너 그래프는 하나의 준순환 순열 행렬에 대응되는 변수 노드 및 검사 노드를 -2(Z-1)번째부터 2(Z-1)번째 노드까지 총 4(Z-1)+1개의 노드들로 확장함으로써 각각 총 8(Z-1)+2개의 변수 노드 및 검사 노드로 구성된 터너 그래프를 의미한다.Normally, in a Turner graph, one Since the quasi-circulant matrix of size corresponds to Z variable nodes and Z check nodes, quasi-cyclic permutation matrices forming a 4-cycle on the mother matrix as shown in
이와 같이 확장된 터너 그래프에서 편의 상 사이클의 시작점을 검사 노드 그룹1의 0번째 검사 노드에서 시작한다고 가정하자. 그러면 수학식 46에 대응되는 순환 순열 행렬들은 도 18과 같이 각 순환 순열 행렬의 지수에 따라 사이클 특성이 정해지게 된다. 특히 만일 이라면, 자명하게 도 18의 점선처럼 4-사이클을 이루게 되며, 아닌 경우에는 4-사이클 보다 큰 사이클을 이룰 수 있게 된다.Suppose that in the extended Turner graph the starting point of the convenience phase cycle starts at the 0th check node of
이제 설명의 편의상 Z, Z+1, Z+2, ..., Z+m (m>1)에 대해서 길이가 4인 사이클이 존재하지 않으며, 동일한 지수 행렬을 가지는 QC-LDPC 부호의 패리티 검사 행렬(또는 지수 행렬)을 설계하는 방법에 대해서 간단히 설명한다. 상기 Z 값 중에서 가장 큰 값인 Z+m에 대해 확장된 터너 그래프를 고려한다. 즉, 상기 확장된 터너 그래프는 8(Z+m-1)+2개의 변수 노드 및 검사 노드로 이루어져 있으며, Z, Z+1, ..., Z+m-1에 대한 확장된 터너 그래프 또한 모두 포함됨을 알 수 있다. 이때 Z, Z+1, Z+2, Z+3, ..., Z+m에 대해 수학식 46와 같은 형태의 모든 순환 순열 행렬 조합에 대해서 을 만족하는 것만 체크하면서 각 지수 a1, a2, a3, a4를 변형해 나가면, 수학식 47에서 Z, Z+1, Z+2, Z+3, ..., Z+m에 대한 modulo 연산이나 r 값을 계산할 필요 없이 4-사이클이 없도록 설계할 수 있다. 즉, 결과적으로 확장된 터너 그래프를 이용하면 모든 Z, Z+1, ..., Z+m 값들에 대해 modulo 연산이나 r 값을 계산하는 과정을 생략하고, 짧은 사이클이 없는 패리티 검사 행렬을 쉽게 설계할 수 있음을 알 수 있다. For convenience of explanation, there is no cycle having a length of 4 for Z, Z + 1, Z + 2, ..., Z + m (m> 1) A method of designing a matrix (or an exponent matrix) is briefly described. Consider an extended Turner for Z + m, which is the largest value among the Z values. That is, the extended Turner graph consists of 8 (Z + m-1) + 2 variable nodes and check nodes, and an extended Turner graph for Z, Z + 1, ..., Z + All of which are included. In this case, for all combinations of the cyclic permutation matrixes of the form of
이하에서는 상기 송신 장치(300)의 레이트 매칭부(340)에 대하여 보다 상세하게 설명하도록 한다.Hereinafter, the
레이트 매칭부(340)의 입력 비트들은 상기 LDPC 부호화부(330)의 출력 비트들로 C =(i 0 , i 1 , i 2 , ... , i Kldpc-1, p 0 , p 1 , p 2 , ... , p Nldpc-Kldpc-1 ) 이다. i k ,(0≤k< K ldpc )는 LDPC 부호화부(330)의 입력 비트들을 의미하며 p k (0≤k< N ldpc -K ldpc )는 LDPC 패리티 비트들을 의미한다. 상기 레이트 매칭부(340)은 인터리버(341)와 펑처링/리피티션/제로 제거부(342) 등을 포함한다. Input bits of the
도 9a 및 도 9b는 본 발명의 실시 예에 따른 인터리버 구조도이다.9A and 9B are block diagrams of an interleaver according to an embodiment of the present invention.
상기 인터리버는(341)은 도 9a에서 도시한 바와 같이 i k ,는 인터리빙하지전송하는터리빙한다. 이는 일 예일 뿐이며 도 9b에서 도시한 바와 같이 i와 p 모두 인터리빙 될 수 있다.The
상기 p k 를 인터리빙 방법은 이하와 같다. The interleaving method for p k is as follows.
단계1) 상기 표 3의 Nparity _b를 기반으로 블록 인터리버의 column의 개수를 로 설정한다. Step 1) the number of column of the block interleaver, based on the table 3 of the N parity _b .
단계 2) 블록 인터리버의 row의 개수는 상기 패리티 검사 행렬의 순환 순열 행렬의 크기인 Z로 설정한다.Step 2) The number of rows of the block interleaver is set to Z, which is the size of the cyclic permutation matrix of the parity check matrix.
단계 3) LDPC 부호의 패리티 비트들 p k (k = 0, 1,..., N parity -1 )을 이하 수학식 48과 같이 첫 번째 column의 첫 번째 row 부터 row의 인덱스를 증가하여 입력 하도록 한다. Step 3) Input the parity bits p k (k = 0, 1, ..., N parity -1 ) of the LDPC code by increasing the index of the row from the first row of the first column as shown in Equation (48) do.
For px:For p x :
단계 4) 상기 수학식 48과 같이 정렬되어 있는 p k 를 이하 표 12의 inter-column permutation pattern에 기반하여 column의 위치를 변경하는 column-wise interleaving한다. 표 16은 서브-블록 인터리버를 위한 Inter-column permutation pattern을 나타낸다.Step 4) and column-wise interleaving for changing the position of the column, based on the inter-column permutation pattern of the following Table 12, the p k that are arranged as shown in
상기 표 22의 파라미터는 시스템에 따라 변경 가능하며 이하 표 23과 같을 수 있다.The parameters in Table 22 can be changed according to the system and can be as shown in Table 23 below.
상기 inter-column permutation pattern은 천공되는 순서의 역순으로 나열되었다. 일 예로 ID가 5인 경우, column의 개수는 20중 1번째 column에 속하는 비트들이 가장 먼저 천공된다. 연속된 패리티 블록들이 천공될 경우 성능에 영향이 있으므로, 1번째 column에 속하는 비트들이 가장 먼저 천공되고, 3번째 column에 속하는 비트들이 두 번째로 천공되고, 19번째 column까지 홀수 번째 column들이 천공되는 순서를 결정한 후, 짝수번째 column들은 4블록 간격으로 천공 순서를 결정하도록 한다. 다른 부호율에서도 유사한 방법을 사용하도록 한다.The inter-column permutation pattern is listed in reverse order of puncturing. For example, if the ID is 5, the bits belonging to
즉 상기 표 22의 에서 P(j) 은 j번째 permutated column의 permutation 이전의 column의 인덱스를 의미한다. Column-wise permutation 이후의 inter-column permutated 행렬은 이하 수학식 49와 같이 나타낼 수 있다.That is, P (j) is the index of the column before permutation of the jth permutated column. Column-wise permutation followed by inter-column permutated The matrix can be expressed by Equation (49) below.
단계 5) 상기 수학식 49의 inter-column permutated 행렬의 값들을 첫 번째 column의 첫 번째 row에 있는 값부터 row 값을 증가시키면서 출력하도록 한다. column의 인덱스를 증가시켜 가면서 마지막 column에 있는 값까지 출력하도록 한다. Step 5) The inter-column permutated Let the values of the matrix be incremented from the value in the first row of the first column to the value of the row. Increase the index of the column so that it prints up to the value in the last column.
상기와 같이 sub-block interleaving 된 비트들은( v 0 , v 1 ,v 2 , ... ,v Nparity -1)이다As described above, the sub-block interleaved bits are ( v 0 , v 1 , v 2 , ... , v Nparity -1)
상기 레이트 매칭부(340)의 인터리버(341)는 C =(i 0 , i 1 , i 2 , ... , i Kldpc-1, p0, p1, p2, ... , p Nldpc-Kldpc-1 )을 입력 받아 p k ,를 블록 인터리빙 하여 C' =(i 0 , i 1 , i 2 , ... , i Kldpc-1, v 0 , v 1 , v 2 , ... , v Nldpc-Kldpc-1 ) 출력한다.
상기 패리티 비트들은 상기 패리티 검사 행렬의 순환 순열 행렬의 크기인 Z개의 비트 단위로 interleaving 하도록 한다. 이는 일 예이며, 상기 LDPC 부호의 입력 비트들인(i 0 , i 1 , i 2 , ... , i Kldpc-1, )와 패리티 비트(p 0 , p 1 , p 2 , ... , p Nldpc-Kldpc-1 ) 에 대하여 순환 순열 행렬의 크기인 Z개의 비트 단위로 interleaving 할 수 있다.The parity bits are interleaved in units of Z bits, which is the size of a cyclic permutation matrix of the parity check matrix. ( I 0 , i 1 , i 2 , ... , i Kldpc-1 ) and the parity bits p 0 , p 1 , p 2 , ... , p Nldpc-Kldpc-1 ) in units of Z bits, which is the size of the circular permutation matrix.
이는 패리티 검사 행렬의 순환 순열 행렬의 크기인 Z 비트 단위로 유사한 부호화 또는 복호화 특징을 가질 수 있으므로 상기 Z단위로 인터리빙하여 부호화 또는 복호화 성능이 최적이 될 수 있도록 한다.This can have similar encoding or decoding characteristics in units of Z bits, which is the size of the cyclic permutation matrix of the parity check matrix, so that the encoding or decoding performance can be optimized by interleaving in the Z units.
상기 송신 장치(300)의 레이트 매칭부(340)의 인터리버(341)의 출력 비트들=(i 0 , i 1 , i 2 , ... , i Kldpc-1, v 0 , v 1 , v 2 , ... , v Nldpc-Kldpc-1 ) 은 펑처링/리피티션/제로 제거부(342)로 입력된다. The output bits of the
상기 펑처링/리피티션/제로 제거부(342)는 전송해야 할 비트의 크기에 따라 펑처링 리피티션을 수행하며, 상기 제로 패딩부(320)에서 입력되었던 <Null> 비트들을 제거 하도록 한다. The puncturing / repetition / zero
상기 펑처링은 레이트 매칭부(340)의 인터리버(341)의 출력 비트들(i 0 , i1, i2, ... , i Kldpc-1, v 0 , v 1 , v 2 , ... , v Nldpc-Kldpc-1 ) 중 <Null> 비트들을 제외한 일부 비트들을 전송하지 않는 것을 의미하며 리피티션은 인터리버(341)의 출력 비트들(i 0 , i 1 , i 2 , ... , i Kldpc-1, v 0 , v 1 , v 2 , ... , v Nldpc-Kldpc-1 ) 중 <Null> 비트들을 제외한 일부 비트들을 반복하여 전송하는입력 처리기한다. The puncturing is performed on the output bits i 0 , i 1 , i 2 , ... , i Kldpc-1, v 0 , v 1 , v 2 , ... of the
상기 펑처링과 리피티션을 기반으로 하여 전송하는 부호어 비트의 개수가 조절 될 수 있다.The number of codeword bits to be transmitted based on the puncturing and repetition can be adjusted.
보다 상세하게는 펑처링/리피티션/제로 제거부(342)는 이하와 같이 동작한다. More specifically, the puncturing / repetition / zero
개의 비트들이 circular buffer에 입력된다. Bits are input into the circular buffer.
HARQ를 위하여 이번 전송 시 E 비트가 전송된다고 할 경우 아래와 같이 전송 되는 비트들을 결정 하도록 한다. 최대 전송 가능 횟수는 M DL_HARQ이다.For E-bit HARQ, when the E bit is transmitted during this transmission, the transmitted bits are determined as follows. The maximum number of transmissions is M DL_HARQ .
Set k 0 = 0, k 0 =i·E - 1 for 1≤i≤M DL_HARQ(incremental redundancy를 사용할 경우), Set k 0 = 0, k 0 = i E - 1 for 1? I M DL_HARQ (if incremental redundancy is used)
set k0 = 0 for 1≤i≤M DL_HARQ(chase combining 을 사용할 경우)set k 0 = 0 for 1? i? M DL_HARQ (if chase combining is used)
Set k = 0 and j = 0Set k = 0 and j = 0
while { k < E }while { k < E }
if if
k = k +1 k = k + 1
end if end if
j = j +1 j =
end whileend while
또는, HARQ를 위하여 이번 전송 시 E 비트가 전송된다고 할 경우 아래와 같이 전송 되는 비트들을 결정 하도록 한다. Alternatively, if it is assumed that the E bit is transmitted during this transmission for HARQ, the following transmitted bits are determined.
처음으로 전송되는 비트의 인덱스 (k 0)는 이하 수학식 50과 같이 결정할 수 있다.The index ( k 0 ) of the first transmitted bit can be determined as shown in Equation (50) below.
상기 수학식 50에서 Z는 상기 패리티 검사 행렬의 순환 순열 행렬의 크기를 나타낸다. rvidx는 정수로 {0, 1, 2, 3} 이 존재한다. Ncb는 수신기의 버퍼 사이즈를 고려한 값으로 수신기에서 처리할 수 있는 비트의 개수를 의미한다. 즉, Ncb는 부호어 비트의 개수 N ldpc와 동일 할 수도 있고 작을 수도 있다. 상기 수학식 50에서 Z를 고려하여 계산한 것은 정보어 비트들 중에 Z비트들 만큼 제외하고 전송 비트들을 선택한다는 것을 의미한다. In
그러므로 Z 비트 만큼 제외하고 전송하는 방법을 사용할 경우 상기 수학식 50은 이하 수학식 51과 될 수 있다. Therefore, when a method of transmitting by excluding Z bits is used, the
상기 경우는 rvidx는 정수로 {0, 1, 2, 3}로 가지 수가 4일 경우이며 만약 {0, 1, 2, ..., M-1}일 경우 이하 수학식 52과 같이 구할 수 있다.In the above case, rv idx is an integer of {0, 1, 2, 3} and the number of branches is 4. If {0, 1, 2, ..., M-1} have.
수신기에서 버퍼에 저장할 수 있는 비트 수 Ncb를 M간격으로 균등하게 나누어서 전송할 전송 하도록 한다. X 만큼의 비트를 rv0 에서 전송하지 않도록 하기 위해서는 이하 수학식 53과 같이 k0를 결정할 수 있다. The number of bits N cb that can be stored in the buffer in the receiver is equally divided by M intervals and transmitted. In order not to transmit bits of X at rv 0 , it is possible to determine k 0 as in Equation (53) below.
Set k = 0 and j = 0Set k = 0 and j = 0
while { k < E }while { k < E }
if if
k = k +1 k = k + 1
end if end if
j = j +1 j =
end whileend while
전송되는 비트 e k (0≤k<E) 는 인터리빙된 비트들 w k (0≤k<Ncb) 중에서 <NULL> 값들을 제외하고 선택하도록 한다. E가 Ncb 보다 클 경우, 반복하여 선택하도록 한다.The transmitted bits e k (0 < k < E) allow selection among the interleaved bits w k (0 < k < N cb ) except for the <NULL> values. If E is greater than N cb , repeat the selection.
변조부(350)는 레이트 매칭부(340)에서 출력되는 비트열을 변조하여 수신 장치(가령, 도 4의 400)로 전송한다. The
구체적으로, 변조부(350)는 레이트 매칭부(340)에서 출력되는 비트들을 디멀티플렉싱하고, 이를 성상도(constellation)에 맵핑할 수 있다. Specifically, the
즉, 변조부(350)는 레이트 매칭부(340)에서 출력되는 비트들을 시리얼-투-패러렐(serial-to-parallel) 변환하여, 일정한 개수의 비트로 구성된 셀(cell)을 생성할 수 있다. 여기에서, 각 셀을 구성하는 비트의 개수는 성상도에 맵핑되는 변조 심볼을 구성하는 비트의 개수와 동일할 수 있다.That is, the
이후, 변조부(350)는 디멀티플렉싱된 비트들을 성상도에 맵핑할 수 있다. 즉, 변조부(350)는 디멀티플렉싱된 비트들을 QPSK, 16-QAM, 64-QAM, 256-QAM, 1024-QAM, 4096-QAM 등의 다양한 변조 방식을 통해 변조하여 변조 심볼을 생성하고, 이를 성상점(constellation point)에 맵핑할 수 있다. 이 경우, 디멀티플렉싱된 비트들은 변조 심볼 개수만큼의 비트를 포함하는 셀을 구성한다는 점에서, 각 셀이 순차적으로 성상점에 맵핑될 수 있다.Thereafter, the
그리고, 변조부(350)는 성상도에 맵핑된 신호를 변조하여 수신 장치(400)로 전송할 수 있다. 예를 들어, 변조부(350)는 OFDM(Orthogonal Frequency Division Multiplexing) 방식으로 이용하여 성상도에 맵핑된 신호를 OFMD 프레임에 맵핑하고, 이를 할당된 채널을 통해 수신 장치(400)로 전송할 수 있다.The
한편, 송신 장치(300)는 부호화, 인터리빙 및 변조에 이용되는 각종 파라미터를 기저장하고 있을 수 있다. 여기에서, 부호화에 이용되는 파라미터는 LDPC 부호의 부호율, 부호어 길이, 패리티 검사 행렬에 대한 정보가 될 수 있다. 그리고, 인터리빙에 이용되는 파리미터는 인터리빙 룰에 대한 정보가 될 수 있으며, 변조에 이용되는 파리미터는 변조 방식에 대한 정보가 될 수 있다. 또한 펑처링에 관한 정보는 펑처링 길이가 될 수 있다. 또한 리피티션에 관한 정보는 리피티션 길이가 될 수 있다. 상기 패리티 검사 행렬에 대한 정보는 본 발명에서 제시하는 패리티 행렬을 사용할 경우 수학식 3과 수학식 4에 의하여 순환 행렬의 지수 값을 저장 할 수 있다.On the other hand, the
이 경우, 송신 장치(300)를 구성하는 각 구성요소를 이러한 파라미터를 이용하여 동작을 수행할 수 있다.In this case, each component constituting the transmitting
한편, 도시하지 않았지만 경우에 따라 송신 장치(300)는 송신 장치(300)의 동작을 제어하기 위한 제어부(미도시)를 더 포함할 수도 있다. Although not shown, the transmitting
도 6은 본 발명의 일 실시 예에 따른 부호화 장치의 구성을 나타내는 블록도이다. 이 경우, 부호화 장치(600)는 LDPC 부호화를 수행할 수 있다. 6 is a block diagram illustrating a configuration of an encoding apparatus according to an embodiment of the present invention. In this case, the
도 6에 따르면, 부호화 장치(600)는 LDPC 부호화부(610)를 포함한다. LDPC 부호화부(610)는 패리티 검사 행렬에 기초하여 입력 비트들에 대해 LDPC 부호화를 수행하여 LDPC 부호어를 생성할 수 있다. Referring to FIG. 6, an
여기에서, 패리티 검사 행렬은 수학식 3 및 수학식 4와 같은 패리티 검사 행렬과 동일한 구조를 가질 수 있다. Here, the parity check matrix may have the same structure as the parity check matrix of Equations (3) and (4).
이 경우, LDPC 부호화부(610)는 부호율(즉, LDPC 부호의 부호율)에 따라 서로 다르게 정의된 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행할 수 있다. In this case, the
예를 들어, LDPC 부호화부(610)는 부호율이 7/8인 경우 표 6과 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행하고, 부호율이 3/4인 경우 표 5와 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행할 수 있다. 그리고, LDPC 부호화부(610)는 부호율이 1/2인 경우 표 8과 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행하고, 부호율이 1/4인 경우 표 7과 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행할 수 있다.For example, when the coding rate is 7/8, the
한편, LDPC 부호화를 수행하는 구체적인 방법에 대해서는 상술한 바 있다는 점에서 구체적인 중복 설명은 생략하도록 한다.Concrete methods of performing LDPC encoding have been described above.
한편, 부호화 장치(600)는 LDPC 부호의 부호율, 부호어 길이, 패리티 검사 행렬에 대한 정보를 기저장하기 위한 메모리(미도시)를 더 포함할 수 있으며, LDPC 부호화부(610)는 이러한 정보를 이용하여 LDPC 부호화를 수행할 수 있다. 상기 패리티 검사 행렬에 대한 정보는 본 발명에서 제시하는 패리티 행렬을 사용할 경우 순환 행렬의 지수 값에 대한 정보를 저장 할 수 있다.The
이하에서는 도 4를 기반으로 수신기 동작에 대한 구체적인 설명을 하도록 한다. Hereinafter, the receiver operation will be described in detail with reference to FIG.
복조부(410)는 송신 장치(300)로부터 수신된 신호를 복조한다. The
구체적으로, 복조부(410)는 송신 장치(300)의 변조부(350)에 대응되는 구성요소로, 송신 장치(300)로부터 수신된 신호를 복조하여, 송신 장치(300)에서 전송한 비트들에 대응되는 값들을 생성할 수 있다.The
이를 위해, 수신 장치(400)는 송신 장치(300)에서 모드에 따라 변조한 변조 방식에 대한 정보를 기저장할 수 있다. 이에 따라, 복조부(410)는 모드에 따라 송신 장치(300)로부터 수신된 신호를 복조하여, LDPC 코드워드 비트들에 대응되는 값들을 생성할 수 있다.To this end, the receiving
한편, 송신 장치(300)에서 전송한 비트들에 대응되는 값은 LLR(Log Likelihood Ratio) 값일 수 있다.Meanwhile, a value corresponding to the bits transmitted from the transmitting
구체적으로, LLR 값은 송신 장치(300)에서 전송한 비트가 0일 확률과 1일 확률의 비율에 Log를 취한 값으로 나타낼 수 있다. 또는, LLR 값은 비트 값 자체가 될 수 있으며, 또한, LLR 값은 송신 장치(300)에서 전송한 비트가 0 또는 1일 확률이 속하는 구간에 따라 결정된 대표 값이 될 수도 있다. Specifically, the LLR value can be represented by a value obtained by taking a log as a ratio of the probability that the bits transmitted from the transmitting
상기 복조부(410)는 LLR 값에 대한 멀티플렉싱(미도시)을 수행하는 과정을 포함한다. 구체적으로, 송신 장치(300)의 비트 디먹스(미도시)에 대응되는 구성요소로, 비트 디먹스(미도시)에 대응되는 동작을 수행할 수 있다.The
이를 위해, 수신 장치(400)는 송신 장치(300)가 디멀티플렉싱 및 블록 인터리빙을 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 먹스(미도시)는 셀 워드에 대응되는 LLR 값에 대해 비트 디먹스(미도시)에서 수행된 디멀티플렉싱 및 블록 인터리빙 동작을 역으로 수행하여, 셀 워드에 대응되는 LLR 값을 비트 단위로 멀티플렉싱할 수 있다.To this end, the receiving
레이트 디매칭부(420)은 복조부(410)로부터 출력되는 LLR 값에 LLR 값을 삽입할 수 있다. 이 경우, 레이트 디매칭부(420)는 복조부(410)로부터 출력되는 LLR 값들의 사이에 미리 약속된 LLR 값들을 삽입할 수 있다. The
구체적으로, 레이트 디매칭부(420)는 송신 장치(300)의 레이트 매칭부(340)에 대응되는 구성요소로, 인터리버(341), 제로 제거 및 펑처링/리피티션/제로 제거부(342)에 대응되는 동작을 수행할 수 있다.Specifically, the
먼저, 레이트 디매칭부(420)는 상기 송신기의 인터리버(341)에 상응하도록 디인터리빙 하도록 한다. 디인터리버(424)의 출력 값들은 LLR 삽입부(422)에서 LDPC 코드워드에서 제로 비트들이 패딩되었던 위치에 제로 비트들에 대응되는 LLR 값을 삽입할 수 있다. 이 경우, 패딩되었던 제로 비트들 즉, 쇼트닝된 제로 비트들에 대응되는 LLR 값은 ∞ 또는 -∞가 될 수 있다. 하지만, ∞ 또는 -∞는 이론적인 값이며, 실질적으로는 수신 장치(400)에서 이용되는 LLR 값의 최대값 또는 최소값이 될 수 있다.First, the
이를 위해, 수신 장치(400)는 송신 장치(300)가 제로 비트들을 패딩하기 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 레이트 디매칭부(420)는 LDPC 코드워드에서 제로 비트들이 패딩되었던 위치를 판단하고, 해당 위치에 쇼트닝된 제로 비트들에 대응되는 LLR 값을 삽입할 수 있다.For this purpose, the receiving
또한, 레이트 디매칭부(420)의 LLR 삽입부(422)에서는 LDPC 코드워드에서 펑처링된 비트들의 위치에 펑처링된 비트들에 대응되는 LLR 값을 삽입할 수 있다. 이 경우, 펑처링된 비트들에 대응되는 LLR 값은 0이 될 수 있다. The
이를 위해, 수신 장치(400)는 송신 장치(300)에서 펑처링을 위해 이용한 파라미터에 대한 정보를 기저장할 수 있다. 이에 따라, LLR 삽입부(422)는 LDPC 패리티 비트들이 펑처링된 위치에 그에 대응되는 LLR 값을 삽입할 수 있다.To this end, the receiving
LLR 컴바이너(423)는 LLR 삽입부(422) 및 복조부(410)에서 출력되는 LLR 값을 컴바인 즉, 합산할 수 있다. 구체적으로, LLR 컴바이너(423)는 송신 장치(300)의 펑처링/리피티션/제로 제거부(342)에 대응되는 구성요소로, 리피티션부(342)에 대응되는 동작을 수행할 수 있다. 먼저, LLR 컴바이너(423)는 리피티션된 비트들에 대응되는 LLR 값을 다른 LLR 값과 컴바인할 수 있다. 여기에서, 다른 LLR 값은 송신 장치(300)에서 리피티션된 비트들 생성에 기초가 된 비트들 즉, 리피티션 대상으로 선택되었던 LDPC 패리티 비트들에 대한 LLR 값일 수 있다.The
즉, 상술한 바와 같이, 송신 장치(300)는 LDPC 패리티 비트들에서 비트들을 선택하고, 이들을 LDPC 정보어 비트들 및 LDPC 패리티 비트들 사이에서 리피티션시켜 수신 장치(400)로 전송하게 된다.That is, as described above, the transmitting
이에 따라, LDPC 패리티 비트들에 대한 LLR 값은 리피티션된 LDPC 패리티 비트들에 대한 LLR 값 및 리피티션되지 않은 LDPC 패리티 비트들 즉, 부호화에 의해 생성된 LDPC 패리티 비트들에 대한 LLR 값으로 구성될 수 있다. 따라서, LLR 컴바이너(423)는 동일한 LDPC 패리티 비트들에 LLR 값들을 컴바인할 수 있다.Accordingly, the LLR value for the LDPC parity bits is the LLR value for the repaired LDPC parity bits and the LLR value for the unreputed LDPC parity bits, i.e., the LDPC parity bits generated by the encoding Lt; / RTI > Thus, the
이를 위해, 수신 장치(400)는 송신 장치(300)에서 리피티션을 위해 이용한 파라미터에 대한 정보를 기저장할 수 있다. 이에 따라, LLR 컴바이너(423)는 리피티션된 LDPC 패리티 비트들에 대한 LLR 값을 판단하고, 이를 리피티션의 기초가 된 LDPC 패리티 비트들에 대한 LLR 값과 컴바인할 수 있다.To this end, the receiving
또한, LLR 컴바이너(423)는 재전송 혹은 IR(Increment Redundancy)된 비트들에 대응되는 LLR 값을 다른 LLR 값과 컴바인할 수 있다. 여기에서, 다른 LLR 값은 송신 장치(300)에서 재전송 혹은 IR된 비트들 생성에 기초가 된 LDPC 부호어 비트들 생성을 위해 선택되었던 비트들에 대한 LLR 값일 수 있다.In addition, the
즉, 상술한 바와 같이, 송신 장치(300)는 HARQ를 위하여 NACK이 발생할 경우 부호어 비트들중 일부 비트들 혹은 모든 비트들을 수신 장치(400)로 전송할 수 있다. That is, as described above, the transmitting
이에 따라, LLR 컴바이너(423)는 재전송 혹은 IR을 통해 수신된 비트들에 대한 LLR 값을 이전 프레임을 통해 수신되는 LDPC 코드워드 비트들에 대한 LLR 값과 컴바인할 수 있다.Accordingly, the
이를 위해, 수신 장치(400)는 송신 장치(300)에서 재전송 혹은 IR비트들 생성을 위해 이용한 파라미터에 대한 정보를 기저장할 수 있다. 이에 따라, LLR 컴바이너(423)는 재전송 혹은 IR비트들의 수에 대한 LLR 값을 판단하고, 이를 재전송 비트들의 생성에 기초가 된 LDPC 패리티 비트들에 대한 LLR 값과 컴바인할 수 있다.To this end, the receiving
디인터리버(424)는 LLR 컴바이너(423)에서 출력되는 LLR 값을 디인터리빙 할 수 있다.The
구체적으로, 디인터리버부(424)는 송신 장치(300)의 인터리버(341)에 대응되는 구성요소로, 인터리버(341)에 대응되는 동작을 수행할 수 있다.Specifically, the
이를 위해, 수신 장치(400)는 송신 장치(300)가 인터리빙을 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 디인터리버(424)는 LDPC 코드워드 비트들에 대응되는 LLR 값에 대해 인터리버(341)에서 수행된 인터리빙 동작을 역으로 수행하여, LDPC 코드워드 비트들에 대응되는 LLR 값을 디인터리빙 할 수 있다. For this purpose, the receiving
LDPC 복호화부(430)는 레이트 디매칭부(420)에서 출력되는 LLR 값에 기초하여 LDPC 복호화를 수행할 수 있다.The
구체적으로, LDPC 복호화부(430)는 송신 장치(300)의 LDPC 부호화부(330)에 대응되는 구성요소로, LDPC 부호화부(330)에 대응되는 동작을 수행할 수 있다.Specifically, the
이를 위해, 수신 장치(400)는 송신 장치(300)에서 모드에 따라 LDPC 부호화를 수행하기 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, LDPC 복호화부(430)는 모드에 따라 레이트 디매칭부(420)에서 출력되는 LLR 값에 기초하여 LDPC 복호화를 수행할 수 있다.For this purpose, the receiving
예를 들어, LDPC 복호화부(430)는 합곱 알고리즘에 기반한 반복 복호 방식에 기초하여 레이트 디매칭부(420)에서 출력되는 LLR 값에 기초하여 LDPC 복호화를 수행하고, LDPC 복호화에 따라 에러가 정정된 비트들을 출력할 수 있다.For example, the
제로 제거부(440)는 LDPC 복호화부(430)에서 출력되는 비트들에서 제로 비트들을 제거할 수 있다.The zero
구체적으로, 제로 제거부(440)는 송신 장치(300)의 제로 패딩부(320)에 대응되는 구성요소로, 제로 패딩부(320)에 대응되는 동작을 수행할 수 있다.Specifically, the zero
이를 위해, 수신 장치(400)는 송신 장치(300)에서 제로 비트들을 패딩하기 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 제로 제거부(440)는 LDPC 복호화부(430)에서 출력되는 비트들에서 제로 패딩부(320)에서 패딩되었던 제로 비트들을 제거할 수 있다. To this end, the receiving
디세그먼테이션부(450)는 송신 장치(300)의 세그먼테이션부(310)에 대응되는 구성요소로, 세그먼테이션부(310)에 대응되는 동작을 수행할 수 있다.The
이를 위해, 수신 장치(400)는 송신 장치(300)가 세그먼테이션을 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 디세그먼테이션부(450)는 제로 제거부(440)에서 출력되는 비트들 즉, 가변 길이 입력 비트들에 대한 세그먼트들을 결합하여, 세그먼테이션 전의 비트들을 복원할 수 있다.To this end, the receiving
도 10은 본 발명의 일 실시 예에 따른 복호화 장치의 구성을 나타내는 블록도이다. 10 is a block diagram illustrating a configuration of a decoding apparatus according to an embodiment of the present invention.
도 10에 따르면, 복호화 장치(1000)는 LDPC 복호화부(1010)를 포함할 수 있다.According to FIG. 10, the
LDPC 복호화부(1010)는 패리티 검사 행렬에 기초하여 LDPC 부호어에 대해LDPC 복호화를 수행한다. The
예를 들어, LDPC 복호화부(1010)는 반복 복호 알고리즘을 통해 LDPC 부호어 비트들에 대응되는 LLR(Log Likelihood Ratio) 값을 패싱하여 LDPC 복호화를 수행하여 정보어 비트들을 생성할 수 있다.For example, the
여기에서, LLR 값은 LDPC 부호어 비트들에 대응되는 채널 값으로, 다양한 방법으로 표현될 수 있다. Here, the LLR value is a channel value corresponding to the LDPC codeword bits, and can be expressed in various ways.
예를 들어, LLR 값은 송신 측에서 채널을 통해 전송한 비트가 0일 확률과 1일 확률의 비율에 Log를 취한 값으로 나타낼 수 있다. 또한, LLR 값은 경판정에 따라 결정된 비트 값 자체가 될 수 있으며, 송신 측에서 에서 전송한 비트가 0 또는 1일 확률이 속하는 구간에 따라 결정된 대표 값이 될 수도 있다.For example, the LLR value can be expressed as a value obtained by taking a log as a ratio of the probability that the bit transmitted through the channel on the transmitting side is 0 and the probability of 1 day. The LLR value may be the bit value itself determined according to the hard decision, and may be a representative value determined according to the interval in which the probability that the bit transmitted from the transmitting side is 0 or 1 belongs.
이 경우, 송신 측은 도 6과 같은 LDPC 부호화부(610)를 이용하여 LDPC 부호어를 생성할 수 있다.In this case, the transmitting side can generate the LDPC codeword using the
한편, LDPC 복호화 시 이용되는 패리티 검사 행렬은 수학식 3 및 수학식 4에서 도시한 패리티 검사 행렬과 동일한 행태일 수 있다. Meanwhile, the parity check matrix used in LDPC decoding may be the same as the parity check matrix shown in Equations (3) and (4).
이 경우, LDPC 복호화부(1010)는 부호율(즉, LDPC 부호의 부호율)에 따라 서로 다르게 정의된 패리티 검사 행렬을 이용하여 LDPC 복호화를 수행할 수 있다. In this case, the
예를 들어, LDPC 복호화부(1010)는 부호율이 7/8인 경우 표 6와 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 복호화를 수행하고, 부호율이 3/4인 경우 표 5와 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 복호화를 수행할 수 있다. 그리고, LDPC 복호화부(810)는 부호율이 1/2인 경우 표 8과 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 복호화를 수행하고, 부호율이 1/4인 경우 표 7과 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 복호화를 수행할 수 있다.For example, when the coding rate is 7/8, the
도 11은 본 발명의 다른 실시 예에 따른 LDPC 복호화부 구조도를 나타낸다.FIG. 11 shows a structure of an LDPC decoding unit according to another embodiment of the present invention.
한편, 상술한 바와 같이 LDPC 복호화부(1010)는 반복 복호 알고리즘을 사용하여 LDPC 복호화를 수행할 수 있으며, 이 경우, LDPC 복호화부(1010)는 도 11와 같은 구조로 구성될 수 있다. 다만, 반복 복호 알고리즘의 경우 이미 공지된 사항이라는 점에서, 도 11에 도시된 세부 구성 역시 일 예일 뿐이다.As described above, the
도 11에 따르면, 복호화 장치(1100)는 입력 처리기(1101), 메모리(1102), 변수노드 연산기(1104), 제어기(1106), 검사노드 연산기(1108) 및 출력 처리기(1110) 등을 포함한다. 11, the decoding apparatus 1100 includes an
입력 처리기(1101)는 입력되는 값을 저장한다. 구체적으로, 입력 처리기(1101)는 무선 채널을 통해 수신되는 수신 신호의 LLR 값을 저장할 수 있다.The
제어기(1104)는 무선 채널을 통해 수신되는 수신 신호의 블록의 크기(즉, 부호어의 길이), 부호율에 대응되는 패리티 검사 행렬을 기반으로 하여 변수 노드 연산기(1104)에 입력되는 값의 개수 및 메모리(1102)에서의 주소 값, 검사 노드 연산기(1108)에 입력되는 값의 개수 및 메모리(1102)에서의 주소 값 등을 결정한다. The
본 발명의 일 실시 예에 따르면, i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스가 표 6 내지 표 9와 같이 정의된 패리티 검사 행렬을 기반으로 하여 복호화를 수행할 수 있다.According to an exemplary embodiment of the present invention, a decoding operation may be performed based on a parity check matrix defined by indexes of rows where 1 is located in the 0th column of the i-th column group, as shown in Tables 6 to 9.
메모리(1102)는 변수 노드 연산기(1104)와 검사 노드 연산기(1108)의 입력 데이터 및 출력 데이터를 저장한다. The memory 1102 stores input data and output data of the
변수 노드 연산기(1104)는 제어기(1106)에서 입력받은 입력 데이터의 주소 정보 및 입력 데이터의 개수 정보에 따라 메모리(1102)에서 데이터들을 입력 받아 변수 노드 연산을 한다. 이후, 변수 노드 연산기(1104)는 제어기(1106)에서 입력 받은 출력 데이터의 주소 정보 및 출력 데이터의 개수 정보에 기초하여 변수 노드 연산 결과들을 메모리(1102)에 저장한다. 또한, 변수 노드 연산기(1104)에서는 입력 처리기(1101)와 메모리(1102)에서 입력 받은 데이터를 기반으로 하여 변수 노드 연산 결과를 출력 처리기(1110)에 입력한다. 여기에서, 변수 노드 연산은 도 5를 기반으로 상술한 바 있다.The
검사 노드 연산기(1108)는 제어기(1106)에서 입력받은 입력 데이터의 주소 정보 및 입력 데이터의 개수 정보에 기초하여 메모리(1102)에서 데이터들을 입력받아 검사 노드 연산을 한다. 이후, 검사 노드 연산기(1108)는 제어기(1106)에서 입력받은 출력 데이터의 주소 정보 및 출력 데이터의 개수 정보에 기초하여 변수 노드 연산 결과들을 메모리(1102)에 저장한다. 여기에서, 검사 노드 연산은 도 5을 기반으로 상술한 바 있다.The
출력 처리기(1110)는 변수 노드 연산기(1104)로부터 입력받은 데이터를 기반으로 하여 송신 측의 부호어의 정보어 비트들이 0이었는지 1이었는지 경판정한 후, 그 경판정 결과를 출력하게 되고, 출력 처리기(1110)의 출력 값이 최종적으로 복호화된 값이 되는 것이다. 이 경우, 도 5에서 하나의 변수 노드로 입력되는 모든 메시지 값(초기 메시지 값과 검사 노드로부터 입력되는 모든 메시지 값들)을 더한 값을 기반으로 경판정 할 수 있다. The
한편, 복호화 장치(1100)는 LDPC 부호의 부호율, 부호어 길이, 패리티 검사 행렬에 대한 정보를 기저장하기 위한 메모리(미도시)를 더 포함할 수 있으며, LDPC 복호화부(1010)는 이러한 정보를 이용하여 LDPC 부호화를 수행할 수 있다. 하지만, 이는 일 예일 뿐, 해당 정보들은 송신 측으로부터 제공될 수도 있다. The decoding apparatus 1100 may further include a memory (not shown) for storing information on the coding rate, the codeword length, and the parity check matrix of the LDPC code. The
도 12는 본 발명의 다른 실시 예에 따른 전송 블록 구조도이다.12 is a block diagram of a transmission block according to another embodiment of the present invention.
도 12를 참조하면, <Null> bit들을 세그먼트된 길이가 동일하도록 하기 위해 추가할 수 도 있다.Referring to FIG. 12, the < Null > bits may be added to make the segmented length equal.
또한 <Null> bit들을 LDPC 부호의 정보 길이를 맞추기 위해 추가할 수도 있다.The < Null > bits may be added to match the information length of the LDPC code.
본 발명은 서로 다른 Z값에 대해서 동일한 지수 행렬을 갖도록 하여 패리티 검사 행렬을 시스템에서 구현하기에 복잡도가 증가하는 문제점을 해결할 수 있다. 또한 본 발명은 Z값이 a이고, Z값이 b일 경우, 각각의 다른 부호화부를 사용하여 부호화하여도 동일한 결과를 얻을 수 있다.The present invention can solve the problem of increasing the complexity of implementing a parity check matrix in a system by having the same exponent matrix for different Z values. Also, in the present invention, when the Z value is a and the Z value is b, the same result can be obtained even when encoding is performed using each different encoding unit.
본 발명은 바람직한 실시예로 설명하였지만, 다양한 변경 및 변형이 당업자에게 제시될 수도 있다. 이러한 변경 및 변형들은 첨부된 청구범위에 포함되는 것으로 의도하는 바이다.While the present invention has been described in terms of preferred embodiments, various changes and modifications may be suggested to those skilled in the art. Such variations and modifications are intended to be included within the scope of the appended claims.
Claims (23)
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록의 크기를 결정하는 과정;
상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하는 과정;
상기 블록 크기와 수열에 기초하여 수열을 변환하는 과정을 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
A channel coding method in a communication or broadcasting system,
Determining a size of a row block or a column block constituting the parity check matrix;
Reading a sequence for generating the parity check matrix;
And transforming the sequence based on the block size and the sequence.
상기 변환하는 과정은,
적어도 2 개 이상의 블록 크기에 대해서 동일한 수열로 변환됨을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
The method according to claim 1,
Wherein the converting comprises:
And transforming the same sequence into at least two block sizes.
상기 변환하는 과정은,
시스템에서 기 설정된 방법에 따라 상기 결정된 블록 크기에 기초한 정수(integer) 값을 결정하는 과정; 및
상기 정수 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 과정을 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
The method according to claim 1,
Wherein the converting comprises:
Determining an integer value based on the determined block size according to a predetermined method in the system; And
And transforming the sequence by applying a predefined operation to the sequence using the integer value.
상기 변환하는 과정은,
정보어 비트에 대응되는 수열에 적용되고 패리티 비트에 대응되는 수열의 일부에는 적용되지 않음을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
The method according to claim 1,
Wherein the converting comprises:
Wherein the information is applied to the sequence corresponding to the information bits and not to a part of the sequence corresponding to the parity bit.
상기 변환하는 과정은,
모듈로(modulo) 및 플로어링(flooring) 중 하나의 연산을 이용하여 상기 수열을 변환하는 과정을 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
The method according to claim 1,
Wherein the converting comprises:
And converting the sequence by using one of a modulo and a flooring operation.
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록 크기를 결정하는 과정;
상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하는 과정;
상기 결정된 블록 크기가 포함되어 있는 구간을 결정하는 과정;
상기 결정된 구간에 대응되는 대표 값을 결정하는 과정; 및
상기 대표 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 과정을 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
A channel coding method in a communication or broadcasting system,
Determining a row block or a column block size constituting the parity check matrix;
Reading a sequence for generating the parity check matrix;
Determining an interval including the determined block size;
Determining a representative value corresponding to the determined interval; And
And transforming the sequence by applying a predefined operation to the sequence using the representative value.
상기 변환하는 과정은,
적어도 2 개 이상의 블록 크기에 대해서 동일한 수열로 변환됨을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
The method according to claim 6,
Wherein the converting comprises:
And transforming the same sequence into at least two block sizes.
상기 대표 값은 구간의 시작 값으로 설정됨을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
The method according to claim 6,
Wherein the representative value is set as a start value of the interval.
상기 변환하는 과정은,
정보어 비트에 대응되는 수열에 적용되고 패리티 비트에 대응되는 수열의 일부에는 적용되지 않음을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
The method according to claim 6,
Wherein the converting comprises:
Wherein the information is applied to the sequence corresponding to the information bits and not to a part of the sequence corresponding to the parity bit.
상기 변환하는 과정은,
모듈로(modulo) 및 플로어링(flooring) 중 적어도 하나의 연산을 이용하여 수열을 변환함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
The method according to claim 6,
Wherein the converting comprises:
Wherein the sequence is transformed using at least one of a modulo and a flooring.
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록 크기를 결정하고, 상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하고, 상기 블록 크기와 수열에 기초하여 수열을 변환하는 제어부를 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
A channel coding apparatus in a communication or broadcasting system,
And a controller for determining a row block or a column block size constituting the parity check matrix, reading a sequence for generating the parity check matrix, and converting the sequence based on the block size and the sequence. Or a broadcast system.
상기 제어부는,
시스템에서 기 설정된 방법에 따라 상기 결정된 블록 크기에 기초한 정수(integer) 값을 결정하고,상기 정수 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하도록 구성되는 통신 또는 방송 시스템에서 채널 부호화 장치.
12. The method of claim 11,
Wherein,
Wherein the system determines an integer value based on the determined block size according to a predetermined method and transforms the sequence by applying a predefined operation to the sequence using the integer value Channel encoding apparatus.
상기 제어부는,
정보어 비트에 대응되는 수열에 적용되고 패리티 비트에 대응되는 수열의 일부에는 적용되지 않음을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
12. The method of claim 11,
Wherein,
Wherein the information is applied to the sequence corresponding to the information bits and not to a part of the sequence corresponding to the parity bits.
상기 제어부는, 모듈로(modulo) 및 플로어링(flooring) 중 하나의 연산을 이용하여 상기 수열을 변환함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
12. The method of claim 11,
Wherein the controller converts the sequence using one of modulo and flooring operations. ≪ RTI ID = 0.0 > 8. < / RTI >
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록 크기를 결정하고, 상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하고, 상기 결정된 블록 크기가 포함되어 있는 구간을 결정하고, 상기 결정된 구간에 대응되는 대표 값을 결정하고, 상기 대표 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 제어부를 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
A channel coding apparatus in a communication or broadcasting system,
The method includes determining a row block or a column block size constituting a parity check matrix, reading a sequence for generating the parity check matrix, determining a section including the determined block size, And transforming the sequence by applying a predefined operation to the sequence using the representative value. ≪ Desc / Clms Page number 19 >
상기 대표 값은 구간의 시작 값으로 설정됨을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
16. The method of claim 15,
Wherein the representative value is set as a start value of a period.
상기 제어부는, 모듈로(modulo) 및 플로어링(flooring) 중 하나의 연산을 이용하여 수열을 변환함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
15. The method of claim 14,
Wherein the controller converts the sequence using one of modulo and flooring operations. ≪ Desc / Clms Page number 19 >
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록 크기를 결정하는 과정;
상기 블록 크기에 따라 적어도 2 개 이상의 패리티 검사 행렬을 생성하기 위한 수열 중에서 하나의 수열을 독출하는 과정;
상기 블록 크기와 수열에 기초하여 수열을 변환하는 과정을 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
A channel coding method in a communication or broadcasting system,
Determining a row block or a column block size constituting the parity check matrix;
Reading a sequence from among the sequences for generating at least two parity check matrices according to the block size;
And transforming the sequence based on the block size and the sequence.
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록 크기를 결정하는 과정;
상기 결정된 블록 크기가 포함되어 있는 구간을 결정하는 과정;
상기 결정된 구간에 대응되는 대표 값을 결정하는 과정;
상기 블록 크기에 따라 적어도 2 개 이상의 패리티 검사 행렬을 생성하기 위한 수열 중에서 하나의 수열을 독출하는 과정; 및
상기 대표 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 과정을 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
A channel coding method in a communication or broadcasting system,
Determining a row block or a column block size constituting the parity check matrix;
Determining an interval including the determined block size;
Determining a representative value corresponding to the determined interval;
Reading a sequence from among the sequences for generating at least two parity check matrices according to the block size; And
And transforming the sequence by applying a predefined operation to the sequence using the representative value.
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록 크기를 결정하고, 상기 블록 크기에 따라 적어도 2 개 이상의 패리티 검사 행렬을 생성하기 위한 수열 중에서 하나의 수열을 독출하고, 및 상기 블록 크기와 수열에 기초하여 수열을 변환하는 제어부를 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
A channel coding apparatus in a communication or broadcasting system,
The method comprising the steps of: determining a row block or a column block size constituting a parity check matrix; reading one sequence from a sequence for generating at least two parity check matrices according to the block size; And a controller for converting the sequence of the received signals.
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록 크기를 결정하고, 상기 결정된 블록 크기가 포함되어 있는 구간을 결정하고, 상기 결정된 구간에 대응되는 대표 값을 결정하고, 상기 블록 크기에 따라 적어도 2 개 이상의 패리티 검사 행렬을 생성하기 위한 수열 중에서 하나의 수열을 독출하고, 및 상기 대표 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 제어부를 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
A channel coding apparatus in a communication or broadcasting system,
Determining a row block or a column block size constituting the parity check matrix, determining an interval including the determined block size, determining a representative value corresponding to the determined interval, and determining at least two And a controller for reading a sequence from the sequence for generating the parity check matrix and applying a predefined operation to the sequence using the representative value. / RTI >
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록의 크기를 결정하는 과정;
상기 결정된 블록 크기가 복수 개의 블록 크기 집합 중 어떤 블록 크기 집합에 포함되는지 결정하는 과정과;
상기 결정된 블록 크기 집합에 따라 패리티 검사 행렬을 생성하기 위한 수열을 독출하는 과정;
상기 블록 크기와 수열에 기초하여 수열을 변환하는 과정을 포함하고,
상기 블록 크기 집합은 시스템에서 지원 가능한 블록 크기에 따라 기 설정된 복수 개의 집합을 의미하며, 하나의 집합 안에 포함되어 있는 원소들은 서로 약수 또는 배수 관계가 있는 통신 또는 방송 시스템에서 채널 부호화 방법.
A channel coding method in a communication or broadcasting system,
Determining a size of a row block or a column block constituting the parity check matrix;
Determining which block size set of the plurality of block size sets includes the determined block size;
Reading a sequence for generating a parity check matrix according to the determined block size set;
And transforming the sequence based on the block size and the sequence,
Wherein the block size set refers to a plurality of sets that are predetermined according to a block size that can be supported by the system, and the elements included in one set are related to each other by a divisor or a multiple.
상기 시스템에서 지원 가능한 가장 작은 블록 크기는 상기 블록 크기 집합의 원소의 개수와 같거나 배수임을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.23. The method of claim 22,
Wherein the minimum block size supported by the system is equal to or greater than the number of elements of the block size set.
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201680068206.5A CN108292971B (en) | 2015-11-24 | 2016-11-24 | Method and apparatus for channel encoding/decoding in a communication or broadcast system |
PCT/KR2016/013654 WO2017091018A1 (en) | 2015-11-24 | 2016-11-24 | Method and apparatus for channel encoding/decoding in a communication or broadcasting system |
KR1020160157767A KR20170060600A (en) | 2015-11-24 | 2016-11-24 | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
CN202110266970.6A CN113098659B (en) | 2015-11-24 | 2016-11-24 | Method and apparatus for channel encoding/decoding in a communication or broadcasting system |
US15/361,283 US10574389B2 (en) | 2015-11-24 | 2016-11-25 | Method and apparatus for channel encoding/decoding in a communication or broadcasting system |
US16/730,412 US10903936B2 (en) | 2015-11-24 | 2019-12-30 | Method and apparatus for channel encoding/decoding in a communication or broadcasting system |
US17/109,476 US11233604B2 (en) | 2015-11-24 | 2020-12-02 | Method and apparatus for channel encoding/decoding in a communication or broadcasting system |
US17/564,531 US11575465B2 (en) | 2015-11-24 | 2021-12-29 | Method and apparatus for channel encoding/decoding in a communication or broadcasting system |
US18/156,867 US11799584B2 (en) | 2015-11-24 | 2023-01-19 | Method and apparatus for channel encoding/decoding in a communication or broadcasting system |
US18/492,140 US20240063941A1 (en) | 2015-11-24 | 2023-10-23 | Method and apparatus for channel encoding/decoding in a communication or broadcasting system |
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150165114 | 2015-11-24 | ||
KR20150165114 | 2015-11-24 | ||
KR1020160002929 | 2016-01-08 | ||
KR20160002929 | 2016-01-08 | ||
KR1020160102635 | 2016-08-11 | ||
KR1020160102635A KR20170060562A (en) | 2015-11-24 | 2016-08-11 | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
KR1020160105807A KR20170060566A (en) | 2015-11-24 | 2016-08-19 | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
KR1020160105807 | 2016-08-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20170060574A true KR20170060574A (en) | 2017-06-01 |
Family
ID=59221787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160149882A KR20170060574A (en) | 2015-11-24 | 2016-11-10 | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20170060574A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10484010B2 (en) | 2016-12-20 | 2019-11-19 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
-
2016
- 2016-11-10 KR KR1020160149882A patent/KR20170060574A/en unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10484010B2 (en) | 2016-12-20 | 2019-11-19 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
US11133825B2 (en) | 2016-12-20 | 2021-09-28 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
US11750220B2 (en) | 2016-12-20 | 2023-09-05 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10903936B2 (en) | Method and apparatus for channel encoding/decoding in a communication or broadcasting system | |
US11750220B2 (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
EP2510623B1 (en) | Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code | |
CN109150197B (en) | Information processing method, device and communication equipment | |
CN102714504A (en) | Method and apparatus for transmitting and receiving data in a communication system | |
US11799584B2 (en) | Method and apparatus for channel encoding/decoding in a communication or broadcasting system | |
KR20190017594A (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
KR20180088423A (en) | Method and apparatus for channel coding / decoding in communication or broadcasting system | |
CN110583023B (en) | Method and apparatus for channel encoding and decoding in a communication or broadcast system | |
US20230421177A1 (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
KR20180107692A (en) | Apparatus and method of transmission using harq in communication or broadcasting system | |
KR20170060574A (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
KR20180107703A (en) | Apparatus and method of transmission using harq in communication or broadcasting system | |
KR102302366B1 (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
KR102378706B1 (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
KR20170060600A (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
KR102445150B1 (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
KR20180107701A (en) | Apparatus and method of transmission using harq in communication or broadcasting system | |
KR20190017600A (en) | Apparatus and method for transmitting and receiving data in communication systems |