KR20130012500A - 칩 패키지 구조물 및 그 제조 방법 - Google Patents
칩 패키지 구조물 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20130012500A KR20130012500A KR1020110073772A KR20110073772A KR20130012500A KR 20130012500 A KR20130012500 A KR 20130012500A KR 1020110073772 A KR1020110073772 A KR 1020110073772A KR 20110073772 A KR20110073772 A KR 20110073772A KR 20130012500 A KR20130012500 A KR 20130012500A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- grooves
- chips
- chip
- package structure
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13113—Bismuth [Bi] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13116—Lead [Pb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/1312—Antimony [Sb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Abstract
개시된 칩 패키지 구조물은 복수 개의 그루브들(grooves)이 형성된 기판, 기판 상에 마련된 접착층 및 접착층 상에 부착된 복수 개의 칩들(chips)을 포함할 수 있다.
그리고, 개시된 칩 패키지 구조물의 제조 방법은 기판에 복수 개의 그루브들을 형성하는 단계, 복수 개의 그루브들 사이의 복수 개의 칩 부착 영역들에 칩 부착 재료를 디스펜스(dispense)하는 단계 및 복수 개의 칩 부착 영역들에 복수 개의 칩들을 각각 부착하는 단계를 포함할 수 있다.
그리고, 개시된 칩 패키지 구조물의 제조 방법은 기판에 복수 개의 그루브들을 형성하는 단계, 복수 개의 그루브들 사이의 복수 개의 칩 부착 영역들에 칩 부착 재료를 디스펜스(dispense)하는 단계 및 복수 개의 칩 부착 영역들에 복수 개의 칩들을 각각 부착하는 단계를 포함할 수 있다.
Description
개시된 발명은 칩 패키지 구조물 및 그 제조 방법에 관한 것이다. 더 상세하게는 칩 사이의 간격을 좁힐 수 있도록 기판에 그루브가 형성된 칩 패키지 구조물 및 그 제조 방법에 관한 것이다.
이미지 센서 칩은 입력받은 광학 이미지를 전기적 신호로 전환할 수 있는 칩이며, 초음파 트랜스듀서 칩은 초음파 신호를 전기적 신호로 전환할 수 있는 칩이다. 최근, 이러한 칩들을 사용하여 대면적의 풀 필드 이미지(full field image)를 얻기 위한 연구가 진행되고 있다. 대면적의 풀 필드 이미지를 얻기 위해서는 대면적을 관측할 수 있는 큰 사이즈의 칩이 필요하다. 하지만, 칩의 크기가 커질수록 칩의 공정 수율은 크게 저하된다. 그러므로, 사이즈가 큰 하나의 칩으로 풀 필드 이미지를 얻는 것은 실용적이지 못하다. 따라서, 작은 사이즈의 칩들을 2차원으로 배열하여 풀 필드 이미지를 얻기 위한 연구가 최근 진행되고 있다.
개시된 발명은 칩 패키지 구조물 및 그 제조 방법을 제공한다.
개시된 칩 패키지 구조물은
복수 개의 그루브들(grooves)이 형성된 기판;
상기 기판 상에 마련된 접착층; 및
상기 접착층 상에 부착된 복수 개의 칩들(chips);을 포함하고,
상기 복수 개의 그루브들은 상기 복수 개의 칩들 각각의 주위에 형성될 수 있다.
상기 복수 개의 그루브들 중에서 적어도 하나의 그루브는 나머지 다른 그루브들과 교차하도록 형성될 수 있다.
상기 복수 개의 그루브들은 서로 연결될 수 있다.
상기 복수 개의 그루브들의 너비는 서로 인접한 칩들 사이의 거리보다 크거나 같을 수 있다.
상기 복수 개의 칩들은 상기 기판에 와이어 본딩 또는 플립칩 본딩에 의해서 전기적으로 연결될 수 있다.
상기 접착층은 칩 부착 재료를 포함할 수 있다.
상기 칩 부착 재료는 에폭시계(epoxy group) 수지, 아크릴계(acryl group) 수지, 폴리이미드계(polyimide group) 수지, 실리콘계(silicon group) 수지 또는 이들의 혼합물을 포함할 수 있다.
상기 칩 부착 재료는 솔더 재료(solder materials) 등을 포함할 수 있다.
상기 복수 개의 칩들은 각각 상기 기판 상에 m × n의 2D 어레이 형태(m, n은 1 이상의 자연수)로 배열될 수 있다.
상기 복수 개의 칩들 각각은 적층된 2 개 이상의 칩들을 포함할 수 있다.
상기 복수 개의 칩들은 반도체 칩, 센서 칩 또는 MEMS 칩을 포함할 수 있다.
상기 기판은 유기물 기판, 실리콘 기판 또는 세라믹 기판을 포함할 수 있다.
개시된 칩 패키지 구조물의 제조 방법은
기판에 복수 개의 그루브들을 형성하는 단계;
상기 복수 개의 그루브들 사이의 복수 개의 칩 부착 영역들에 칩 부착 재료를 디스펜스(dispense)하는 단계; 및
상기 복수 개의 칩 부착 영역들에 복수 개의 칩들을 각각 부착하는 단계;를 포함할 수 있다.
상기 복수 개의 그루브들은 포토리소그래피 공정, 레이저 공정 또는 식각 공정에 의해서 형성될 수 있다.
상기 복수 개의 그루브들을 형성하는 단계는
상기 기판은 제1기판과 제2기판을 포함하고, 상기 제2기판에 복수 개의 관통공을 형성하고, 상기 제2기판을 상기 제1기판 상에 적층할 수 있다.
상기 복수 개의 그루브들은 상기 복수 개의 칩들 각각의 주위에 형성될 수 있다.
상기 복수 개의 그루브들 중에서 적어도 하나의 그루브는 나머지 다른 그루브들과 교차하도록 형성될 수 있다.
상기 복수 개의 그루브들은 서로 연결되도록 형성될 수 있다.
상기 복수 개의 그루브들의 너비는 서로 인접한 칩들 사이의 거리보다 크거나 같을 수 있다.
상기 칩 부착 재료에 열과 압력을 가하여, 상기 칩 부착 재료를 경화시키는 단계를 더 포함할 수 있다.
개시된 다른 칩 패키지 구조물의 제조 방법은
기판에 복수 개의 그루브들을 형성하는 단계;
복수 개의 칩들의 일면에 적어도 하나의 솔더볼을 형성하는 단계;
상기 복수 개의 칩들을 상기 기판에 부착하는 단계;
상기 기판과 상기 복수 개의 칩들 사이에 언더필 재료를 주입하는 단계;를 포함할 수 있다.
상기 복수 개의 그루브들은 상기 복수 개의 칩들 각각의 주위에 형성될 수 있다.
상기 복수 개의 그루브들 중에서 적어도 하나의 그루브는 나머지 다른 그루브들과 교차하도록 형성될 수 있다.
상기 복수 개의 그루브들은 서로 연결되도록 형성될 수 있다.
상기 복수 개의 그루브들의 너비는 서로 인접한 칩들 사이의 거리보다 크거나 같을 수 있다.
개시된 칩 패키지 구조물 및 제조 방법은 칩을 기판에 접착하는데 사용되고 남은 칩 부착 재료가 기판에 형성된 그루브에 수용되게 하여, 칩 주위에 필렛(fillet)이 형성되는 것을 방지할 수 있다. 따라서, 개시된 칩 패키지 구조물 및 제조 방법은 기판 상에 마련된 복수 개의 칩 사이의 거리 내지 간격을 좁힐 수 있으며, 복수 개의 칩을 더 작은 영역에 집적시킬 수 있다.
도 1은 개시된 칩 패키지 구조물의 개략적인 단면도이다.
도 2a 및 도 2b는 개시된 칩 패키지 구조물의 기판에 형성된 그루브들의 다른 예들을 개략적으로 도시한 평면도이다.
도 3은 비교예에 따른 칩 패키지 구조물의 개략적인 단면도이다.
도 4는 개시된 다른 칩 패키지 구조물의 개략적인 단면도이다.
도 5는 개시된 또 다른 칩 패키지 구조물의 개략적인 단면도이다.
도 6a 내지 도 6e는 개시된 칩 패키지 구조물의 제조 방법을 개략적으로 도시한 단면도들이다.
도 7a 내지 도 7d는 개시된 다른 칩 패키지 구조물의 제조 방법을 개략적으로 도시한 단면도들이다.
도 2a 및 도 2b는 개시된 칩 패키지 구조물의 기판에 형성된 그루브들의 다른 예들을 개략적으로 도시한 평면도이다.
도 3은 비교예에 따른 칩 패키지 구조물의 개략적인 단면도이다.
도 4는 개시된 다른 칩 패키지 구조물의 개략적인 단면도이다.
도 5는 개시된 또 다른 칩 패키지 구조물의 개략적인 단면도이다.
도 6a 내지 도 6e는 개시된 칩 패키지 구조물의 제조 방법을 개략적으로 도시한 단면도들이다.
도 7a 내지 도 7d는 개시된 다른 칩 패키지 구조물의 제조 방법을 개략적으로 도시한 단면도들이다.
이하, 첨부된 도면을 참조하여, 개시된 칩 패키지 구조물 및 그 제조 방법에 대해서 상세하게 설명한다. 이하의 도면들에서, 동일한 참조 부호는 동일한 구성 요소를 지칭하며, 도면상에서 각 구성 요소의 크기는 설명의 명료성과 편의성을 위해서 과장되어 있을 수 있다.
도 1은 개시된 칩 패키지 구조물(100)의 개략적인 단면도이다.
도 1을 참조하면, 개시된 칩 패키지 구조물(100)은 복수 개의 그루브들(grooves)(120)이 형성된 기판(110), 기판(110) 상에 마련된 접착층(130) 및 접착층(130) 상에 마련된 복수 개의 칩들(chips)(140)을 포함할 수 있다.
기판(110)은 유기물 기판, 실리콘 기판 또는 세라믹 기판을 포함할 수 있다. 또한, 기판(110)은 DBC(direct bonded copper) 기판, 인쇄 회로 기판(printed circuit board, PCB)을 포함할 수 있다. 복수 개의 그루브들(grooves)(120)이 기판(110)에 형성될 수 있다. 상기 복수 개의 그루브들(120) 중에서 적어도 하나의 그루브는 나머지 다른 그루브들과 서로 교차하도록 형성될 수 있다. 또한, 상기 복수 개의 그루브들(120)은 서로 연결되어, 하나의 그루브를 형성할 수도 있다.
복수 개의 칩들(140)이 기판(110) 상에 m × n의 2D 어레이 형태(m, n은 1 이상의 자연수)로 배열될 수 있다. 칩들(140)은 반도체 칩, 센서 칩 또는 MEMS(microelectromechanical systems) 칩을 포함할 수 있으며, 이에 한정되는 것은 아니다. 여기에서, 반도체 칩은 실리콘 등으로 이루어진 반도체 웨이퍼를 기반으로 하는 전자 칩(electronic chip)일 수 있으며, 센서 칩은 광 센서 칩, 이미지 센서 칩 또는 터치 센서 칩 등을 포함할 수 있다. 또한, MEMS 칩은 마이크로 미세 공정에 의해서 형성된 기계 장치를 포함하는 칩일 수 있다. MEMS 칩은 예를 들어, 초음파 트랜스듀서를 포함할 수 있으며, 더 구체적으로 정전용량형 초음파 트랜스듀서(capacitive micromachined ultrasonic transducer, CMUT) 또는 압전형 초음파 트랜스듀서(piezoelectric micromachined ultrasonic transducer, PMUT)를 포함할 수 있다.
접착층(130)이 기판(110) 상에 형성되고, 복수 개의 칩들(140)이 접착층(130) 상에 마련될 수 있다. 즉, 복수 개의 칩들(140)은 접착층(130)에 의해서 기판(110)에 부착될 수 있다. 접착층(130)은 칩 부착 재료(die attach material)로 이루어질 수 있으며, 칩 부착 재료는 칩(또는 다이)을 기판에 접착시킬 수 있는 접착제(adhesive)일 수 있다. 상기 칩 부착 재료는 예를 들어, 에폭시계(epoxy group) 수지, 아크릴계(acryl group) 수지, 폴리이미드계(polyimide group) 수지, 실리콘계(silicon group) 수지 또는 이들의 혼합물을 포함할 수 있다. 또한, 상기 칩 부착 재료는 예를 들어, 땜납(solder)를 포함할 수 있다.
복수 개의 그루브들(120)이 기판(110)에 형성될 수 있다. 상기 그루브들(120)은 복수 개의 칩들(140)의 각각 주위에 형성될 수 있다. 더 구체적으로, 그루브들(120)는 칩들(140)을 둘러싸도록 칩들(140)의 네 측면 아래에 모두 형성될 수 있다. 즉, 그루브들(120)은 서로 인접한 칩들(140) 사이에 형성될 수 있다. 그리고, 그루브들(120)은 칩(140)과 기판(110)의 본딩 패드(115) 사이에도 형성될 수 있다.
그루브들(120)의 단면 형상은 도 1에 도시된 바와 같이, 직사각형일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 그루브들(120)의 단면 형상은 정사각형, 사각형, 역삼각형, 반원 형태일 수도 있다. 그루브들(120)의 너비(w)는 서로 인접한 칩(140) 사이의 간격(Gap A)보다 크거나 같을 수 있다. 그루브들(120)은 칩 부착 재료가 칩(140) 사이로 넘쳐 흐르거나, 전극 패드(115)를 오염시키지 않도록 이를 수용할 수 있을 정도의 깊이(h)을 갖도록 형성될 수 있다.
접착층(130)을 형성하는 칩 부착 재료 중에서 칩들(140)을 기판(110)에 접착하는데 사용되고 남은 칩 부착 재료는 그루브들(120)에 수용될 수 있다. 즉, 그루브들(120)은 남은 칩 부착 재료가 칩(140) 아래로 흘러나와 칩들(140) 주위에 필렛(fillet)을 형성하는 것을 방지할 수 있다. 따라서, 개시된 칩 패키지 구조물(100)은 기판(110) 상에 마련된 복수 개의 칩들(140) 사이의 간격(Gap A)을 좁힐 수 있으며, 복수 개의 칩들(140)을 더 작은 영역에 집적시킬 수 있다. 한편, 개시된 칩 패키지 구조물(100)이 칩들(140)로서 초음파 트랜스듀서 칩을 구비하는 경우, 이차원(2D)으로 배열된 초음파 트랜스듀서 칩들 사이의 간격을 좁힐 수 있다. 그러므로, 개시된 칩 패키지 구조물(100)은 연속된 이미지를 얻을 수 있으며, 이미지의 왜곡을 방지할 수 있다. 또한, 개시된 칩 패키지 구조물(100)은 이차원으로 배열된 초음파 트랜스듀서 칩들을 통해서 풀 필드 이미지(full field image)를 얻을 수 있다.
복수 개의 칩들(140) 상에는 각각 적어도 하나의 본딩 패드(145)가 더 마련될 수 있으며, 기판(110) 상에도 적어도 하나의 본딩 패드(115)가 더 마련될 수 있다. 그리고, 본딩 패드들(145, 115)은 와이어(150)에 의해서 서로 전기적으로 연결될 수 있다. 와이어(150)는 금속으로 이루어질 수 있으며, 예를 들어, 금, 구리, 알루미늄 또는 이들의 합금으로 이루어질 수 있다.
그루브들(120)은 칩들(140)과 기판(110)의 본딩 패드(115) 사이에도 형성될 수 있다. 칩들(140)을 기판(110)에 접착하는데 사용되고 남은 칩 부착 재료가 흘러나와 그루브들(120)에 수용될 수 있다. 따라서, 개시된 칩 패키지 구조물(100)은 칩 부착 재료가 기판(110)의 본딩 패드(115)를 오염시키는 것을 방지할 수 있다. 또한, 칩들(140)의 본딩 패드(145)와 기판(110)의 본딩 패드(115) 사이의 거리(d1)를 좁힐 수 있어서, 와이어(150)가 짧게 형성될 수 있다. 와이어(150)가 짧게 형성되는 경우, 와이어 본딩에 의한 전기적 연결의 신뢰성이 향상될 수 있다.
도 2a 및 도 2b는 개시된 칩 패키지 구조물의 기판에 형성된 그루브의 일 다른 예들을 개략적으로 도시한 평면도이다. 복수 개의 칩들(140)은 예시적으로 2 × 4의 2D 어레이 형태로 배열되었으나, 이에 한정되는 것은 아니며 설명의 편의를 위해서 점선으로 도시되었다.
도 2a를 참조하면, 복수 개의 그루브들(120)이 복수 개의 칩들(140) 사이의 기판(110) 상에 형성될 수 있다. 즉, 상기 그루브들(120)은 인접한 칩들(140) 사이에 형성될 수 있다. 그루브들(120)의 너비(w)는 칩들(140) 사이의 간격(Gap A)보다 크거나 같을 수 있다. 그루브들(120)은 x 방향으로 형성된 제1그루브(121)와 y 방향으로 형성된 복수 개의 제2그루브들(123)을 포함할 수 있다. 복수 개의 제2그루브들(123)은 서로 나란하게 배열될 수 있다. 그리고, 제1그루브(121)와 복수 개의 제2그루브들(123)은 서로 교차하도록 형성될 수 있으며, 서로 직교할 수도 있다. 또한, 제1그루브(121)와 제2그루브들(123)은 기판(110)에 칩들(140)이 부착될 수 있는 복수 개의 칩 부착 영역들(111)을 형성할 수 있다. 상기 칩 부착 영역들(111)의 넓이는 칩들(140)의 넓이보다 작거나 같을 수 있다.
도 2b를 참조하면, 복수 개의 그루브들(125)이 복수 개의 칩들(140)을 각각 둘러싸도록 기판(110) 상에 형성될 수 있다. 즉, 상기 그루브들(125)이 복수 개의 칩들(140) 각각의 네 측면의 아래에 모두 형성될 수 있다. 그루브들(125)의 너비(w)는 칩들(140) 사이의 간격(Gap A)보다 크거나 같을 수 있다. 그루브들(125)은 x 방향으로 형성된 복수 개의 제1그루브들(127)과 y 방향으로 형성된 복수 개의 제2그루브들(129)을 포함할 수 있다. 복수 개의 제1그루브들(127)은 서로 나란하게 배열될 수 있고, 복수 개의 제2그루브들(129)도 서로 나란하게 배열될 수 있다. 제1그루브들(127)과 제2그루브들(129)은 서로 교차하도록 형성될 수 있으며, 서로 직교할 수도 있다. 또한, 제1그루브들(127)과 제2그루브들(129)은 기판(110)에 칩들(140)이 부착될 수 있는 복수 개의 칩 부착 영역들(113)을 형성할 수 있다. 상기 칩 부착 영역들(113)의 넓이는 칩들(140)의 넓이보다 작거나 같을 수 있다.
도 3은 비교예에 따른 칩 패키지 구조물(10)의 개략적인 단면도이다.
도 3을 참조하면, 비교예의 칩 패키지 구조물(10)은 기판(1)과 기판(1) 상에 마련된 접착층(3), 접착층(3) 상에 부착된 복수 개의 칩(5)을 포함한다. 기판(1) 상에 칩 부착 재료를 디스펜스하고, 상기 칩 부착 재료 상에 칩(5)을 부착한다. 칩(5)과 칩 부착 재료에 열과 압력을 가하면, 칩 부착 재료가 칩(5) 아래로 흘러나와 필렛(fillet)을 형성한다. 즉, 비교예의 칩 패키지 구조물(10)의 접착층(3)은 칩(5) 주위에 형성된 필렛을 포함할 수밖에 없다. 이 필렛은 복수 개의 칩(5) 사이의 간격(Gap B)을 좁히는 것을 방해한다. 따라서, 비교예의 칩 패키지 구조물(10)은 복수 개의 칩(5)을 집적화하기 어렵다.
칩(5) 주위에 형성된 필렛을 무시하고 칩(5)들 사이의 간격(Gap B)을 좁히는 경우, 필렛에 의해서 칩(5)의 옆면이 기판(1)에 대해서 수직하지 않고, 경사지게 부착될 수 있다. 또한, 칩(5)과 기판(1)의 부착에 사용되고 남은 칩 부착 재료가 칩(5)들 사이로 넘쳐 흘러서(overflow), 칩(5)의 성능을 저하시킬 수 있다. 또한, 상기 필렛은 칩(5)의 본딩 패드(7)와 기판(1)의 본딩 패드(9) 사이의 거리(d2)를 좁히는 것을 방해한다. 그러므로, 비교예의 칩 패키지 구조물(10)은 와이어 본딩에 사용되는 와이어(8)가 길어져서, 칩(5)과 기판(1)의 와이어 본딩에 의한 전기적 연결의 신뢰성이 떨어질 수 있다.
반면에, 도 1에 개시된 칩 패키지 구조물(100)은 기판(110)에 형성된 그루브(120)에 남은 칩 부착 재료가 수용되어, 칩(140) 주위에 필렛이 형성되는 것을 방지할 수 있다. 따라서, 개시된 칩 패키지 구조물(100)은 기판(110) 상에 마련된 복수 개의 칩(140)들 사이의 간격(Gap A)을 좁힐 수 있으며, 복수 개의 칩(140)들을 더 작은 영역에 집적시킬 수 있다.
도 4는 개시된 다른 칩 패키지 구조물(200)의 개략적인 단면도이다.
도 4를 참조하면, 개시된 칩 패키지 구조물(200)은 복수 개의 그루브들(220)이 형성된 기판(210), 기판(210) 상에 마련된 접착층(230) 및 접착층(230) 상에 마련된 복수 개의 칩들(chips)(240)을 포함할 수 있다. 또한, 복수 개의 칩들(240)은 기판(210)에 플립 칩 본딩(flip chip bonding)될 수 있다.
기판(210)은 유기물 기판, 실리콘 기판 또는 세라믹 기판을 포함할 수 있다. 또한, 기판(210)은 DBC(direct bonded copper) 기판, 인쇄 회로 기판(printed circuit board, PCB)을 포함할 수 있다. 또한, 기판(210)은 제1기판(211)과 제1기판(211) 상에 마련된 제2기판(213)을 포함할 수 있다. 제1 및 제2기판(211, 213)은 서로 라미네이트(laminated)될 수 있다. 복수 개의 그루브들(220)은 제2기판(213)에 복수 개의 관통공을 형성하고, 제2기판(213)을 제1기판(211) 상에 접합하여 형성될 수 있다. 상기 복수 개의 그루브들(220) 중에서 적어도 하나의 그루브는 나머지 그루브들과 서로 교차하도록 형성될 수 있다. 또한, 상기 복수 개의 그루브들(220)은 서로 연결되도록 형성될 수 있다.
복수 개의 칩들(240)은 기판(210) 상에 m × n의 2D(이차원) 어레이 형태(m, n은 1 이상의 자연수)로 배열될 수 있다. 복수 개의 칩들(140)은 반도체 칩, 센서 칩 또는 MEMS(microelectromechanical systems) 칩을 포함할 수 있으며, 이에 한정되는 것은 아니다. 여기에서, 반도체 칩은 실리콘 등으로 이루어진 반도체 웨이퍼를 기반으로 하는 전자 칩(electronic chip)일 수 있으며, 센서 칩은 광 센서 칩, 이미지 센서 칩 또는 터치 센서 칩 등을 포함할 수 있다. 또한, MEMS 칩은 미세 가공 공정에 의해서 형성된 기계 장치를 포함하는 칩이다. MEMS 칩은 예를 들어, 초음파 트랜스듀서를 포함할 수 있으며, 더 구체적으로 정전용량형 초음파 트랜스듀서(capacitive micromachined ultrasonic transducer, CMUT) 또는 압전형 초음파 트랜스듀서(piezoelectric micromachined ultrasonic transducer, PMUT)를 포함할 수 있다.
복수 개의 칩들(240)은 기판(210)에 플립 칩 본딩(flip chip bonding)될 수 있다. 적어도 하나의 본딩 패드(215)가 기판(210) 상에 마련될 수 있으며, 본딩 패드(245)는 칩(240)의 하면에도 마련될 수 있다. 그리고, 적어도 하나의 범프(250)가 본딩 패드(215, 245) 사이에 마련될 수 있다. 범프(250)는 주석, 납, 은, 비스무트, 안티몬, 구리 또는 이들의 합금 등으로 이루어질 수 있다.
접착층(230)은 기판(210)과 칩(240) 사이에 마련될 수 있다. 또한, 접착층(230)은 범프(250)를 둘러싸고, 기판(210)과 칩(240) 사이를 채울 수 있다. 즉, 기판(210)과 칩(240)이 플립 칩 본딩되는 경우, 접착층(230)은 언더필 재료(underfill material)로 이루어질 수 있다. 언더필 재료는 예를 들어, 에폭시계(epoxy group) 수지, 아크릴계(acryl group) 수지, 폴리이미드계(polyimide group) 수지, 실리콘계(silicon group) 수지 또는 이들의 혼합물을 포함할 수 있다. 여기에서, 접착층(230)은 기판(210)과 칩(240) 사이의 틈을 보강해주며, 둘 사이의 열 팽창률의 차이에 의해서 범프(250)에 가해지는 충격(stress)을 완화해 줄 수 있다. 또한, 접착층(230)은 외부로부터의 충격을 흡수하고, 범프(250)에 가해지는 장력을 감소시키며, 칩 패키지 구조물(200)의 수명을 늘릴 수 있다.
복수 개의 그루브들(220)은 복수 개의 칩들(240) 각각의 주위에 형성될 수 있다. 더 구체적으로, 상기 그루브들(220)은 서로 인접한 칩들(240) 사이에 형성될 수 있다. 즉, 그루브들(220)은 서로 인접한 칩들(240)의 서로 마주보는 가장 자리 부분들의 아래에 형성될 수 있다. 또한, 상기 그루브들(220)은 칩들(240) 각각을 둘러싸도록 칩들(240)의 네 측면 아래에 모두 형성될 수도 있다.
상기 그루브들(220)의 단면 형상은 도 4에 도시된 바와 같이, 직사각형일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 그루브들(220)의 단면 형상은 정사각형, 사각형, 역삼각형, 반원 형태일 수도 있다. 그루브들(220)의 너비(w)는 서로 인접한 칩(240) 사이의 간격(Gap A)보다 크거나 같을 수 있다. 그루브들(220)은 언더필 재료가 칩(240) 사이로 넘쳐 흐르지 않고, 범프(250)들 사이를 잘 채울 수 있을 정도의 깊이(h)로 형성될 수 있다.
접착층(230)을 형성하는 언더필 재료는 그루브들(220)을 통해서 주입되어, 복수 개의 범프(250) 사이를 더 잘 채울 수 있다. 즉, 접착층(230)은 기판(210)과 칩들(240) 사이에 공기가 갇히는 것(air trap)을 방지할 수 있다. 또한, 남은 언더필 재료가 그루브들(220)에 수용되어, 칩들(240) 아래로 흘러나와 칩들(240) 주위에 필렛을 형성하는 것을 방지할 수 있다. 따라서, 개시된 칩 패키지 구조물(200)은 기판(210) 상에 마련된 복수 개의 칩들(240) 사이의 간격(Gap A)을 좁힐 수 있으며, 복수 개의 칩들(240)을 더 작은 영역에 집적시킬 수 있다.
도 5는 개시된 또 다른 칩 패키지 구조물(300)의 개략적인 단면도이다. 앞서 설명된 칩 패키지 구조물(100, 200)과의 차이점을 위주로 상세하게 설명하기로 한다.
도 5를 참조하면, 개시된 칩 패키지 구조물(300)은 복수 개의 그루브들(320)이 형성된 기판(310), 기판(310) 상에 마련된 접착층(330) 및 접착층(330) 상에 마련된 복수 개의 칩들(340)을 포함할 수 있다.
복수 개의 칩들(340) 각각은 적층된 2개 이상의 칩들을 포함할 수 있다. 즉, 접착층(330) 상에 제1칩(341)이 부착되고, 제1칩(341) 상에 제2칩(343)이 부착될 수 있다. 예를 들어, 제1칩(341)은 주문형 집적 회로(application-specific integrated circuit, ASIC)일 수 있으며, 제2칩(243)은 초음파 트랜스듀서 칩 즉, CMUT일 수 있다. 또한, 제1칩(341), 제2칩(343) 및 기판(310)은 와이어 본딩 또는 플립칩 본딩 등으로 서로 전기적으로 연결될 수 있다.
개시된 칩 패키지 구조물(300)은 실리콘 중간층(interposer)을 사용하는 경우보다 비용을 절감할 수 있으며, 실리콘 중간층과 기판 사이의 전기적 결합에 대해서 걱정할 필요가 없다 또한, CMUT과 ASIC이 칩-투-칩(chip-to-chip) 본딩되어, 기생 성분을 감소시킬 수 있다. 또한, 개시된 칩 패키지 구조물(300)은 칩들(340)과 기판(310)을 접착하는데 사용되고 남은 칩 부착 재료가 그루브들(320)에 수용되게 할 수 있다. 즉, 남은 칩 부착 재료가 칩들(340) 아래로 흘러나와 칩들(340) 주위에 필렛을 형성하는 것을 방지할 수 있다. 따라서, 개시된 칩 패키지 구조물(300)은 기판(310) 상에 마련된 복수 개의 칩들(340) 사이의 간격(Gap A)을 좁힐 수 있으며, 복수 개의 칩들(340)을 더 작은 영역에 집적시킬 수 있다.
도 6a 내지 도 6e는 개시된 칩 패키지 구조물(100)의 제조 방법을 개략적으로 도시한 단면도들이다.
도 6a를 참조하면, 먼저 기판(110)을 준비하고, 기판(110)에 복수 개의 그루브들(120)을 형성할 수 있다. 기판(110)은 유기물 기판, 실리콘 기판 또는 세라믹 기판을 포함할 수 있다. 또한, 기판(110)은 DBC(direct bonded copper) 기판, 인쇄 회로 기판(printed circuit board, PCB)을 포함할 수 있다. 상기 그루브들(120)은 포토리소그래피 공정, 식각 공정 또는 레이저 공정 등에 의해서 기판(110)에 형성될 수 있다. 예를 들어, 그루브들(120)은 레이저 라우팅(laser routing) 또는 플라즈마 식각 공정 등에 의해서 형성될 수 있다. 상기 복수 개의 그루브들(120) 중에서 적어도 하나의 그루브는 나머지 다른 그루브들과 서로 교차하도록 형성될 수 있다. 또한, 상기 복수 개의 그루브들(120)은 서로 연결되어, 하나의 그루브를 형성할 수도 있다.
도 6b를 참조하면, 복수 개의 그루브들(120) 사이에 칩 부착 재료(135)를 디스펜스(dispense)할 수 있다. 즉, 그루브들(120) 사이에 마련된 복수 개의 칩 부착 영역들(113) 상에 칩 부착 재료(135)를 도포할 수 있다. 칩 부착 영역들(113)은 m × n의 2D 어레이 형태(m, n은 1 이상의 자연수)로 배열될 수 있다. 상기 칩 부착 재료(135)는 칩(또는 다이)을 기판에 접착시킬 수 있는 접착제(adhesive)일 수 있다. 상기 칩 부착 재료(135)는 예를 들어, 에폭시계(epoxy group) 수지, 아크릴계(acryl group) 수지, 폴리이미드계(polyimide group) 수지, 실리콘계(silicon group) 수지 또는 이들의 혼합물을 포함할 수 있다. 또한, 칩 부착 재료(135)는 예를 들어, 땜납(solder)를 포함할 수 있다.
도 6c를 참조하면, 기판(110) 상에 도포된 상기 칩 부착 재료(135) 상에 복수 개의 칩들(140)을 각각 부착할 수 있다. 즉, 복수 개의 칩들(140)은 기판(110)의 칩 부착 영역들(113) 상에 m × n의 2D 어레이 형태(m, n은 1 이상의 자연수)로 배열될 수 있다. 여기에서, 그루브들(120)은 기판(110)에 부착될 복수 개의 칩들(140) 각각의 주위에 형성될 수 있다.
도 6d를 참조하면, 칩들(140)과 칩 부착 재료(135)에 열과 압력을 가하여 접착층(130)을 형성할 수 있다. 즉, 접착층(130)은 칩 부착 재료(135)가 경화되어 형성될 수 있다.
도 6e를 참조하면, 기판(110)과 칩들(140)을 전기적으로 연결할 수 있다. 칩들(140) 상에 적어도 하나의 본딩 패드(145)를 형성하고, 기판(110) 상에도 적어도 하나의 본딩 패드(115)를 형성할 수 있다. 그리고, 본딩 패드들(145, 115)을 서로 와이어(150)로 연결할 수 있다. 와이어(150)는 금속으로 이루어질 수 있으며, 예를 들어, 금, 구리, 알루미늄 또는 이들의 합금으로 이루어질 수 있다.
또한, 상기 그루브들(120)는 칩들(140)을 둘러싸도록 칩들(140)의 네 측면 아래에 모두 형성될 수 있다. 즉, 그루브들(120)은 서로 인접한 칩들(140) 사이에 형성될 수 있다. 그리고, 그루브들(120)은 칩들(140)과 기판(110)의 본딩 패드(115) 사이에도 형성될 수 있다. 개시된 칩 패키지 구조물(100)의 제조 방법에 따르면, 칩들(140) 사이의 간격(Gap A)을 좁혀서, 복수 개의 칩들(140)을 작은 영역에 집적시킬 수 있다. 한편, 그루브들(120)의 너비(w)는 서로 인접한 칩들(140) 사이의 간격(Gap A)보다 크거나 같게 형성될 수 있다. 그루브들(120)은 남은 칩 부착 재료가 칩(140) 사이로 넘쳐 흐르거나, 전극 패드(115)를 오염시키지 않도록 이를 수용할 수 있을 정도의 깊이(h)로 형성될 수 있다.
도 7a 내지 도 7d는 개시된 다른 칩 패키지 구조물(200)의 제조 방법을 개략적으로 도시한 단면도들이다.
도 7a를 참조하면, 제1기판(211)과 제2기판(213)을 준비할 수 있다. 그리고, 제2기판(213)에 복수 개의 관통공들을 형성하고, 제2기판(213)을 제1기판(211) 상에 적층시킬 수 있다. 따라서, 복수 개의 그루브들(220)이 기판(210)에 형성될 수 있다. 상기 복수 개의 그루브들(220) 중에서 적어도 하나의 그루브는 나머지 다른 그루브들과 서로 교차하도록 형성될 수 있다. 또한, 상기 복수 개의 그루브들(220)은 서로 연결되어, 하나의 그루브를 형성할 수도 있다.
상기 복수 개의 그루브들(220)는 기판(210)에 복수 개의 칩 부착 영역들(217)을 형성할 수 있으며, 칩 부착 영역들(217)은 m × n의 2D 어레이 형태(m, n은 1 이상의 자연수)로 배열될 수 있다. 제1 및 제2기판(211, 213)은 유기물 기판, 실리콘 기판 또는 세라믹 기판을 포함할 수 있다. 또한, 제1 및 제2기판(211, 213)은 DBC(direct bonded copper) 기판, 인쇄 회로 기판(printed circuit board, PCB)을 포함할 수 있다. 제2기판(213)에 형성된 관통공은 포토리소그래피 공정, 식각 공정 또는 레이저 공정 등으로 형성될 수 있다. 예를 들어, 상기 관통공은 레이저 라우팅 또는 플라즈마 식각 공정 등으로 형성될 수 있다. 그리고, 제2기판(213) 상의 칩 부착 영역(217) 상에 적어도 하나의 전극 패드(215)를 형성할 수 있다.
도 7b를 참조하면, 복수 개의 칩(240)의 하면에 적어도 하나의 전극 패드(245)를 형성하고, 전극 패드(245) 상에 각각 적어도 하나의 범프(250)를 형성할 수 있다.
도 7c를 참조하면, 칩들(240)을 기판(210)에 부착시킬 수 있다. 예를 들어, 칩들(240)은 기판(210)에 플립 칩 본딩될 수 있다. 즉, 칩들(240)의 하면에 마련된 범프(250)가 기판(210)에 마련된 본딩 패드(215)와 본딩되게 할 수 있다. 복수 개의 칩들(240)은 기판(210)의 칩 부착 영역들(217) 상에 m × n의 2D 어레이 형태(m, n은 1 이상의 자연수)로 배열될 수 있다. 그루브들(220)은 기판(210)에 부착될 복수 개의 칩(240) 주위에 형성될 수 있다. 더 구체적으로, 그루브들(220)은 서로 인접한 칩들(240) 사이에 형성될 수 있다. 즉, 그루브들(220)은 서로 인접한 칩들(240)의 서로 마주보는 가장 자리 부분들의 아래에 형성될 수 있다. 또한, 그루브들(220)은 칩들(240)을 둘러싸도록, 그 네 측면 아래에 모두 형성될 수도 있다. 한편, 칩들(240)과 범프(250)에 열과 압력을 가하여, 범프(250)가 용융되면서 칩들(240)과 기판(210)이 본딩되게 할 수 있다.
도 7d를 참조하면, 언더필 재료를 기판(210)과 칩들(240) 사이에 주입할 수 있다. 그리고, 기판(210)과 칩들(240) 사이에 주입된 언더필 재료에 열을 가하여, 접착층(230)을 형성할 수 있다. 상기 언더필 재료는 예를 들어, 에폭시계(epoxy group) 수지, 아크릴계(acryl group) 수지, 폴리이미드계(polyimide group) 수지, 실리콘계(silicon group) 수지 또는 이들의 혼합물을 포함할 수 있다. 접착층(230)은 기판(210)과 칩(240) 사이의 틈을 보강해주며, 둘 사이의 열 팽창률의 차이에 의해서 범프(250)에 가해지는 충격(stress)을 완화해 줄 수 있다. 또한, 접착층(230)은 외부로부터의 충격을 흡수하고, 범프(250)에 가해지는 장력을 감소시키며, 칩 패키지 구조물(200)의 수명을 늘릴 수 있다.
또한, 그루브들(220)의 너비(w)는 서로 인접한 칩(240) 사이의 간격(Gap A)보다 크거나 같게 형성될 수 있다. 그루브들(220)은 언더필 재료가 칩(240) 사이로 넘쳐 흐르지 않고, 기판(210)과 칩(240) 사이를 잘 채울 수 있을 정도의 깊이(h)로 형성될 수 있다. 따라서, 개시된 칩 패키지 구조물(200)의 제조 방법에 따르면, 칩들(240) 사이의 간격(Gap A)을 좁혀서, 복수 개의 칩들(240)을 작은 영역에 집적시킬 수 있다.
이러한 본 발명인 칩 패키지 구조물 및 그 제조 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
100, 200, 300: 칩 패키지 구조물
110, 210, 310: 기판 120, 220, 320: 그루브
130, 230, 330: 접착층 140, 240, 340: 칩
110, 210, 310: 기판 120, 220, 320: 그루브
130, 230, 330: 접착층 140, 240, 340: 칩
Claims (24)
- 복수 개의 그루브들(grooves)이 형성된 기판;
상기 기판 상에 마련된 접착층; 및
상기 접착층 상에 부착된 복수 개의 칩들(chips);을 포함하고,
상기 복수 개의 그루브들은 상기 복수 개의 칩들 각각의 주위에 형성된 칩 패키지 구조물. - 제 1 항에 있어서,
상기 복수 개의 그루브들 중에서 적어도 하나의 그루브는 나머지 다른 그루브들과 교차하도록 형성된 칩 패키지 구조물. - 제 1 항에 있어서,
상기 복수 개의 그루브들은 서로 연결된 칩 패키지 구조물. - 제 1 항에 있어서,
상기 복수 개의 그루브들의 너비는 서로 인접한 칩들 사이의 거리보다 크거나 같은 칩 패키지 구조물. - 제 1 항에 있어서,
상기 복수 개의 칩들은 상기 기판에 와이어 본딩 또는 플립칩 본딩에 의해서 전기적으로 연결되는 칩 패키지 구조물. - 제 1 항에 있어서,
상기 접착층은 칩 부착 재료를 포함하는 칩 패키지 구조물. - 제 6 항에 있어서,
상기 칩 부착 재료는 에폭시계(epoxy group) 수지, 아크릴계(acryl group) 수지, 폴리이미드계(polyimide group) 수지, 실리콘계(silicon group) 수지, 이들의 혼합물 또는 솔더 재료(solder materials)를 포함하는 칩 패키지 구조물. - 제 1 항에 있어서,
상기 복수 개의 칩들은 각각 상기 기판 상에 m × n의 2D 어레이 형태(m, n은 1 이상의 자연수)로 배열된 칩 패키지 구조물. - 제 1 항에 있어서,
상기 복수 개의 칩들 각각은 적층된 2 개 이상의 칩을 포함하는 칩 패키지 구조물. - 제 1 항에 있어서,
상기 복수 개의 칩들은 반도체 칩, 센서 칩 또는 MEMS 칩을 포함하는 칩 패키지 구조물. - 제 1 항에 있어서,
상기 기판은 유기물 기판, 실리콘 기판 또는 세라믹 기판을 포함하는 칩 패키지 구조물. - 기판에 복수 개의 그루브들을 형성하는 단계;
상기 복수 개의 그루브들 사이의 복수 개의 칩 부착 영역들에 칩 부착 재료를 디스펜스(dispense)하는 단계; 및
상기 복수 개의 칩 부착 영역들에 복수 개의 칩들을 각각 부착하는 단계;를 포함하는 칩 패키지 구조물의 제조 방법. - 제 12 항에 있어서,
상기 복수 개의 그루브들은 포토리소그래피 공정, 레이저 공정 또는 식각 공정에 의해서 형성되는 칩 패키지 구조물의 제조 방법. - 제 12 항에 있어서,
상기 복수 개의 그루브들을 형성하는 단계는
상기 기판은 제1기판과 제2기판을 포함하고, 상기 제2기판에 복수 개의 관통공을 형성하고, 상기 제2기판을 상기 제1기판 상에 적층하는 칩 패키지 구조물의 제조 방법. - 제 12 항에 있어서,
상기 복수 개의 그루브들은 상기 복수 개의 칩들 각각의 주위에 형성되는 칩 패키지 구조물의 제조 방법. - 제 12 항에 있어서,
상기 복수 개의 그루브들 중에서 적어도 하나의 그루브는 나머지 다른 그루브들과 교차하도록 형성된 칩 패키지 구조물의 제조 방법. - 제 12 항에 있어서,
상기 복수 개의 그루브들은 서로 연결되도록 형성된 칩 패키지 구조물의 제조 방법. - 제 12 항에 있어서,
상기 복수 개의 그루브들의 너비는 서로 인접한 칩들 사이의 거리보다 크거나 같은 칩 패키지 구조물의 제조 방법. - 제 12 항에 있어서,
상기 칩 부착 재료에 열과 압력을 가하여, 상기 칩 부착 재료를 경화시키는 단계를 더 포함하는 칩 패키지 구조물의 제조 방법. - 기판에 복수 개의 그루브들을 형성하는 단계;
복수 개의 칩들의 일면에 적어도 하나의 범프를 형성하는 단계;
상기 복수 개의 칩들을 상기 기판에 부착하는 단계;
상기 기판과 상기 복수 개의 칩들 사이에 언더필 재료를 주입하는 단계;를 포함하는 칩 패키지 구조물의 제조 방법. - 제 20 항에 있어서,
상기 복수 개의 그루브들은 상기 복수 개의 칩들 각각의 주위에 형성되는 칩 패키지 구조물의 제조 방법. - 제 20 항에 있어서,
상기 복수 개의 그루브들 중에서 적어도 하나의 그루브는 나머지 다른 그루브들과 교차하도록 형성된 칩 패키지 구조물의 제조 방법. - 제 20 항에 있어서,
상기 복수 개의 그루브들은 서로 연결되도록 형성된 칩 패키지 구조물의 제조 방법. - 제 21 항에 있어서,
상기 복수 개의 그루브들의 너비는 서로 인접한 칩들 사이의 거리보다 크거나 같은 칩 패키지 구조물의 제조 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110073772A KR20130012500A (ko) | 2011-07-25 | 2011-07-25 | 칩 패키지 구조물 및 그 제조 방법 |
US13/438,103 US20130026655A1 (en) | 2011-07-25 | 2012-04-03 | Chip package structure and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110073772A KR20130012500A (ko) | 2011-07-25 | 2011-07-25 | 칩 패키지 구조물 및 그 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20130012500A true KR20130012500A (ko) | 2013-02-04 |
Family
ID=47596576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110073772A KR20130012500A (ko) | 2011-07-25 | 2011-07-25 | 칩 패키지 구조물 및 그 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130026655A1 (ko) |
KR (1) | KR20130012500A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110071048A (zh) * | 2018-01-24 | 2019-07-30 | 三星电子株式会社 | 半导体封装以及制造该半导体封装的方法 |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9867530B2 (en) | 2006-08-14 | 2018-01-16 | Volcano Corporation | Telescopic side port catheter device with imaging system and method for accessing side branch occlusions |
US9596993B2 (en) | 2007-07-12 | 2017-03-21 | Volcano Corporation | Automatic calibration systems and methods of use |
WO2009009799A1 (en) | 2007-07-12 | 2009-01-15 | Volcano Corporation | Catheter for in vivo imaging |
WO2009009802A1 (en) | 2007-07-12 | 2009-01-15 | Volcano Corporation | Oct-ivus catheter for concurrent luminal imaging |
US11141063B2 (en) | 2010-12-23 | 2021-10-12 | Philips Image Guided Therapy Corporation | Integrated system architectures and methods of use |
US11040140B2 (en) | 2010-12-31 | 2021-06-22 | Philips Image Guided Therapy Corporation | Deep vein thrombosis therapeutic methods |
US9360630B2 (en) | 2011-08-31 | 2016-06-07 | Volcano Corporation | Optical-electrical rotary joint and methods of use |
US9406579B2 (en) * | 2012-05-14 | 2016-08-02 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of controlling warpage in semiconductor package |
JP5962285B2 (ja) * | 2012-07-19 | 2016-08-03 | 日亜化学工業株式会社 | 発光装置およびその製造方法 |
US9286673B2 (en) | 2012-10-05 | 2016-03-15 | Volcano Corporation | Systems for correcting distortions in a medical image and methods of use thereof |
US9324141B2 (en) | 2012-10-05 | 2016-04-26 | Volcano Corporation | Removal of A-scan streaking artifact |
US10070827B2 (en) | 2012-10-05 | 2018-09-11 | Volcano Corporation | Automatic image playback |
US10568586B2 (en) | 2012-10-05 | 2020-02-25 | Volcano Corporation | Systems for indicating parameters in an imaging data set and methods of use |
US9858668B2 (en) | 2012-10-05 | 2018-01-02 | Volcano Corporation | Guidewire artifact removal in images |
US11272845B2 (en) | 2012-10-05 | 2022-03-15 | Philips Image Guided Therapy Corporation | System and method for instant and automatic border detection |
US9367965B2 (en) | 2012-10-05 | 2016-06-14 | Volcano Corporation | Systems and methods for generating images of tissue |
US9307926B2 (en) | 2012-10-05 | 2016-04-12 | Volcano Corporation | Automatic stent detection |
JP2015532536A (ja) | 2012-10-05 | 2015-11-09 | デイビッド ウェルフォード, | 光を増幅するためのシステムおよび方法 |
US9292918B2 (en) | 2012-10-05 | 2016-03-22 | Volcano Corporation | Methods and systems for transforming luminal images |
US9840734B2 (en) | 2012-10-22 | 2017-12-12 | Raindance Technologies, Inc. | Methods for analyzing DNA |
US9355924B2 (en) * | 2012-10-30 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit underfill scheme |
EP2931132B1 (en) | 2012-12-13 | 2023-07-05 | Philips Image Guided Therapy Corporation | System for targeted cannulation |
US10939826B2 (en) | 2012-12-20 | 2021-03-09 | Philips Image Guided Therapy Corporation | Aspirating and removing biological material |
EP2934310A4 (en) | 2012-12-20 | 2016-10-12 | Nathaniel J Kemp | RECONFIGURABLE OPTICAL COHERENCE TOMOGRAPHY SYSTEM BETWEEN DIFFERENT IMAGING MODES |
CA2895770A1 (en) | 2012-12-20 | 2014-07-24 | Jeremy Stigall | Locating intravascular images |
WO2014099899A1 (en) | 2012-12-20 | 2014-06-26 | Jeremy Stigall | Smooth transition catheters |
US11406498B2 (en) | 2012-12-20 | 2022-08-09 | Philips Image Guided Therapy Corporation | Implant delivery system and implants |
US10942022B2 (en) | 2012-12-20 | 2021-03-09 | Philips Image Guided Therapy Corporation | Manual calibration of imaging system |
US9612105B2 (en) | 2012-12-21 | 2017-04-04 | Volcano Corporation | Polarization sensitive optical coherence tomography system |
EP2934280B1 (en) | 2012-12-21 | 2022-10-19 | Mai, Jerome | Ultrasound imaging with variable line density |
WO2014100162A1 (en) | 2012-12-21 | 2014-06-26 | Kemp Nathaniel J | Power-efficient optical buffering using optical switch |
US10058284B2 (en) | 2012-12-21 | 2018-08-28 | Volcano Corporation | Simultaneous imaging, monitoring, and therapy |
EP2934323A4 (en) | 2012-12-21 | 2016-08-17 | Andrew Hancock | SYSTEM AND METHOD FOR MULTI-PASS PROCESSING OF IMAGE SIGNALS |
US10413317B2 (en) | 2012-12-21 | 2019-09-17 | Volcano Corporation | System and method for catheter steering and operation |
CA2896006A1 (en) | 2012-12-21 | 2014-06-26 | David Welford | Systems and methods for narrowing a wavelength emission of light |
WO2014100606A1 (en) | 2012-12-21 | 2014-06-26 | Meyer, Douglas | Rotational ultrasound imaging catheter with extended catheter body telescope |
US9486143B2 (en) | 2012-12-21 | 2016-11-08 | Volcano Corporation | Intravascular forward imaging device |
EP2936426B1 (en) | 2012-12-21 | 2021-10-13 | Jason Spencer | System and method for graphical processing of medical data |
TWI483434B (zh) * | 2013-02-18 | 2015-05-01 | Lextar Electronics Corp | 發光二極體的轉置基材與使用該轉置基材的發光裝置製造方法 |
US10226597B2 (en) | 2013-03-07 | 2019-03-12 | Volcano Corporation | Guidewire with centering mechanism |
US9770172B2 (en) | 2013-03-07 | 2017-09-26 | Volcano Corporation | Multimodal segmentation in intravascular images |
US11154313B2 (en) | 2013-03-12 | 2021-10-26 | The Volcano Corporation | Vibrating guidewire torquer and methods of use |
EP2967391A4 (en) | 2013-03-12 | 2016-11-02 | Donna Collins | SYSTEMS AND METHODS FOR DIAGNOSING CORONARY MICROVASCULAR DISEASE |
US9301687B2 (en) | 2013-03-13 | 2016-04-05 | Volcano Corporation | System and method for OCT depth calibration |
US10758207B2 (en) | 2013-03-13 | 2020-09-01 | Philips Image Guided Therapy Corporation | Systems and methods for producing an image from a rotational intravascular ultrasound device |
US11026591B2 (en) | 2013-03-13 | 2021-06-08 | Philips Image Guided Therapy Corporation | Intravascular pressure sensor calibration |
US10219887B2 (en) | 2013-03-14 | 2019-03-05 | Volcano Corporation | Filters with echogenic characteristics |
US10292677B2 (en) | 2013-03-14 | 2019-05-21 | Volcano Corporation | Endoluminal filter having enhanced echogenic properties |
US20160030151A1 (en) | 2013-03-14 | 2016-02-04 | Volcano Corporation | Filters with echogenic characteristics |
JP6114149B2 (ja) * | 2013-09-05 | 2017-04-12 | トヨタ自動車株式会社 | 半導体装置 |
JP6228412B2 (ja) * | 2013-09-18 | 2017-11-08 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
TWI544584B (zh) * | 2014-01-17 | 2016-08-01 | Copper substrate with barrier structure and manufacturing method thereof | |
KR102207928B1 (ko) | 2014-08-13 | 2021-01-26 | 삼성전자주식회사 | 음향 센싱 소자 및 주파수 정보 획득 방법 |
US9466632B2 (en) | 2015-01-09 | 2016-10-11 | Samsung Electronics Co., Ltd. | Image sensor package and an image sensor module having the same |
KR20170065397A (ko) * | 2015-12-03 | 2017-06-13 | 삼성전자주식회사 | 반도체 장치 |
SG10201509996UA (en) * | 2015-12-04 | 2017-07-28 | Rokko Systems Pte Ltd | Improved substrate processing and apparatus |
KR20170120752A (ko) * | 2016-04-21 | 2017-11-01 | 한국전자통신연구원 | 반도체 소자 및 그 제조 방법 |
KR102495911B1 (ko) | 2016-06-14 | 2023-02-03 | 삼성전자 주식회사 | 반도체 패키지 |
US10966683B2 (en) * | 2018-03-22 | 2021-04-06 | Exo Imaging Inc. | Integrated ultrasonic transducers |
US11282717B2 (en) * | 2018-03-30 | 2022-03-22 | Intel Corporation | Micro-electronic package with substrate protrusion to facilitate dispense of underfill between a narrow die-to-die gap |
US11031376B2 (en) * | 2019-07-17 | 2021-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chip package and method of forming the same |
JP7347047B2 (ja) * | 2019-09-12 | 2023-09-20 | 富士電機株式会社 | 半導体装置 |
US11366779B2 (en) * | 2019-11-15 | 2022-06-21 | Arm Limited | System-in-package architecture with wireless bus interconnect |
WO2021231525A1 (en) * | 2020-05-14 | 2021-11-18 | Nokia Technologies Oy | Solder trench |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6160311A (en) * | 1999-06-14 | 2000-12-12 | First International Computer Inc. | Enhanced heat dissipating chip scale package method and devices |
US8236612B2 (en) * | 2002-04-29 | 2012-08-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
-
2011
- 2011-07-25 KR KR1020110073772A patent/KR20130012500A/ko not_active Application Discontinuation
-
2012
- 2012-04-03 US US13/438,103 patent/US20130026655A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110071048A (zh) * | 2018-01-24 | 2019-07-30 | 三星电子株式会社 | 半导体封装以及制造该半导体封装的方法 |
KR20190090162A (ko) * | 2018-01-24 | 2019-08-01 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
US11705430B2 (en) | 2018-01-24 | 2023-07-18 | Samsung Electronics Co., Ltd. | Semiconductor package including mold layer having curved cross-section shape |
CN110071048B (zh) * | 2018-01-24 | 2024-04-19 | 三星电子株式会社 | 半导体封装以及制造该半导体封装的方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130026655A1 (en) | 2013-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20130012500A (ko) | 칩 패키지 구조물 및 그 제조 방법 | |
US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
US7413925B2 (en) | Method for fabricating semiconductor package | |
JP5635247B2 (ja) | マルチチップモジュール | |
JP5175853B2 (ja) | フリップチップ相互接続貫通チップビア | |
KR101366455B1 (ko) | 반도체 장치, 패키징 방법 및 구조 | |
KR100730255B1 (ko) | 반도체 장치 및 반도체 장치의 조립 방법 | |
KR20140028015A (ko) | 플립-칩, 페이스-업 및 페이스-다운 와이어본드 조합 패키지 | |
JP2009099922A (ja) | 積層半導体パッケージ及びこれの製造方法 | |
JP5673423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011146519A (ja) | 半導体装置及びその製造方法 | |
JP2007235022A (ja) | 接着フィルム | |
US8889483B2 (en) | Method of manufacturing semiconductor device including filling gap between substrates with mold resin | |
JP2016225462A (ja) | 半導体装置 | |
US20110147905A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2011044654A (ja) | 半導体装置 | |
KR20150131130A (ko) | 반도체 장치 및 그 제조 방법 | |
WO2013073082A1 (ja) | 拡張型半導体チップ及び半導体装置 | |
JP5509724B2 (ja) | マルチチップモジュールの製造方法 | |
JP4869322B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2018159309A1 (ja) | 半導体装置およびその製造方法 | |
JP2010199548A (ja) | 半導体装置およびその製造方法 | |
JP6406996B2 (ja) | 半導体装置 | |
JP2013069988A (ja) | 半導体装置とその製造方法 | |
JP2013012570A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |