KR20080045846A - Method for manufacturing thin film transistor array panel - Google Patents

Method for manufacturing thin film transistor array panel Download PDF

Info

Publication number
KR20080045846A
KR20080045846A KR1020060115025A KR20060115025A KR20080045846A KR 20080045846 A KR20080045846 A KR 20080045846A KR 1020060115025 A KR1020060115025 A KR 1020060115025A KR 20060115025 A KR20060115025 A KR 20060115025A KR 20080045846 A KR20080045846 A KR 20080045846A
Authority
KR
South Korea
Prior art keywords
organic semiconductor
semiconductor layer
thin film
film transistor
electrode
Prior art date
Application number
KR1020060115025A
Other languages
Korean (ko)
Inventor
김영민
김보성
송근규
최태영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060115025A priority Critical patent/KR20080045846A/en
Publication of KR20080045846A publication Critical patent/KR20080045846A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Thin Film Transistor (AREA)

Abstract

A method for manufacturing a thin film transistor array panel is provided to improve the property of a thin film transistor, and to facilitate charge implantation by lowering a schottky barrier between an organic semiconductor and a metal. A gate electrode(124) is formed. An organic semiconductor layer(154), which is overlapped with the gate electrode, is formed. A conductive organic semiconductor layer is formed by doping a part of the organic semiconductor layer. A source electrode(173) and a drain electrode(175) are formed on the conductive semiconductor layer. The conductivity of the conductive organic semiconductor layer is eliminated by dedoping the conductive semiconductor layer using the source and drain electrodes as a mask.

Description

박막 트랜지스터 표시판의 제조 방법{METHOD FOR MANUFACTURING THIN FILM TRANSISTOR ARRAY PANEL}Method of manufacturing thin film transistor array panel {METHOD FOR MANUFACTURING THIN FILM TRANSISTOR ARRAY PANEL}

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 1 is a layout view of a thin film transistor array panel according to an exemplary embodiment of the present invention.

도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고,FIG. 2 is a cross-sectional view of the thin film transistor array panel of FIG. 1 taken along the line II-II.

도 3, 도 5, 도 7, 도 11 및 도 13은 도 1 및 도 2의 박막 트랜지스터 표시판의 연속 공정을 차례로 도시한 배치도이고, 3, 5, 7, 11, and 13 are layout views sequentially illustrating a continuous process of the thin film transistor array panel of FIGS. 1 and 2;

도 4는 도 3의 박막 트랜지스터 표시판을 V-V 선을 따라 잘라 도시한 단면도이고, FIG. 4 is a cross-sectional view of the thin film transistor array panel of FIG. 3 taken along a line V-V.

도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, FIG. 6 is a cross-sectional view of the thin film transistor array panel of FIG. 5 taken along the line VI-VI.

도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고, FIG. 8 is a cross-sectional view of the thin film transistor array panel of FIG. 7 taken along the line VIII-VIII.

도 9 및 도 10은 도 7 및 도 8의 박막 트랜지스터 표시판의 연속 제조 공정을 보여주는 단면도이고, 9 and 10 are cross-sectional views illustrating a process of continuously manufacturing the thin film transistor array panel of FIGS. 7 and 8.

도 12는 도 11의 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이고, FIG. 12 is a cross-sectional view of the thin film transistor array panel of FIG. 11 taken along the line XII-XII.

도 14는 도 13의 박막 트랜지스터 표시판을 XIV-XIV 선을 따라 잘라 도시한 단면도이다.14 is a cross-sectional view of the thin film transistor array panel of FIG. 13 taken along the line XIV-XIV.

<도면 부호의 설명> <Description of Drawing>

110: 절연 기판 121: 게이트선110: insulating substrate 121: gate line

124: 게이트 전극 129: 게이트선의 끝 부분 124: gate electrode 129: end of gate line

140: 층간 절연막 154: 유기 반도체140: interlayer insulating film 154: organic semiconductor

154p: 유기 반도체 부분 154q: 도핑된 유기 반도체 부분154p: organic semiconductor portion 154q: doped organic semiconductor portion

146: 개구부 171: 데이터선146: opening 171: data line

172, 177: 가로부 174, 176: 세로부172, 177: horizontal section 174, 176: vertical section

173: 소스 전극 175: 드레인 전극173: source electrode 175: drain electrode

180: 보호막 191: 화소 전극 180: protective film 191: pixel electrode

81, 82: 접촉 보조 부재 181, 182, 185: 접촉 구멍81, 82: contact auxiliary members 181, 182, and 185: contact holes

Q: 박막 트랜지스터의 채널Q: channel of thin film transistor

본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor array panel.

일반적으로 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극 과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.In general, a flat panel display device such as a liquid crystal display (LCD), an organic light emitting diode display (OLED display), an electrophoretic display (electrophoretic display) is a plurality of pairs of the field generating electrode and And an electro-optical active layer interposed therebetween. The liquid crystal display device includes a liquid crystal layer as the electro-optical active layer, and the organic light emitting display device includes an organic light emitting layer as the electro-optical active layer.

한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.One of the pair of field generating electrodes is typically connected to a switching element to receive an electrical signal, and the electro-optical active layer converts the electrical signal into an optical signal to display an image.

평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.In the flat panel display device, a thin film transistor (TFT), which is a three-terminal element, is used as a switching element. A data line to be transmitted is provided in the flat panel display.

이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 포함하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.Among these thin film transistors, studies on organic thin film transistors (OTFTs) including organic semiconductors instead of inorganic semiconductors such as silicon (Si) have been actively conducted.

유기 박막 트랜지스터는 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서 가요성 표시 장치(flexible display device)의 핵심 소자로 주목받고 있다.The organic thin film transistor is attracting attention as a core element of a flexible display device because the organic thin film transistor may be formed in a fiber or film form due to the nature of the organic material.

또한 유기 박막 트랜지스터는 잉크젯 인쇄와 같은 용액 공정(solution process)으로 제작할 수 있어서 증착 공정 만으로 한계가 있는 대면적 평판 표시 장치에도 쉽게 적용할 수 있다. In addition, the organic thin film transistor may be manufactured by a solution process such as inkjet printing, and thus may be easily applied to a large area flat panel display device having a limitation only by the deposition process.

그러나 유기 박막 트랜지스터는 유기 반도체와 전극 사이에 직접 접촉하여 유기 반도체와 전극 사이에 쇼트키 장벽(Schottky barrier)이 형성된다. 이 경우 접촉 저항이 커져서 전하 이동도가 낮아지는 등의 박막 트랜지스터 특성이 저하된다. 한편 접촉 저항을 낮추기 위하여 유기 반도체와 전극 사이에 별도의 저항성 접촉층이 형성될 수 있지만, 저항성 접촉층이 용해성 물질로 만들어진 유기 반도체와 금속 따위로 만들어진 전극과의 사이에서 양호한 접착성(adhesion)을 나타내기 어렵다.However, the organic thin film transistor is in direct contact between the organic semiconductor and the electrode to form a Schottky barrier between the organic semiconductor and the electrode. In this case, the thin film transistor characteristics such as high contact resistance and low charge mobility are degraded. On the other hand, a separate ohmic contact layer may be formed between the organic semiconductor and the electrode to lower the contact resistance, but the ohmic contact layer may provide a good adhesion between the organic semiconductor made of the soluble material and the electrode made of metal. It is hard to express.

따라서 본 발명이 이루고자 하는 기술적 과제는 이를 해결하기 위한 것으로서 유기 박막 트랜지스터의 특성을 개선하는 것이다.Therefore, the technical problem to be achieved by the present invention is to solve this problem is to improve the characteristics of the organic thin film transistor.

본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 게이트 전극을 형성하는 단계, 상기 게이트 전극과 중첩하는 유기 반도체 층을 형성하는 단계, 상기 유기 반도체 층의 일부를 도핑하여 전도성 유기 반도체 층을 형성하는 단계, 상기 전도성 유기 반도체 층 위에 소스 전극 및 드레인 전극을 형성하는 단계, 그리고 상기 소스 전극 및 상기 드레인 전극을 마스크로 하여 상기 전도성 유기 반도체 층의 일부의 전도성을 제거하는 단계를 포함한다.A method of manufacturing a thin film transistor array panel according to an exemplary embodiment of the present invention may include forming a gate electrode, forming an organic semiconductor layer overlapping the gate electrode, and doping a portion of the organic semiconductor layer to form a conductive organic semiconductor layer. Forming a source electrode and a drain electrode on the conductive organic semiconductor layer, and removing conductivity of a portion of the conductive organic semiconductor layer using the source electrode and the drain electrode as a mask.

상기 전도성 유기 반도체 층의 일부의 전도성을 제거하는 단계는 상기 소스 전극 및 상기 드레인 전극을 마스크로 하여 상기 전도성 유기 반도체 층을 식각하는 단계를 포함할 수 있다.Removing the conductivity of a portion of the conductive organic semiconductor layer may include etching the conductive organic semiconductor layer using the source electrode and the drain electrode as a mask.

상기 전도성 유기 반도체 층의 일부의 전도성을 제거하는 단계는 상기 소스 전극 및 상기 드레인 전극을 마스크로 하여 상기 전도성 유기 반도체 층을 디도핑(dedoping)하는 단계를 포함할 수 있다.Removing conductivity of a portion of the conductive organic semiconductor layer may include dedoping the conductive organic semiconductor layer using the source electrode and the drain electrode as a mask.

상기 유기 반도체 층을 형성하는 단계 전에 상기 게이트 전극을 드러내는 개구부를 가지는 절연층을 형성하는 단계를 더 포함할 수 있다.The method may further include forming an insulating layer having an opening that exposes the gate electrode before forming the organic semiconductor layer.

상기 절연층을 형성하는 단계와 상기 유기 반도체 층을 형성하는 단계 사이에 게이트 절연층을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a gate insulating layer between the forming of the insulating layer and the forming of the organic semiconductor layer.

상기 게이트 절연층을 형성하는 단계와 상기 유기 반도체를 형성하는 단계는 잉크젯 인쇄 방법으로 수행할 수 있다.The forming of the gate insulating layer and the forming of the organic semiconductor may be performed by an inkjet printing method.

상기 전도성 유기 반도체 층을 형성하는 단계는 상기 유기 반도체 층을 화학 도핑(chemical doping) 또는 이온 주입(ion implantation)으로 도펀트를 도핑할 수 있다.The forming of the conductive organic semiconductor layer may dop the dopant by chemical doping or ion implantation of the organic semiconductor layer.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right over" but also when there is another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다. Next, a thin film transistor array panel according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.1 is a layout view of a thin film transistor array panel according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the thin film transistor array panel of FIG. 1 taken along line II-II.

투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 게이트선(121)이 형성되어 있다.The gate line 121 is formed on an insulating substrate 110 made of transparent glass, silicon, or plastic.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.The gate line 121 transmits a gate signal and mainly extends in a horizontal direction. Each gate line 121 includes a plurality of gate electrodes 124 protruding upwards and a wide end portion 129 for connection with another layer or an external driving circuit. A gate driving circuit (not shown) that generates a gate signal is mounted on a flexible printed circuit film (not shown) attached over the substrate 110, directly mounted on the substrate 110, or integrated into the substrate 110. Can be. When the gate driving circuit is integrated on the substrate 110, the gate line 121 may extend to be directly connected to the gate driving circuit.

게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 금(Ag)이나 금 합금 등 금 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위의 저저항 도전체 또는 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 와 같은 도전성 산화물로 만들 어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.The gate line 121 may be formed of aluminum-based metal such as aluminum (Al) or aluminum alloy, silver-based metal such as silver (Ag) or silver alloy, gold-based metal such as gold (Ag) or gold alloy, copper (Cu), copper alloy, etc. Copper-based metals, molybdenum-based metals such as molybdenum (Mo) and molybdenum alloys, low-resistance conductors such as chromium (Cr), tantalum (Ta) and titanium (Ti), or indium tin oxide (ITO) and indium zinc oxide (IZO) It can be made of a conductive oxide such as. However, they may have a multilayer structure including two conductive films (not shown) having different physical properties.

게이트선(121)은 그 측면이 기판(110) 면에 대하여 약 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.The gate line 121 may be inclined at an inclined angle of about 30 ° to about 80 ° with respect to the surface of the substrate 110.

게이트선(121) 위에는 층간 절연막(interlayer insulating layer)(140)이 형성되어 있다. 층간 절연막(140)은 용액 공정이 가능한 유기 물질로 만들어질 수 있으며, 그 두께는 약 5,000Å 내지 4㎛일 수 있다. An interlayer insulating layer 140 is formed on the gate line 121. The interlayer insulating layer 140 may be made of an organic material capable of solution processing, and may have a thickness of about 5,000 μm to 4 μm.

층간 절연막(140)은 복수의 개구부(opening)(146) 및 복수의 접촉 구멍(contact hole)(141)을 가진다. 개구부(146)는 게이트 전극(124)을 드러내며, 접촉 구멍(141)은 게이트선(121)의 끝 부분(129)을 드러낸다.The interlayer insulating layer 140 has a plurality of openings 146 and a plurality of contact holes 141. The opening 146 exposes the gate electrode 124, and the contact hole 141 exposes the end portion 129 of the gate line 121.

개구부(146)에는 게이트 절연층(144) 및 유기 반도체 층(154)이 차례로 적층되어 있다.The gate insulating layer 144 and the organic semiconductor layer 154 are sequentially stacked in the opening 146.

게이트 절연층(144)은 용해성 유기 물질을 포함할 수 있다.The gate insulating layer 144 may include a soluble organic material.

유기 반도체 층(154)은 유기 반도체 부분(154p)과 도핑된 유기 반도체 부분(154q)을 포함한다.The organic semiconductor layer 154 includes an organic semiconductor portion 154p and a doped organic semiconductor portion 154q.

유기 반도체 부분(154p)은 게이트 전극(124)과 중첩되어 있으며 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저분자 화합물을 포함할 수 있다.The organic semiconductor portion 154p may include a high molecular compound or a low molecular compound that overlaps the gate electrode 124 and is dissolved in an aqueous solution or an organic solvent.

유기 반도체 부분(154p)은 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리 고티오펜(oligothiophene)을 포함할 수 있다.The organic semiconductor portion 154p may include derivatives containing substituents of tetratracene or pentacene. The organic semiconductor 154 may also include oligothiophenes comprising 4 to 8 thiophenes linked at the 2, 5 positions of the thiophene ring.

유기 반도체 부분(154p)은 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다. 유기 반도체 부분(154p)은 또한 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다. 유기 반도체 부분(154p)은 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다. The organic semiconductor portion 154p may be polythienylenevinylene, poly-3-hexylthiophene, polythiophene, phthalocyanine, metallized phthalocyanine or Halogenated derivatives thereof. The organic semiconductor portion 154p may also include perylenetetracarboxylic dianhydride (PTCDA), naphthalenetetracarboxylic dianhydride (NTCDA) or imide derivatives thereof. . The organic semiconductor portion 154p may include a derivative including perylene or coronene and their substituents.

도핑된 유기 반도체 부분(154q)에 대해서는 후술한다.The doped organic semiconductor portion 154q will be described later.

유기 반도체(154) 및 층간 절연막(140) 위에는 데이터선(data line)(171) 및 드레인 전극(drain electrode)(175)이 형성되어 있다.A data line 171 and a drain electrode 175 are formed on the organic semiconductor 154 and the interlayer insulating layer 140.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어서 게이트선(121)과 교차한다. 각 데이터선(171)은 옆으로 돌출되어 있는 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.The data line 171 transmits a data signal and mainly extends in the vertical direction to cross the gate line 121. Each data line 171 includes a wide end portion 179 for connecting a source electrode 173 protruding to the side and another layer or an external driving circuit. A data driving circuit (not shown) for generating a data signal is mounted on a flexible printed circuit film (not shown) attached to the substrate 110, directly mounted on the substrate 110, or integrated in the substrate 110. Can be. When the data driving circuit is integrated on the substrate 110, the data line 171 may be extended to be directly connected to the data driving circuit.

소스 전극(173)은 데이터선(171)과 연결되어 있는 가로부(172)와 게이트 전극(124)과 중첩하는 세로부(174)를 포함한다.The source electrode 173 includes a horizontal portion 172 connected to the data line 171 and a vertical portion 174 overlapping the gate electrode 124.

드레인 전극(175)은 섬형이며, 소스 전극(173)과 마주하는 세로부(176)와 세로부(176)로부터 옆으로 뻗어 있는 가로부(177)를 포함한다.The drain electrode 175 is island-shaped and includes a vertical portion 176 facing the source electrode 173 and a horizontal portion 177 extending laterally from the vertical portion 176.

데이터선(171) 및 드레인 전극(175)은 게이트선(121)과 마찬가지로 저저항성 도전체로 만들어질 수 있다.The data line 171 and the drain electrode 175 may be made of a low resistance conductor like the gate line 121.

데이터선(171) 및 드레인 전극(175)은 그 측면이 기판(110) 면에 대하여 약 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.Side surfaces of the data line 171 and the drain electrode 175 may be inclined at an inclination angle of about 30 ° to 80 ° with respect to the surface of the substrate 110.

하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 유기 반도체 부분(154p)과 함께 하나의 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널(channel)(Q)은 소스 전극(173)과 드레인 전극(175) 사이의 유기 반도체 부분(154p)에 형성된다. 이 때 소스 전극(173)과 드레인 전극(175)의 마주하는 부분은 굴곡지게 형성함으로써 채널 폭을 늘려서 전류 특성을 개선할 수도 있다.One gate electrode 124, one source electrode 173, and one drain electrode 175 together with the organic semiconductor portion 154p form one thin film transistor, and the channel Q of the thin film transistor is An organic semiconductor portion 154p is formed between the source electrode 173 and the drain electrode 175. In this case, the portions of the source electrode 173 and the drain electrode 175 facing each other may be bent to increase the channel width to improve current characteristics.

유기 반도체 부분(154p)과 소스 전극(173) 사이 및 유기 반도체 부분(154p)과 드레인 전극(175) 사이에는 도핑된 유기 반도체 부분(154q)이 형성되어 있다.A doped organic semiconductor portion 154q is formed between the organic semiconductor portion 154p and the source electrode 173 and between the organic semiconductor portion 154p and the drain electrode 175.

도핑된 유기 반도체 부분(154q)은 상술한 유기 반도체 물질에 도펀트(dopant)를 도핑(doping)하여 전도성을 가질 수 있으며, 이 때 전도성은 예컨대 102 내지 106 S/㎝ 정도일 수 있다. 도펀트는 예컨대 염소, 브롬 및 요오드 따위를 들 수 있으며 공액 중합체에 도핑되어 전도성을 부여할 수 있는 것이면 한정되지 않는다. The doped organic semiconductor portion 154q may be conductive by doping a dopant to the organic semiconductor material described above, wherein the conductivity may be, for example, about 10 2 to 10 6 S / cm. Dopants include, for example, chlorine, bromine and iodine, and is not limited so long as it can be doped with the conjugated polymer to impart conductivity.

도핑된 유기 반도체 부분(154q)은 유기 반도체 부분(154p)과 소스 전극(173) 사이 및 유기 반도체 부분(154p)과 드레인 전극(175) 사이에서 이들 사이의 접촉 저항(ohmic contact)을 낮추는 역할을 한다. 따라서 소스 전극(173) 및 드레인 전극(175)을 이루는 금속과 유기 반도체 부분(154p)을 이루는 유기 반도체 물질 사이에 쇼트키 장벽을 낮추어 전하의 주입을 용이하게 하고 박막 트랜지스터의 특성을 개선할 수 있다.The doped organic semiconductor portion 154q serves to lower the ohmic contact between the organic semiconductor portion 154p and the source electrode 173 and between the organic semiconductor portion 154p and the drain electrode 175. do. Accordingly, the Schottky barrier can be lowered between the metal constituting the source electrode 173 and the drain electrode 175 and the organic semiconductor material constituting the organic semiconductor portion 154p to facilitate the injection of electric charges and to improve the characteristics of the thin film transistor. .

데이터선(171) 및 드레인 전극(175) 위에는 복수의 접촉 구멍(181, 182, 185)을 가지는 보호막(180)이 형성되어 있다.A passivation layer 180 having a plurality of contact holes 181, 182, and 185 is formed on the data line 171 and the drain electrode 175.

보호막(180) 위에는 화소 전극(pixel electrode)(191) 및 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.A pixel electrode 191 and contact assistants 81 and 82 are formed on the passivation layer 180.

화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되어 있다. 화소 전극(191)은 드레인 전극(175)으로부터 데이터 전압을 인가 받아 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루 어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.The pixel electrode 191 is connected to the drain electrode 175 through the contact hole 185. The pixel electrode 191 receives an data voltage from the drain electrode 175 and generates an electric field together with a common electrode (not shown) of another display panel (not shown) to which a common voltage is applied. This determines the direction of the liquid crystal molecules of the liquid crystal layer (not shown) between the two electrodes. The pixel electrode 191 and the common electrode form a capacitor (hereinafter, referred to as a "liquid crystal capacitor") to maintain an applied voltage even after the thin film transistor is turned off.

화소 전극(191)은 게이트선(121) 및/또는 데이터선(171)과 중첩하여 개구율(aperture ratio)을 높일 수 있다.The pixel electrode 191 may overlap the gate line 121 and / or the data line 171 to increase an aperture ratio.

접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 through the contact holes 181 and 182, respectively. The contact auxiliary members 81 and 82 compensate for and protect the adhesion between the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 and the external device.

화소 전극(191) 및 접촉 보조 부재(81, 82)는 IZO 또는 ITO 등과 같은 투명한 도전 물질로 만들어지며, 그 두께는 약 300Å 내지 약 2000Å일 수 있다. The pixel electrode 191 and the contact auxiliary members 81 and 82 may be made of a transparent conductive material such as IZO or ITO, and may have a thickness of about 300 kPa to about 2000 kPa.

그러면 도 1 및 도 2에 도시한 유기 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 3 내지 도 14를 참고하여 상세히 설명한다.Next, a method of manufacturing the organic thin film transistor array panel shown in FIGS. 1 and 2 will be described in detail with reference to FIGS. 3 to 14.

도 3, 도 5, 도 7, 도 11 및 도 13은 도 1 및 도 2의 박막 트랜지스터 표시판의 연속 공정을 차례로 도시한 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 V-V 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고, 도 9 및 도 10은 도 7 및 도 8의 박막 트랜지스터 표시판의 연속 제조 공정을 보여주는 단면도이고, 도 12는 도 11의 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이고, 도 14는 도 13의 박막 트랜지스터 표시판을 XIV-XIV 선을 따라 잘라 도시한 단면도이다.3, 5, 7, 11, and 13 are layout views sequentially illustrating a continuous process of the thin film transistor array panels of FIGS. 1 and 2, and FIG. 4 is a cutaway view of the thin film transistor array panel of FIG. 3 along a VV line. 6 is a cross-sectional view of the thin film transistor array panel of FIG. 5 taken along the line VI-VI, and FIG. 8 is a cross-sectional view of the thin film transistor array panel of FIG. 7 taken along the line VIII-VIII, and FIG. 9. FIG. 10 is a cross-sectional view illustrating a process of continuously manufacturing the thin film transistor array panel of FIGS. 7 and 8, FIG. 12 is a cross-sectional view of the thin film transistor array panel of FIG. 11 taken along the line XII-XII, and FIG. 14 is a cross-sectional view of FIG. The thin film transistor array panel is cut along the line XIV-XIV.

먼저, 도 3 및 도 4를 참고하면, 절연 기판(110) 위에 금속층을 스퍼터 링(sputtering) 따위로 적층한 후 사진 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121)을 형성한다.First, referring to FIGS. 3 and 4, a gate layer 121 including a gate electrode 124 and an end portion 129 is formed by stacking a metal layer on the insulating substrate 110 by sputtering and then etching the photo. ).

다음 도 5 및 도 6을 참고하면, 기판(110) 및 게이트선(121) 위에 유기 물질로 만들어진 절연막을 적층한 후 사진 공정으로 복수의 개구부(146) 및 복수의 접촉 구멍(141)을 형성한다. Next, referring to FIGS. 5 and 6, an insulating film made of an organic material is stacked on the substrate 110 and the gate line 121, and a plurality of openings 146 and a plurality of contact holes 141 are formed by a photo process. .

다음 도 7 및 도 8을 참고하면, 개구부(146)에 게이트 절연층(144) 및 유기 반도체 층(154)을 연속적으로 형성한다. 게이트 절연층(144) 및 유기 반도체 층(154)은 잉크젯 인쇄 방법 따위의 용액 공정 또는 증착으로 형성될 수 있으며, 이 중 잉크젯 인쇄 방법이 바람직하다. 잉크젯 인쇄 방법으로 형성하는 경우 기판 위에서 잉크젯 헤드(도시하지 않음)를 이동하면서 개구부(146)에 게이트 절연 용액을 분사하고 건조한 후, 유기 반도체 용액을 분사하고 이를 건조하는 단계가 필요하다.Next, referring to FIGS. 7 and 8, the gate insulating layer 144 and the organic semiconductor layer 154 are continuously formed in the opening 146. The gate insulating layer 144 and the organic semiconductor layer 154 may be formed by a solution process or deposition such as an inkjet printing method, and an inkjet printing method is preferable. In the case of forming by an inkjet printing method, it is necessary to spray and inject a gate insulating solution into the opening 146 while moving an inkjet head (not shown) on a substrate, and then spray and dry the organic semiconductor solution.

다음 도 9를 참고하면, 유기 반도체 층(154)을 도핑한다. 도핑은 화학 도핑(chemical doping) 또는 이온 주입(ion implantation) 따위의 방법으로 수행할 수 있다. 이 중 화학 도핑은 예컨대 염산 또는 황산과 같은 산(acid)에 침지(dipping)하거나 염화철(III)(FeCl3) 수용액과 같이 염소 따위의 도펀트를 함유한 용액에 노출시키는 방법으로 수행할 수 있다. 또는 염화철(III), 요오드 또는 브롬 따위를 증기 상태로 주입하는 방법을 사용할 수도 있다. 이에 따라 도 10에 도시한 바와 같이, 유기 반도체 층(154)은 유기 반도체 부분(154p)과 불순물이 도핑 된 유기 반도체 부분(154q)으로 형성된다.Next, referring to FIG. 9, the organic semiconductor layer 154 is doped. Doping may be performed by a method such as chemical doping or ion implantation. Among these, chemical doping may be performed by dipping in an acid such as hydrochloric acid or sulfuric acid, or exposing to a solution containing a dopant such as chlorine, such as an aqueous solution of iron (III) (FeCl 3 ). Alternatively, a method of injecting iron (III) chloride, iodine or bromine in a vapor state may be used. Accordingly, as shown in FIG. 10, the organic semiconductor layer 154 is formed of the organic semiconductor portion 154p and the organic semiconductor portion 154q doped with impurities.

다음 도 11 및 도 12를 참고하면, 층간 절연막(140) 및 도핑된 유기 반도체 부분(154q) 위에 도전층을 적층하고 이를 사진 식각하여 소스 전극(173) 및 끝 부분(179)을 포함하는 데이터선(171) 및 드레인 전극(175)을 형성한다.11 and 12, a data line including a source electrode 173 and an end portion 179 by stacking a conductive layer on the interlayer insulating layer 140 and the doped organic semiconductor portion 154q and photo etching the same. 171 and the drain electrode 175 are formed.

다음 도 13 및 도 14를 참고하면, 데이터선(171) 및 드레인 전극(175)을 마스크로 하여 도핑된 유기 반도체 부분(154q)을 제거하고 유기 반도체 부분(154p)의 일부를 노출한다. 이 때 도핑된 유기 반도체 부분(154q)은 건식 식각(dry etching) 또는 습식 식각(wet etching) 따위의 방법으로 제거할 수 있다. Next, referring to FIGS. 13 and 14, the doped organic semiconductor portion 154q is removed using the data line 171 and the drain electrode 175 as a mask, and a portion of the organic semiconductor portion 154p is exposed. In this case, the doped organic semiconductor portion 154q may be removed by a method such as dry etching or wet etching.

또는 도핑된 유기 반도체 부분(154q)을 제거하는 대신, 데이터선(171) 및 드레인 전극(175)을 마스크로 하여 도핑된 유기 반도체 부분(154q) 중 노출된 부분을 디도핑(dedoping)하여 전도성을 제거할 수 있다.Alternatively, instead of removing the doped organic semiconductor portion 154q, the exposed portion of the doped organic semiconductor portion 154q using the data line 171 and the drain electrode 175 as a mask may be used to conduct conductivity. Can be removed.

이어서, 데이터선(171), 드레인 전극(175) 및 층간 절연막(140) 위에 복수의 접촉 구멍(181, 182, 185)을 가지는 보호막(180)을 형성한다.Next, a passivation layer 180 having a plurality of contact holes 181, 182, and 185 is formed on the data line 171, the drain electrode 175, and the interlayer insulating layer 140.

다음 도 1 및 도 2에 도시한 바와 같이, 보호막(180) 위에 ITO 또는 IZO를 적층한 후 이를 사진 식각하여 화소 전극(191) 및 접촉 보조 부재(81, 82)를 형성한다. Next, as shown in FIGS. 1 and 2, ITO or IZO is stacked on the passivation layer 180, and then photo-etched to form the pixel electrode 191 and the contact assistants 81 and 82.

상술한 바와 같이, 본 발명의 한 실시예에 따르면, 유기 반도체(154)는 유기 반도체 부분(154p)과 소스 전극(173)/드레인 전극(175) 사이에 도핑된 유기 반도체 부분(154q)을 포함한다. As described above, according to one embodiment of the present invention, the organic semiconductor 154 includes an organic semiconductor portion 154q doped between the organic semiconductor portion 154p and the source electrode 173 / drain electrode 175. do.

도핑된 유기 반도체 부분(154q)은 유기 반도체와 금속 사이에 쇼트키 장벽을 낮추어 전하의 주입을 용이하게 하고 박막 트랜지스터의 특성을 개선할 수 있다.The doped organic semiconductor portion 154q may lower the Schottky barrier between the organic semiconductor and the metal to facilitate injection of charge and improve the properties of the thin film transistor.

또한 도핑된 유기 반도체 부분(154q)은 이미 형성되어 있는 유기 반도체(154)의 일부를 도핑하여 형성한 것이므로, 유기 반도체 부분(154p)과의 접착성을 별도로 고려할 필요가 없다. In addition, since the doped organic semiconductor portion 154q is formed by doping a portion of the organic semiconductor 154 that is already formed, it is not necessary to separately consider the adhesion with the organic semiconductor portion 154p.

또한 유기 반도체(154) 위에 데이터선(171) 및 드레인 전극(175) 따위의 금속층을 형성할 때 유기 반도체(154)는 플라스마(plasma) 따위에 노출될 수 있는데 본 발명의 한 실시예에 따르면 박막 트랜지스터의 채널(Q)이 형성되는 유기 반도체 부분(154p)은 도핑된 유기 반도체 부분(154q)에 의해 덮여 있기 때문에 플라스마에 노출되지 않는다. 따라서 공정 중 유기 반도체 부분(154p)이 손상되는 것을 방지하여 박막 트랜지스터 특성을 개선할 수 있다.In addition, when the metal layers such as the data line 171 and the drain electrode 175 are formed on the organic semiconductor 154, the organic semiconductor 154 may be exposed to a plasma. The organic semiconductor portion 154p in which the channel Q of the transistor is formed is not exposed to plasma because it is covered by the doped organic semiconductor portion 154q. Therefore, the organic semiconductor portion 154p may be prevented from being damaged during the process, thereby improving thin film transistor characteristics.

이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of the invention.

유기 반도체와 금속 사이에 쇼트키 장벽을 낮추어 전하의 주입을 용이하게 하고 박막 트랜지스터의 특성을 개선할 수 있다.Lowering the Schottky barrier between the organic semiconductor and the metal facilitates the injection of charge and improves the properties of the thin film transistor.

Claims (7)

게이트 전극을 형성하는 단계,Forming a gate electrode, 상기 게이트 전극과 중첩하는 유기 반도체 층을 형성하는 단계,Forming an organic semiconductor layer overlapping the gate electrode; 상기 유기 반도체 층의 일부를 도핑하여 전도성 유기 반도체 층을 형성하는 단계,Doping a portion of the organic semiconductor layer to form a conductive organic semiconductor layer, 상기 전도성 유기 반도체 층 위에 소스 전극 및 드레인 전극을 형성하는 단계, 그리고Forming a source electrode and a drain electrode on the conductive organic semiconductor layer, and 상기 소스 전극 및 상기 드레인 전극을 마스크로 하여 상기 전도성 유기 반도체 층의 일부의 전도성을 제거하는 단계Removing conductivity of a portion of the conductive organic semiconductor layer by using the source electrode and the drain electrode as a mask; 를 포함하는 박막 트랜지스터 표시판의 제조 방법.Method of manufacturing a thin film transistor array panel comprising a. 제1항에서,In claim 1, 상기 전도성 유기 반도체 층의 일부의 전도성을 제거하는 단계는Removing the conductivity of a portion of the conductive organic semiconductor layer 상기 소스 전극 및 상기 드레인 전극을 마스크로 하여 상기 전도성 유기 반도체 층을 식각하는 박막 트랜지스터 표시판의 제조 방법.And etching the conductive organic semiconductor layer using the source electrode and the drain electrode as a mask. 제1항에서,In claim 1, 상기 전도성 유기 반도체 층의 일부의 전도성을 제거하는 단계는Removing the conductivity of a portion of the conductive organic semiconductor layer 상기 소스 전극 및 상기 드레인 전극을 마스크로 하여 상기 전도성 유기 반 도체 층을 디도핑(dedoping)하는 박막 트랜지스터 표시판의 제조 방법.And dedoping the conductive organic semiconductor layer using the source electrode and the drain electrode as a mask. 제1항에서,In claim 1, 상기 유기 반도체 층을 형성하는 단계 전에Before forming the organic semiconductor layer 상기 게이트 전극을 드러내는 개구부를 가지는 절연층을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.The method of claim 1, further comprising forming an insulating layer having an opening that exposes the gate electrode. 제4항에서,In claim 4, 상기 절연층을 형성하는 단계와 상기 유기 반도체 층을 형성하는 단계 사이에 게이트 절연층을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.And forming a gate insulating layer between the forming of the insulating layer and the forming of the organic semiconductor layer. 제5항에서,In claim 5, 상기 게이트 절연층을 형성하는 단계와 상기 유기 반도체를 형성하는 단계는 잉크젯 인쇄 방법으로 수행하는 박막 트랜지스터 표시판의 제조 방법.The forming of the gate insulating layer and the forming of the organic semiconductor may be performed by an inkjet printing method. 제1항에서,In claim 1, 상기 전도성 유기 반도체 층을 형성하는 단계는 Forming the conductive organic semiconductor layer 상기 유기 반도체 층을 화학 도핑(chemical doping) 또는 이온 주입(ion implantation)으로 도펀트를 도핑하는 박막 트랜지스터 표시판의 제조 방법. The method of claim 1, wherein the organic semiconductor layer is doped with chemical doping or ion implantation.
KR1020060115025A 2006-11-21 2006-11-21 Method for manufacturing thin film transistor array panel KR20080045846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060115025A KR20080045846A (en) 2006-11-21 2006-11-21 Method for manufacturing thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060115025A KR20080045846A (en) 2006-11-21 2006-11-21 Method for manufacturing thin film transistor array panel

Publications (1)

Publication Number Publication Date
KR20080045846A true KR20080045846A (en) 2008-05-26

Family

ID=39663047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060115025A KR20080045846A (en) 2006-11-21 2006-11-21 Method for manufacturing thin film transistor array panel

Country Status (1)

Country Link
KR (1) KR20080045846A (en)

Similar Documents

Publication Publication Date Title
KR101197053B1 (en) Organic thin film transistor array panel and method for manufacturing the same
US20070024766A1 (en) Organic thin film transistor display panel
KR101187205B1 (en) Thin film transistor array panel and method for manufacturing the same
KR20070052067A (en) Organic thin film transistor array panel and method for manufacturing the same
JP2006005330A (en) Thin film transistor display panel and manufacturing method of the same
KR101261608B1 (en) Thin film transistor array panel and method for manufacturing the same
JP4999440B2 (en) Organic thin film transistor array panel and manufacturing method thereof
KR20080006048A (en) Thin film transistor array panel and method for manufacturing the same
KR20090010699A (en) Organic thin film transistor array panel and manufacturing method of the same
KR101061845B1 (en) Thin film transistor array panel using organic semiconductor and manufacturing method thereof
KR20080018576A (en) Method of ohmic contact for organic active layer and method of manufacturing flat panel display, and organic thin film transistor display and organic light emitting diode display
KR20080013297A (en) Method for manufacturing thin film transistor array panel
KR20080026957A (en) Method for manufacturing thin film transistor array panel
KR101251997B1 (en) Thin film transistor array panel and method for manufacturing the same
KR20070115221A (en) Thin film transistor array panel and method for manufacturing the same
KR101240653B1 (en) Thin film transistor array panel and method for manufacturing the same
KR20080014386A (en) Thin film transistor array panel and method for manufacturing the same
KR101189274B1 (en) Organic thin film transistor array panel and method for manufacturing the same
KR20080045846A (en) Method for manufacturing thin film transistor array panel
KR20080042441A (en) Organic thin film transistor array panel and fabricating methode thereof
KR20060054501A (en) Thin film transistor array panel using organic semiconductor and manufacturing method thereof
KR20080045845A (en) Thin film transistor array panel and method for manufacturing the same
KR20080078348A (en) Thin film transistor array panel and method for manufacturing the same
KR20080026989A (en) Thin film transistor array panel and method for manufacturing the same
KR20070096609A (en) Thin film transistor array panel and method for manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid