KR20070039731A - Stack package - Google Patents

Stack package Download PDF

Info

Publication number
KR20070039731A
KR20070039731A KR1020050094945A KR20050094945A KR20070039731A KR 20070039731 A KR20070039731 A KR 20070039731A KR 1020050094945 A KR1020050094945 A KR 1020050094945A KR 20050094945 A KR20050094945 A KR 20050094945A KR 20070039731 A KR20070039731 A KR 20070039731A
Authority
KR
South Korea
Prior art keywords
package
semiconductor chip
substrate
laminated
outer lead
Prior art date
Application number
KR1020050094945A
Other languages
Korean (ko)
Inventor
박종필
이동수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050094945A priority Critical patent/KR20070039731A/en
Publication of KR20070039731A publication Critical patent/KR20070039731A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 매개 수단 없이 리드프레임 패키지와 BGA 패키지의 적층이 이루어지는 적층 패키지에 관한 것이다. 리드프레임 패키지와 BGA 패키지가 매개 수단에 의해 적층되는 종래의 패키지는 매개 수단으로 인한 패키지 두께 증가, 제조 공정의 복잡화, 제조 비용 상승과 같은 문제점이 있다. 이를 개선하기 위하여, 본 발명은 하부에 위치하는 리드프레임 패키지의 외부리드와 상부에 위치하는 비지에이 패키지의 도전성 볼이 직접 접합된 적층 패키지, 하부에 위치하는 비지에이 패키지의 패키지 몸체 외측의 기판 상의 기판 패드와 상부에 위치하는 리드프레임 패키지의 외부리드가 직접 접합된 적층 패키지를 제공한다. 이에 따르면, 별도의 매개 기판이나 솔더 볼과 같은 매개 수단 없이 패키지 적층이 이루어지기 때문에, 박형 패키지의 구현이 가능하고, 제조 공정이 단순해지며, 제조 비용이 절감될 수 있다.The present invention relates to a laminated package in which the leadframe package and the BGA package are laminated without any intervening means. Conventional packages in which the leadframe package and the BGA package are laminated by the intermediary means have problems such as increased package thickness, complicated manufacturing process, and increased manufacturing cost due to the intermediary means. In order to improve this, the present invention provides a laminated package in which the outer lead of the lead frame package positioned at the bottom and the conductive balls of the Vigiei package at the top are directly bonded to each other, the substrate on the substrate outside the package body of the Vigiei package at the bottom Provided is a laminated package in which a substrate pad and an outer lead of a lead frame package positioned at an upper portion thereof are directly bonded to each other. According to this, since the stacking of the package is performed without a mediator such as a separate mediator or solder ball, a thin package can be implemented, a manufacturing process can be simplified, and a manufacturing cost can be reduced.

반도체 칩 패키지, 적층 패키지, 스택 패키지, 멀티 칩 패키지, 리드프레임, 비지에이 Semiconductor Chip Package, Stacked Package, Stacked Package, Multi-Chip Package, Leadframe, BG

Description

적층 패키지{stack package}Stack package

도 1은 종래 기술에 따른 적층 패키지의 일 예를 나타낸 단면도,1 is a cross-sectional view showing an example of a laminated package according to the prior art,

도 2는 종래 기술에 따른 적층 패키지의 다른 예를 나타낸 단면도,Figure 2 is a cross-sectional view showing another example of a laminated package according to the prior art,

도 3은 본 발명에 따른 적층 패키지의 제1 실시예를 나타낸 단면도,3 is a cross-sectional view showing a first embodiment of a laminated package according to the present invention;

도 4는 본 발명에 따른 적층 패키지의 제1 실시예를 나타낸 저면도,4 is a bottom view showing a first embodiment of a laminated package according to the present invention;

도 5는 본 발명에 따른 적층 패키지의 제1 실시예를 나타낸 측면도,5 is a side view showing a first embodiment of a laminated package according to the present invention;

도 6은 본 발명에 따른 적층 패키지의 제2 실시예를 나타낸 단면도, 및 6 is a sectional view showing a second embodiment of a laminated package according to the present invention; and

도 7은 본 발명에 따른 적층 패키지의 제3 실시예를 나타낸 단면도이다.7 is a sectional view showing a third embodiment of a laminated package according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10; 적층 패키지 20; 비지에이 패키지10; Laminated package 20; Bizei Package

21,51; 반도체 칩 22,52; 본딩패드21,51; Semiconductor chips 22,52; Bonding pad

23; 기판 24; 기판 패드23; Substrate 24; Board Pad

25,55; 접착제 26,56; 본딩와이어25,55; Adhesive 26,56; Bonding Wire

27,57; 패키지 몸체 29; 솔더 볼27,57; Package body 29; Solder ball

50; 리드프레임 패키지 53; 다이패드50; Leadframe package 53; Die pad

54a; 내부리드 54b; 외부리드54a; Internal lead 54b; External lead

본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 리드를 갖는 반도체 칩 패키지와 비지에이(BGA; Ball Grid Array) 반도체 칩 패키지가 수직으로 적층된 적층 패키지(Stack Package)에 관한 것이다.The present invention relates to a semiconductor chip package, and more particularly, to a stack package in which a semiconductor chip package having leads and a ball grid array (BGA) semiconductor chip package are vertically stacked.

전자기기의 소형화와 다기능화에 대응하기 위한 반도체 칩 패키지로서 적층 패키지가 알려져 있다. 적층 패키지는 동종 또는 이종의 개별 반도체 칩 패키지들이 적층되고 상호 전기적으로 연결되어 하나의 단위 반도체 칩 패키지로 구현된 형태이다. 적층 패키지는 패키지 상태에서 전기적 특성을 검사하고 신뢰성이 검증된 개별 패키지들을 적층하기 때문에 칩 적층 방식에 비하여 신뢰성과 수율 면에서 장점이 있다.BACKGROUND ART A multilayer package is known as a semiconductor chip package for miniaturizing and multifunctionalizing electronic devices. The stacked package is a form in which the same or different types of individual semiconductor chip packages are stacked and electrically connected to each other to form a single unit semiconductor chip package. Stacked packages have advantages in terms of reliability and yield over chip stacking because they stack individual packages that have been tested for electrical properties and proven to be reliable.

최근까지 적층 패키지는 적층하고자 하는 반도체 칩 패키지들간 상호 전기적인 연결을 위한 매개 수단으로써 솔더 볼, 매개 기판과 같은 인터포저(interposer) 등 매개 수단을 이용하는 경우가 대부분이었다. 그러나, 이종의 반도체 칩 패키지들, 특히 에스오피(SOP; Small Outline Package)나 큐에프피(QFP; Quad Flat Package)와 같은 리드를 외부접속단자로 사용하는 반도체 칩 패키지(이하 "리드프레임 패키지"라 한다)와 솔더 볼을 외부접속단자로 사용하는 비지에이 반도체 칩 패키지(이하 "BGA 패키지"라 한다)와 같이 서로 다른 패키지들을 적층하는 데에 어려움이 있었다.Until recently, the stack package has mostly used a mediator such as solder balls and an interposer such as a media substrate as a means of interconnecting the semiconductor chip packages to be stacked. However, heterogeneous semiconductor chip packages, in particular semiconductor chip packages using leads such as Small Outline Packages (SOPs) or Quad Flat Packages (QFPs) as external connection terminals (hereinafter referred to as "lead frame packages"). It was difficult to stack different packages such as a semiconductor chip package (hereinafter referred to as a "BGA package") using solder balls as external connection terminals.

도 1과 도 2는 각각 종래 기술에 따른 적층 패키지의 예를 나타낸 단면도이 다. 도 1과 도 2에 도시된 바와 같이, 종래의 적층 패키지(510,610)는 BGA 패키지(520,620) 위에 리드프레임 패키지(550,650)가 수직으로 적층된 구조이다. 패키지 적층을 위한 매개 수단으로서 매개 기판(570,670)과 솔더 볼(530,630)을 이용한다. BGA 패키지(520,620)는 기판(523,623)의 밑면에 제공되는 솔더 볼(529,629)과는 별도로 기판(523) 상에 매개 기판 리드(573,673)의 접합을 위한 솔더 볼(530,630)이 제공된다.1 and 2 are cross-sectional views each showing an example of a laminated package according to the prior art. 1 and 2, the conventional stack packages 510 and 610 have a structure in which lead frame packages 550 and 650 are vertically stacked on the BGA packages 520 and 620. Intermediate substrates 570 and 670 and solder balls 530 and 630 are used as mediators for package stacking. The BGA packages 520 and 620 are provided with solder balls 530 and 630 for bonding the intermediate substrate leads 573 and 673 on the substrate 523, separately from the solder balls 529 and 629 provided on the bottom surfaces of the substrates 523 and 623.

리드프레임 패키지(550,650)의 외부리드(554b,654b)를 매개 기판 리드(573)나 매개 기판 배선(672)에 접합되고, 매개 기판 리드(573,673)가 기판(523) 상에 형성된 솔더 볼(530)과 접합된다. 이에 의해 BGA 패키지(520,620)와 리드프레임 패키지(550,650)가 상호 전기적으로 연결된다.External leads 554b and 654b of the leadframe packages 550 and 650 are bonded to the intermediate substrate lead 573 or the intermediate circuit wiring 672, and the solder balls 530 having the intermediate substrate leads 573 and 673 formed on the substrate 523. ) Is bonded. As a result, the BGA packages 520 and 620 and the leadframe packages 550 and 650 are electrically connected to each other.

전술한 바와 같이 종래의 적층 패키지는 리드프레임 패키지와 BGA 패키지의 적층 및 상호 전기적인 연결을 위한 매개 수단을 필요로 한다. 매개 수단으로 인하여 패키지 두께가 증가된다. 매개 수단과 리드프레임 패키지, 매개 수단과 BGA 패키지가 상호 접속되는 2중 접속 구조로 인하여 복잡한 제조 공정이 요구되며, 제조 비용이 상승된다.As described above, the conventional stacking package requires an intermediary means for stacking and interconnecting the leadframe package and the BGA package. The intermediary means increases the package thickness. Due to the dual connection structure in which the intermediate means and the leadframe package and the intermediate means and the BGA package are interconnected, a complicated manufacturing process is required, and the manufacturing cost is increased.

본 발명의 목적은 별도의 매개 수단 없이 BGA 패키지와 리드프레임 패키지를 적층하여 및 상호 전기적인 연결이 이루어지도록 구조가 개선된 적층 패키지를 제공하는 데에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a laminated package having an improved structure such that a BGA package and a leadframe package are laminated without an additional intermediary means and an electrical connection is made.

이와 같은 목적을 달성하기 위하여 본 발명은, 제1 반도체 칩과 그 제1 반도체 칩을 밀봉하는 패키지 몸체 및 그 패키지 몸체 외부로 돌출된 외부리드를 포함하는 리드프레임 패키지와; 제2 반도체 칩과 그 제2 반도체 칩이 부착된 기판 및 그 기판의 칩 실장면에 반대되는 면에 형성되며 제2 반도체 칩과 전기적으로 연결된 솔더 볼을 포함하는 비지에이 패키지;를 가지며, 솔더 볼이 외부리드에 대응되는 위치에 형성되며 외부리드와 직접 접합된 적층 패키지를 제공한다.In order to achieve the above object, the present invention includes a lead frame package including a first semiconductor chip and a package body for sealing the first semiconductor chip and an outer lead protruding outside the package body; And a second ball package including a second semiconductor chip, a substrate to which the second semiconductor chip is attached, and a solder ball formed on a surface opposite to the chip mounting surface of the substrate and electrically connected to the second semiconductor chip. Provided is a laminated package formed at a position corresponding to the outer lead and directly bonded to the outer lead.

본 발명에 따른 적층 패키지에 있어서, 외부리드가 패키지 몸체에서 측방으로 소정 길이 돌출된 후 하향 절곡되며, 외부리드의 하향 절곡 부분과 패키지 몸체에서의 돌출 부분 사이에 솔더 볼이 접합된 것이 바람직하다.In the laminated package according to the present invention, it is preferable that the outer lead is bent downward after protruding a predetermined length from the package body, and a solder ball is bonded between the downward bent portion of the outer lead and the protruding portion of the package body.

본 발명에 따른 적층 패키지에 있어서, 도전성 볼이 외부리드와 모두 일대일 대응되어 형성되며 연속적으로 배열된 것일 수 있다.In the laminated package according to the present invention, the conductive balls may be formed in a one-to-one correspondence with the external leads and may be continuously arranged.

또한 상기 목적을 달성하기 위하여 본 발명은, 제1 반도체 칩과 그 제1 반도체 칩을 밀봉하는 패키지 몸체 및 그 패키지 몸체 외부로 돌출된 외부리드를 포함하는 리드프레임 패키지와; 제2 반도체 칩과 그 제2 반도체 칩이 부착된 기판, 제2 반도체 칩을 밀봉하는 패키지 몸체 및 기판의 칩 실장면에 반대되는 면에 제2 반도체 칩과 전기적으로 연결된 도전성 볼을 포함하는 비지에이 패키지;를 가지며, 기판이 패키지 몸체의 외측에 형성된 기판 패드를 포함하며, 외부리드가 기판 패드에 접합된 적층 패키지를 제공한다.The present invention also provides a lead frame package including a first semiconductor chip, a package body for sealing the first semiconductor chip, and an outer lead protruding outside the package body; A visualizer comprising a second semiconductor chip and a substrate on which the second semiconductor chip is attached, a package body sealing the second semiconductor chip, and conductive balls electrically connected to the second semiconductor chip on a surface opposite to the chip mounting surface of the substrate. It provides a laminated package having a package; the substrate includes a substrate pad formed on the outside of the package body, the outer lead is bonded to the substrate pad.

이하 첨부 도면을 참조하여 본 발명에 따른 적층 패키지의 실시예를 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the laminated package according to the present invention will be described in detail with reference to the accompanying drawings.

제1 실시예First embodiment

도 3내지 도 5는 본 발명에 따른 적층 패키지의 제1 실시예를 단면도와 저면도 및 측면도이다. 도 3내지 도 5 도시된, 본 실시예의 적층 패키지(10)는 하부에 리드프레임 패키지(50)가 위치하고, 그 상부에 BGA 패키지(20)가 위치하며, 외부리드(54b)와 솔더 볼(29)이 직접 접합되어 적층 및 상호 전기적인 연결이 이루어지는 구조이다. 리드프레임 패키지(50)의 외부리드(54b)가 외부접속단자로 사용된다.3 to 5 are cross-sectional, bottom and side views of a first embodiment of a stack package according to the present invention. 3 to 5, the stack package 10 according to the present exemplary embodiment has a lead frame package 50 at a lower portion thereof, a BGA package 20 at an upper portion thereof, and an outer lead 54b and solder balls 29. ) Are directly bonded to each other to form a stack and electrically connect each other. The external lead 54b of the lead frame package 50 is used as an external connection terminal.

리드프레임 패키지(50)는 다이패드(53) 상에 반도체 칩(51)이 부착되어 있다. 반도체 칩(51)은 칩 가장자리에 형성된 복수 개의 본딩패드(52)를 가지며, 본딩패드(52)가 형성된 면이 위쪽을 향한다. 반도체 칩(51)의 부착에는 접착제(55)가 사용된다. 접착제(55)로서는 에폭시 접착제, 예를 들어 은 에폭시(Ag epoxy)가 사용될 수 있다.The lead frame package 50 has a semiconductor chip 51 attached to the die pad 53. The semiconductor chip 51 has a plurality of bonding pads 52 formed at the edge of the chip, and the surface on which the bonding pads 52 are formed faces upward. An adhesive 55 is used to attach the semiconductor chip 51. As the adhesive 55, an epoxy adhesive such as silver epoxy may be used.

다이패드(53)의 주변에 배치된 내부리드(54a)와 반도체 칩(51)의 본딩패드(52)는 본딩와이어(56)로 접합되어 상호 전기적인 연결을 이룬다. 반도체 칩(51)과 내부리드(54a) 및 본딩와이어(56)는 에폭시 몰딩 컴파운드로 형성되는 패키지 몸체(57)로 밀봉되어 외부환경으로부터 보호된다. 내부리드(54a)와 일체형으로 형성된 외부리드(54b)는 패키지 몸체(27)로부터 외부로 돌출이 되어 표면실장에 적합하도록 절곡된다. 예를 들어, 갈매기 날개 형태(gull wing type)나 "J"자 형태로 절곡될 수 있다.The inner lead 54a disposed around the die pad 53 and the bonding pad 52 of the semiconductor chip 51 are bonded to the bonding wire 56 to form an electrical connection with each other. The semiconductor chip 51, the inner lead 54a, and the bonding wire 56 are sealed by a package body 57 formed of an epoxy molding compound to protect from the external environment. The outer lead 54b formed integrally with the inner lead 54a protrudes outward from the package body 27 and is bent to fit the surface mount. For example, it may be bent in the form of a gull wing type or "J".

BGA 패키지(20)는 기판(23)의 윗면에 반도체 칩(21)이 부착되고, 칩 주변에 기판 패드(24)가 형성되며 기판(23)의 밑면에 솔더 볼(29)이 형성된 구조이다. 반도체 칩(21)은 칩 가장자리에 형성된 복수 개의 본딩패드(22)를 가지며, 본딩패드(22)가 형성된 면이 위쪽을 향한다. 반도체 칩(21)의 부착에는 접착제(25)가 사용된다.The BGA package 20 has a structure in which a semiconductor chip 21 is attached to an upper surface of the substrate 23, a substrate pad 24 is formed around the chip, and solder balls 29 are formed on a lower surface of the substrate 23. The semiconductor chip 21 has a plurality of bonding pads 22 formed at the chip edge, and the surface on which the bonding pads 22 are formed faces upward. An adhesive 25 is used to attach the semiconductor chip 21.

본딩패드(22)와 기판 패드(24)는 본딩와이어(26)로 접합되어 상호 전기적인 연결을 이룬다. 반도체 칩(21)과 본딩와이어(26)를 포함하여 기판(23)의 위쪽 부분이 에폭시 몰딩 컴파운드로 형성되는 패키지 몸체(27)에 의해 밀봉되어 외부환경으로부터 보호된다.The bonding pads 22 and the substrate pads 24 are bonded to the bonding wires 26 to form electrical connections with each other. The upper portion of the substrate 23, including the semiconductor chip 21 and the bonding wire 26, is sealed by a package body 27 formed of an epoxy molding compound to protect it from the external environment.

기판(23)의 밑면에 형성된 솔더 볼(29)은 기판(23)의 가장자리에 배치된다. 여기서, 솔더 볼(29)은 하나의 열을 이루거나 복수의 열을 이룰 수 있다. 또한, 솔더 볼(29)은 다른 도전성 재질로 이루어질 수 있다.The solder balls 29 formed on the bottom surface of the substrate 23 are disposed at the edges of the substrate 23. Here, the solder balls 29 may form one row or a plurality of rows. In addition, the solder ball 29 may be made of another conductive material.

BGA 패키지(20)와 리드프레임 패키지(50)는 솔더 볼(29)과 외부리드(54b)의 직접 접합에 의해 적층 및 전기적인 상호 연결이 이루어진다. 솔더 볼(29)과 외부리드(54b)는 모두 일대일 대응되어 연속적으로 배열된다. 솔더 볼(29)과 외부리드(54b)는 동일한 피치로 형성된다. 리드프레임 패키지(50)의 외부리드(54b)는 패키지 몸체(57) 측방으로 소정 길이 돌출된 후 하향 절곡된 부분을 갖는데, 소위 리드 어깨부(lead shoulder part)라 불리는 외부리드(45b)가 패키지 몸체(57)에서 돌출된 지점과 하향 절곡된 지점 사이 부분에 BGA 패키지(20)의 솔더 볼(29)이 접합된다.The BGA package 20 and the leadframe package 50 are laminated and electrically interconnected by direct bonding of the solder balls 29 and the outer leads 54b. The solder balls 29 and the outer leads 54b are all arranged in a one-to-one correspondence and successively. The solder balls 29 and the outer leads 54b are formed at the same pitch. The outer lead 54b of the leadframe package 50 has a portion bent downward after protruding a predetermined length toward the side of the package body 57, and the outer lead 45b, which is called a lead shoulder part, is packaged. The solder ball 29 of the BGA package 20 is bonded to a portion between the protruding point and the downwardly bent point in the body 57.

전술한 실시예와 같은 본 발명의 적층 패키지는 솔더 볼이 리드프레임의 외 부리드에 직접 접합되기 때문에 별도의 매개 기판이나 적층을 위한 솔더 볼이 요구되지 않는다. 다만, BGA 패키지는 리드프레임 패키지의 외부리드에 대응되는 위치에 솔더 볼이 배치된 구조이어야 한다. 여기서, 리드프레임 패키지의 외부리드는 패키지 몸체의 마주보는 두 방향으로 배치되거나 네 방향으로 배치된 형태 모두 가능하다.The laminated package of the present invention as in the above-described embodiment does not require a separate intermediate substrate or solder balls because the solder balls are directly bonded to the outer lead of the lead frame. However, the BGA package should have a structure in which solder balls are disposed at positions corresponding to the external leads of the leadframe package. Here, the outer lead of the leadframe package may be arranged in two directions facing the package body or in four directions.

그리고, BGA 패키지는 리드프레임 패키지의 외부리드와 접합될 수 있도록 하며, 외부리드들간 단락(short)이 발생되지 않도록 적절한 크기를 가진다. 또는 리드프레임 패키지는 외부리드 위쪽 두께가 솔더 볼의 접합이 이루어질 수 있는 적정 두께를 가진다.In addition, the BGA package may be bonded to an external lead of the leadframe package, and may have an appropriate size so that a short between the external leads does not occur. Alternatively, the leadframe package has an appropriate thickness above the outer lead so that solder balls can be bonded.

제2 실시예Second embodiment

도 6은 본 발명에 따른 적층 패키지의 제2 실시예를 나타낸 측면도이다. 도 6에 도시된 본 발명의 적층 패키지(110)는 기판(123)의 밑면에 형성된 솔더 볼(129)이 불연속적으로 배치된 BGA 패키지(120)를 포함하는 예이다. 리드프레임 패키지(150)의 외부리드(154b)는 BGA 패키지(120)의 특정 솔더 볼(129)과 연결되지 않을 수 있다. BGA 패키지(120)가 다양한 솔더 볼 배치 구조를 가질 수 있음을 보여준다.6 is a side view showing a second embodiment of a laminated package according to the present invention. The stack package 110 of the present invention illustrated in FIG. 6 is an example including a BGA package 120 in which solder balls 129 formed on a bottom surface of a substrate 123 are discontinuously disposed. The outer lead 154b of the leadframe package 150 may not be connected to a specific solder ball 129 of the BGA package 120. It is shown that the BGA package 120 can have various solder ball placement structures.

제3 실시예Third embodiment

도 7은 본 발명에 따른 적층 패키지의 제3 실시예를 나타낸 단면도이다. 도 7에 도시된 본 발명의 적층 패키지(310)는 아래쪽에 BGA 패키지(320)가 위치하고 상부에 리드프레임 패키지(350)가 위치하며, 리드프레임 패키지(350)의 외부리드(354b)가 기판(323)의 제2 기판패드(324b)에 접합된 구조이다. BGA 패키지(320)의 기판(323) 밑면에 형성된 솔더 볼(329)이 외부접속단자로 사용된다.7 is a sectional view showing a third embodiment of a laminated package according to the present invention. In the multilayer package 310 of the present invention illustrated in FIG. 7, the BGA package 320 is positioned below the lead frame package 350, and the lead frame package 350 is positioned above the outer package 354b. The structure is bonded to the second substrate pad 324b of 323. The solder ball 329 formed on the bottom surface of the substrate 323 of the BGA package 320 is used as an external connection terminal.

다이패드(353), 내부리드(354a), 외부리드(354b), 본딩와이어(356), 패키지 몸체(357)를 갖는 리드프레임 패키지(350)의 구조는 전술한 제1 실시예에서와 유사하므로 상세한 기술은 생략한다. BGA 패키지(320)의 구조도 역시 전술한 제1 실시예에서 설명된 부분은 생략한다.Since the structure of the leadframe package 350 having the die pad 353, the inner lead 354a, the outer lead 354b, the bonding wire 356, and the package body 357 is similar to that of the first embodiment described above. Detailed description is omitted. The structure of the BGA package 320 is also omitted in the first embodiment described above.

BGA 패키지(320)는 기판(323)의 패키지 몸체(327) 주변에 형성된 제2 기판 패드(324b)를 갖는다. 이 제2 기판 패드(324b)는 패키지 몸체(327) 적층을 위해 제공되며, 패키지 몸체(327) 내부에 와이어 본딩을 위하여 제공되는 제1 기판 패드(324a)와는 구별된다. 패키지 몸체(327)의 바깥쪽과 안쪽에 형성되는 제1,2 기판 패드(324a,324b)는 도시되지 않은 배선패턴에 의해 상호 전기적으로는 연결된다. 여기서, 기판(323)은 제2 기판 패드(324b)의 제공을 위하여 패키지 몸체(327)의 주변 부분에 충분한 영역이 확보되는 것이 필요하다.The BGA package 320 has a second substrate pad 324b formed around the package body 327 of the substrate 323. The second substrate pad 324b is provided for stacking the package body 327 and is distinct from the first substrate pad 324a provided for wire bonding inside the package body 327. The first and second substrate pads 324a and 324b formed at the outer side and the inner side of the package body 327 are electrically connected to each other by a wiring pattern (not shown). Here, the substrate 323 needs to secure a sufficient area in the peripheral portion of the package body 327 to provide the second substrate pad 324b.

리드프레임 패키지(350)는 BGA 패키지(320)의 패키지 몸체(327) 두께를 수용할 수 있는 높이로 형성된 외부리드(354b)를 갖는다. BGA 패키지(320)의 패키지 몸체(327) 두께가 얇은 경우 통상적인 리드프레임 패키지의 외부리드 높이를 가지며, BGA 패키지의 패키지 몸체 두께가 두꺼운 경우 외부리드의 높이가 높게 형성된 구조가 된다.The leadframe package 350 has an outer lead 354b formed to a height that can accommodate the thickness of the package body 327 of the BGA package 320. When the thickness of the package body 327 of the BGA package 320 is thin, it has a height of an external lead of a typical leadframe package, and when the thickness of the package body of the BGA package is thick, the height of the external lead is high.

한편, 본 발명에 따른 적층 패키지는 전술한 실시예들에 한정되는 것은 아니다. 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 예를 들어, 전술한 실시예들과 달리 리드프레임 패키지는 다이패드 없이 내부리드에 반도체 칩이 직접 실장되는 엘오씨(LOC; Lead On Chip) 패키지 형태나 씨오엘(COL; Chip On Lead) 패키지 구조를 가질 수 있다. 또한, BGA 패키지는 비오씨(BOC; Board On Chip) 패키지 구조를 가질 수 있다.Meanwhile, the stack package according to the present invention is not limited to the above-described embodiments. Various modifications may be made without departing from the spirit of the present invention. For example, unlike the above-described embodiments, the leadframe package has a lead on chip (LOC) package structure or a chip on lead (COL) package structure in which a semiconductor chip is directly mounted on an internal lead without a die pad. It can have In addition, the BGA package may have a board on chip (BOC) package structure.

이상에서 설명한 바와 같은 본 발명의 적층 패키지에 따르면, 리드프레임 패키지의 외부리드와 BGA 패키지의 솔더 볼이 직접 접합되어 적층이 이루어지기 때문에 별도의 매개 기판이나 적층을 위한 솔더 볼 등 매개 수단이 불필요하다. 따라서, 적층 패키지의 두께 감소를 도모할 수 있어 박형 적층 패키지의 구현이 가능하다. 또한, 매개 수단을 이용하여 적층이 이루어지는 종래의 적층 패키지에 비하여 제조 공정이 단순해지고, 제조 비용이 절감될 수 있다.According to the laminated package of the present invention as described above, since the lead is bonded directly to the outer lead of the lead frame package and the solder ball of the BGA package, the intermediate means such as a separate intermediate substrate or solder balls for lamination is unnecessary. . Therefore, the thickness of the laminated package can be reduced, thereby enabling the implementation of a thin laminated package. In addition, the manufacturing process can be simplified and the manufacturing cost can be reduced as compared with the conventional lamination package in which lamination is performed by using the intermediary means.

Claims (4)

제1 반도체 칩, 상기 제1 반도체 칩을 밀봉하는 패키지 몸체, 그리고 상기 패키지 몸체 외부로 돌출된 외부리드를 포함하는 리드프레임 패키지;A leadframe package including a first semiconductor chip, a package body for sealing the first semiconductor chip, and an outer lead protruding outside the package body; 제2 반도체 칩, 상기 제2 반도체 칩이 부착된 기판, 그리고 상기 기판의 칩 실장면에 반대되는 면에 상기 제2 반도체 칩과 전기적으로 연결된 솔더 볼을 포함하는 비지에이 패키지;A business package including a second semiconductor chip, a substrate on which the second semiconductor chip is attached, and solder balls electrically connected to the second semiconductor chip on a surface opposite to the chip mounting surface of the substrate; 를 가지며,Has, 상기 솔더 볼이 상기 외부리드에 대응되는 위치에 형성되며, 상기 외부리드와 직접 접합된 것을 특징으로 하는 적층 패키지.The solder ball is formed in a position corresponding to the outer lead, the laminated package, characterized in that directly bonded to the outer lead. 제1 항에 있어서,According to claim 1, 상기 외부리드가 패키지 몸체에서 측방으로 소정 길이 돌출된 후 하향 절곡되며, 상기 외부리드의 하향 절곡 부분과 상기 패키지 몸체에서의 돌출 부분 사이에 상기 솔더 볼이 접합된 것을 특징으로 하는 적층 패키지.The outer lead is protruded laterally a predetermined length from the package body and then bent downward, the laminated package, characterized in that the solder ball is bonded between the downward bending portion of the outer lead and the protruding portion in the package body. 제1 항에 있어서,According to claim 1, 상기 도전성 볼이 상기 외부리드와 모두 일대일 대응되어 형성되며 연속적으로 배열된 것을 특징으로 하는 적층 패키지.And the conductive balls are formed in one-to-one correspondence with the external leads and are continuously arranged. 제1 반도체 칩, 상기 제1 반도체 칩을 밀봉하는 패키지 몸체, 그리고 상기 패키지 몸체 외부로 돌출된 외부리드를 포함하는 리드프레임 패키지;A leadframe package including a first semiconductor chip, a package body for sealing the first semiconductor chip, and an outer lead protruding outside the package body; 제2 반도체 칩, 상기 제2 반도체 칩이 부착된 기판, 상기 제2 반도체 칩을 밀봉하는 패키지 몸체, 그리고 상기 기판의 칩 실장면에 반대되는 면에 상기 제2 반도체 칩과 전기적으로 연결된 도전성 볼을 포함하는 비지에이 패키지;A conductive ball electrically connected to the second semiconductor chip on a second semiconductor chip, a substrate on which the second semiconductor chip is attached, a package body for sealing the second semiconductor chip, and a surface opposite to the chip mounting surface of the substrate; Vizie package to include; 를 가지며,Has, 상기 기판이 상기 패키지 몸체의 외측에 형성된 기판 패드를 포함하며, 상기 외부리드가 상기 기판 패드에 접합된 것을 특징으로 하는 적층 패키지.And a substrate pad formed on an outer side of the package body, and wherein the outer lead is bonded to the substrate pad.
KR1020050094945A 2005-10-10 2005-10-10 Stack package KR20070039731A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050094945A KR20070039731A (en) 2005-10-10 2005-10-10 Stack package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050094945A KR20070039731A (en) 2005-10-10 2005-10-10 Stack package

Publications (1)

Publication Number Publication Date
KR20070039731A true KR20070039731A (en) 2007-04-13

Family

ID=38160414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050094945A KR20070039731A (en) 2005-10-10 2005-10-10 Stack package

Country Status (1)

Country Link
KR (1) KR20070039731A (en)

Similar Documents

Publication Publication Date Title
KR100621991B1 (en) Chip scale stack package
US6080264A (en) Combination of semiconductor interconnect
KR101070913B1 (en) Stacked die package
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
US8237249B2 (en) Stacked multichip package
JP3916854B2 (en) Wiring board, semiconductor device, and package stack semiconductor device
US6445077B1 (en) Semiconductor chip package
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US20020011676A1 (en) Semiconductor structure having stacked semiconductor devices
US20080157302A1 (en) Stacked-package quad flat null lead package
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
US20040188818A1 (en) Multi-chips module package
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR101046392B1 (en) A semiconductor package substrate, a semiconductor package comprising the same, and a stack package using the same
KR20000040586A (en) Multi chip package having printed circuit substrate
KR20070039731A (en) Stack package
KR100701685B1 (en) Multi chip package
KR100650049B1 (en) Assembly-stacked package using multichip module
KR20010068781A (en) Semiconductor chip package
KR20030012192A (en) A window chip scale package having stacked dies
KR20080084075A (en) Stacked semiconductor package
KR100708050B1 (en) semiconductor package
KR100542672B1 (en) Semiconductor package
US20120241954A1 (en) Unpackaged and packaged IC stacked in a system-in-package module
KR20040013736A (en) Method of manufacturing semiconductor package

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination