KR20060033809A - Method of detaching a semiconductor layer - Google Patents
Method of detaching a semiconductor layer Download PDFInfo
- Publication number
- KR20060033809A KR20060033809A KR1020067002268A KR20067002268A KR20060033809A KR 20060033809 A KR20060033809 A KR 20060033809A KR 1020067002268 A KR1020067002268 A KR 1020067002268A KR 20067002268 A KR20067002268 A KR 20067002268A KR 20060033809 A KR20060033809 A KR 20060033809A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- zone
- separation
- layer
- annealing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
본 발명은 다음과 같은 단계로 구성된, 반도체 재료에서 선택된 재료의 웨이퍼에서 층을 분리하는 방법에 관한 것이다:The present invention relates to a method of separating a layer from a wafer of selected material in a semiconductor material, consisting of the following steps:
-웨이퍼 두께층에서 분리되는 층을 정의하는 연약영역(embrittlement zone)을 웨이퍼 두께층에 생성하는 단계,Creating an embrittlement zone in the wafer thickness layer that defines a layer separated from the wafer thickness layer,
-연약영역 레벨에서, 층 분리가 수행되도록 웨이퍼를 처리하는 단계.At the soft zone level, processing the wafer so that layer separation is performed.
이런 타입의 방법들은 공지되어 있다. 이들 방법은 가능한 한 마이크론 또는 이하 두께의 박층 수득이 가능하도록 한다.Methods of this type are known. These methods make it possible to obtain thin layers of micron or below thickness as possible.
층은 실리콘과 같은 반도체 재료일 수 있다.The layer may be a semiconductor material such as silicon.
SMARTCUT® 방법은 이러한 단계들을 활용하는 방법의 예이다.The SMARTCUT® method is an example of how to utilize these steps.
또한 생성된 층들은 매우 엄격한 표면 상태 사양에 적합하여야 한다.The resulting layers should also conform to very stringent surface condition specifications.
따라서, rms(제곱 평균 제곱근, root mean square) 값으로써 5 옴스트롱이 초과되어서는 아니되는 거칠기 사양을 찾는 것은 일반적이다.Therefore, it is common to find a roughness specification that should not exceed 5 ohms strong as the rms (root mean square) value.
거칠기 측정은 일반적으로 원자력현미경(atomic force microscope, AFM)을 적용하여 수행된다.Roughness measurements are generally performed by applying an atomic force microscope (AFM).
이런 타입의 장치를 가지고, AFM 포인트는 표면을 스캔하여 거칠기가 1×1㎛ 2에서 및 1×1㎛2까지, 더욱 드물게는 50×50㎛2 또는 100×100㎛2까지 측정한다.With this type of device, the AFM point scans the surface and measures roughness up to 1 × 1 μm 2 and up to 1 × 1 μm 2 , more rarely up to 50 × 50 μm 2 or 100 × 100 μm 2 .
또한 기타 방법으로, 특히 '헤이즈(haze)' 측정에 의해 표면 거칠기를 측정하는 것이 가능하다. 이 방법은 전 표면에 걸쳐 거칠기 균일성에 대한 신속한 특정이 가능하다는 장점이 있다.It is also possible to measure the surface roughness by other methods, in particular by 'haze' measurement. This method has the advantage that it is possible to quickly specify the roughness uniformity over the entire surface.
이러한 헤이즈는 ppm으로 측정되며, 특정되는 표면의 광반사율 성질을 이용하는 방법에 연유하고, 이들의 마이크로-거칠기로 인하여 표면에서 방출되는 광의 '배경 노이즈(background noise)'에 해당된다.These hazes are measured in ppm and are due to the method of utilizing the light reflectivity properties of the specified surface and correspond to the 'background noise' of light emitted from the surface due to their micro-roughness.
상기한 바와 같이, 분리 층의 표면 상태 사양은 반도체 분야에서 매우 엄격하다.As mentioned above, the surface state specification of the separation layer is very strict in the semiconductor field.
또한 이들 사양에 의하면, 분리 층 표면에 걸쳐 가능한 거칠기가 균일(homogeneous)할 것이 소망된다.According to these specifications, it is also desired that the roughness possible over the surface of the separation layer be homogeneous.
본 발명은 분리 층 표면에 걸쳐 가능한 균일한 거칠기 분포를 제공하려는 것이다.The present invention seeks to provide as even roughness distribution as possible over the separation layer surface.
이러한 특정 측면은 현재의 방법에서 취급되지 않았으며, 예를 들면 WO 02/05344 및 EP 938 129 는 분리 웨이퍼 층에서의 이러한 균일 거칠기 측면을 언급하지 않는다.This particular aspect has not been dealt with in the present method, for example WO 02/05344 and EP 938 129 do not mention this uniform roughness aspect in the separation wafer layer.
또한, 이러한 엄격한 사양은 분리 후의 웨이퍼 나머지 부분과 연관될 수 있다 (이러한 나머지 부분은 '네거티브(negative)'라 칭함).In addition, this strict specification may be associated with the rest of the wafer after separation (this remaining portion is referred to as 'negative').
이러한 사양을 얻기 위하여 분리 후 보완적인 표면 처리 단계들을 제공하는 것이 가능하다.In order to achieve this specification it is possible to provide complementary surface treatment steps after separation.
이러한 보완적인 처리들은 예를 들면 연마, 희생산화, 및/또는 보충적 아닐링 단계를 이용하는 것이다.Such complementary treatments are, for example, using polishing, sacrificial oxidation, and / or supplemental annealing steps.
그러나, 층 제조공정의 단순화 및 가속화를 위하여, 이러한 보완적인 처리들에 대한 의존도를 낮추는 것이 바람직하다.However, in order to simplify and accelerate the layer fabrication process, it is desirable to lower the dependency on these complementary treatments.
본 발명의 목적은 이러한 요구에 대응하는 것이다.It is an object of the present invention to address this need.
이러한 목적을 달성하기 위하여, 본 발명은:In order to achieve this object, the present invention provides:
-웨이퍼 두께층에서 분리되는 층을 정의하는 연약영역(embrittlement zone)을 웨이퍼 두께층에 생성하는 단계,Creating an embrittlement zone in the wafer thickness layer that defines a layer separated from the wafer thickness layer,
-연약영역 레벨에서, 층 분리가 수행되도록 웨이퍼를 처리하는 단계로 구성된, 반도체 재료에서 선택된 재료의 웨이퍼에서 층을 분리하는 방법에 있어서,A method for separating layers in a wafer of a material selected from a semiconductor material, comprising processing the wafer such that layer separation is performed at the soft zone level.
-연약영역 생성 단계 중, 상기 연약영역의 과연약(super-embrittled) 영역인, 국부적으로 더욱 연약한 영역을 가지는 국부적 초기영역이 상기 연약영역에 생성되며,During the soft zone generation step, a local initial zone having a locally weaker zone, which is a super-embrittled zone of the soft zone, is created in the soft zone,
-전 연약영역에 걸쳐 실질적으로 균일한 열량을 웨이퍼에 적용하기 위한 열처리가 수행되는 것을 특징으로 한다.-Heat treatment for applying a substantially uniform amount of heat to the wafer over the entire weak area.
바람직하게는, 제한적이지 않지만, 본 방법의 특징은 다음과 같다:Preferably, but not by way of limitation, the features of the method are as follows:
-연약영역은 원자종 임플란트에 의해 생성되며, 임플란트 동안 초기영역은 원자종의 국부적 과잉조사(overdose) 임플란트에 의해 생성되며,The weak zone is created by atomic species implants, and during implants the initial zone is created by local overdose implants.
-분리처리는 열 아닐링이며,Separation is thermal annealing,
-아닐링은 분리가 실행되기에 필요한 에너지에 해당하는 열량을 웨이퍼에 적용되도록 수행되며,Annealing is carried out so that the amount of heat corresponding to the energy required for the separation to be applied to the wafer,
-웨이퍼와 대면하도록 배치된 상이한 히팅 구성들(elements)은 아닐링 동안 선택적으로 제어되며,Different heating elements arranged to face the wafer are selectively controlled during annealing,
-분리는 아닐링 동안 초기영약 레벨에서 개시되며,Separation is initiated at the initial dose level during annealing,
-분리는 초기영역에서 전 연약영역에 걸쳐 전파된다.Separation propagates from the initial zone to the entire weak zone.
본 발명의 기타 측면들, 목적들 및 장점들은 첨부 도면과 함께 본 발명의 바람직한 실시예의 상세한 설명을 독해하면 더욱 명백하여 질 것이다:Other aspects, objects and advantages of the invention will become more apparent upon reading the detailed description of the preferred embodiment of the invention in conjunction with the accompanying drawings:
-도 1은 본 발명에서 사용가능한 아닐링 장치의 개략적인 어셈블리 도면이며,1 is a schematic assembly drawing of an annealing apparatus usable in the present invention,
-도 2는 이 장치의 일부분에 대한 더욱 상세한 개략적 도면이며,2 is a more detailed schematic view of a portion of this device,
-도 3은 이러한 장치의 제2 실시예에 해당되는 본 발명에서 사용가능한 아닐링 장치의 개략적 도면이다.3 is a schematic diagram of the annealing device usable in the present invention corresponding to a second embodiment of this device.
연약영역의Fragile 생성 produce
본 발명에 의한 방법의 제1 단계는 반도체 재료 웨이퍼 두께층 내에서 분리되는 층을 정의하는 연약영역을 생성하는 것이다.The first step of the method according to the invention is to create a weak region that defines a layer to separate within the semiconductor material wafer thickness layer.
웨이퍼는, 예를 들면 실리콘일 수 있다.The wafer may be silicon, for example.
택일적 SMARTCUT® 타입 방법에 해당되는 본 발명의 바람직한 실시예에 의하면, 연약영역 생성은 원자종 임플란트에 의해 수행된다.According to a preferred embodiment of the present invention, which corresponds to an alternative SMARTCUT® type method, the weak zone generation is performed by atomic species implants.
본 분야에 의하면, 이러한 임플란트는 연약영역에서 임플란트된 원자종들의 균일한 농도가 나타나도록 수행된다.According to the art, such implants are performed such that uniform concentrations of implanted atomic species appear in the fragile region.
이를 위하여, 임플란트 조사량(dose)는 연약영역 전 영역에 걸쳐 동일하다.For this purpose, the implant dose is the same over the entire soft area.
본 발명의 경우에는, 반대로 임플란트는 웨이퍼 소정 영역에서 국부적 과잉조사 임플란트에 의해 수행된다.In the case of the present invention, in contrast, the implant is performed by a local overirradiation implant in a predetermined area of the wafer.
웨이퍼의 이러한 영역은 따라서 나머지 부분보다 더 많은 원자종(atomic species)의 조사량을 수용할 것이다.This area of the wafer will therefore accept more radiation of atomic species than the rest.
이러한 국부적으로 임플란트된 과잉조사는 먼저 웨이퍼를 공간적으로 균일한 방법으로 임플란트하고, 이후 소망 영역에 국부적으로 임플란트를 과잉조사하여 얻어질 수 있다.Such locally implanted overirradiation can be obtained by first implanting the wafer in a spatially uniform manner and then overirradiating the implant locally in the desired area.
택일적으로, 임플란터(implanter)의 종 빔(species beam)을 웨이퍼 표면에 변위시켜 웨이퍼 표면을 스캔하는 것을 예상할 수 있다.Alternatively, one can anticipate scanning the wafer surface by displacing the species beam of the implanter onto the wafer surface.
이 경우, 웨이퍼 표면에 걸쳐 빔 변위(displacement)의 운동학(kinematics)은 웨이퍼 표면상에 공간적으로 균일한 임플란트가 수행되도록 정의되나, 과잉조사 임플란트가 소망되는 특정 영역에서는 예외적으로 임플란터가 이러한 과잉조사 생성이 충분할 정도의 시간동안 고정된다.In this case, kinematics of beam displacement across the wafer surface are defined such that spatially uniform implants are performed on the wafer surface, except in certain areas where an overexposure implant is desired, such an excess of implants Probe generation is fixed for a sufficient time.
이러한 구성에서, 웨이퍼는 고정되고 변위되는 것은 임플란터 빔이다.In this configuration, it is the implant beam that the wafer is fixed and displaced.
또한 제어된 방법으로, 고정 빔에 대면하는 웨이퍼를 변위하는 것도 가능하 다.In a controlled manner it is also possible to displace the wafer facing the fixed beam.
모든 경우에 있어서, 생성된 연약영역은 임플란트된 종들의 농도가 국부적으로 더 높은 영역을 포함할 것이다.In all cases, the resulting weak areas will include areas where the concentration of the implanted species is locally higher.
이것은 분리되는 층 및 나머지 부분에 해당되는 웨이퍼 부분 사이에서 더 큰(greater) 연약성에 의한, 연약영역의 이러한 영역의 레벨에서 국부적으로 나타나며, 따라서 이러한 영역 (이것은, 후에 볼 수 있는바, 초기영역에 해당)은 연약영역의 과연약(super-embrittled) 영역이다.This appears locally at the level of this area of the soft area, with greater softness between the layer being separated and the wafer portion corresponding to the rest, and thus this area (which can be seen later) Is the super-embrittled area of the weak area.
이러한 과연약 영역은 웨이퍼 외면(periphery)에 위치하는 것이 바람직하다.Such weak areas are preferably located on the wafer peripheral.
임플란트 특성을 정밀하게 제어하는 것이 가능하므로, 더 높은 임플란트 종의 농도를 가지는 이러한 영역의 생성은 간단하게 수행된다.Since it is possible to precisely control the implant properties, the creation of such regions with higher concentrations of implant species is simply performed.
따라서, 연약영역을 구성하는 단계가 수행되어, 이 영역에서 국부적으로 더 큰 연약성을 가지는 국부 영역을 생성하여, 이러한 영역은 연약영역에서 과연약 영역에 해당된다.Thus, the step of constructing the fragile region is performed to generate a local region having a locally greater fragility in this region, which corresponds to the overfragile region in the fragile region.
연약영역의 이러한 영역을 형식상 '초기 영역(starting region)'이라 칭할 것이며; 이러한 용어의 의미는 아래 기재로부터 명백하여 질 것이다.This region of the fragile region will be referred to formally as a 'starting region'; The meaning of these terms will be apparent from the description below.
연약영역의 이러한 영역은 국부적이다 (localized); 예를 들면, 연약영역 외면에서 수 각도(several degree) 정도의 각 부채꼴(angular sector)를 커버하는 영역일 수 있다.This area of the soft zone is localized; For example, it may be an area that covers each angular sector of a several degree on the outer surface of the weak area.
또한 택일적으로는, 이러한 특정 영역이 모든 웨이퍼 외면을 포함할 수 있다.Alternatively, this particular region may include all wafer outer surfaces.
이 경우, 초기 영역에 의해 커버되는 각 부채꼴은 360°까지 일 수 있다. 크라운(crown) 형상을 가지는 이러한 영역의 폭은 좁으며, 실질적으로 일 센티미터 이하이다.In this case, each sector covered by the initial region may be up to 360 °. The width of this region with a crown shape is narrow and is substantially less than one centimeter.
분리 처리Separation treatment
연약영역이 초기영역을 가지고 웨이퍼에 생성되면, 웨이퍼를 대상으로 연약영역 레벨에서 층을 웨이퍼 나머지 부분과 분리시키기 위한 처리가 수행된다.Once the soft region has been created on the wafer with the initial region, a process is performed to separate the layer from the rest of the wafer at the soft region level for the wafer.
바람직한 desirable 실시예Example
국부적 과잉조사로 임플란트된 연약영역을 가지는 본 발명의 바람직한 실시예에 의하면, 분리 처리는 아닐링을 적용한다.According to a preferred embodiment of the present invention having a weak area implanted by local overexposure, annealing is applied, not a separation process.
이러한 아닐링을 통하여 임플란트에 의해 연약영역 레벨에 형성된 마이크로-버블(micro-bubble)의 합체(coalescence)가 가능하다.Through this annealing, coalescence of micro-bubble formed at the weak area level by the implant is possible.
이러한 아닐링은 웨이퍼에 가능한 균일한 열량을 적용하는 조건하에서 바람직하게 수행된다.Such annealing is preferably carried out under the condition of applying as much heat as possible to the wafer.
본 발명의 경우에는, 아닐링 동안, 분리는 초기영역에서 개시되어 연약영역 전 지역으로 전파되어 완전한 분리가 달성된다.In the case of the present invention, during annealing, separation begins in the initial zone and propagates throughout the soft zone so that complete separation is achieved.
출원인은, 모든 히팅 구성(element)이 동일한 열 에너지를 공급하는 히팅 구성들 중심에 웨이퍼를 배치하는 '종래' 분리 아닐링을 수행할 때, 분리는 '핫 포인트(hot points)' 또는 '핫 영역(hot regions)' 레벨에서 개시된다는 것에 주목하였 다.Applicants note that when performing a 'conventional' separation annealing where the heating elements are centered on heating configurations where all heating elements supply the same thermal energy, the separation is 'hot points' or 'hot areas'. Note that it starts at the 'hot regions' level.
이러한 핫 영역은 로에서의 온도불균일성으로 인하여, 연약영역에서 국부적으로 더 많은 열량을 수용한 위치에 해당된다. 이들은 전형적으로 웨이퍼 (수직방향에서) 상부영역에 위치된다.This hot zone corresponds to a location that receives more heat locally in the soft zone due to temperature non-uniformity in the furnace. They are typically located in the upper region of the wafer (in the vertical direction).
종래 SMARTCUT® 방법의 경우, 분리 개시를 위하여 이들 핫 영역을 이용하는 것이 현명할 수 있다 (예를 들면, 웨이퍼 상이한 영역들에 불균일한 열량 분포를 이용)For conventional SMARTCUT® methods, it may be wise to use these hot regions for initiation of separation (eg, using non-uniform calorie distribution in different regions of the wafer).
그러나, 본 발명의 경우에는, 분리의 개시는 초기 영역에서 수행되고, 특히 분리와 관련된 거친 영역 범위를 제한하고, 이들 핫 영역을 억제할 수 있다 (이것은 무엇보다도 분리 층에 걸쳐 균일한 거칠기 분포를 얻도록 한다).However, in the case of the present invention, the initiation of the separation is carried out in the initial zone, in particular it is possible to limit the range of rough areas associated with the separation and to suppress these hot zones (which above all have a uniform roughness distribution Get it).
이 목적을 위하여 여러 해결책이 가능하다.Several solutions are possible for this purpose.
도 1은 본 발명에서 적용가능한 아닐링 장치의 제1 실시예를 보인다.1 shows a first embodiment of the annealing apparatus applicable in the present invention.
각각의 웨이퍼에 적용되는 아닐링은, 연약영역에 의해 웨이퍼 두께층 내에 정의된 재료 층의 분리를 용이하게 하는 것이 목적이다.The annealing applied to each wafer is aimed at facilitating the separation of the material layers defined in the wafer thickness layer by the weak areas.
도 1 장치 10은 아닐링될 하나 또는 그 이상의 웨이퍼들 T를 수용하기 위한 히팅 폐공간부 (enclosure) 100을 포함한다.1
장치 10의 종축은 수직하며, 이 장치는 따라서 수직 오븐 타입이다.The longitudinal axis of the
웨이퍼들이 이러한 폐공간부에서, 공지된 바와 같은 수평이 아닌, 수직하게 배치된다는 것에 주목할 수 있다.It can be noted that the wafers are arranged vertically in this closed space, not horizontal as is known.
웨이퍼들은 케이지 110에 수용되며, 이 자체는 지지대 111에 의해 지지된다.The wafers are housed in a
지지대 111은 장치 목부분(throat) 120을 차단하는 커버 112상에 안착된다.The
웨이퍼들을 장치 10에 도입하고 아닐링 후 제거하기 위한 웨이퍼 유지 수단 130이 제공된다.Wafer holding means 130 is provided for introducing the wafers into the
폐공간부 100은 목부분 120 반대편에 배치된 개구부 101를 가진다. 열-운반 가스가 개구부를 통하여 폐공간부에 도입될 수 있다.The
다수의 히팅 구성들 140은 폐공간부 100을 둘러싼다.
이들 히팅 구성들은 예를 들면 전기 공급에 의해 방열가능한 전극들일 수 있다.These heating arrangements may be electrodes that are heat dissipable, for example, by electrical supply.
도 2는 폐공간부 100, 웨이퍼들 T, 및 히팅 구성들 140 (명료성을 위하여 이 도면에서 이들 수는 감소됨)을 더욱 상세히 보여준다.FIG. 2 shows in more detail the
도면에 도시되지 아니한 수단은 각 히팅 구성에 대한 공급을 선택적으로 제어할 수 있으며, 따라서 선택적으로 이들 각 구성들의 히팅 파워를 제어한다.Means not shown in the figure can selectively control the supply for each heating configuration, and thus selectively control the heating power of each of these configurations.
이러한 방법으로, 히팅되는 동안 웨이퍼에 적용되는 열량의 수직 분배가 제어된다.In this way, the vertical distribution of the amount of heat applied to the wafer during heating is controlled.
본 출원인은 도 1 및 도 2에 도시된 바와 같이, 웨이퍼를 수직으로 배치하는 아이디어를 가지고 종래 수직 오븐을 사용함에 따라 수직 온도 기울기를 나타낼 수 있다는 것에 주목하였다.Applicants have noted that, as shown in Figures 1 and 2, with the idea of placing the wafer vertically, the vertical temperature gradient can be represented by using a conventional vertical oven.
히팅 구성들 140에 대한 선택적인 공급 제어로 인하여, 각각의 웨이퍼 전 연약영역에 걸쳐 공간적으로 균일한 열량이 적용될 수 있다.Due to the selective supply control for the
이것은, 예를 들면 분리 후 층들 표면상에 생성된 헤이즈(haze)를 측정하면 가시화될 수 있다.This can be visualized, for example, by measuring the haze produced on the surfaces of the layers after separation.
전형적으로, 하부 히팅 구성들은 상부 히팅 구성들보다 더욱 공급될 것이고, 따라서 폐공간부 내부에서 열이 자연적으로 상승하는 것 이에 따라 폐공간부 상부가 더 높은 온도를 나타내는 것을 보상한다.Typically, lower heating configurations will be supplied more than upper heating configurations, thus compensating that the heat rises naturally inside the closed space and thus the upper portion of the closed space exhibits a higher temperature.
따라서 웨이퍼에 적용되는 전체적인 열량은 각각의 웨이퍼 전 연약영역에 걸쳐 균일하다는 것을 확신할 수 있다.Thus, it can be assured that the overall amount of heat applied to the wafer is uniform over the entire weak area of each wafer.
도 1 및 2의 설정은 본 발명에서 적용될 수 있는 아닐링 장치의 바람직한 실시예에 해당된다.1 and 2 correspond to a preferred embodiment of the annealing apparatus that can be applied in the present invention.
그러나, 다른 설정으로 전체적인 열량이 균일하게 적용되는 것을 달성할 수도 있다.However, it is also possible to achieve uniform application of the total calorific value at other settings.
도 3은 본 발명에 의한 웨이퍼 T 또는 다수의 웨이퍼들으로의 아닐링을 수행할 수 있는 장치 20을 도시한다.3 shows an apparatus 20 capable of performing annealing to a wafer T or a plurality of wafers according to the present invention.
웨이퍼(들)은 히팅 폐공간부 200에서 실질적으로 수평으로 연장된다.The wafer (s) extend substantially horizontally in the heating closed
폐공간부는 열-운반 가스 도입을 위한 개구부 201가 제공된다.The closed space portion is provided with an
장치 20은 참조번호 240으로써 집합적으로 도시된 히팅 구성들을 가진다.Apparatus 20 has heating configurations shown collectively as
이들 히팅 구성들은 웨이퍼들 상부에만 배치될 수 있으나, 동일하게 유사한 히팅구성들이 웨이퍼 하부에도 이중적으로 배치될 수 있다.These heating arrangements can be placed only on the wafers, but the same similar heating arrangements can also be placed on the bottom side of the wafer.
히팅 구성들은 동일 수평면에서 연장되는 각 히팅 구성들의 시리즈일 수 있다 (예를 들면, 전극 또는 히팅 플레이트).The heating configurations can be a series of respective heating configurations extending in the same horizontal plane (eg electrode or heating plate).
각 히팅 구성은 다른 직경을 가지는 다른 구성들과 동심적으로 배치되는 원 형 링일 수 있다. Each heating configuration may be a circular ring disposed concentrically with other configurations having different diameters.
웨이퍼들이 아닐링 되는 동안에, 구성들은 또한 동심적으로 배치될 수 있다.While the wafers are annealed, the configurations can also be placed concentrically.
여기서, 각 히팅 구성을 선택적으로 그리고 개별적으로 제어하기 위한 수단 (미도시)이 제공된다.Here, means (not shown) are provided for selectively and individually controlling each heating arrangement.
따라서, 웨이퍼들에 적용되는 전체적인 열량은 웨이퍼 연약영역을 따라 균일하다는 것이 보장된다.Thus, it is ensured that the overall amount of heat applied to the wafers is uniform along the wafer weak area.
히팅 구성들 240은 또한 온도 분배를 제어할 수 있는 '히팅 플레이트' 타입의 단일 전극일 수 있다.
또한 구성들 240은 제어된 적외선 램프로 대체될 수 있으며, 각각에 대한 공급은 개별적으로 제어될 수 있다.
전극 타입의 구성들 240 (예를 들면, 동심적 환상 링과 같은)은, 연약영역에 적용되는 열량을 국부적으로 조절할 수 있는 보충적 히팅을 제공하는 적외선 램프와 결합될 수 있어, 전체적으로 균일한 열량을 구성한다.Electrode-type configurations 240 (such as concentric annular rings, for example) can be combined with an infrared lamp that provides supplemental heating that can locally control the amount of heat applied to the fragile region, resulting in an overall uniform heat output. Configure.
어떤 경우이든, 본 발명의 모든 실시예에서, 히팅 장치는 웨이퍼에 대하여 균일한 히팅을 수행할 수 있으며, 균일한 열량을 웨이퍼들의 연약영역에 적용시킨다.In any case, in all embodiments of the present invention, the heating apparatus can perform uniform heating on the wafer and apply a uniform amount of heat to the weak regions of the wafers.
이러한 특징적인 측면은 WO 02/05344 및 EP 938 129와 같은 이미 공개된 방법들에서 무시된 것이라는 점을 상기할 필요가 있다.It should be recalled that this characteristic aspect is ignored in already published methods such as WO 02/05344 and EP 938 129.
작동시, 본 발명에 의한 아닐링 장치는 따라서 웨이퍼들의 연약영역에 균일한 열량을 적용시킨다.In operation, the annealing device according to the invention thus applies a uniform amount of heat to the weak areas of the wafers.
이러한 아닐링 동안, 각 웨이퍼에 의해 수용된 열량은 웨이퍼에서 층을 분리하기에 필요한 에너지 량에 해당된다.During this annealing, the amount of heat received by each wafer corresponds to the amount of energy required to separate the layers from the wafer.
이러한 아닐링을 수행하기 위하여 어떠한 설정이 사용되던 간에, 각 웨이퍼에 대하여 초기영역 레벨에서 웨이퍼로부터 층의 국부적 분리가 얻어진다.Whatever setting is used to perform this annealing, a local separation of layers from the wafer is obtained at the initial region level for each wafer.
이러한 초기 분리는, 웨이퍼에 공급되는 충분한 열로 인하여, 전 연약영역에 걸쳐 자발적으로 전파된다.This initial separation propagates spontaneously over the entire area of weakness due to sufficient heat supplied to the wafer.
출원인은 이러한 방법으로 실시하여 분리 층에 대하여 특히 낮은 표면 거칠기를 얻어진다는 것에 주목하였다.Applicants note that this method results in a particularly low surface roughness for the separation layer.
이러한 거칠기는 더욱 균일하며, 이것은 본 발명에 의해 얻어지는 특정의 장점이다.This roughness is more uniform, which is a particular advantage obtained by the present invention.
반대로, 초기영역이 없는 연약영역의 웨이퍼에 대하여 종래 분리 아닐링을 적용하는 경우에는, 아닐링 동안, 분리는 언급된 핫 영역 레벨에서 개시된다.In contrast, in the case where conventional separation annealing is applied to a wafer of a weak region without an initial region, separation is initiated at the mentioned hot region level during annealing.
이 경우, 분리된 층의 국부적 거칠기는 일반적인 층 표면 거칠기보다 핫 영역 레벨에서 더 심한 것으로 관찰된다.In this case, the local roughness of the separated layer is observed to be more severe at the hot area level than the general layer surface roughness.
본 발명의 바람직한 실시예에서, 이러한 불균일한 거칠기는 피할 수 있다.In a preferred embodiment of the invention, such non-uniform roughness can be avoided.
본 발명은 따라서, 바람직한 실시예에서, 종래 SMARTCUT® 버전의 택일적인 것을 제공한다:The present invention thus provides, in a preferred embodiment, an alternative to the conventional SMARTCUT® version:
-종래 SMARTCUT® 방법의 경우에, 임플란트는 웨이퍼 표면에 걸쳐 실질적으로 균일하게 수행되며, 분리 아닐링 동안, 분리는 웨이퍼에 적용된 열량의 불균일성에 따라 개시되며,In the case of the conventional SMARTCUT® method, the implant is performed substantially uniformly across the wafer surface, during separation annealing, separation is initiated according to the nonuniformity of the heat applied to the wafer,
-본 발명의 바람직한 실시예에 따른 택일적 SMARTCUT® 의 경우, 반대로, 국부적인 과잉조사량으로 불-균일한 임플란트가 수행되고, 분리 아닐링 동안, 웨이퍼에 대하여 가능한 균일한 열량을 적용한다.In the case of an alternative SMARTCUT® according to a preferred embodiment of the present invention, on the contrary, a non-uniform implant is carried out with a local overexposure, and during separation annealing, a uniform amount of heat applied to the wafer is applied.
기타 Etc 실시예Example
상기한 바와 같이, SMARTCUT® 방법의 택일적인 경우에 해당되는 바람직한 실시예와 다른 실시예에 따라 본 발명을 실시하는 것이 가능하다.As noted above, it is possible to practice the invention in accordance with preferred and other embodiments that fall in the alternative case of the SMARTCUT® method.
이들 실시예에 의하면, 분리되는 층 및 웨이퍼 나머지 부분 사이의 연약영역이 국부적으로 과연약하도록 정의된 초기영역은 웨이퍼 연약영역 레벨에서 생성된다.According to these embodiments, an initial region defined such that the region of weakness between the layer being separated and the rest of the wafer is locally fragile is created at the wafer region of weakness.
웨이퍼로부터 층을 분리할 목적으로 처리되는 동안, 모든 경우에 있어서 초기영역에서 분리가 개시되어, 연약영역 전 표면에 걸쳐 전파된다.During processing for the purpose of separating the layers from the wafer, in all cases separation begins in the initial zone and propagates over the entire soft zone surface.
Claims (7)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0309597 | 2003-08-04 | ||
FR0309597A FR2858715B1 (en) | 2003-08-04 | 2003-08-04 | METHOD FOR DETACHING SEMICONDUCTOR LAYER |
US10/766,207 | 2004-01-29 | ||
US10/766,207 US7465645B2 (en) | 2003-08-04 | 2004-01-29 | Method of detaching a layer from a wafer using a localized starting area |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060033809A true KR20060033809A (en) | 2006-04-19 |
Family
ID=34117571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020067002268A KR20060033809A (en) | 2003-08-04 | 2004-08-04 | Method of detaching a semiconductor layer |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP1652229A1 (en) |
KR (1) | KR20060033809A (en) |
WO (1) | WO2005013355A1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3293736B2 (en) * | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | Semiconductor substrate manufacturing method and bonded substrate |
TW437078B (en) * | 1998-02-18 | 2001-05-28 | Canon Kk | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof |
FR2811807B1 (en) * | 2000-07-12 | 2003-07-04 | Commissariat Energie Atomique | METHOD OF CUTTING A BLOCK OF MATERIAL AND FORMING A THIN FILM |
-
2004
- 2004-08-04 KR KR1020067002268A patent/KR20060033809A/en not_active Application Discontinuation
- 2004-08-04 WO PCT/IB2004/002693 patent/WO2005013355A1/en active Application Filing
- 2004-08-04 EP EP04744304A patent/EP1652229A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP1652229A1 (en) | 2006-05-03 |
WO2005013355A1 (en) | 2005-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101623707B1 (en) | System for non radial temperature control for rotating substrates | |
JPH10275905A (en) | Silicon wafer manufacturing method and silicon wafer | |
US8987639B2 (en) | Electrostatic chuck with radiative heating | |
JP2009231662A (en) | Heat treatment equipment | |
US6495802B1 (en) | Temperature-controlled chuck and method for controlling the temperature of a substantially flat object | |
JP2009123807A (en) | Heat treatment apparatus | |
EP1557868B1 (en) | Light irradiation heat treatment method and light irradiation heat treatment apparatus | |
KR20180077384A (en) | Heat-Treatment Apparatus and Method of Substrate using VCSEL | |
US7466907B2 (en) | Annealing process and device of semiconductor wafer | |
KR20060033809A (en) | Method of detaching a semiconductor layer | |
JP2013074217A (en) | Heat treatment apparatus | |
US7465645B2 (en) | Method of detaching a layer from a wafer using a localized starting area | |
JP4879737B2 (en) | Method for separating semiconductor layers | |
JP5456257B2 (en) | Heat treatment equipment | |
JP2004063895A (en) | Wafer-supporting ring and semiconductor manufacturing apparatus | |
KR100990746B1 (en) | Apparatus for processing a substrate | |
JP2010045113A (en) | Thermal treatment apparatus | |
TWI535901B (en) | Silicon wafer and manufacturing method thereof | |
JP2013206897A (en) | Susceptor for heat treatment and thermal treatment apparatus | |
JPS63271922A (en) | Heat treatment device | |
CN216671562U (en) | Apparatus for thermally processing substrate | |
JP2004055694A (en) | Manufacturing method for semiconductor substrate including insulated silicon single crystal layer | |
JP2012074540A (en) | Heat treatment apparatus | |
JPH06188213A (en) | Lamp annealing device for semiconductor wafer | |
JPH09232216A (en) | Method and apparatus for manufacture of x-ray mask |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20071012 Effective date: 20080424 |