KR20050094651A - Liquid crystal display and fabrication method thereof - Google Patents

Liquid crystal display and fabrication method thereof Download PDF

Info

Publication number
KR20050094651A
KR20050094651A KR1020040019936A KR20040019936A KR20050094651A KR 20050094651 A KR20050094651 A KR 20050094651A KR 1020040019936 A KR1020040019936 A KR 1020040019936A KR 20040019936 A KR20040019936 A KR 20040019936A KR 20050094651 A KR20050094651 A KR 20050094651A
Authority
KR
South Korea
Prior art keywords
region
liquid crystal
pad
crystal display
contact hole
Prior art date
Application number
KR1020040019936A
Other languages
Korean (ko)
Other versions
KR101010394B1 (en
Inventor
신철상
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040019936A priority Critical patent/KR101010394B1/en
Publication of KR20050094651A publication Critical patent/KR20050094651A/en
Application granted granted Critical
Publication of KR101010394B1 publication Critical patent/KR101010394B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

집적회로와 연결된 패널의 패드에서 발생되는 부식을 방지할 수 있는 액정표시장치 및 그 제조 방법이 개시된다.Disclosed are a liquid crystal display device and a method of manufacturing the same, which can prevent corrosion generated in a pad of a panel connected to an integrated circuit.

본 발명의 액정표시장치는, 제1 기판, 제2 기판 및 제1 및 제2 기판 사이에 주입된 액정으로 이루어진 액정표시패널; 제1 또는 제2 기판 중 하나에 표시 영역과 비표시 영역으로 구분될 때, 비표시 영역에 형성된 패드부; 및 패드부에 실장되어 전기적으로 연결되어 액정표시패널을 동작시키기 위한 신호를 생성하는 집적회로를 구비하며, 패드부는 콘택홀이 형성되지 않은 제1 영역과 콘택홀이 형성된 제2 영역으로 이루어지고, 콘택홀이 형성되지 않은 제1 영역에 상기 집적회로의 범프가 부착된다. A liquid crystal display device according to the present invention includes a liquid crystal display panel comprising a first substrate, a second substrate, and liquid crystal injected between the first and second substrates; A pad unit formed in the non-display area when the display area and the non-display area are divided into one of the first and second substrates; And an integrated circuit mounted on the pad part to be electrically connected to generate a signal for operating the liquid crystal display panel, wherein the pad part includes a first area in which no contact hole is formed and a second area in which a contact hole is formed, A bump of the integrated circuit is attached to a first region where a contact hole is not formed.

Description

액정표시장치 및 그 제조 방법{Liquid crystal display and fabrication method thereof} Liquid crystal display and manufacturing method thereof

본 발명은 액정표시장치에 관한 것으로, 특히 집적회로와 연결된 패널의 패드에서 발생되는 부식을 방지할 수 있는 액정표시장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a method of manufacturing the same, which can prevent corrosion generated in a pad of a panel connected to an integrated circuit.

오늘날과 같은 정보화 사회에 있어서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다. In today's information society, the role of electronic display devices becomes more and more important, and various electronic display devices are widely used in various industrial fields.

일반적으로, 전자 디스플레이 장치란 다양한 정보를 시각을 통하여 인간에게 전달하는 장치를 말한다. 즉, 전자 디스플레이 장치한 전자 기기로부터 출력된 전기적 신호를 인간의 시각으로 인식 가능한 광 신호로 변환하는 전자 장치이고, 인간과 전자기기를 연결하는 가교 역할을 담당하는 장치라고 할 수 있다.In general, an electronic display device refers to a device that transmits various pieces of information to a human through vision. That is, it is an electronic device that converts an electrical signal output from an electronic device, such as an electronic display device, into an optical signal recognizable by human vision, and may be referred to as a device that plays a role of bridging between humans and electronic devices.

이러한 전자 디스플레이 장치 중에서 평판 패널(flat panel)형 디스플레이 장치에는 음극선관(CRT:Cathode Ray Tube), 플라즈마 디스플레이 패널(PDP:Plasma Display Panel), 발광 다이오드(LED:Light Emitting Diode), 일렉트로 루미네슨트 디스플레이(ELD:Electro Luminescent Display), 액정표시장치(LCD:Liquid Crystal Display) 등이 있다. Among such electronic display devices, a flat panel display device includes a cathode ray tube (CRT), a plasma display panel (PDP), a light emitting diode (LED), and an electroluminescent light. ELD (Electro Luminescent Display), Liquid Crystal Display (LCD).

이와 같이 현재 개발된 평판 패널형 디스플레이 장치 중에서 액정표시장치는 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있는 동시에, 음극선관에 가까운 표시가 가능하기 때문에 다양한 전자 장치에 광범위하게 사용되고 있다.Among the flat panel display devices currently developed, the liquid crystal display device is thinner and lighter than other display devices, has a low power consumption and a low driving voltage, and can be displayed close to the cathode ray tube. Is being used.

도 1은 일반적인 액정표시패널을 개략적으로 도시한 도면이다. 도 2는 도 1의 액정표시패널을 구비한 액정표시장치를 개략적으로 나타낸 도면이다.1 is a view schematically illustrating a general liquid crystal display panel. FIG. 2 is a view schematically illustrating a liquid crystal display device having a liquid crystal display panel of FIG. 1.

도 1 및 도 2를 참조하면, 액정표시장치는 화상을 표시하는 액정표시패널(130)과 화상 신호를 생성하여 상기 액정표시패널에 공급하는 집적회로(131)로 구성된다.1 and 2, a liquid crystal display device includes a liquid crystal display panel 130 displaying an image and an integrated circuit 131 which generates an image signal and supplies the image signal to the liquid crystal display panel.

상기 액정표시패널(130)은 제1 기판(100)(예컨대, 어레이 기판), 상기 제1 기판(100)과 마주보도록 부착된 제2 기판(102)(예컨대, 컬러필터 기판) 그리고 상기 제1 기판(100)과 상기 제2 기판(102) 사이에 주입된 액정(114)으로 구성된다.The liquid crystal display panel 130 may include a first substrate 100 (eg, an array substrate), a second substrate 102 (eg, a color filter substrate) attached to face the first substrate 100, and the first substrate 100. It is composed of a liquid crystal 114 injected between the substrate 100 and the second substrate 102.

상기 제1 기판(100) 상에는 복수개의 게이트 라인(104)과 복수개의 데이터라인(106)이 매트릭스 형태로 배열되고, 그 교차점에 화소전극(108)과 박막 트랜지스터(TFT:Thin Film Transistor, 이하 TFT라 한다)(109)가 형성되어 있다. A plurality of gate lines 104 and a plurality of data lines 106 are arranged in a matrix form on the first substrate 100, and pixel electrodes 108 and thin film transistors (TFTs) are formed at intersections thereof. 109 is formed.

상기 제2 기판(102) 상에는 광이 통과하면서 소정 색이 발현되는 RGB 화소로 이루어진 컬러필터(112)와 투명 공통전극(110)이 형성되어 있다. On the second substrate 102, a color filter 112 and a transparent common electrode 110 made of RGB pixels in which a predetermined color is expressed while light passes through are formed.

상기 TFT(109)는 도 3에 도시된 바와 같이, 제1 기판(100) 상에 형성된 게이트 전극(15), 상기 게이트 전극(15) 및 상기 제1 기판(100) 상에 형성된 게이트 절연층(25), 상기 게이트 전극(15) 위의 게이트 절연층(25) 상에 형성된 액티브층(30) 및 오믹 콘택층(35) 그리고 상기 액티브층(30) 상에 형성된 소오스/드레인 전극(40, 45)으로 구성된다. 또한, 상기 TFT(109)가 형성된 제1 기판(100) 상에는 무기물 또는 유기물로 이루어진 보호층(passivation layer)(50)이 형성된다. 상기 보호층(50)을 관통하여 상기 드레인 전극(45)을 노출시키는 콘택홀(contact hole)(80)이 형성된다. 도시되지는 않았지만, 패드 영역의 게이트 단자 및 드레인 단자를 노출시키는 콘택홀들도 상기 보호층(50)을 관통하여 형성될 수 있다.As illustrated in FIG. 3, the TFT 109 may include a gate electrode 15 formed on the first substrate 100, a gate insulating layer formed on the gate electrode 15, and the first substrate 100. 25, an active layer 30 and an ohmic contact layer 35 formed on the gate insulating layer 25 on the gate electrode 15, and source / drain electrodes 40 and 45 formed on the active layer 30. It is composed of In addition, a passivation layer 50 made of an inorganic material or an organic material is formed on the first substrate 100 on which the TFT 109 is formed. A contact hole 80 is formed through the protective layer 50 to expose the drain electrode 45. Although not shown, contact holes exposing the gate terminal and the drain terminal of the pad region may also be formed through the protective layer 50.

상기 게이트 전극(15)은 게이트 라인(104)에 연결되고, 상기 소오스 전극(40)은 데이터 라인(106)에 연결된다. 따라서, 게이트 라인(104)을 통해 주사 전압이 상기 게이트 전극(15)에 인가되면, 상기 데이터 라인(106)에 흐르는 신호 전압이 상기 소오스 전극(40) 및 액티브층(30)을 통해 드레인 전극(45)으로 인가된다. 그리고, 신호 전압이 드레인 전극(45)으로 인가되면, 상기 드레인 전극(45)과 연결된 화소 전극(108)과 상기 제2 기판(102)의 공통 전극(110) 사이에 전위차가 발생하게 되고, 화소 전극(108)과 공통 전극(110) 사이에 주입된 액정(114)의 분자 배열이 변화하게 되어, 액정(114)의 광 투과율이 변함에 따라 소정의 화상이 표시되게 된다. 이때, TFT(109)는 액정표시패널(130)의 화소를 동작시키는 스위칭 소자로서의 역할을 수행한다.The gate electrode 15 is connected to the gate line 104, and the source electrode 40 is connected to the data line 106. Therefore, when a scan voltage is applied to the gate electrode 15 through the gate line 104, a signal voltage flowing through the data line 106 is applied to the drain electrode through the source electrode 40 and the active layer 30. 45). When the signal voltage is applied to the drain electrode 45, a potential difference is generated between the pixel electrode 108 connected to the drain electrode 45 and the common electrode 110 of the second substrate 102. The molecular arrangement of the liquid crystal 114 injected between the electrode 108 and the common electrode 110 changes, so that a predetermined image is displayed as the light transmittance of the liquid crystal 114 changes. At this time, the TFT 109 serves as a switching element for operating the pixels of the liquid crystal display panel 130.

한편, 상기 액정표시패널(130)에는 도 2에 도시된 바와 같이, 게이트 라인(140)에서 연장된 게이트 패드부(133)와, 데이터 라인(106)에서 연장된 데이터 패드부(134)가 형성된다. 2, a gate pad portion 133 extending from the gate line 140 and a data pad portion 134 extending from the data line 106 are formed in the liquid crystal display panel 130. do.

이때, 상기 게이트 패드부(133)는 주사 전압을 발생하는 게이트 집적회로(137)의 일측 단자에 연결되고, 게이트 집적회로(137)의 타측 단자는 도시되지 않은 플렉시블 프린트 배선 기판(FPC:Flexible Printed Circuit Film, 이하 FPC라 한다)에 연결된다. 또한, 상기 데이터 패드부(134)는 신호 전압을 발생하는 데이터 집적회로(138)의 일측 단자에 연결되고, 데이터 집적회로(138)의 타측 단자는 도시되지 않은 FPC에 연결된다.In this case, the gate pad unit 133 is connected to one terminal of the gate integrated circuit 137 that generates the scan voltage, and the other terminal of the gate integrated circuit 137 is a flexible printed wiring board (FPC) (not shown). Circuit film, hereinafter referred to as FPC). In addition, the data pad unit 134 is connected to one terminal of the data integrated circuit 138 that generates a signal voltage, and the other terminal of the data integrated circuit 138 is connected to an FPC (not shown).

이때, 상기 게이트 패드부(133) 또는 데이터 패드부(134)를 상기 게이트 집적회로(137) 또는 데이터 집적회로(138)에 연결하는 방법에는 여러 가지가 있는데, 집적회로(137, 138)의 전극에 상기 패드(133, 134)를 연결할 수 있는 범프(bump)를 상기 집적회로(137, 138)에 형성한 후, 상기 범프를 이용하여 패드(133, 134)와 집적회로(137, 138)를 연결하는 COG(Chip On Glass) 방식이 있다.At this time, the gate pad unit 133 or the data pad unit 134 may be connected to the gate integrated circuit 137 or the data integrated circuit 138 in various ways. The electrodes of the integrated circuits 137 and 138 may be used. After forming bumps to connect the pads 133 and 134 to the integrated circuits 137 and 138, the pads 133 and 134 and the integrated circuits 137 and 138 are formed using the bumps. There is a COG (Chip On Glass) method of connecting.

상기 COG 방식은 집적회로(137, 138)를 액정표시패널(130)의 기판에 직접 실장하는 것으로, TAP(Tape Automated Bonding)방식에 사용되는 필름을 사용하지 않고 범프와 이방성 도전 필름(Anisotropic Conductive Film, 이하 ACF라 한다)만으로 액정표시패널(130)의 기판에 집적회로(137, 138)를 접착시키는 방식이다.In the COG method, the integrated circuits 137 and 138 are directly mounted on the substrate of the liquid crystal display panel 130, and the bump and anisotropic conductive film is not used without using a film used for a tape automated bonding (TAP) method. The integrated circuits 137 and 138 are bonded to the substrate of the liquid crystal display panel 130 only with ACF.

도 4a는 종래에 액정표시장치의 패드부를 개략적으로 도시한 평면도이다. 도 4b는 도 4a의 패드부를 A-A'라인을 따라 절단한 단면도이다. 도 4c는 도 4a의 패드부를 B-B'라인을 따라 절단한 단면도이다. 도 4a 내지 도 4c는 액정표시패널의 게이트 패드부를 예로 들어 설명하고 있지만, 액정표시패널의 데이터 패드부도 동일한 구조로 이루어질 수 있다. 4A is a plan view schematically illustrating a pad unit of a conventional LCD. 4B is a cross-sectional view of the pad part of FIG. 4A taken along the line AA ′. 4C is a cross-sectional view of the pad part of FIG. 4A taken along the line BB ′. 4A to 4C illustrate the gate pad portion of the liquid crystal display panel as an example, but the data pad portion of the liquid crystal display panel may have the same structure.

도 4a 내지 도 4c를 참조하면, 패드부는 유리와 같은 절연 기판(100) 상에 크롬(Cr)이나 알루미늄(Al)과 같은 도전막을 증착하고 이를 패터닝하여 게이트 패드(142)를 형성한다. 여기서, 상기 게이트 패드(142)는 액정표시패널에 동시에 형성된 게이트 라인(141)으로부터 연장된 끝단에 일체로 형성될 수 있다.4A to 4C, the pad part may deposit a conductive film such as chromium (Cr) or aluminum (Al) on an insulating substrate 100 such as glass, and pattern the same to form a gate pad 142. The gate pad 142 may be integrally formed at an end extending from the gate line 141 simultaneously formed on the liquid crystal display panel.

상기 게이트 패드(142)가 형성된 기판(100) 상에 실리콘 질화물로 이루어진 게이트 절연층(146)을 증착하고 이어서 상기 게이트 절연층(146) 상에 무기물 또는 유기물로 이루어진 보호층(147)을 형성한 후, 사진 식각 공정으로 상기 게이트 패드(142) 상에 형성된 게이트 절연층(146) 및 보호층(147)을 제거한다. 이때, 상기 게이트 패드(142)를 노출시키는 패드 콘택홀(143)이 형성된다. Depositing a gate insulating layer 146 made of silicon nitride on the substrate 100 on which the gate pad 142 is formed, and then forming a protective layer 147 made of an inorganic material or an organic material on the gate insulating layer 146. Thereafter, the gate insulating layer 146 and the protective layer 147 formed on the gate pad 142 are removed by a photolithography process. In this case, a pad contact hole 143 exposing the gate pad 142 is formed.

상기 패드 콘택홀(143) 상에 ITO 또는 IZO와 같은 투명 도전막을 증착한 후 사진식각 공정으로 이를 패터닝하여 상기 패드 콘택홀(143)을 통해 상기 게이트 패드(142)에 각각 접속된 금속 전극(또는 ITO 또는 IZO 전극)(145)을 형성한다. 이때, 상기 금속 전극(145)은 상기 액정표시패널에 형성된 화소 전극과 동일한 물질로 이루어지어 동시에 형성될 수도 있다.After depositing a transparent conductive film such as ITO or IZO on the pad contact hole 143 and patterning it by a photolithography process, a metal electrode (or respectively) connected to the gate pad 142 through the pad contact hole 143. ITO or IZO electrode) 145 is formed. In this case, the metal electrode 145 may be formed of the same material as the pixel electrode formed on the liquid crystal display panel and formed at the same time.

이와 같이 패드 콘택홀(143) 상에 형성된 금속 전극(145) 상에 도전볼(148a)을 함유한 ACF(148)를 도포하고, 그 위에 집적회로(예컨대, 게이트 집적회로)의 단자에 연결된 범프(149)를 압착하면, 상기 범프(149)와 상기 금속 전극(145) 사이에 도포된 ACF(148)의 도전볼(148a)이 압착되게 되어 상기 범프(149)와 상기 금속 전극(145)이 전기적으로 연결되게 된다.The ACF 148 containing the conductive balls 148a is coated on the metal electrode 145 formed on the pad contact hole 143 and bumps connected to the terminals of the integrated circuit (eg, the gate integrated circuit) are disposed thereon. When the 149 is compressed, the conductive ball 148a of the ACF 148 applied between the bump 149 and the metal electrode 145 is compressed to compress the bump 149 and the metal electrode 145. Electrical connection.

따라서, 상기 게이트 집적회로에서 생성된 주사 전압이 상기 범프(149)를 통해 금속 전극(145)으로 전달되고, 이어서 상기 금속 전극(145)과 전기적으로 연결된 게이트 패드(142)로 공급된다. 그리고, 상기 주사 전압은 상기 게이트 패드(142)에 일체형으로 연결된 게이트 라인(141)을 통해 액정표시패널로 공급되게 된다.Accordingly, the scan voltage generated in the gate integrated circuit is transferred to the metal electrode 145 through the bump 149 and then supplied to the gate pad 142 electrically connected to the metal electrode 145. The scan voltage is supplied to the liquid crystal display panel through the gate line 141 integrally connected to the gate pad 142.

하지만, 상기와 같은 종래의 패드부 구조에서는 범프(149)를 열압착에 의해 가압하여 금속 전극(145)에 연결하는 경우, 갈바니 전기부식(Galvanic corrosion) 현상이 발생하게 되어 알루미늄 또는 크롬 재질로 이루어진 게이트 패드(142)가 부식되어 결국 단선이 발생하게 된다. 즉, 범프(149)를 부착하기 위해 집적회로에 가해지는 열에 기인하여 전기화학 반응이 발생되고, 이에 따라 미세한 게이트 패드 입자들이 이탈되게 됨에 따라 게이트 패드(142)가 부식될 우려가 있다.However, in the conventional pad part structure as described above, when the bump 149 is pressurized by thermocompression bonding and connected to the metal electrode 145, galvanic corrosion occurs and aluminum or chromium is formed. The gate pad 142 is corroded and eventually causes disconnection. That is, an electrochemical reaction occurs due to heat applied to the integrated circuit to attach the bump 149, and thus, the gate pad 142 may be corroded as the fine gate pad particles are separated.

따라서, 게이트 패드(142)가 단선되게 되면, 액정표시패널로 공급된 신호가 제대로 전달되지 않게 되어, 화상 표시를 위한 구동 특성이 불량하게 된다. 심한 경우에는 전혀 구동이 되지 않아 화면 상에 소정의 화상이 표시되지 않을 수도 있다. Therefore, when the gate pad 142 is disconnected, the signal supplied to the liquid crystal display panel is not transmitted properly, resulting in poor driving characteristics for image display. In extreme cases, it may not be driven at all, and a predetermined image may not be displayed on the screen.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 직접회와 패드 연결시 패드에 발생되는 부식을 방지할 수 있는 액정표시장치 및 그 제조 방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which can prevent corrosion occurring in a pad when directly connected to a pad.

상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따르면, 액정표시장치는, 제1 기판, 제2 기판 및 제1 및 제2 기판 사이에 주입된 액정으로 이루어진 액정표시패널; 상기 제1 또는 제2 기판 중 하나에 표시 영역과 비표시 영역으로 구분될 때, 상기 비표시 영역에 형성된 패드부; 및According to a preferred embodiment of the present invention for achieving the above object, the liquid crystal display device, the liquid crystal display panel consisting of a liquid crystal injected between the first substrate, the second substrate and the first and second substrate; A pad unit formed in the non-display area when the display area and the non-display area are divided on one of the first and second substrates; And

상기 패드부에 실장되어 전기적으로 연결되어 상기 액정표시패널을 동작시키기 위한 신호를 생성하는 집적회로를 구비하며, 상기 패드부는 콘택홀이 형성되지 않은 제1 영역과 콘택홀이 형성된 제2 영역으로 이루어지고, 상기 콘택홀이 형성되지 않은 제1 영역에 상기 집적회로의 범프가 부착된다.An integrated circuit mounted on the pad part to be electrically connected to generate a signal for operating the liquid crystal display panel, wherein the pad part includes a first area in which contact holes are not formed and a second area in which contact holes are formed; The bump of the integrated circuit is attached to a first region where the contact hole is not formed.

이때, 상기 제1 영역 및 상기 제2 영역에 걸쳐 금속 전극이 형성되는데, 구체적으로는 상기 제1 영역에서는 보호층 상에 형성되고, 상기 제2 영역에서는 상기 콘택홀에 의해 노출된 패드 상에 형성될 수 있다.In this case, a metal electrode is formed over the first region and the second region. Specifically, the metal electrode is formed on the protective layer in the first region, and on the pad exposed by the contact hole in the second region. Can be.

상기 집적회로의 범프는 상기 제1 영역에 형성된 금속 전극에 부착될 수 있다.The bump of the integrated circuit may be attached to a metal electrode formed in the first region.

상기 집적회로의 범프가 부착되기 전에 상기 금속 전극 상에 도전볼을 함유한 ACF가 도포될 수 있다.An ACF containing a conductive ball may be applied onto the metal electrode before the bump of the integrated circuit is attached.

상기 패드부는 게이트 패드부 또는/및 데이터 패드부에 적용될 수 있다.The pad part may be applied to the gate pad part and / or the data pad part.

본 발명의 바람직한 다른 실시예에 따르면, 액정표시장치의 제조방법은, 콘택홀이 형성되지 않은 범프 부착 영역 및 콘택홀이 형성된 콘택홀 형성 영역을 갖는 기판 상에 복수의 패드들을 형성하는 단계; 상기 패드들이 형성된 기판 상에 보호층을 형성하는 단계; 상기 보호층 중 상기 콘택홀 형성 영역에 해당하는 보호층을 제거하여 각 패드마다 콘택홀을 형성하는 단계; 상기 범프 부착 영역 및 상기 콘택홀 형성 영역에 걸쳐 도전막을 도포하고 패터닝하여 금속 전극을 형성하는 단계; 및 상기 범프 부착 영역에 형성된 금속 전극 상에 집적회로의 범프를 부착하는 단계를 포함한다.According to another preferred embodiment of the present invention, a method of manufacturing a liquid crystal display includes: forming a plurality of pads on a substrate having a bump attachment region where a contact hole is not formed and a contact hole formation region where a contact hole is formed; Forming a protective layer on the substrate on which the pads are formed; Forming a contact hole for each pad by removing a protective layer corresponding to the contact hole forming region of the protective layer; Forming a metal electrode by applying and patterning a conductive film over the bump attaching region and the contact hole forming region; And attaching a bump of an integrated circuit on a metal electrode formed in the bump attach region.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 5a 내지 도 5d는 본 발명의 바람직한 일 실시예에 따른 액정표시장치에서 패드 부식을 방지할 수 있는 패드부를 도시한 도면이다. 구체적으로, 도 5a는 본 발명의 바람직한 일 실시예에 따른 액정표시장치에서 패드 부식을 방지할 수 있는 패드부를 개략적으로 도시한 평면도이고, 도 5b는 도 5a의 패드부를 C-C' 라인을 따라 절단한 단면도이고, 도 5C는 도 5a의 패드부를 D-D' 라인을 따라 절단한 단면도이며, 도 5d는 도 5a의 패드부를 E-E' 라인을 따라 절단한 단면도이다.5A to 5D are diagrams illustrating a pad part capable of preventing pad corrosion in a liquid crystal display according to an exemplary embodiment of the present invention. Specifically, FIG. 5A is a plan view schematically illustrating a pad part capable of preventing pad corrosion in a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 5B is a diagram illustrating the pad part of FIG. 5A taken along line CC ′. 5C is a cross-sectional view of the pad part of FIG. 5A taken along the line DD ′, and FIG. 5D is a cross-sectional view of the pad part of FIG. 5A taken along the line EE ′.

여기서, 도 5a 내지 도 5d는 액정표시패널의 게이트 패드부를 예로 들어 설명하고 있지만, 액정표시패널의 데이터 패드부도 동일한 구조로 이루어질 수 있다.5A through 5D illustrate the gate pad portion of the liquid crystal display panel as an example, the data pad portion of the liquid crystal display panel may have the same structure.

도 5a 내지 도 5d를 참조하면, 본 발명의 패드부는 종래에 비해 패드부의 길이가 길이 방향으로 더 연장되고, 이와 같이 연장된 패드부에 하나의 영역(즉, 범프 부착 영역)에는 게이트 집적회로의 범프(19)가 부착되고 다른 하나의 영역(즉, 콘택홀 형성 영역)에는 패드 콘택홀(13)이 형성되게 된다.5A to 5D, the pad portion of the present invention further extends the length of the pad portion in the longitudinal direction as compared with the conventional art, and the pad portion thus extended includes a gate integrated circuit in one region (ie, a bump attachment region). The bump 19 is attached and the pad contact hole 13 is formed in the other region (that is, the contact hole forming region).

이때, 도 5b 및 도 5d에 도시된 바와 같이, 범프 부착 영역에 해당되는 패드부에는 패드 콘택홀이 형성되지 않게 된다. 즉, 게이트 패드(12)가 형성된 기판(20) 상에 게이트 절연층(15)과 보호층(16)이 순차적으로 형성되고, 상기 보호층(16) 상에 ITO또는 IZO와 같은 투명 도전막 재질로 이루어진 금속 전극(14)이 패턴 형성되게 된다. 그리고, 도전볼(17a)을 함유한 ACF(17)를 도포한 다음 게이트 집적회로의 범프(19)를 위치시킨 다음 열압착으로 가압하게 되면, 상기 범프(19)가 ACF(17)의 수지재를 뚫고 도전볼(17a)을 매개로 하여 금속전극(14)과 연결되게 된다. In this case, as shown in FIGS. 5B and 5D, the pad contact hole may not be formed in the pad portion corresponding to the bump attachment region. That is, the gate insulating layer 15 and the protective layer 16 are sequentially formed on the substrate 20 on which the gate pad 12 is formed, and the transparent conductive film material such as ITO or IZO is formed on the protective layer 16. The metal electrode 14 made of a pattern is formed. When the ACF 17 containing the conductive balls 17a is applied and then the bumps 19 of the gate integrated circuit are positioned and pressed by thermocompression, the bumps 19 are made of the resin material of the ACFs 17. Through the conductive ball 17a is connected to the metal electrode 14 through.

이에 반해, 도 5c 및 도 5d에 도시된 바와 같이, 콘택홀 형성 영역에 해당되는 패드부에는 패드 콘택홀(13)이 형성되게 된다. 즉, 게이트 패드(12)가 형성된 기판(20) 상에 게이트 절연층(15)과 보호층(16)을 순차적으로 형성하고, 사진 식각 공정으로 상기 게이트 패드(12) 상에 형성된 게이트 절연층(15)과 보호층(16)을 제거한다. 이와 같이 게이트 절연층(15)과 보호층(16)이 제거됨에 따라 상기 게이트 패드(12) 상에 패드 콘택홀(13)이 형성되게 된다.In contrast, as illustrated in FIGS. 5C and 5D, the pad contact hole 13 is formed in the pad part corresponding to the contact hole forming region. That is, the gate insulating layer 15 and the protective layer 16 are sequentially formed on the substrate 20 on which the gate pad 12 is formed, and the gate insulating layer formed on the gate pad 12 by a photolithography process ( 15) and the protective layer 16 are removed. As the gate insulating layer 15 and the protective layer 16 are removed as described above, a pad contact hole 13 is formed on the gate pad 12.

이와 같이 형성된 패드 콘택홀(13) 상에 ITO 또는 IZO와 같은 투명 도전막을 증착한 후 사진식각 공정으로 이를 패터닝하여 상기 패드 콘택홀(13)을 통해 상기 게이트 패드(12)에 각각 접속된 금속 전극(14)을 형성한다. 이때, 상기 금속 전극(14)은 상기 액정표시패널에 형성된 화소 전극과 동일한 물질로 이루어지어 동시에 형성될 수도 있다.Metal electrodes connected to the gate pads 12 through the pad contact holes 13 by depositing a transparent conductive film such as ITO or IZO on the pad contact holes 13 formed as described above and patterning them by a photolithography process. (14) is formed. In this case, the metal electrode 14 may be formed of the same material as the pixel electrode formed on the liquid crystal display panel and formed simultaneously.

여기서, 상기 콘택홀 형성 영역에 형성된 금속 전극(14)은 상기 범프 부착 영역의 보호층(16) 상에 연장되어 형성되게 된다. Here, the metal electrode 14 formed in the contact hole forming region is formed to extend on the protective layer 16 of the bump attach region.

본 발명의 패드부는 길이 방향으로 연장되어 범프 부착 영역과 콘택홀 형성 영역으로 구분된다. 이때, 범프 부착 영역과 콘택홀 형성 영역을 포함하는 패드부는 기판(20) 상에 형성되게 된다. 즉, 상기 기판(20) 상에는 상기 범프 부착 영역과 콘택홀 형성 영역 모두에 게이트 패드(12)가 형성되고, 상기 게이트 패드(12) 상에 게이트 절연층(15) 및 보호층(16)을 순차적으로 형성하게 된다. 이때, 상기 콘택홀 형성 영역 상의 게이트 절연층(15) 및 보호층(16)은 제거되어 패드 콘택홀(13)을 형성하게 된다.The pad portion of the present invention extends in the longitudinal direction and is divided into a bump attaching region and a contact hole forming region. In this case, the pad part including the bump attaching region and the contact hole forming region is formed on the substrate 20. That is, the gate pad 12 is formed on both the bump attaching region and the contact hole forming region on the substrate 20, and the gate insulating layer 15 and the protective layer 16 are sequentially formed on the gate pad 12. Will be formed. In this case, the gate insulating layer 15 and the protective layer 16 on the contact hole forming region are removed to form the pad contact hole 13.

그리고, 범프 부착 영역의 보호층(16) 및 콘택홀 형성 영역의 패드 콘택홀(13) 상에 금속 전극(14)을 형성하게 된다. 즉, 상기 금속전극(14)은 상기 범프 부착 영역으로부터 상기 콘택홀 형성 영역에 걸쳐서 형성되게 된다. 이때, 상기 범프 부착 영영 상에 형성된 금속 전극(14)은 패드 콘택홀이 형성되지 않게 됨에 따라, 게이트 절연층(15) 및 보호층(16)에 의해 게이트 패드(12)와 이격되게 된다. Then, the metal electrode 14 is formed on the protective layer 16 in the bumping region and the pad contact hole 13 in the contact hole forming region. That is, the metal electrode 14 is formed from the bump attaching region to the contact hole forming region. In this case, as the pad contact hole is not formed, the metal electrode 14 formed on the bump-attached area is spaced apart from the gate pad 12 by the gate insulating layer 15 and the protective layer 16.

이어서, 도전볼(17a)을 함유한 ACF(17)를 금속 전극(14) 상에 도포한 다음, 상기 범프 부착 위치 상에 집적회로의 범프(19)를 열압착에 의해 가압함으로써, 도전볼(17a)을 매개로 하여 상기 범프(19)와 금속 전극(14)이 연결되게 된다. Subsequently, the ACF 17 containing the conductive balls 17a is applied onto the metal electrode 14, and then, by pressing the bumps 19 of the integrated circuit by thermocompression on the bump attachment position, the conductive balls ( The bump 19 and the metal electrode 14 are connected to each other via 17a).

본 발명에서는 ACF(17)가 범프 부착 영역과 콘택홀 형성 영역 모두에 도포되는 것을 설명하고 있지만, 필요한 경우 ACF(17)는 상기 범프 부착 영역에만 도포될 수도 있다.Although the present invention describes that the ACF 17 is applied to both the bump attaching region and the contact hole forming region, the ACF 17 may be applied only to the bump attaching region if necessary.

이상의 설명에서와 같이 게이트 패드부의 경우에는 게이트 패드(12) 상에 게이트 절연층(15) 및 보호층(16)이 형성되지만, 데이터 패드부의 경우에는 게이트 절연층과 보호층 사이에 데이터 패드가 형성되므로, 콘택홀을 형성하기 위해서는 보호층만을 제거하여 주면 되고, 이러한 기술은 이미 널이 알려져 있으므로 더 이상의 설명은 생략한다.As described above, in the case of the gate pad portion, the gate insulating layer 15 and the protective layer 16 are formed on the gate pad 12, but in the case of the data pad portion, the data pad is formed between the gate insulating layer and the protective layer. Therefore, in order to form the contact hole, only the protective layer needs to be removed, and since such null is already known in the art, further description thereof will be omitted.

이에 따라, 상기 집적회로에서 생성된 신호(예컨대, 주사전압)가 범프(19)를 통해 범프 부착 영역의 금속 전극(14)으로 전달되고, 상기 전달된 신호는 상기 금속 전극(14)을 따라 흐르게 되어 상기 콘택홀 형성 영역에 형성된 패드 콘택홀(13)을 통해 게이트 패드(12)로 전달되며, 이어서 상기 게이트 패드(12)와 일체로 연결된 게이트 라인(11)으로 공급되게 된다.Accordingly, a signal (eg, a scan voltage) generated in the integrated circuit is transmitted to the metal electrode 14 of the bump attach region through the bump 19, and the transmitted signal flows along the metal electrode 14. The gate pad 12 is transferred to the gate pad 12 through the pad contact hole 13 formed in the contact hole forming region, and then supplied to the gate line 11 integrally connected to the gate pad 12.

따라서, 범프 부착 영역 상에 형성된 부착된 범프(19)가 게이트 패드(12)와 직접적으로 연결되지 않고 게이트 절연층(15) 및 보호층(16)에 의해 이격됨에 따라, 범프(19)의 열압착에 따른 게이트 패드(12)의 갈바니 전기부식 현상이 발생되지 않게 된다.Thus, as the attached bumps 19 formed on the bump attaching region are spaced by the gate insulating layer 15 and the protective layer 16 rather than directly connected to the gate pad 12, the rows of the bumps 19 Galvanic corrosion of the gate pad 12 due to the compression is not generated.

도 6a 내지 도 6f는 본 발명의 바람직한 일 실시예에 따른 패드 부식을 방지할 수 있는 패드부를 제조하는 방법을 설명하기 위한 도면이다.6A to 6F are diagrams for describing a method of manufacturing a pad part capable of preventing pad corrosion according to an exemplary embodiment of the present invention.

먼저, 도 6a에 도시한 바와 같이, 유리와 같은 절연 기판(20) 상에 크롬(Cr)이나 알루미늄(Al)과 같은 도전막을 증착하고 이를 패터닝하여 복수의 게이트 패드들(12)을 형성한다. 여기서, 상기 게이트 패드들(12) 각각은 액정표시패널에 동시에 형성된 복수의 게이트 라인 각각으로부터 연장된 끝단에 일체로 형성될 수 있다.First, as shown in FIG. 6A, a conductive film such as chromium (Cr) or aluminum (Al) is deposited on an insulating substrate 20 such as glass and patterned to form a plurality of gate pads 12. Here, each of the gate pads 12 may be integrally formed at an end extending from each of a plurality of gate lines simultaneously formed in the liquid crystal display panel.

도 6b에 도시한 바와 같이, 상기 게이트 패드들(12)이 형성된 기판(20) 상에 실리콘 질화물로 이루어진 게이트 절연층(15)을 증착하고 이어서 상기 게이트 절연층(15) 상에 무기물 또는 유기물로 이루어진 보호층(16)을 형성한다.As shown in FIG. 6B, a gate insulating layer 15 made of silicon nitride is deposited on the substrate 20 on which the gate pads 12 are formed, and then an inorganic or organic material is formed on the gate insulating layer 15. A protective layer 16 is formed.

도 6c에 도시한 바와 같이, 사진 식각 공정을 이용하여 집적회로(예컨대, 게이트 집적회로)가 부착될 영역인 범프 부착 영역에 위치하는 상기 게이트 패드들(12) 상에 형성된 게이트 절연층(15) 및 보호층(16)을 제거하지 않는 대신, 콘택홀(13)이 형성된 영역인 콘택홀 형성 영역에 위치하는 상기 게이트 패드들(12) 상에 형성된 게이트 절연층(15) 및 보호층(16)을 제거한다. 이에 따라, 상기 콘택홀 형성 영역에서는 상기 게이트 절연층(15) 및 보호층(16)이 제거되어 게이트 패드들(12)이 노출됨에 따라 상기 게이트 절연층(15) 및 보호층(16)에 상응하는 단차를 갖는 패드 콘택홀들(13)이 다수개 형성된다. As shown in FIG. 6C, a gate insulating layer 15 formed on the gate pads 12 is disposed in a bump attach region, which is an region to which an integrated circuit (eg, a gate integrated circuit) is attached using a photolithography process. Instead of removing the protective layer 16, the gate insulating layer 15 and the protective layer 16 formed on the gate pads 12 located in the contact hole forming region, which is the region where the contact hole 13 is formed. Remove it. Accordingly, the gate insulating layer 15 and the protective layer 16 are removed in the contact hole forming region so that the gate pads 12 are exposed to correspond to the gate insulating layer 15 and the protective layer 16. A plurality of pad contact holes 13 having a step may be formed.

도 6d에 도시한 바와 같이, 상기 범프 부착 영역에 위치하는 보호층(16) 및 상기 콘택홀 형성 영역에 위치하는 상기 패드 콘택홀들(13) 상에 ITO 또는 IZO와 같은 투명 도전막을 증착한 후 사진식각 공정으로 이를 패터닝하여 상기 패드 콘택홀들(13)을 통해 상기 게이트 패드들(12) 각각에 접속된 복수의 금속 전극들(14)을 형성한다. 이때, 상기 금속 전극들(14)은 상기 액정표시패널에 형성된 화소 전극들과 동일한 물질로 이루어지어 동시에 형성될 수도 있다.As shown in FIG. 6D, a transparent conductive film such as ITO or IZO is deposited on the protective layer 16 located in the bump attaching region and the pad contact holes 13 located in the contact hole forming region. It is patterned by a photolithography process to form a plurality of metal electrodes 14 connected to each of the gate pads 12 through the pad contact holes 13. In this case, the metal electrodes 14 may be formed of the same material as the pixel electrodes formed on the liquid crystal display panel and formed simultaneously.

이와 같은 제조 방법에 의해 소정의 패드부가 완성되게 된다. 이때, 상기 패드부는 액정표시패널의 게이트 패드부 및 데이터 패드부 모두에 적용될 수 있다.By this manufacturing method, a predetermined pad portion is completed. In this case, the pad part may be applied to both the gate pad part and the data pad part of the liquid crystal display panel.

이때, 이와 같은 패드부에 집적회로를 실장하기 위해서는 도 6e에 도시한 바와 같이, 상기 범프 부착 영역 및 상기 콘택홀 형성 영역에 걸쳐서 상기 금속 전극들(14) 상에 도전볼(17a)을 함유한 ACF(17)를 도포한다. 상기 ACF(17)는 수지재에 다수의 도전볼(17a)이 함유되어 이루어진 부재이다.At this time, in order to mount the integrated circuit in such a pad part, as shown in FIG. 6E, conductive balls 17a are included on the metal electrodes 14 over the bump attaching region and the contact hole forming region. Apply ACF 17. The ACF 17 is a member in which a plurality of conductive balls 17a are contained in a resin material.

도 6f는 상기 범프 부착 영역에 위치하는 ACF(17) 상에 집적회로의 단자에 연결된 범프들(19)을 대응되는 금속전극들(14)에 맞도록 얼라인시킨 다음, 압력 및 열을 가해 압착하면, 상기 범프들(19)이 상기 ACF(17)를 뚫고 내부로 침투되어 그 내부에 존재하는 도전볼들(17a)을 압착하게 되어, 상기 범프들(19)과 이에 대응되는 상기 금속 전극들(14)이 전기적으로 연결되게 된다.6F aligns the bumps 19 connected to the terminals of the integrated circuit to the corresponding metal electrodes 14 on the ACF 17 located in the bump attaching area, and then compresses them by applying pressure and heat. When the bumps 19 penetrate the ACF 17 and penetrate into the inside to compress the conductive balls 17a existing therein, the bumps 19 and the metal electrodes corresponding thereto. 14 is to be electrically connected.

따라서, 콘택홀(13)이 형성되지 않음으로 해서 게이트 패드들(12)과 이에 대응되는 금속 전극들(14)이 게이트 절연층(15) 및 보호층(16)에 의해 이격되는 범프 부착 영역에는 집적회로의 범프들(19)이 각각 금속 전극들(14)에 연결되고, 상기 게이트 패드들(12)과 이에 대응되는 금속전극들(14)이 각각 접촉되도록 상기 게이트 절연층(15) 및 보호층(16)이 제거되는 콘택홀 형성 영역에는 패드 콘택홀(13)이 형성된다. 이에 따라, 상기 집적회로에서 생성된 신호가 범프들(19)을 통해 상기 범프 부착 영역에 형성된 금속 전극들(14)로 전달되고, 콘택홀 형성 영역에 형성된 금속 전극들(14)로 흘러 대응되는 게이트 패드들(12)에 전달되고, 상기 게이트 패드들(12)에 각각 연결된 액정표시패널의 게이트 라인들로 공급되게 된다. Therefore, the contact pads 13 are not formed, so that the gate pads 12 and the metal electrodes 14 corresponding thereto are spaced apart from the bump insulation region 15 by the gate insulating layer 15 and the protective layer 16. The bumps 19 of the integrated circuit are respectively connected to the metal electrodes 14, and the gate insulating layer 15 and the protection are in contact with the gate pads 12 and the corresponding metal electrodes 14, respectively. The pad contact hole 13 is formed in the contact hole forming region from which the layer 16 is removed. Accordingly, the signal generated in the integrated circuit is transmitted to the metal electrodes 14 formed in the bump attaching region through the bumps 19 and flows to the metal electrodes 14 formed in the contact hole forming region to correspond. The gate pads may be transferred to the gate pads 12 and supplied to the gate lines of the liquid crystal display panel respectively connected to the gate pads 12.

이상에서 살펴본 바와 같이, 본 발명은 액정표시장치의 패드부를 소정 길이 방향으로 연장하여 콘택홀이 형성되지 않은 제1 영역으로 집적회로의 범프를 연결하여 콘택홀이 형성된 제2 영역을 통해 게이트 패드로 소정의 신호를 전달함으로써, 종래에 콘택홀이 형성된 부분에 집적회로의 범프를 연결할 때 발생되는 패드 부식을 방지할 수 있다.As described above, the present invention extends the pad portion of the liquid crystal display device in a predetermined length direction to connect the bump of the integrated circuit to the first region where the contact hole is not formed, and to the gate pad through the second region where the contact hole is formed. By transmitting a predetermined signal, it is possible to prevent pad corrosion generated when the bumps of the integrated circuit are connected to a portion where a contact hole is conventionally formed.

따라서, 패드 부식을 보다 원천적으로 사전에 차단함으로써, 소정의 신호를 정확하게 액정표시패널로 공급하여 고화질의 화상을 표시할 수 있다.Therefore, by preventing the pad corrosion in advance in advance, it is possible to accurately supply a predetermined signal to the liquid crystal display panel to display a high quality image.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 일반적인 액정표시패널을 개략적으로 도시한 도면. 1 is a view schematically showing a general liquid crystal display panel.

도 2는 도 1의 액정표시패널을 구비한 액정표시장치를 개략적으로 나타낸 도면.FIG. 2 is a schematic view of a liquid crystal display device having a liquid crystal display panel of FIG.

도 3은 도 1의 액정표시패널의 박막 트랜지스터를 도시한 도면.FIG. 3 illustrates a thin film transistor of the liquid crystal display panel of FIG. 1. FIG.

도 4a는 종래에 액정표시장치의 패드부를 개략적으로 도시한 평면도. 4A is a plan view schematically illustrating a pad unit of a conventional liquid crystal display device;

도 4b는 도 4a의 패드부를 A-A'라인을 따라 절단한 단면도. 4B is a cross-sectional view of the pad portion of FIG. 4A taken along line AA ′.

도 4c는 도 4a의 패드부를 B-B'라인을 따라 절단한 단면도.4C is a cross-sectional view of the pad part taken along the line BB ′ of FIG. 4A;

도 5a 내지 도 5d는 본 발명의 바람직한 일 실시예에 따른 액정표시장치에서 패드 부식을 방지할 수 있는 패드부를 도시한 도면.5A to 5D are diagrams illustrating a pad part capable of preventing pad corrosion in a liquid crystal display according to an exemplary embodiment of the present invention.

도 6a 내지 도 6f는 본 발명의 바람직한 일 실시예에 따른 패드 부식을 방지할 수 있는 패드부를 제조하는 방법을 설명하기 위한 도면.6A to 6F are views for explaining a method of manufacturing a pad part capable of preventing pad corrosion according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

12 : 게이트 패드 13 : 패드 콘택홀12 gate pad 13 pad contact hole

14 : 금속 전극 17 : ACF 14 metal electrode 17 ACF

19 : 범프 19: bump

Claims (10)

제1 기판, 제2 기판 및 제1 및 제2 기판 사이에 주입된 액정으로 이루어진 액정표시패널;A liquid crystal display panel comprising a first substrate, a second substrate, and a liquid crystal injected between the first and second substrates; 상기 제1 또는 제2 기판 중 하나에 표시 영역과 비표시 영역으로 구분될 때, 상기 비표시 영역에 형성된 패드부; 및A pad unit formed in the non-display area when the display area and the non-display area are divided on one of the first and second substrates; And 상기 패드부에 실장되어 전기적으로 연결되어 상기 액정표시패널을 동작시키기 위한 신호를 생성하는 집적회로를 구비하며,An integrated circuit mounted on the pad part to be electrically connected to generate a signal for operating the liquid crystal display panel; 상기 패드부는 콘택홀이 형성되지 않은 제1 영역과 콘택홀이 형성된 제2 영역으로 이루어지고, 상기 콘택홀이 형성되지 않은 제1 영역에 상기 집적회로의 범프가 부착되는 것을 특징으로 하는 액정표시장치.The pad part includes a first region in which no contact hole is formed and a second region in which a contact hole is formed, and a bump of the integrated circuit is attached to a first region in which the contact hole is not formed. . 제1항에 있어서, 상기 제1 영역 및 상기 제2 영역에 걸쳐 금속 전극이 형성되는 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein a metal electrode is formed over the first region and the second region. 제2항에 있어서, 상기 금속 전극은 상기 제1 영역에서는 보호층 상에 형성되고, 상기 제2 영역에서는 상기 콘택홀에 의해 노출된 패드 상에 형성되는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 2, wherein the metal electrode is formed on the protective layer in the first region, and on the pad exposed by the contact hole in the second region. 제1항에 있어서, 상기 집적회로의 범프는 상기 제1 영역에 형성된 금속 전극 상에 부착되는 것을 특징으로 하는 액정표시장치.The liquid crystal display device of claim 1, wherein the bumps of the integrated circuit are attached to a metal electrode formed in the first area. 제1항에 있어서, 상기 집적회로의 범프가 부착되기 전에 상기 금속 전극 상에 도전볼을 함유한 ACF가 도포되는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 1, wherein an ACF containing a conductive ball is coated on the metal electrode before the bump of the integrated circuit is attached. 제1항에 있어서, 상기 제1 영역에 형성된 금속 전극은 상기 보호층에 의해 상기 패드와 이격되는 것을 특징으로 하는 액정표시장치.The liquid crystal display device of claim 1, wherein the metal electrode formed in the first region is spaced apart from the pad by the protective layer. 콘택홀이 형성되지 않은 범프 부착 영역 및 콘택홀이 형성된 콘택홀 형성 영역을 갖는 기판 상에 복수의 패드들을 형성하는 단계;Forming a plurality of pads on a substrate having a bump attachment region in which contact holes are not formed and a contact hole formation region in which contact holes are formed; 상기 패드들이 형성된 기판 상에 보호층을 형성하는 단계;Forming a protective layer on the substrate on which the pads are formed; 상기 보호층 중 상기 콘택홀 형성 영역에 해당하는 보호층을 제거하여 각 패드마다 콘택홀을 형성하는 단계;Forming a contact hole for each pad by removing a protective layer corresponding to the contact hole forming region of the protective layer; 상기 범프 부착 영역 및 상기 콘택홀 형성 영역에 걸쳐 도전막을 도포하고 패터닝하여 금속 전극을 형성하는 단계; 및Forming a metal electrode by applying and patterning a conductive film over the bump attaching region and the contact hole forming region; And 상기 범프 부착 영역에 형성된 금속 전극 상에 집적회로의 범프를 부착하는 단계Attaching a bump of an integrated circuit on a metal electrode formed in the bump attaching region 를 포함하는 액정표시장치의 제조방법.Method of manufacturing a liquid crystal display device comprising a. 제7항에 있어서, 상기 금속 전극은 상기 범프 부착 영역에서는 보호층 상에 형성되고, 상기 콘택홀 형성 영역에서는 상기 콘택홀에 의해 노출된 패드 상에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 7, wherein the metal electrode is formed on the passivation layer in the bump attaching region and on the pad exposed by the contact hole in the contact hole forming region. . 제7항에 있어서, 상기 범프 부착 영역에 형성된 금속 전극은 상기 보호층에 의해 상기 복수의 패드들과 이격되는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 7, wherein the metal electrode formed in the bump attaching region is spaced apart from the plurality of pads by the protective layer. 제7항에 있어서, 상기 집적회로의 범프를 부착하기 전에 상기 금속 전극 상에 도전볼을 함유한 ACF를 도포하는 단계8. The method of claim 7, further comprising applying an ACF containing conductive balls onto the metal electrode prior to attaching the bumps of the integrated circuit. 를 더 포함하는 액정표시장치의 제조방법.Method of manufacturing a liquid crystal display device further comprising.
KR1020040019936A 2004-03-24 2004-03-24 Liquid crystal display and fabrication method thereof KR101010394B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040019936A KR101010394B1 (en) 2004-03-24 2004-03-24 Liquid crystal display and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040019936A KR101010394B1 (en) 2004-03-24 2004-03-24 Liquid crystal display and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20050094651A true KR20050094651A (en) 2005-09-28
KR101010394B1 KR101010394B1 (en) 2011-01-21

Family

ID=37275361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040019936A KR101010394B1 (en) 2004-03-24 2004-03-24 Liquid crystal display and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR101010394B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110064585A (en) * 2009-12-08 2011-06-15 엘지디스플레이 주식회사 Liquid crystal display device
KR20140080584A (en) * 2012-12-12 2014-07-01 엘지디스플레이 주식회사 Liquid panel display device and method for manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990009398A (en) * 1997-07-09 1999-02-05 구자홍 Structure of data application part of liquid crystal display
KR100264162B1 (en) * 1997-08-28 2000-08-16 구본준 Structure of a pad formed on a substrate of a lcd and methode of manufactuaring the same
KR100737896B1 (en) * 2001-02-07 2007-07-10 삼성전자주식회사 Array Substrate, Liquid crystal display device and method for manufacturing thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110064585A (en) * 2009-12-08 2011-06-15 엘지디스플레이 주식회사 Liquid crystal display device
KR20140080584A (en) * 2012-12-12 2014-07-01 엘지디스플레이 주식회사 Liquid panel display device and method for manufacturing the same

Also Published As

Publication number Publication date
KR101010394B1 (en) 2011-01-21

Similar Documents

Publication Publication Date Title
US7688415B2 (en) Liquid crystal display and method for manufacturing the same
US6771348B2 (en) Displaying substrate and liquid crystal display device having the same
US7876039B2 (en) Flat panel display having pad electrode
JP4178366B2 (en) Liquid crystal display device and manufacturing method thereof
US8289719B2 (en) Flexible display module and method of manufacturing the same
KR20180070783A (en) Display apparatus and method of manufacturing the same
US20060181218A1 (en) Display apparatus and method of manufacturing the same
KR102300254B1 (en) Display device
US9257065B2 (en) Liquid crystal display apparatus comprising first and second grounding routes and manufacturing method of the liquid crystal display apparatus
KR101016284B1 (en) Chip On Glass Type Liquid Crystal Display Device And Method For Fabricating The Same
US6559549B1 (en) Tape carrier package and method of fabricating the same
US20090096973A1 (en) Display device
US6760090B2 (en) Liquid crystal display device having solder resist structure and method of making the same
KR101010394B1 (en) Liquid crystal display and fabrication method thereof
KR100839149B1 (en) Liquid crystal display device and method for manufacturing thereof
KR100774578B1 (en) Liquid crystal display device
KR101147260B1 (en) Liquid Crystal Display and Fabricating Method thereof
JP7478257B2 (en) Display device
KR20070023359A (en) Display apparatus
KR20030024359A (en) Thin film transistor array panel and a method for attaching the integrated circuit for the same
KR20130062819A (en) Liquid crystal display device
KR20050056431A (en) Pad of tft-lcd

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 10