KR20050063493A - A wafer-bonded semiconductor led and a method for making thereof - Google Patents
A wafer-bonded semiconductor led and a method for making thereof Download PDFInfo
- Publication number
- KR20050063493A KR20050063493A KR20030094902A KR20030094902A KR20050063493A KR 20050063493 A KR20050063493 A KR 20050063493A KR 20030094902 A KR20030094902 A KR 20030094902A KR 20030094902 A KR20030094902 A KR 20030094902A KR 20050063493 A KR20050063493 A KR 20050063493A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- light emitting
- semiconductor light
- cladding layer
- Prior art date
Links
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 수직구조 반도체 발광 소자에 관한 것으로서, 제1기판 위에 에피 공정으로 다이오드를 형성하고 표면층으로 본딩 금속층을 형성하며, 본딩 금속층이 부착된 전도성인 제2기판을 준비하여, 본딩 금속층을 마주 보도록 두 기판을 서로 접합시킨 후, 레이저 분리 공정으로 초기의 제1기판을 분리하여 발광 다이오드를 제조한다. 이렇게 함으로써 수직구조의 발광 소자가 만들어지고, 이것은 저항 감소와 그로 인한 신뢰성 개선, 본딩 금속이 빛을 반사함으로 인한 광 출력의 증가, 칩 제조시의 생산량과 수율 증가 및 공정 단가를 감소, 등의 효과를 가져온다 BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vertical structure semiconductor light emitting device, wherein a diode is formed on an first substrate by an epitaxial process, a bonding metal layer is formed as a surface layer, and a conductive second substrate having a bonding metal layer is prepared to face the bonding metal layer. After bonding the two substrates to each other, the first substrate is separated by a laser separation process to manufacture a light emitting diode. In this way, a vertical light emitting device is produced, which reduces the resistance and thereby improves reliability, increases the light output due to the reflection of the bonding metal to light, increases the yield and yield during chip manufacturing, and reduces the process cost. Brings
Description
본 발명은 수직형 반도체 발광 소자 및 그 제조 방법에 관한 것이다. The present invention relates to a vertical semiconductor light emitting device and a method of manufacturing the same.
처음 개발된 반도체 발광 소자(발광 다이오드: 적색GaAsP)가 실용화된 후, 화합물 반도체 기술이 차츰 발달하면서, 고체형, 램프의 발전을 위한 토대가 구축되고, GaAsP에 질소 원자를 도핑함으로써 발광 다이오드의 작동 파장은 오렌지색과 노란색 파장 대역까지 확대되었다. After the first semiconductor light emitting device (light emitting diode: red GaAsP) was put into practical use, as compound semiconductor technology gradually developed, a foundation for the development of a solid type and lamp was established, and the operation of the light emitting diode by doping nitrogen atoms to GaAsP The wavelength extends to the orange and yellow wavelength bands.
그리고 격자 정합된 직접 천이형 반도체 물질과 이종 접합 기술을 이용한 활성층의 개발로 AlGaAs 계 적색 발광 다이오드 기술은 큰 발전을 이루게 되었다.The development of the active layer using lattice matched direct-transition semiconductor materials and heterojunction technology has led to the development of AlGaAs-based red light emitting diode technology.
또한 AlGaInP 계 물질의 등장으로 고 휘도 반도체 광원의 파장 영역이 오렌지와 노란색 파장 영역으로 확대되었으며, 다중양자 우물과 투명 기판을 활용함으로써 AlGaInP/GaP 소자의 내부 및 외부 양자 효율이 증가되어 615 nm에서 70 Im/W 이상의 효율과 632 nm에서 30% 이상의 외부 양자 효율을 갖는 소자가 발표되기에 이르렀다. In addition, with the advent of AlGaInP-based materials, the wavelength range of high-luminance semiconductor light sources has been extended to orange and yellow wavelength ranges, and the use of multi-quantum wells and transparent substrates increases the internal and external quantum efficiencies of AlGaInP / GaP devices. Devices with efficiencies above Im / W and external quantum efficiencies above 30% at 632 nm have been published.
나아가 고 전력 및 고 선속 (10~20 Im) AlGaInP/GaP 발광 다이오드 램프의 발전으로 이들 반도체 광원은 더욱 기술적인 발전을 이루게 되었다. 그러나 이러한 성능의 발전에도 불구하고, 칩 내부에서 외부로 추출 가능한 광자의 효율은 칩의 내부 손실과 큰 굴절률로 인하여 근본적인 한계를 가지고 있다. Further advances in high power and high flux (10 to 20 Im) AlGaInP / GaP LED lamps have led to further technological advances in these semiconductor light sources. However, despite these advances in performance, the efficiency of photons that can be extracted from the inside of the chip has a fundamental limitation due to the internal loss of the chip and the large refractive index.
칩의 성형 기술로 발광 다이오드의 광 추출 효율을 향상시키는 방법은 1960 년대 이래로 꾸준히 발전되어 왔다. 기존의 사각 육면체형에 비해 광 추출 효율을 향상시키기 위해 반구형 돔을 갖는 GaAs 발광 다이오드가 제안되었을 뿐 아니라, 역-절사 피라미드형(inverted-truncated cone)구조가 개발되었다. The method of improving light extraction efficiency of light emitting diodes by chip forming technology has been steadily developed since the 1960s. In order to improve light extraction efficiency compared to the conventional square hexahedron, a GaAs light emitting diode having a hemispherical dome has been proposed, and an inverted-truncated cone structure has been developed.
기존의 투명 기판에 제작된 칩의 경우, 외부 양자 효율은 오믹 접촉 금속의 반사도, 활성층에 의한 재흡수, 자유캐리어 흡수, 등과 같은 발광 다이오드 구조의 내부 광학손실로 인하여 한계를 나타내었다. 따라서 AlGaInP 계 발광 다이오드에 대해서는 활성층에서의 재흡수와 발광 파장에 따라 최적 활성층 두께를 결정하는 전자의 속박이라는 두 가지 물리적 요소 사이의 타협이 필요하다.In the case of a chip manufactured on a conventional transparent substrate, the external quantum efficiency has been limited due to the internal optical loss of the light emitting diode structure such as reflectivity of the ohmic contact metal, reabsorption by the active layer, free carrier absorption, and the like. Therefore, for AlGaInP-based light emitting diodes, a compromise between two physical elements is required: reabsorption in the active layer and binding of electrons to determine the optimal active layer thickness according to the emission wavelength.
이것은 단파장 소자로 갈수록 충분한 전자의 속박을 위해 활성층을 두껍게 해야 하나 두꺼워진 활성층은 결과적으로 광의 재흡수 손실 가능성을 크게 만들기 때문이다. 또한, 칩의 표면을 거칠게 하는 기법은 광자의 주행 경로를 길어지게 하여 내부 손실이 클 때는 고 효율 소자를 만드는데 적합하지 않다. This is because as the shorter wavelength device becomes more active, the active layer needs to be thickened for sufficient electron confinement, but the thickened active layer consequently increases the possibility of reabsorption loss of light. In addition, the technique of roughening the surface of the chip is not suitable for making a high efficiency device when the internal loss is large due to the long path of photon travel.
반도체 발광소자의 효율을 증가시키기 위한 방법으로 미국 특허 5,376,580에 공개된 웨이퍼 접합이 있다. 이는 성장기판을 웨이퍼 접합이라는 방법으로 제거 및 대체할 수 있고, 선호되는 특성을 가진 새로운 기판 위에 재성장 될 수 있다. 따라서 임의의 두께를 갖는 윈도우 층을 형성할 수 있다. A method for increasing the efficiency of semiconductor light emitting devices is a wafer junction disclosed in US Pat. No. 5,376,580. This allows the growth substrate to be removed and replaced by a method called wafer bonding and can be regrown onto a new substrate with desirable properties. Thus, a window layer having any thickness can be formed.
웨이퍼 접합은 활성층이 소자의 임의 위치에 배치될 수 있도록 하는 바, 광 출력의 증가와 웨이퍼 상에서 단위 면적당 활성면적 수율 간의 타협이 필요하다.Wafer bonding allows the active layer to be placed anywhere in the device, requiring a compromise between increased light output and active area yield per unit area on the wafer.
청색, 녹색, 자외선 발광 다이오드를 구현하기 위한 물질은 현재 GaN 기반 (GaN, InGaN, AlGaN)과 ZnSe등이 주로 사용되는데, 최근에는 GaN기반의 물질을 사용하는 경향이 많다.Currently, GaN-based (GaN, InGaN, AlGaN) and ZnSe are mainly used to implement blue, green, and ultraviolet light emitting diodes. Recently, GaN-based materials tend to be used.
GaN 기반 물질을 이용하여 발광 다이오드를 제작하기 위해서는 우선 기판 위에 빛을 발생하는 다이오드 층을 에피택시 공정으로 형성해야 한다.In order to fabricate a light emitting diode using a GaN-based material, a light emitting diode layer must first be formed on the substrate by an epitaxy process.
도1-도5는 종래의 GaN기반 발광 다이오드를 제조하는 공정 중의 일부 단면 구조를 도시한 것이고, 이 도면들을 참조하면서 종래의 발광 다이오드 제조 방법을 설명하면 다음과 같다. 1 through 5 illustrate some cross-sectional structures of a conventional GaN-based light emitting diode manufacturing process. Referring to these drawings, a conventional light emitting diode manufacturing method will be described below.
기판은 GaN가 최적이지만 상업적으로 쉽게 구할 수 없고, 가격이 비싸기 때문에 현재사파이어나 SiC 기판이 주로 사용된다. 크기는 2-inch가 주로 사용되며 사파이어 기판의 결정 방향은 (0001)면을 이용한다. GaN is optimal but is not readily available commercially and is expensive. Currently, sapphire or SiC substrates are mainly used. 2-inch size is mainly used, and the crystal direction of the sapphire substrate is (0001) plane.
이러한 기판은 성장된 GaN층과 격자상수와 열팽창 계수가 달라서 많은 결정결함을 발생시킨다. Such a substrate has a large lattice constant and a thermal expansion coefficient different from the grown GaN layer, resulting in many crystal defects.
먼저 도1에서 보인 바와 같이, 기판(11) 상에 버퍼층(12)을 에피택시 공정으로 형성한다. 에피택시 공정은 MBE(Molecular Beam Epitaxy법)도 사용하지만 주로 MOCVD(기상성장법: Metal Organic Chemical Vapor Deposition)를 사용한다. 저압 MOCVD로 버퍼층을 형성할 경우에는 MOCVD 반응관에 기판을 장착한 후 기판 표면의 불순물 세정 및 표면 개질 효과를 보기 위해 보통 압력:100~300 torr 정도, 온도 1100℃ 이상에서 10~30분정도 NH3 가스 분위기에서 열처리하고, 온도를 500~600℃로 낮추어 GaN나 AlN를 500Å 이하로 증착한다. 저압 MOCVD의 성장 조건에서 압력은 100~300torr 정도이며, 온도는 700~1100℃ 정도로 물질에 따라 차이를 둔다. 이렇게 증착된 버퍼층(12)은 기판(11)과 GaN층 사이의 격자상수 부정합에 의한 결정질 저하를 방지해준다. First, as shown in FIG. 1, the buffer layer 12 is formed on the substrate 11 by an epitaxy process. The epitaxy process also uses MBE (Molecular Beam Epitaxy method), but mainly MOCVD (Metal Organic Chemical Vapor Deposition). When the buffer layer is formed by low pressure MOCVD, after mounting the substrate in the MOCVD reaction tube, it is usually pressured at about 100 to 300 torr and about 10 to 30 minutes at a temperature of 1100 ° C. or more to see the effect of cleaning the impurities on the surface of the substrate. Heat-treat in a gas atmosphere, and lower the temperature to 500 ~ 600 ℃ to deposit GaN or AlN to 500 Pa or less. In the growth conditions of low pressure MOCVD, the pressure is about 100 ~ 300torr and the temperature is about 700 ~ 1100 ℃. The deposited buffer layer 12 prevents crystalline degradation due to lattice constant mismatch between the substrate 11 and the GaN layer.
버퍼층(12) 성장 후 반응관의 온도를 다시 1000℃ 정도로 증가하여 n-type 클래드층(13)을 성장한다. 이 층은 주로 AlGaN나 GaN로 형성되며 조성이 다른 층을 여러 층으로 구성하기도 하며 n-type 도핑 농도가 1~4E18cm-3정도의 농도를 가지며 두께는 2~4um 되게 한다. 또한 일반적으로 도핑농도가 다른 여러 층으로 구성하기도 하는데 기판에서 위로 갈수록 도핑농도가 증가하는 방향으로 2~5개 층으로 적층 구성하기도 한다. N-type 도핑은 Si을 주로 사용하는데 SiH4 gas를 이용한다.After the growth of the buffer layer 12, the temperature of the reaction tube is increased again to about 1000 ° C. to grow the n-type cladding layer 13. This layer is mainly composed of AlGaN or GaN, and may be composed of several layers having different compositions, and have an n-type doping concentration of about 1 to 4E18cm -3 and a thickness of 2 to 4um. In addition, it is generally composed of several layers having different doping concentrations, but also stacked in two to five layers in a direction of increasing doping concentration toward the substrate. N-type doping mainly uses Si, which uses SiH4 gas.
다음으로 클래드층(13) 위에 활성층(14)을 형성하는데, GaN기반의 경우 발광 파장에 따라 물질 및 구조를 다양하게 형성한다. 청색이나 녹색 발광의 경우(450~525nm), 활성층은 GaN를 장벽층으로하고 InGaN를 우물층으로 하는 양자우물 구조를 1~15개 정도로 구성한다. 이 때 InGaN의 성장온도는 결정성과 조성을 확보하기 위하여 GaN보다 낮은 700~900℃에서 성장하고, GaN층은 다른 층의 성장온도와 같거나 낮은 온도(800~1000℃)정도로 성장한다. 각각의 두께는 InGaN의 우물층의 경우 10~50Å 정도이며, GaN 장벽층은 50~200Å 정도로 구성한다. 특히 MOCVD의 경우 다른 층 성장에서는 주로 수소를 캐리어 가스로 사용하지만 InGaN를 포함하는 활성층 성장에서는 질소를 캐리어 가스로 사용한다. 이는 InGaN 성장 시 In의 함량을 적절하기 조절하기 위함이다. InGaN층에서 In의 조성은 대개 10~40%정도이다. 도핑을 임의로 하지 않을 경우 MOCVD에서는 주로 n-type으로 형성되며, Si을 장벽층이나 우물층에 도핑시켜 발광특성이나 저항특성을 개선시키기도 한다. 자외선 발광의 경우(<430nm)는 우물층으로 낮은 In조성(<10%)의 InGaN나 GaN층을 또는 InAlGaN와 같이 4원계 물질을 형성한다, 또한 장벽층은 GaN나 AlGaN 또는 InAlGaN를 형성하여 원하는 발광파장을 구현한다.Next, the active layer 14 is formed on the cladding layer 13. In the case of GaN-based, various materials and structures are formed depending on the emission wavelength. In the case of blue or green light emission (450-525 nm), the active layer has about 1 to 15 quantum well structures having GaN as a barrier layer and InGaN as a well layer. At this time, the growth temperature of InGaN is grown at 700 ~ 900 ℃ lower than GaN to secure crystallinity and composition, the GaN layer is grown to the same or lower temperature (800 ~ 1000 ℃) than the growth temperature of other layers. Each thickness is about 10 ~ 50Å for the well layer of InGaN, and about 50 ~ 200Å for GaN barrier layer. Especially in the case of MOCVD, hydrogen is mainly used as a carrier gas in other layer growth, but in the active layer growth including InGaN, nitrogen is used as a carrier gas. This is to appropriately control the content of In during the growth of InGaN. The composition of In in the InGaN layer is usually about 10-40%. In case of no doping, MOCVD is mainly formed of n-type, and doped Si to barrier layer or well layer to improve light emission or resistance. In the case of ultraviolet light emission (<430 nm), the well layer forms a low In composition (<10%) InGaN or GaN layer or a quaternary material such as InAlGaN, and the barrier layer forms GaN, AlGaN or InAlGaN. Implement the light emission wavelength.
다음으로 활성층(14) 형성 후 p-type 클래드층(15)을 형성한다. P-type 도핑은 Mg을 주로 사용하는데 Cp2Mg를 주로 이용한다. 휘도와 신뢰성을 개선하기 위해 AlGaN층을 조성과 도핑농도가 다르게 여러 층으로 구성하기도 한다. Next, after forming the active layer 14, the p-type cladding layer 15 is formed. P-type doping mainly uses Mg, but mainly Cp2Mg. In order to improve brightness and reliability, the AlGaN layer may be composed of several layers having different compositions and doping concentrations.
이렇게 에피택시공정이 끝나면 대개 600~750℃정도에서 질소나 산소 분위기에서 열처리를 하는데, 이는 p-GaN층에 포함된 수소가 Mg의 활성화를 방해하는 것을 제거하기 위함이다. When the epitaxy process is completed, heat treatment is usually performed at 600 to 750 ° C. in a nitrogen or oxygen atmosphere to remove the hydrogen contained in the p-GaN layer from interfering with the activation of Mg.
에피 웨이퍼 제작이 끝나면 소자를 제작하기 위한 칩 공정이 시작된다. After the epi wafer is finished, the chip process for manufacturing the device begins.
칩 공정(chip process)은 도2에 도시한 바와 같이, 우선 메사(mesa)를 형성하기 위한 마스크 층(16)을 형성을 하는데, p-형 클래드층(15)위에 PECVD 방법으로 SiO2를 2000Å정도 증착시킨 후, 사진식각기술(Photolithography)로 포토레지스터패턴을 형성하고, 이것을 마스크로하여 SiO2를 습식 식각 또는 플라즈마를 이용한 건식 식각하여 마스크 층(16)을 형성한다. 이후 SiO2로 된 마스크 층(16)을 마스크로하여 p-형 클래드층(15)과 활성층(14)을 식각하여 메사형 클래드층(15)과 활성층(14)을 형성한다. 이때 n-형 클래드층(13) 일부까지 식각하기도 한다.In the chip process, as shown in Fig. 2, first, a mask layer 16 for forming a mesa is formed. On the p-type cladding layer 15, SiO 2 is deposited at about 2000 Pa by PECVD. After deposition, a photoresist pattern is formed by photolithography, and SiO 2 is wet etched or dry etched using plasma to form a mask layer 16 using the mask as a mask. Thereafter, the p-type cladding layer 15 and the active layer 14 are etched using the mask layer 16 made of SiO 2 as a mask to form the mesa cladding layer 15 and the active layer 14. At this time, a portion of the n-type cladding layer 13 may be etched.
그 다음, 도 3과 같이, 마스크 층(16)을 제거하고, n-형 오믹 메탈로 Ti/Al을 증착하고 역시 사진식각기술로 n-형 오믹전극층(17)을 형성한다.3, the mask layer 16 is removed, Ti / Al is deposited with an n-type ohmic metal, and an n-type ohmic electrode layer 17 is also formed by photolithography.
다음에, 도4와 같이, p-형 클래드층(15) 위에 광투과성의 금속을 증착하여 p-형 오믹전극층(18)을 형성하는데, 주로 Ni/Au를 100Å이하로 증착하여 형성한다.Next, as shown in FIG. 4, the light-transmitting metal is deposited on the p-type cladding layer 15 to form the p-type ohmic electrode layer 18. Ni / Au is mainly formed by depositing less than 100 mW.
이어서, 오믹 접촉을 위하여 n-형 및 p-형 오믹 전극층 위에 와이어 본딩을 위한 메탈패드들(19)을 형성한다.Subsequently, metal pads 19 for wire bonding are formed on the n-type and p-type ohmic electrode layers for ohmic contact.
이렇게 기판 상에 제작된 다수의 칩들은 개별 칩(chip)으로 분리되어 램프나 SMD 타입으로 패키지 되어 개별 발광 다이오드 소자로 사용 되게된다.Thus, a plurality of chips fabricated on the substrate are separated into individual chips and packaged as lamps or SMDs to be used as individual light emitting diode elements.
이렇게 제작된 종래의 발광 다이오드 소자는 n-전극과 p-전극 양단 간에 전류를 흘리게 되면 활성층에서 전자와 정공의 결합에 의한 빛이 발생되며, 발생된 빛이 모든 입체각으로 방출하게 되고 칩구조나 패키지에 따라서는 아래 전극 쪽이나 옆방향으로의 빛 방출에 의해 전면으로의 방출효율이 떨어진다. In the conventional light emitting diode device manufactured as described above, when current flows between the n-electrode and the p-electrode, light is generated by the combination of electrons and holes in the active layer, and the generated light is emitted at all three-dimensional angles. In some cases, the emission efficiency toward the front surface is lowered by the light emission toward the lower electrode side or the side direction.
그리고 전류는 n-형 클래드층에 수평한 방향으로 흐른다. 이 전류의 방향이 수직방향이 아니고 수평방향으로 흐르므로 다이오드의 저항이 증가하게 된다. 또 발생되는 빛은 모든 입체각으로 방출하게 되는데, 전극의 아래 방향으로 방출되는 빛은 n-type 클래드층이나, 버퍼층 내에서 거의 흡수되기 때문에 유효하게 외부로 방출되는 빛은 작아지고, 빛 방출 효율이 떨어진다. 뿐만 아니라 사파이어 기판을 사용하므로 칩 제작 시에 수율이 낮고, 공정 단가가 비싼 단점이 있다. 또한, 수직형의 구조를 가진 반도체 발광 다이오드를 위한 기판으로서의 GaN, SiC의 경우에는 GaN는 상업적으로 사용하기 힘들고, SiC는 기판으로부터의 마이크로 파이퍼 디펙트(micro pipe defect) 때문에 소자의 성능과 수율 저하의 문제점이 있다.And current flows in the direction horizontal to the n-type cladding layer. Since the current flows in the horizontal direction rather than the vertical direction, the resistance of the diode increases. In addition, the generated light is emitted at all solid angles. Since light emitted downward is almost absorbed in the n-type cladding layer or the buffer layer, the light emitted to the outside becomes smaller and the light emission efficiency is improved. Falls. In addition, since the sapphire substrate is used, there is a disadvantage in that the yield is low at the time of chip manufacturing and the process cost is high. In addition, GaN and SiC as substrates for semiconductor light emitting diodes having a vertical structure are difficult to use commercially, and SiC degrades device performance and yield due to micro pipe defects from the substrate. There is a problem.
본 발명의 목적은 활성층에서 발생된 많은 광이 외부로 발사되도록 함으로서 발광 효율을 증대시킨 발광 다이오드를 제공하려는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting diode having increased luminous efficiency by allowing a lot of light generated in the active layer to be emitted to the outside.
또 전극과 발광 활성층이 모두 수직형 구조로 되어 칩 크기 당 광출력을 증대시키려는 것이다.In addition, both the electrode and the light emitting active layer have a vertical structure to increase light output per chip size.
또 다이오드 실제 기판으로 사파이어 대신 실리콘을 사용하므로 절단공정을 쉽게 하여 칩 공정상의 수율 증가와 공정 단가를 감소시키려는 것이다. In addition, silicon is used instead of sapphire as the actual substrate of the diode, so the cutting process is easy, and thus the yield of the chip process is increased and the process cost is reduced.
전도성 기판을 사용하고 기판 뒷면에 전면으로 오믹 전극층이 형성되므로 다이오드의 저항이 감소하고, 본딩 금속이 광 반사 효과를 낼뿐만 아니라 다이오드의 두께를 감소시켜서 다이오드 내에서 빛이 흡수되는 양이 줄어들어 광 출력이 극대화되는 다이오드를 제공하기 위한 것이다.The use of a conductive substrate and the formation of an ohmic electrode layer on the front side of the substrate reduces the resistance of the diode, the bonding metal not only produces a light reflection effect, but also reduces the thickness of the diode, reducing the amount of light absorbed within the diode, resulting in light output. This is to provide a diode that is maximized.
본 발명은 수직형 구조의 반도체 발광 다이오드의 형성을 위하여 제1기판 위에 에피 공정(epitaxial deposition process)으로 다이오드를 형성하고 표면층으로 본딩 금속층을 형성하며, 본딩 금속층이 부착된 전도성인 제2기판을 준비하여, 본딩 금속층을 마주 보도록 두 기판을 서로 접합시킨 후, 레이저 분리 공정으로 초기의 제1기판을 분리하여 발광 다이오드를 제조한다.The present invention is to form a diode on the first substrate by an epitaxial deposition process to form a semiconductor light emitting diode of a vertical structure, and to form a bonding metal layer as a surface layer, to prepare a conductive second substrate with a bonding metal layer Then, the two substrates are bonded to each other to face the bonding metal layer, and then the first substrate is separated by a laser separation process to manufacture a light emitting diode.
도6-12는 본 발명의 구성을 설명하기 위한 웨이퍼의 일부 단면도들이고, 본 발명의 일 실시 예를 도면을 참조하며 구체적으로 설명한다. 6-12 are partial cross-sectional views of a wafer for explaining the configuration of the present invention, and an embodiment of the present invention will be described in detail with reference to the drawings.
먼저 도6에 보인 바와 같이, 사파이어 기판(21)위에 저온 버퍼(buffer)층(22)을 성장한다. 저온 버퍼층은 400℃~700℃의 성장온도에서 GaN나 AlN를 에피공정으로 형성한다. First, as shown in FIG. 6, a low temperature buffer layer 22 is grown on the sapphire substrate 21. The low temperature buffer layer epitaxially forms GaN or AlN at a growth temperature of 400 ° C to 700 ° C.
이후에 1000~1100℃ 정도의 성장온도까지 올려서 제1클래드층(23)으로 고 농도의 n-type 클래드층을 형성하고, 제1 클래드층 위에 제2클래드층(24)으로 제1 클래드층보다 농도가 낮은 저 농도의 n-type 클래드층을 형성한다.Thereafter, the temperature is raised to a growth temperature of about 1000 to 1100 ° C., thereby forming an n-type cladding layer having a high concentration as the first cladding layer 23, and as a second cladding layer 24 as the second cladding layer 24 on the first cladding layer. A low concentration forms a low concentration n-type cladding layer.
이 때 제1과 2의 클래드층은 종래 기술의 N-type 클래드층보다 얇게 형성하고, 또한, 제1 클래드층은 제2 클래드층에 비해 2배 이상 얇게 형성한다. At this time, the cladding layers of the first and second layers are formed thinner than the N-type cladding layer of the prior art, and the first cladding layer is formed at least twice as thin as the second cladding layer.
제2클래드층(24) 위에 InGaN을 포함하는 활성층(25)을 형성한 다음 제3 클래드층(26)으로 p-type 클래드층을 형성한다. An active layer 25 including InGaN is formed on the second cladding layer 24, and then a p-type cladding layer is formed of the third cladding layer 26.
제3 클래드층은 GaN나 AlGaN층을 포함한다.The third clad layer includes a GaN or AlGaN layer.
다음에는 도7 및 도8에서 보인 바와 같이, 제3 클래드층(26)까지 성장시킨 후, 스퍼터(sputter) 장비를 사용하여 본딩 금속층(27)을 형성한다. 이 본딩 금속층(27)위에 본딩 금속층(27')이 형성된 다른 전도성 기판(28)을 본딩 금속층(27, 27')이 서로 마주보며 접착되도록, 도9에 보인 바와 같이 되도록, 접합을 시킨다.Next, as shown in FIGS. 7 and 8, after the growth up to the third cladding layer 26, a bonding metal layer 27 is formed by using a sputtering equipment. The other conductive substrate 28 having the bonding metal layer 27 'formed on the bonding metal layer 27 is bonded so that the bonding metal layers 27, 27' face each other and are bonded as shown in FIG.
이 접합 공정에서는 기판의 온도 150℃~250℃, 압력 0.5~2MPa의 진공 분위기에서 실시한다. In this bonding process, it carries out in the vacuum atmosphere of the temperature of 150 degreeC-250 degreeC of a board | substrate, and 0.5-2 MPa of pressures.
이때 본딩 금속층은 Ti, In, Pd, Ag, Pt등으로 형성하며, 전도성 기판으로는 값이 싸고 열전달율이 높은 Si, GaAs, CuW등을 주로 사용한다.In this case, the bonding metal layer is formed of Ti, In, Pd, Ag, Pt, and the like, and as the conductive substrate, Si, GaAs, CuW, etc., which are cheap and have high heat transfer rate, are mainly used.
그 후에 도10에서 보인 바와 같이, 사파이어 기판(21) 뒷면에 레이저를 조사하는 레이저분리(Laser Lift-off) 공정을 실시하여 사파이어 기판(21)을 버퍼층(22)과 분리한다. 이때 레이저는 355nm Nd-YAG 레이저나 248nm KrF 레이저를 사용하며 400~600mJ/㎠의 에너지로 레이저를 조사한다. Thereafter, as shown in FIG. 10, a sapphire substrate 21 is separated from the buffer layer 22 by performing a laser lift-off process of irradiating a laser onto the back surface of the sapphire substrate 21. The laser uses 355nm Nd-YAG laser or 248nm KrF laser and irradiates the laser with energy of 400 ~ 600mJ / ㎠.
이렇게 기판(21)을 분리시킨 후에 HCl용액에 1분 미만 동안 etching 하여 표면 버퍼층(22)에 잔류하는 Ga을 제거한 다음 기계적 연마로 표면 버퍼층을 제거하고 제1클래드층(23)을 거울면과 같이 연마한다. 마지막으로 건식식각(dry etching)으로 표면 처리한다.After separating the substrate 21 in this manner, the HCl solution is etched for less than 1 minute to remove Ga remaining in the surface buffer layer 22. The surface buffer layer is removed by mechanical polishing, and the first clad layer 23 is mirrored. Polish. Finally, the surface is treated by dry etching.
이렇게 형성된 표면층 위에, 도12에서 보인 바와 같이, 오믹 전극층(29)을 형성하고, 전도성 기판(28)의 뒷면에도 또 다른 오믹 전극층(30)을 형성한다.On the surface layer thus formed, as shown in FIG. 12, an ohmic electrode layer 29 is formed, and another ohmic electrode layer 30 is also formed on the back surface of the conductive substrate 28.
또 다른 실시 예로서는 기판(21) 위에 형성하는 버퍼층(22)을 InxGa1-xN(0≤x≤0.2)으로 형성하면, 레이저분리(Laser Lift-off)공정을 실시할 때 InxGa1-xN(0≤x≤0.2)으로 된 버퍼층(22)이 레이저 에너지를 흡수하여 레이저 조사 시에 발생할 수 있는 활성층(25)의 성능 저하를 방지할 수 있다. In another embodiment, if the buffer layer 22 formed on the substrate 21 is formed of InxGa1-xN (0 ≦ x ≦ 0.2), InxGa1-xN (0 ≦ x may be used during the laser lift-off process). The buffer layer 22 of ≤ 0.2 absorbs laser energy to prevent performance degradation of the active layer 25 that may occur during laser irradiation.
이후의 공정은 종래 기술과 같이 개별 chip으로 분리되어 램프나 SMD 타입으로 패키지된다.The subsequent process is separated into individual chips as in the prior art and packaged into a lamp or SMD type.
이렇게 제작된 본 발명의 반도체 발광 다이오드는 n-전극과 p-전극 양단간에 전류를 흘리게 되면 활성층에서 전자, 정공 결합에 의한 빛이 발생되며, 발생된 빛이 모든 입체각으로 방출하게 되는데 본 발명의 chip구조에서는 기판 방향으로 방출되는 빛은 본딩 금속에 의해서 반사되어 표면으로 방출하게 되어 광 출력이 증가하게 된다.In the semiconductor light emitting diode of the present invention manufactured as described above, when current flows between the n-electrode and the p-electrode, light is generated by electron and hole coupling in the active layer, and the generated light is emitted at all solid angles. In the structure, light emitted in the direction of the substrate is reflected by the bonding metal and emitted to the surface, thereby increasing the light output.
본 발명은 종래의 기술과 대비하여 전도성 기판을 사용하고 기판 뒷면에 전면으로 오믹 전극층이 형성되므로 다이오드의 저항이 감소하고, 본딩 금속이 광반사 효과를 나타낼 뿐만 아니라, 다이오드의 두께가 종래의 기술에 비하여 감소할 수 있어 다이오드 내에서 빛이 흡수되는 양이 줄어들어 광 출력이 극대화 된다. In the present invention, a conductive substrate is used and an ohmic electrode layer is formed on the back side of the substrate in front of the substrate, so that the resistance of the diode is reduced, the bonding metal exhibits a light reflection effect, and the thickness of the diode is Compared to this, the amount of light absorbed in the diode is reduced, thereby maximizing the light output.
또한, 수직형 구조로 다이오드가 형성되므로 칩 크기가 감소하여 웨이퍼 당 제조할 수 있는 칩의 개수가 증가하게 된다.In addition, since the diode is formed in a vertical structure, the chip size is reduced, thereby increasing the number of chips that can be manufactured per wafer.
또 기판으로 사파이어 대신 실리콘을 사용하므로 절단(sawing)이 쉬워져서 칩 공정상의 수율 증가와 공정 단가가 감소하게 된다.In addition, silicon is used instead of sapphire as the substrate, making it easier to sawing, thereby increasing the yield of the chip process and reducing the process cost.
또 다이오드 저항 감소로 인한 신뢰성 개선, 광 출력의 증가, 칩 제조시의 생산량과 수율 증가 및 공정 단가를 감소시킬 수 있는 효과가 있다In addition, it has the effect of improving the reliability by reducing the diode resistance, increasing the light output, increasing the yield and yield during chip manufacturing and reducing the process cost
도1 내지 도5는 종래의 수직형 반도체 발광 소자 및 그 제조 방법을 설명하기 위하여 일부 웨이퍼 단면을 도시한 공정별 단면도이다.1 to 5 are cross-sectional views showing processes of some wafers in order to explain a conventional vertical semiconductor light emitting device and a method of manufacturing the same.
도6 내지 도12는 본 발명의 수직형 반도체 발광 소자 및 그 제조 방법을 설명하기 위하여 일부 웨이퍼 단면을 도시한 공정별 단면도이다.6 to 12 are cross-sectional views showing processes of some wafers in order to explain the vertical semiconductor light emitting device of the present invention and a method of manufacturing the same.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20030094902A KR20050063493A (en) | 2003-12-22 | 2003-12-22 | A wafer-bonded semiconductor led and a method for making thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20030094902A KR20050063493A (en) | 2003-12-22 | 2003-12-22 | A wafer-bonded semiconductor led and a method for making thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050063493A true KR20050063493A (en) | 2005-06-28 |
Family
ID=37255337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20030094902A KR20050063493A (en) | 2003-12-22 | 2003-12-22 | A wafer-bonded semiconductor led and a method for making thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050063493A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782129B1 (en) * | 2006-05-25 | 2007-12-05 | 한국광기술원 | Method of Silicon Substrate based Light Emitting Diodes using for Wafer Bonding Process |
| WO2009125983A2 (en) * | 2008-04-08 | 2009-10-15 | Song June O | Light-emitting device and manufacturing method thereof |
| KR101147705B1 (en) * | 2006-02-16 | 2012-05-23 | 쇼와 덴코 가부시키가이샤 | GaN-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR THE FABRICATION THEREOF |
| KR101297788B1 (en) * | 2012-03-21 | 2013-08-19 | 고려대학교 산학협력단 | Light emitting device |
| KR101335045B1 (en) * | 2012-10-16 | 2013-11-29 | 엘지전자 주식회사 | Light emitting diode |
| US8901598B2 (en) | 2012-11-05 | 2014-12-02 | Samsung Electronics Co., Ltd. | Light emitting device |
| TWI478384B (en) * | 2011-12-28 | 2015-03-21 | Toshiba Kk | Semiconductor light emitting element and manufacturing method thereof |
| WO2016014648A3 (en) * | 2014-07-22 | 2016-05-19 | Brewer Science Inc. | Polyimides as laser release materials for 3-d ic applications |
-
2003
- 2003-12-22 KR KR20030094902A patent/KR20050063493A/en not_active Application Discontinuation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101147705B1 (en) * | 2006-02-16 | 2012-05-23 | 쇼와 덴코 가부시키가이샤 | GaN-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR THE FABRICATION THEREOF |
| KR100782129B1 (en) * | 2006-05-25 | 2007-12-05 | 한국광기술원 | Method of Silicon Substrate based Light Emitting Diodes using for Wafer Bonding Process |
| WO2009125983A2 (en) * | 2008-04-08 | 2009-10-15 | Song June O | Light-emitting device and manufacturing method thereof |
| WO2009125983A3 (en) * | 2008-04-08 | 2010-01-21 | Song June O | Light-emitting device and manufacturing method thereof |
| TWI478384B (en) * | 2011-12-28 | 2015-03-21 | Toshiba Kk | Semiconductor light emitting element and manufacturing method thereof |
| KR101297788B1 (en) * | 2012-03-21 | 2013-08-19 | 고려대학교 산학협력단 | Light emitting device |
| KR101335045B1 (en) * | 2012-10-16 | 2013-11-29 | 엘지전자 주식회사 | Light emitting diode |
| US8901598B2 (en) | 2012-11-05 | 2014-12-02 | Samsung Electronics Co., Ltd. | Light emitting device |
| WO2016014648A3 (en) * | 2014-07-22 | 2016-05-19 | Brewer Science Inc. | Polyimides as laser release materials for 3-d ic applications |
| US9827740B2 (en) | 2014-07-22 | 2017-11-28 | Brewer Science Inc. | Polyimides as laser release materials for 3-D IC applications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9640724B2 (en) | III-nitride light emitting device with double heterostructure light emitting region | |
| US7557379B2 (en) | Light emitting devices having a roughened reflective bond pad and methods of fabricating light emitting devices having roughened reflective bond pads | |
| JP5849215B2 (en) | Ultraviolet semiconductor light emitting device | |
| US20090140279A1 (en) | Substrate-free light emitting diode chip | |
| US20090045431A1 (en) | Semiconductor light-emitting device having a current-blocking layer formed between a semiconductor multilayer film and a metal film and located at the periphery. , method for fabricating the same and method for bonding the same | |
| KR101007139B1 (en) | Light emitting device and method for fabricating the same | |
| JP2008047871A (en) | Semiconductor light emitting diode | |
| KR20080087135A (en) | Nitride semiconductor light emitting element | |
| US20120119184A1 (en) | Vertical Light Emitting Diode (VLED) Die Having N-Type Confinement Structure With Etch Stop Layer And Method Of Fabrication | |
| US7022550B2 (en) | Methods for forming aluminum-containing p-contacts for group III-nitride light emitting diodes | |
| KR20120020436A (en) | Light emitting device | |
| KR20050063493A (en) | A wafer-bonded semiconductor led and a method for making thereof | |
| KR101742617B1 (en) | Light emitting device | |
| JP2002353503A (en) | Gallium-nitride based compound semiconductor light- emitting element | |
| JP2007142345A (en) | Nitride semiconductor light-emitting element | |
| JP2006210961A (en) | Gallium-nitride-based compound semiconductor light-emitting device | |
| JP2011155084A (en) | Ultraviolet semiconductor light emitting element | |
| KR101124470B1 (en) | Semiconductor light emitting device | |
| KR20160086603A (en) | Light emitting device | |
| JP2015043468A (en) | Ultraviolet semiconductor light-emitting element | |
| JP2003197966A (en) | Gallium nitride-based compound semiconductor element | |
| KR20050001038A (en) | A Semiconductor LED and a method for making thereof | |
| KR100661715B1 (en) | light emitting diode having island-type interlayer and manufacturing method thereof | |
| KR101633814B1 (en) | light emitting device | |
| KR101681573B1 (en) | Method of manufacturing Light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |