KR101124470B1 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR101124470B1
KR101124470B1 KR1020090135491A KR20090135491A KR101124470B1 KR 101124470 B1 KR101124470 B1 KR 101124470B1 KR 1020090135491 A KR1020090135491 A KR 1020090135491A KR 20090135491 A KR20090135491 A KR 20090135491A KR 101124470 B1 KR101124470 B1 KR 101124470B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
semiconductor
semiconductor layer
light emitting
Prior art date
Application number
KR1020090135491A
Other languages
Korean (ko)
Other versions
KR20110078632A (en
Inventor
전수근
박은현
김종원
박준천
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020090135491A priority Critical patent/KR101124470B1/en
Priority to US13/498,656 priority patent/US8431939B2/en
Priority to PCT/KR2010/005250 priority patent/WO2011040703A2/en
Publication of KR20110078632A publication Critical patent/KR20110078632A/en
Application granted granted Critical
Publication of KR101124470B1 publication Critical patent/KR101124470B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 제1 면과 제2 면을 가지는 기판; 기판의 제1 면 측에 위치하는 복수의 반도체층;으로서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 제1 면으로부터 제2 면으로 이어지는 홀; 제2 면으로부터 복수의 반도체층으로의 전기적 통로를 형성하도록 홀에 위치하는 도전성 물질; 그리고, 홀에서 홀과 도전성 물질 사이에 위치하며, 도전성 물질에 의한 빛의 흡수를 차단하는 제1 광 흡수 차단층;을 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.The present disclosure provides a substrate having a first side and a second side; A plurality of semiconductor layers located on the first surface side of the substrate, comprising: a first semiconductor layer having a first conductivity, an active layer for generating light by recombination of electrons and holes, and a second conductive layer having a second conductivity different from the first conductivity A plurality of semiconductor layers in which two semiconductor layers are sequentially stacked; A hole running from the first side to the second side; A conductive material positioned in the hole to form an electrical passage from the second surface to the plurality of semiconductor layers; And a first light absorption blocking layer positioned between the hole and the conductive material in the hole and blocking the absorption of light by the conductive material.

반도체, 발광소자, 칩, 수직구조, 전극, 비아홀, 유전체, 질화물 Semiconductor, Light Emitting Device, Chip, Vertical Structure, Electrode, Via Hole, Dielectric, Nitride

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}Semiconductor Light Emitting Device {SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 전극에 의한 광 흡수를 줄일 수 있는 반도체 발광소자에 관한 것이다.The present disclosure relates to a semiconductor light emitting device as a whole, and more particularly, to a semiconductor light emitting device capable of reducing light absorption by an electrode.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물롤 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device. The group III nitride semiconductor consists of a compound of Al (x) Ga (y) In (1-x-y) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). A GaAs-based semiconductor light-emitting element used for red light emission, and the like.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).This section provides background information related to the present disclosure which is not necessarily prior art.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500), p형 3족 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 3족 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(300) 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다.1 is a view illustrating an example of a conventional Group III nitride semiconductor light emitting device, wherein the Group III nitride semiconductor light emitting device is grown on the substrate 100, the buffer layer 200 grown on the substrate 100, and the buffer layer 200. n-type group III nitride semiconductor layer 300, an active layer 400 grown on the n-type group III nitride semiconductor layer 300, p-type group III nitride semiconductor layer 500, p-type 3 grown on the active layer 400 The p-side electrode 600 formed on the group nitride semiconductor layer 500, the p-side bonding pad 700 formed on the p-side electrode 600, the p-type group III nitride semiconductor layer 500 and the active layer 400 are formed. The n-side electrode 800 and the passivation layer 900 are formed on the n-type group III nitride semiconductor layer 300 exposed by mesa etching.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 3족 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.As the substrate 100, a GaN-based substrate is used as the homogeneous substrate, and a sapphire substrate, a SiC substrate, or a Si substrate is used as the heterogeneous substrate. Any substrate may be used as long as the group III nitride semiconductor layer can be grown. When a SiC substrate is used, the n-side electrode 800 may be formed on the SiC substrate side.

기판(100) 위에 성장되는 3족 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.Group III nitride semiconductor layers grown on the substrate 100 are mainly grown by MOCVD (organic metal vapor growth method).

버퍼층(200)은 이종기판(100)과 3족 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 3족 질화물 반도체층(300)의 성장에 앞서 도핑되지 않는 GaN층이 성장되며, 이는 버퍼층(200)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(300)의 일부로 보아도 좋다.The buffer layer 200 is intended to overcome the difference in lattice constant and thermal expansion coefficient between the dissimilar substrate 100 and the group III nitride semiconductor, and US Pat. A technique for growing an AlN buffer layer having a thickness of US Pat. No. 5,290,393 describes Al (x) Ga (1-x) N having a thickness of 10 kPa to 5000 kPa at a temperature of 200 to 900 C on a sapphire substrate. (0 ≦ x <1) A technique for growing a buffer layer is described, and US Patent Publication No. 2006/154454 discloses growing a SiC buffer layer (seed layer) at a temperature of 600 ° C. to 990 ° C., followed by In (x Techniques for growing a Ga (1-x) N (0 <x≤1) layer are described. Preferably, the undoped GaN layer is grown prior to the growth of the n-type Group III nitride semiconductor layer 300, which may be viewed as part of the buffer layer 200 or as part of the n-type Group III nitride semiconductor layer 300. .

n형 3족 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 기재되어 있다.In the n-type group III nitride semiconductor layer 300, at least a region (n-type contact layer) in which the n-side electrode 800 is formed is doped with impurities, and the n-type contact layer is preferably made of GaN and doped with Si. . U. S. Patent No. 5,733, 796 describes a technique for doping an n-type contact layer to a desired doping concentration by controlling the mixing ratio of Si and other source materials.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다.The active layer 400 is a layer that generates photons (light) through recombination of electrons and holes, and is mainly composed of In (x) Ga (1-x) N (0 <x≤1), and one quantum well layer (single quantum wells) or multiple quantum wells.

p형 3족 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/157714호에는 p형 3족 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 3족 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 기재되어 있다.The p-type III-nitride semiconductor layer 500 is doped with an appropriate impurity such as Mg, and has an p-type conductivity through an activation process. U.S. Patent No. 5,247,533 describes a technique for activating a p-type group III nitride semiconductor layer by electron beam irradiation, and U.S. Patent No. 5,306,662 annealing at a temperature of 400 DEG C or higher to provide a p-type group III nitride semiconductor layer. A technique for activating is described, and US Patent Publication No. 2006/157714 discloses a p-type III-nitride semiconductor layer without an activation process by using ammonia and a hydrazine-based source material together as a nitrogen precursor for growing the p-type III-nitride semiconductor layer. Techniques for having this p-type conductivity have been described.

p측 전극(600)은 p형 3족 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 3족 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 3족 질화물 반도체층(500)과 오믹접촉하 고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 기재되어 있으며, 미국특허 제6,515,306호에는 p형 3족 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 기재되어 있다.The p-side electrode 600 is provided to supply a good current to the entire p-type group III nitride semiconductor layer 500. US Patent No. 5,563,422 is formed over almost the entire surface of the p-type group III nitride semiconductor layer. A light-transmitting electrode made of Ni and Au in ohmic contact with the p-type III-nitride semiconductor layer 500 is described. US Pat. No. 6,515,306 describes a p-type III-nitride semiconductor layer. A technique has been described in which an n-type superlattice layer is formed and then a translucent electrode made of indium tin oxide (ITO) is formed thereon.

한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 기재되어 있다.On the other hand, the p-side electrode 600 may be formed to have a thick thickness so as not to transmit light, that is, to reflect the light toward the substrate side, this technique is referred to as flip chip (flip chip) technology. U. S. Patent No. 6,194, 743 describes a technique relating to an electrode structure including an Ag layer having a thickness of 20 nm or more, a diffusion barrier layer covering the Ag layer, and a bonding layer made of Au and Al covering the diffusion barrier layer.

p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 기재되어 있다.The p-side bonding pad 700 and the n-side electrode 800 are for supplying current and wire bonding to the outside, and US Patent No. 5,563,422 describes a technique in which the n-side electrode is composed of Ti and Al.

보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.The passivation layer 900 is formed of a material such as silicon dioxide and may be omitted.

한편, n형 3족 질화물 반도체층(300)이나 p형 3족 질화물 반도체층(500)은 단일의 층이나 복수개의 층으로 구성될 수 있으며, 최근에는 레이저 또는 습식 식각을 통해 기판(100)을 3족 질화물 반도체층들로부터 분리하여 수직형 발광소자를 제조하는 기술이 도입되고 있다.Meanwhile, the n-type III-nitride semiconductor layer 300 or the p-type III-nitride semiconductor layer 500 may be composed of a single layer or a plurality of layers, and recently, the substrate 100 may be formed by laser or wet etching. A technique for manufacturing a vertical light emitting device by separating from group III nitride semiconductor layers has been introduced.

도 2 및 도 3은 일본공개특허공보 제H08-083929호에 기재된 반도체 발광소자의 예들을 나타내는 도면으로서, n측 전극(800)이 도전성 물질로 이루어져 기판(100)의 후면에 위치해 있으며, n측 전극(800)은 기판(100)과 반도체층(200,300) 에 형성된 홀(110)을 통해 n형 질화물 반도체층(300)과 전기적으로 연통한다. 이러한 형태의 수직 구조 발광소자를 형성하기 위해서는, n측 전극(820)이 전기 절연체인 기판(100)의 후면에 위치하는 것의 대가로, 기판(100)에 전기적 통로(810)의 형성이 필요한데, 금속으로 전기적 통로(810)를 형성하는 경우에, 이에 의한 빛의 흡수로 인해 발광소자의 전체적인 발광 효율의 감소를 가져온다.2 and 3 show examples of the semiconductor light emitting device disclosed in Japanese Patent Application Laid-Open No. H08-083929, in which an n-side electrode 800 is made of a conductive material and is positioned on the rear surface of the substrate 100. The electrode 800 is in electrical communication with the n-type nitride semiconductor layer 300 through the holes 110 formed in the substrate 100 and the semiconductor layers 200 and 300. In order to form the vertical structure light emitting device of this type, an electrical passage 810 is required in the substrate 100 in exchange for the n-side electrode 820 being located on the rear surface of the substrate 100 which is an electrical insulator. In the case where the electrical passage 810 is formed of metal, absorption of light by this causes a reduction in the overall luminous efficiency of the light emitting device.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 면과 제2 면을 가지는 기판; 기판의 제1 면 측에 위치하는 복수의 반도체층;으로서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 제1 면으로부터 제2 면으로 이어지는 홀; 제2 면으로부터 복수의 반도체층으로의 전기적 통로를 형성하도록 홀에 위치하는 도전성 물질; 그리고, 홀에서 홀과 도전성 물질 사이에 위치하며, 도전성 물질에 의한 빛의 흡수를 차단하는 제1 광 흡수 차단층;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.According to one aspect of the disclosure, a substrate having a first side and a second side; A plurality of semiconductor layers located on the first surface side of the substrate, comprising: a first semiconductor layer having a first conductivity, an active layer for generating light by recombination of electrons and holes, and a second conductive layer having a second conductivity different from the first conductivity A plurality of semiconductor layers in which two semiconductor layers are sequentially stacked; A hole running from the first side to the second side; A conductive material positioned in the hole to form an electrical passage from the second surface to the plurality of semiconductor layers; And a first light absorption blocking layer positioned between the hole and the conductive material in the hole and blocking absorption of light by the conductive material.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawing (s).

도 4는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(10) 위에, n형 반도체층(30), 활성층(40) 그리고 p형 반도체층(50)을 순차로 구비한다. 기판(10)의 예로 절연성 기판인 사파이어 기판을 들 수 있으며, 이때 사용되는 반도체는 3족 질화물 반도체일 수 있다. 바람직하게는 n형 반도체층(30)의 성장에 앞서 버퍼층이 사용된다. p층 반도체층(50) 위에는 p측 전극(60)과 p측 본딩 패드(70)가 구비되어 있으며, 기판(10)의 후면에 n측 전극(80)이 형성되어 있고, n측 전극(80)과 n형 반도체층(30)의 전기적 연통을 위해, 도전성 물질(81)이 홀(11)에 구비되어 있으며, 홀(11)에는 도전성 물질(81)에 의한 빛의 흡수를 차단하도록 홀(11)과 도전성 물질(81) 사이에 광 흡수 차단층(82a)이 구비되어 있다. 광 흡수 차단층(82a)은 SiO2, CaF, MgF, GaF, SiON, ITO, SiO2/TiO2의 교대 적층막 등에 의해 형성될 수 있다. 예를 들어, 기판(10; 예: 사파이어 기판)보다 굴절률이 작은 물질(예: SiO2)을 단독 사용하거나, 기판(10)보다 굴절률이 큰 물질(예: TiO2)과 기판(10)보다 굴절률이 작은 물질(예: SiO2)을 조합하여 사용하는 것이 가능하다. 0.1um ~ 1um 정도의 두께로 형성함으로써 그 기능을 하기에 충분하다. 광 흡수 차단층(82a)은 도 1에 도시된 보호막(900)과 동일한 방법으로 증착될 수 있다. 본 개시에 있어서, n측 전극(80)이 반드시 구비되어야 하는 것은 아니며, 도전성 물질(81)만으로 반도체층(30,40,50)으로부터 기판(10) 후면으로의 전기적 통로를 형성할 수 있음을 당업자는 염두에 두어야 한다. n측 전극(80)은 반사판으로 기능할 수 있다. n측 전극(80)은 증착에 의해 형성되어도 좋고, 도금에 의해 형성될 수도 있다. 식각되어 노출된 n형 반도체층(30)에는 도전성 물질과의 전기적 연통을 위해 접촉부(81a)가 구비되어 있다. 접촉부(81a)는 p측 본딩 패드(70)와 함께 증착될 수 있다.4 is a diagram illustrating an example of a semiconductor light emitting device according to the present disclosure, in which a semiconductor light emitting device is sequentially formed on an substrate 10 by an n-type semiconductor layer 30, an active layer 40, and a p-type semiconductor layer 50. It is provided with. An example of the substrate 10 may include a sapphire substrate which is an insulating substrate, and the semiconductor used may be a group III nitride semiconductor. Preferably, a buffer layer is used prior to the growth of the n-type semiconductor layer 30. The p-side electrode 60 and the p-side bonding pad 70 are provided on the p-layer semiconductor layer 50, the n-side electrode 80 is formed on the rear surface of the substrate 10, and the n-side electrode 80 ) And the n-type semiconductor layer 30, the conductive material 81 is provided in the hole 11, and the hole 11 is provided to block the absorption of light by the conductive material 81. A light absorption blocking layer 82a is provided between 11) and the conductive material 81. The light absorption blocking layer 82a may be formed by alternating laminated films of SiO 2 , CaF, MgF, GaF, SiON, ITO, SiO 2 / TiO 2 , and the like. For example, the substrate 10 (e.g., sapphire substrate) than:: (TiO 2 for example) and the substrate (10) smaller than the refractive index material (e.g., SiO 2) exclusive use or a large refractive index material than the substrate 10, It is possible to use a material having a small refractive index (for example, SiO 2 ) in combination. It is sufficient to function by forming a thickness of about 0.1um ~ 1um. The light absorption blocking layer 82a may be deposited in the same manner as the protective film 900 shown in FIG. 1. In the present disclosure, the n-side electrode 80 is not necessarily provided, and only the conductive material 81 may form an electrical passage from the semiconductor layers 30, 40, and 50 to the rear surface of the substrate 10. Those skilled in the art should keep in mind. The n-side electrode 80 may function as a reflector. The n-side electrode 80 may be formed by vapor deposition or may be formed by plating. The etched and exposed n-type semiconductor layer 30 is provided with a contact portion 81a for electrical communication with the conductive material. The contact portion 81a may be deposited together with the p-side bonding pad 70.

도 5는 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면으로서, 기판(10)의 후면과 n측 전극(80) 사이에 광 흡수 차단층(82b)이 추가로 구비되어 있다. 이러한 구성을 통해, n측 전극(80)에 의한 광 흡수를 줄일 수 있게 된다. 바람직하게는, 홀(11)이 반도체층(30,40,50)과 이격되어 기판(10)에 형성되며, 이는 홀(11)을 레이저로 형성할 때, 레이저에 의한 반도체층(30,40,40)의 손상을 막기 위함이다. 이격된 홀(11)과 반도체층(30)의 전기적 연결을 위해 접촉부(81a)가 형성되어 있다. 홀(11)의 상부에는 확장부(11a)가 구비될 수 있으며, 이에 의해 도전성 물질(81)이 홀(11)에 안정적으로 형성될 수 있다. 미설명 동일 부호에 대한 설명은 생략한다.FIG. 5 is a diagram illustrating another example of the semiconductor light emitting device according to the present disclosure, and further includes a light absorption blocking layer 82b between the rear surface of the substrate 10 and the n-side electrode 80. Through this configuration, light absorption by the n-side electrode 80 can be reduced. Preferably, the holes 11 are formed in the substrate 10 spaced apart from the semiconductor layers 30, 40 and 50, which are formed by the laser when the holes 11 are formed by a laser. 40) to prevent damage. A contact portion 81a is formed to electrically connect the spaced holes 11 and the semiconductor layer 30. An extension part 11a may be provided at an upper portion of the hole 11, whereby the conductive material 81 may be stably formed in the hole 11. Description of the same reference numerals will be omitted.

도 6은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면으로서, 먼저 기판(10)에 n형 반도체층(30), 활성층(40) 그리고 p형 반도체층(50)을 형성한다. 다음으로, 식각 공정을 통해, 기판(10)을 노출시킨다. 이때 n형 반도체층(30)이 완전히 제거되어 기판(10)이 노출되는 것이 바람직한데, 후술하는 레이저 공정에서 발생하는 열에 의해 반도체층(30,40,50)이 손상되는 것을 확실 히 방지하기 위해서이다. 식각은 RIE, RIBE, ICP 등의 건식 식각을 통해 행해질 수 있다.6 illustrates an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure. First, an n-type semiconductor layer 30, an active layer 40, and a p-type semiconductor layer 50 are formed on a substrate 10. do. Next, the substrate 10 is exposed through an etching process. At this time, it is preferable that the n-type semiconductor layer 30 is completely removed to expose the substrate 10. In order to reliably prevent the semiconductor layers 30, 40, and 50 from being damaged by the heat generated in the laser process described later. to be. Etching may be performed through dry etching such as RIE, RIBE, ICP, or the like.

다음으로, 기판(10)에 홀(11)을 형성한다. 홀(11)은 레이저 가공을 통해 형성될 수 있다. 사용되는 레이저는 diode-pumped(UV) laser가 적당하며, 홀의 크기는 10~40um정도가 적당하고, 그 깊이는 60um ~ 300um 정도가 적당하다. 바람직하게는, 홀(11)을 형성한 다음, 홀(11)의 입구를 확장하여, 확장부(11a)를 형성한다. 홀(11)을 제외한 영역에 SiO2 막을 형성한 다음, 예를 들어 인산용액을 200도 이상의 온도로 올린 후, 5분 정도 식각을 함으로써 확장부(11a)를 형성할 수 있다.Next, the holes 11 are formed in the substrate 10. The hole 11 may be formed through laser processing. The laser used is a diode-pumped (UV) laser, suitable for the hole size of 10 ~ 40um, the depth of 60um ~ 300um is appropriate. Preferably, the hole 11 is formed, and then the inlet of the hole 11 is expanded to form the extension portion 11a. After the SiO 2 film is formed in the region excluding the hole 11, the expanded portion 11a may be formed by, for example, raising the phosphoric acid solution to a temperature of 200 degrees or more and etching it for about 5 minutes.

다음으로, 식각을 통해 n형 반도체층(30)의 일부 영역을 노출시킨다. 이는 레이저 가공 앞서 행해질 수도 있다.Next, a portion of the n-type semiconductor layer 30 is exposed through etching. This may be done prior to laser processing.

다음으로, 광 흡수 차단층(82a; 예: SiO2)을 형성한다. 광 흡수 차단층(82a)을 홀(11) 내부에만 형성하는 것도 가능하다.Next, a light absorption blocking layer 82a (for example, SiO 2 ) is formed. It is also possible to form the light absorption blocking layer 82a only inside the hole 11.

다음으로, 포토리소그라피 공정을 거쳐, p측 전극(60)을 형성하고, p측 본딩 패드(70)와 접촉부(81a)를 증착한다. p측 전극(60)은 ITO와 같은 물질로 이루어질 수 있으며, p측 본딩 패드(70)와 접촉부(81a)는 Cr,Ti,Al,Pt,Au,TiW,Ni,Cu과 같은 물질 또는 이들의 조합으로 이루어질 수 있다. p측 전극(60)을 반사판으로 형성하여, 플립 칩을 구성할 수도 있다. 접촉부(81a)의 형성시에 홀(11)에도 증착이 이루어지는데, 이것은 도전성 물질(81) 자체 또는 도전성 물질(81)의 일부를 구성한다.Next, the p-side electrode 60 is formed through the photolithography process, and the p-side bonding pad 70 and the contact portion 81a are deposited. The p-side electrode 60 may be made of a material such as ITO, and the p-side bonding pad 70 and the contact portion 81a may be made of a material such as Cr, Ti, Al, Pt, Au, TiW, Ni, Cu, or a combination thereof. It can be made in combination. The p-side electrode 60 may be formed of a reflecting plate to form a flip chip. Deposition also occurs in the hole 11 at the time of formation of the contact portion 81a, which constitutes the conductive material 81 itself or a part of the conductive material 81.

바람직하게는, 확실한 전기적 통로의 형성을 위해, 도금을 통해 홀(11)이 메 워진다. 도금 물질로는 Cu,Ni,Au,Ag,Al 등을 들 수 있으며, 도금 방법으로는 전해 도금, 비전해 도금과 같은 방법이 사용될 수 있다. 예를 들어, 구리 전해 도금의 경우에, cuprabase50을 도금액으로 하여, 50mA 전류를 사용하여 도금할 수 있다. 이때 공정시간은 100분정도 소요된다.Preferably, the hole 11 is filled by plating in order to form a sure electrical passage. The plating material may be Cu, Ni, Au, Ag, Al, and the like, and the plating method may be a method such as electrolytic plating or non-electrolytic plating. For example, in the case of copper electroplating, plating may be performed using 50 mA current using cuprabase 50 as a plating solution. The process takes about 100 minutes.

마지막으로, 기판(10)을 연마하여, SiO2, TiO2, CaF, MgF 등과 같은 물질로 된 광 흡수 차단층(82b)을 형성하고, n측 전극(80)을 형성한다.Finally, the substrate 10 is polished to form a light absorption blocking layer 82b made of a material such as SiO 2 , TiO 2 , CaF, MgF, or the like, and the n-side electrode 80 is formed.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 제2 면 측에 위치하며, 도전성 물질과 전기적으로 접촉되는 제1 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.(1) a first electrode positioned on the second surface side and in electrical contact with the conductive material.

(2) 제2 면과 제1 전극 사이에 위치하며, 제1 전극에 의한 빛의 흡수를 차단하는 제2 광 흡수 차단층;을 포함하는 것을 특징으로 하는 반도체 발광소자.(2) a second light absorption blocking layer positioned between the second surface and the first electrode and blocking the absorption of light by the first electrode.

(3) 도전성 물질이 제1 반도체층과 전기적으로 접촉되는 것을 특징으로 하는 반도체 발광소자.(3) A semiconductor light emitting element, wherein a conductive material is in electrical contact with the first semiconductor layer.

(4) 기판이 절연성 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자.(4) A semiconductor light emitting element, wherein the substrate is made of an insulating material.

(5) 도전성 물질이 금속으로 이루어지는 것을 특징으로 하는 반도체 발광소자. 금속은 증착된 금속이거나 도금된 금속일 수 있다. 또한 증착된 금속과 도금된 금속으로 조합일 수 있다.(5) A semiconductor light emitting element, wherein the conductive material is made of metal. The metal may be a deposited metal or a plated metal. It may also be a combination of deposited metal and plated metal.

(6) 절성 물질이 사파이어인 것을 특징으로 하는 반도체 발광소자.(6) A semiconductor light emitting element, wherein the cut material is sapphire.

(7) 본 개시에 따른 도전성 물질은 금속에 제한되지 않으며, 광 흡수 방지막 을 도입함으로써 광 흡수가 감소될 수 있는 도전가능 물질이라면 어떠한 것이어도 좋다.(7) The conductive material according to the present disclosure is not limited to metal, and may be any conductive material capable of reducing light absorption by introducing a light absorption prevention film.

(8) 제1 광 흡수 차단층이 기판보다 굴절률이 작은 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자.(8) A semiconductor light emitting element, wherein the first light absorption blocking layer is made of a material having a smaller refractive index than that of the substrate.

(9) 제1 광 흡수 차단층이 기판보다 굴절률이 작은 물질과 큰 물질의 조합으로 이루어지는 것을 특징으로 하는 반도체 발광소자.(9) A semiconductor light emitting element, wherein the first light absorption blocking layer is made of a combination of a material having a smaller refractive index and a larger material than the substrate.

본 개시에 따른 하나의 반도체 발광소자에 의하면, 전극에 의한 광 흡수를 줄일 수 있게 된다.According to one semiconductor light emitting device according to the present disclosure, light absorption by the electrode can be reduced.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,1 is a view showing an example of a conventional group III nitride semiconductor light emitting device,

도 2 및 도 3은 일본공개특허공보 제H08-083929호에 기재된 반도체 발광소자의 예들을 나타내는 도면,2 and 3 show examples of the semiconductor light emitting device disclosed in Japanese Patent Application Laid-Open No. H08-083929;

도 4는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,4 is a diagram illustrating an example of a semiconductor light emitting device according to the present disclosure;

도 5는 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면,5 is a view showing another example of a semiconductor light emitting device according to the present disclosure;

도 6은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면.6 illustrates an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.

Claims (9)

제1 면과 제2 면을 가지는 기판;A substrate having a first side and a second side; 기판의 제1 면 측에 위치하며, 제1 반도체층, 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되는 활성층을 가지는 복수의 반도체층;으로서, 제1 반도체층이 제1 도전성을 가지고, 제2 반도체층이 제1 도전성과 다른 제2 도전성을 가지며, 활성층이 전자와 정공의 재결합을 이용해 빛을 생성하고, 제2 반도체층에 제2 반도체층과 전기적으로 접촉되는 전극이 구비되어 있는, 복수의 반도체층;A plurality of semiconductor layers positioned on the first surface side of the substrate and having an active layer interposed between the first semiconductor layer, the second semiconductor layer, and the first semiconductor layer and the second semiconductor layer, wherein the first semiconductor layer is the first semiconductor layer; An electrode having conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, the active layer generating light by recombination of electrons and holes, and an electrode in electrical contact with the second semiconductor layer at the second semiconductor layer A plurality of semiconductor layers provided; 제1 면으로부터 제2 면으로 이어지는 홀;A hole running from the first side to the second side; 제2 면으로부터 복수의 반도체층으로의 전기적 통로를 형성하도록 홀에 위치하는 도전성 물질;A conductive material positioned in the hole to form an electrical passage from the second surface to the plurality of semiconductor layers; 홀에서 홀과 도전성 물질 사이에 위치하며, 도전성 물질에 의한 빛의 흡수를 차단하는 제1 광 흡수 차단층; 그리고,A first light absorption blocking layer positioned between the hole and the conductive material in the hole and blocking absorption of light by the conductive material; And, 제1 면 측에 위치하며, 도전성 물질 및 제1 반도체층과 전기적으로 접촉되는 접촉부;를 포함하는 것을 특징으로 하는 반도체 발광소자.And a contact portion disposed on the first surface and electrically contacting the conductive material and the first semiconductor layer. 삭제delete 청구항 1에 있어서,The method according to claim 1, 제2 면 측에 위치하며, 도전성 물질과 전기적으로 접촉되는 반사판;을 포함하며,Includes; is located on the second surface side, the reflecting plate in electrical contact with the conductive material, 제2 면과 반사판 사이에 위치하며, 반사판에 의한 빛의 흡수를 차단하는 제2 광 흡수 차단층;을 포함하는 것을 특징으로 하는 반도체 발광소자.And a second light absorption blocking layer disposed between the second surface and the reflecting plate to block absorption of light by the reflecting plate. 삭제delete 청구항 1에 있어서,The method according to claim 1, 기판은 절연성 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자.A semiconductor light emitting device, characterized in that the substrate is made of an insulating material. 청구항 5에 있어서,The method according to claim 5, 도전성 물질은 금속으로 이루어지는 것을 특징으로 하는 반도체 발광소자.The conductive material is a semiconductor light emitting device, characterized in that made of a metal. 청구항 6에 있어서,The method according to claim 6, 절연성 물질은 사파이어인 것을 특징으로 하는 반도체 발광소자.The insulating material is a semiconductor light emitting device, characterized in that the sapphire. 청구항 1에 있어서,The method according to claim 1, 제1 광 흡수 차단층은 기판보다 굴절률이 작은 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자.The first light absorption blocking layer is a semiconductor light emitting device, characterized in that made of a material having a smaller refractive index than the substrate. 청구항 1에 있어서,The method according to claim 1, 제1 광 흡수 차단층은 기판보다 굴절률이 작은 물질과 큰 물질의 조합으로 이루어지는 것을 특징으로 하는 반도체 발광소자.The first light absorption blocking layer is a semiconductor light emitting device, characterized in that made of a combination of a material having a small refractive index and a large material than the substrate.
KR1020090135491A 2009-09-30 2009-12-31 Semiconductor light emitting device KR101124470B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090135491A KR101124470B1 (en) 2009-12-31 2009-12-31 Semiconductor light emitting device
US13/498,656 US8431939B2 (en) 2009-09-30 2010-08-11 Semiconductor light-emitting device
PCT/KR2010/005250 WO2011040703A2 (en) 2009-09-30 2010-08-11 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090135491A KR101124470B1 (en) 2009-12-31 2009-12-31 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
KR20110078632A KR20110078632A (en) 2011-07-07
KR101124470B1 true KR101124470B1 (en) 2012-03-16

Family

ID=44918083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090135491A KR101124470B1 (en) 2009-09-30 2009-12-31 Semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR101124470B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190229230A1 (en) * 2016-05-02 2019-07-25 Sang Jeong An Template for growing group iii-nitride semiconductor layer, group iii-nitride semiconductor light emitting device, and manufacturing method therefor
KR102405836B1 (en) * 2016-05-02 2022-06-08 웨이브로드 주식회사 Template for growing iii-nitride semiconductor layer, iii-nitride semiconductor light emitting device and method for manufacturing the sames

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688037B1 (en) 2006-09-30 2007-03-02 에피밸리 주식회사 Iii-nitride semiconductor light emitting device
KR20080062961A (en) * 2006-12-30 2008-07-03 주식회사 에피밸리 Iii-nitride semiconductor light emitting device
KR20090073943A (en) * 2007-12-31 2009-07-03 주식회사 에피밸리 Iii-nitride semiconductor light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688037B1 (en) 2006-09-30 2007-03-02 에피밸리 주식회사 Iii-nitride semiconductor light emitting device
KR20080062961A (en) * 2006-12-30 2008-07-03 주식회사 에피밸리 Iii-nitride semiconductor light emitting device
KR20090073943A (en) * 2007-12-31 2009-07-03 주식회사 에피밸리 Iii-nitride semiconductor light emitting device

Also Published As

Publication number Publication date
KR20110078632A (en) 2011-07-07

Similar Documents

Publication Publication Date Title
KR101677770B1 (en) Contact for a semiconductor light emitting device
JP5189734B2 (en) Nitride semiconductor light emitting device
US20060186552A1 (en) High reflectivity p-contacts for group lll-nitride light emitting diodes
KR20080065666A (en) Nitride semiconductor light emitting element and method for producing nitride semiconductor light emitting element
JP2008047871A (en) Semiconductor light emitting diode
JP2019207925A (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
JP5608589B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
KR101000276B1 (en) Semiconductor light emiitting device
KR101069362B1 (en) Semiconductor light emitting device
JP3767863B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR101032987B1 (en) Semiconductor light emitting device
JP2007149983A (en) Manufacture of nitride semiconductor light-emitting element
KR101124470B1 (en) Semiconductor light emitting device
KR20090109598A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
JP5379703B2 (en) Ultraviolet semiconductor light emitting device
KR100960280B1 (en) Iii-nitride semiconductor light emitting device
KR20090111889A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
JP2007142345A (en) Nitride semiconductor light-emitting element
KR101090178B1 (en) Semiconductor light emitting device
KR101929678B1 (en) Filp type white GaN based light emitting diode with AlGaInP yellow light compensation region and a manufacturing method thereof
KR100743468B1 (en) Iii-nitride semiconductor light emitting device
KR101084641B1 (en) Iii-nitride semiconductor light emitting device
KR101147715B1 (en) Semiconductor light emitting device
KR101124474B1 (en) Method of manufacturing a semiconductor light emitting device
KR100985720B1 (en) Method of forming light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160225

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191231

Year of fee payment: 9