KR200456997Y1 - Circuit substrate with removing area - Google Patents

Circuit substrate with removing area Download PDF

Info

Publication number
KR200456997Y1
KR200456997Y1 KR2020100008711U KR20100008711U KR200456997Y1 KR 200456997 Y1 KR200456997 Y1 KR 200456997Y1 KR 2020100008711 U KR2020100008711 U KR 2020100008711U KR 20100008711 U KR20100008711 U KR 20100008711U KR 200456997 Y1 KR200456997 Y1 KR 200456997Y1
Authority
KR
South Korea
Prior art keywords
insulating layer
removable region
laser
circuit
layer
Prior art date
Application number
KR2020100008711U
Other languages
Korean (ko)
Inventor
첸-촨 짱
흥-린 짱
친-쭝 짱
Original Assignee
유니마이크론 테크놀로지 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니마이크론 테크놀로지 코퍼레이션 filed Critical 유니마이크론 테크놀로지 코퍼레이션
Priority to KR2020100008711U priority Critical patent/KR200456997Y1/en
Application granted granted Critical
Publication of KR200456997Y1 publication Critical patent/KR200456997Y1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

제거가능 영역을 구비한 회로 기판은 제1 절연 레이어 상에 배치되고, 제거가능 영역의 주변에 위치하는 제1 절연 레이어, 제1 레이져 저항 구조, 제1 절연 레이어 상에 배치된 제2 절연 레이어, 제2 절연 레이어 상에 배치된 회로 레이어, 제2 레이져 저항 구조 및 제3 절연 레이어를 포함한다. 제2 레이져 저항 구조는 제2 면 상에 배치되고, 제거가능 영역의 주변에 위치하고, 회로 레이어와 절연된다. 제2 레이져 저항 구조 및 회로 레이어 사이에 적어도 하나의 갭이 존재하고, 제1 면 상의 갭의 수직 투영은 제1 레이져 저항 구조와 겹쳐진다. 제3 절연 레이어느 제2 절연 레이어 상에 배치되고, 제거가능 영역 내에 위치한 회로 레이어의 부분과, 제거가능 영역 내에 위치한 제2 레이져 저항 구조의 부분을 드러낸다. The circuit board having the removable region is disposed on the first insulating layer, the first insulating layer positioned around the removable region, the first laser resistance structure, the second insulating layer disposed on the first insulating layer, And a circuit layer, a second laser resistance structure, and a third insulating layer disposed on the second insulating layer. The second laser resistive structure is disposed on the second face and is positioned around the removable region and insulated from the circuit layer. There is at least one gap between the second laser resistance structure and the circuit layer, and the vertical projection of the gap on the first face overlaps the first laser resistance structure. The third insulating layer is disposed on the second insulating layer and exposes the portion of the circuit layer located in the removable region and the portion of the second laser resistive structure located in the removable region.

Description

제거가능 영역을 구비한 회로 기판 {CIRCUIT SUBSTRATE WITH REMOVING AREA}Circuit board with removable area {CIRCUIT SUBSTRATE WITH REMOVING AREA}

본 고안은 일반적으로 제거가능 영역을 구비한 회로 기판에 관련되고, 특히, 레이져 가공의 깊이가 효율적으로 제어될 수 있는 제거가능 영역을 구비한 회로 기판에 관련된다.The present invention generally relates to circuit boards having removable areas, and more particularly to circuit boards having removable areas in which the depth of laser processing can be controlled efficiently.

경박단소화된 구성 및 전자 제품의 휴대성에 대한 시장의 큰 요구에 따라서, 전자 제품에서 전자 부품은 작고 얇게 구성하는 경향으로 개발되고 있다. 이러한 점에서, 선행기술은 회로 기판의 두께를 국지적으로 줄이는 방법을 제공하였다.In response to the great demands of the market for light and thin construction and portability of electronic products, electronic components have been developed in a tendency to be small and thin in electronic products. In this regard, the prior art has provided a method of locally reducing the thickness of a circuit board.

도 1a-1c는 종래의 회로 기판의 처리를 도시하는 단면도이고, 도 2는 도 1a-1c의 회로 기판의 상면도이고, 종래의 회로 기판의 처리를 도시하는 도 1a-1c의 단면도는 도 2의 회로 기판을 라인 I-I'를 따라서 자른 것이다. 1A-1C are sectional views showing the processing of a conventional circuit board, FIG. 2 is a top view of the circuit board of FIGS. 1A-1C, and sectional views of FIGS. 1A-1C showing the processing of a conventional circuit board are shown in FIG. Is cut along the line I-I '.

도 1a 및 도 2를 참조하면, 우선, 회로기판(100)이 제공되고, 회로기판(100)은 제1 절연 레이어(110), 제2 절연 레이어(120), 회로 레이어(130), 제3 절연 레이어(140), 제4 절연 레이어(150)를 포함한다. 제2 절연 레이어(120), 제3 절연 레이어(140) 및 제4 절연 레이어(150)는 순차적으로 제1 절연 레이어(110)상에 적층되고, 회로 레이어(130)는 제2 절연 레이어(120) 상에 배치되며, 제2 절연 레이어(120) 및 제3 절연 레이어(140) 사이에 위치한다. 회로기판(100)은 예비-제거가능 영역(L)을 포함한다. 1A and 2, first, a circuit board 100 is provided, and the circuit board 100 includes a first insulating layer 110, a second insulating layer 120, a circuit layer 130, and a third The insulating layer 140 and the fourth insulating layer 150 are included. The second insulating layer 120, the third insulating layer 140, and the fourth insulating layer 150 are sequentially stacked on the first insulating layer 110, and the circuit layer 130 is the second insulating layer 120. ) Is disposed between the second insulating layer 120 and the third insulating layer 140. The circuit board 100 includes a pre-removable region L.

다음으로, 도 1b를 참조하면, 레이져 가공 처리는 예비-제거가능 영역(L)의 주변에 위치한 제3 절연 레이어(140) 및 제4 절연 레이어(150) 부분을 제거하기 위하여 사용된다. 또한, 도 1c를 참조하면, 제거가능 영역(L1)을 형성하도록, 예비-제거가능 영역(L)에 위치한 제3 절연 레이어(140) 및 제4 절연 레이어(150) 부분은 제거된다. 이때, 회로 기판(P)는 거의 형성된다. 회로 기판(P)의 제거가능 영역(L1)의 두께는 회로 기판(P)의 다른 영역들의 두께보다 작아서, 실제적인 적용예에서, 전자 장치(200)는 제거가능 영역(L1) 내부에 배치될 수 있다. 이러한 방법으로, 그곳에 배치된 전자 장치(200)을 구비한 회로 기판(P)의 총 두께는 줄어들 수 있다.Next, referring to FIG. 1B, laser processing is used to remove portions of the third insulating layer 140 and the fourth insulating layer 150 located around the pre-removable region L. As shown in FIG. Also, referring to FIG. 1C, portions of the third insulating layer 140 and the fourth insulating layer 150 positioned in the pre-removable region L are removed to form the removable region L1. At this time, the circuit board P is almost formed. The thickness of the removable region L1 of the circuit board P is smaller than the thickness of the other regions of the circuit board P, so that in practical applications, the electronic device 200 may be disposed inside the removable region L1. Can be. In this way, the total thickness of the circuit board P with the electronic device 200 disposed therein can be reduced.

그러나, 제3 절연 레이어(140) 및 제4 절연 레이어(150)을 제거하기 위한 레이져 가공 처리는 레이져 가공의 깊이를 제어하는 것이 쉽지 않고, 제2 절연 레이어(120) 또는 심지어 제1 절연 레이어(110)까지의 트랜치(trench)위로 제거(ablation)하게 된다.However, the laser processing for removing the third insulating layer 140 and the fourth insulating layer 150 is not easy to control the depth of the laser processing, and the second insulating layer 120 or even the first insulating layer ( It is ablation over the trench up to 110.

따라서, 본 고안은 제거가능 영역을 구비한 회로 기판, 특히 레이져 가공의 깊이가 효율적으로 제어될 수 있는 회로 기판 구조를 제공한다. Therefore, the present invention provides a circuit board having a removable region, in particular a circuit board structure in which the depth of laser processing can be efficiently controlled.

본 고안은 제거가능 영역을 구비한 회로 기판을 제공한다. 회로 기판은 제1 절연 레이어, 제1 레이져 저항 구조, 제2 절연 레이어, 회로 레이어, 제2 레이져 저항 구조 및 제3 절연 레이어를 포함한다. 제1 레이져 저항 구조는 제1 절연 레이어의 제1 면 상에 배치되고, 제거가능 영역의 주변에 위치한다. 제2 절연 레이어는 제1 절연 레이어 상에 배치되고, 제1 레이져 저항 구조를 커버한다. 회로 레이어는 제2 절연 레이어의 제2 면 상에 배치되고, 회로 레이어의 부분은 제거가능 영역의 외부에서 제거가능 영역으로 확장한다. 제2 레이져 저항 구조는 제2 면 상에 배치되고, 제거가능 영역의 주변에 위치하고, 회로 레이어와 절연된다. 적어도 하나의 갭은 제2 레이져 저항 구조 및 회로 레이어 사이에 존재하고, 제1 면 상에 갭의 수직 투영은 제1 레이져 저항 구조와 겹쳐진다. 제3 절연 레이어 는 제2 절연 레이어 상에 배치되고, 제거가능 영역에 대응하는 개구부를 가지고, 개구부는 제거가능 영역에 위치한 회로 레이어의 부분을 드러낸다. 제3 절연 레이어는 제2 레이져 저항 구조의 부분을 커버한다. The present invention provides a circuit board having a removable region. The circuit board includes a first insulating layer, a first laser resistance structure, a second insulating layer, a circuit layer, a second laser resistance structure and a third insulating layer. The first laser resistive structure is disposed on the first side of the first insulating layer and is positioned around the removable region. The second insulating layer is disposed on the first insulating layer and covers the first laser resistance structure. The circuit layer is disposed on the second side of the second insulating layer, and portions of the circuit layer extend out of the removable area to the removable area. The second laser resistive structure is disposed on the second face and is positioned around the removable region and insulated from the circuit layer. At least one gap exists between the second laser resistance structure and the circuit layer, and the vertical projection of the gap on the first face overlaps the first laser resistance structure. The third insulating layer is disposed on the second insulating layer and has an opening corresponding to the removable region, the opening exposing a portion of the circuit layer located in the removable region. The third insulating layer covers the portion of the second laser resistor structure.

본 고안의 일 실시예에서, 상기 제2 레이져 저항 구조는 링(ring) 모양 구조이고, 상기 링 모양 구조는 적어도 하나의 노치를 구비하고, 상기 회로 레이어는 상기 노치에서 상기 제거가능 영역으로 확장한다.In one embodiment of the present invention, the second laser resistance structure is a ring shaped structure, the ring shaped structure having at least one notch, and the circuit layer extends from the notch to the removable region. .

본 고안의 일 실시예에서, 복수의 갭들이 상기 제2 레이져 저항 구조 및 상기 회로 레이어 사이에 존재하고, 상기 제1 레이져 저항 구조는 각각 독립적으로 복수의 점 모양의 구조를 포함한다.In an embodiment of the present invention, a plurality of gaps are present between the second laser resistor structure and the circuit layer, and the first laser resistor structures each independently include a plurality of dot-shaped structures.

본 고안의 일 실시예에서, 상기 제1 레이져 저항 구조는 막대 모양 구조 또는 링 모양 구조를 포함하고, 상기 막대 모양 구조 또는 링 모양 구조는 상기 제1 면 상에 상기 제2 레이져 저항 구조의 상기 수직의 투영과 겹쳐진다.In one embodiment of the present invention, the first laser resistance structure includes a rod-shaped structure or a ring-shaped structure, wherein the rod-shaped structure or the ring-shaped structure is perpendicular to the second laser resistance structure on the first surface. Overlap with the projection of

본 고안의 일 실시예에서, 상기 제2 절연 레이어는 적어도 하나의 동공을 구비하고, 상기 동공은 상기 갭 아래에 위치하며, 상기 동공은 상기 제1 레이져 저항 구조를 드러낸다.In one embodiment of the present invention, the second insulating layer has at least one pupil, the pupil located below the gap, the pupil revealing the first laser resistance structure.

본 고안의 일 실시예에서, 상기 제2 면 상에 배치되고, 상기 예비 제거가능 영역의 주변에 위치하는 제3 레이져 저항 구조로서, 상기 제3 레이져 저항 구조는 상기 제거가능 영역의 주변에 위치한 상기 회로 레이어의 상기 부분과 연결되고, 상기 제2 레이져 저항 구조와 절연된 상기 제3 레이져 저항 구조를 더 포함한다.In one embodiment of the present invention, a third laser resistance structure disposed on the second surface and located at the periphery of the preliminary removable region, wherein the third laser resistance structure is located at the periphery of the removable region. And a third laser resistor structure coupled to the portion of the circuit layer and insulated from the second laser resistor structure.

본 고안의 일 실시예에서, 상기 제거가능 영역에 위치한 상기 회로 레이어의 상기 부분을 커버하는 보호레이어를 더 포함한다.In one embodiment of the present invention, it further comprises a protective layer covering said portion of said circuit layer located in said removable region.

본 고안의 일 실시예에서, 상기 개구부는 상기 제거가능 영역에 위치한 상기 제2 레이져 저항 구조의 상기 부분을 드러낸다.In one embodiment of the present invention, the opening exposes the portion of the second laser resistance structure located in the removable region.

본 고안은 제거가능 영역을 구비한 회로 기판을 제공하는데, 회로 기판은 제1 절연 레이어, 회로 레이어, 레이져 저항 구조 및 제2 절연 레이어를 포함한다. 회로 레이어는 제1 절연 레이어의 면 상에 배치되고, 제거 가능 영역의 외부에서 제거 가능 영역으로 확장한다. 레이져 저항 구조는 면 상에 배치되고, 제거가능 영역의 주변에 위치하고, 회로 레이어와 절연된다. 적어도 하나의 갭이 레이져 저항 구조 및 회로 레이어 사이에 존재한다. 제2 절연 레이어는 제1 절연 레이어 상에 배치되고, 제거가능 영역에 대응하는 개구부를 구비하고, 개구부는 제거가능 영역에 위치한 회로 레이어의 부분을 드러낸다. The present invention provides a circuit board having a removable region, the circuit board comprising a first insulating layer, a circuit layer, a laser resistive structure, and a second insulating layer. The circuit layer is disposed on the face of the first insulating layer and extends from the outside of the removable area to the removable area. The laser resistive structure is disposed on the face, positioned around the removable region, and insulated from the circuit layer. At least one gap is present between the laser resistor structure and the circuit layer. The second insulating layer is disposed on the first insulating layer and has an opening corresponding to the removable region, the opening exposing a portion of the circuit layer located in the removable region.

본 고안은 제거가능 영역을 구비한 회로 기판을 또한 제공하는데, 회로 기판은 제1 절연 레이어, 회로 레이어 및 제2 절연 레이어를 포함한다. 회로 레이어는 제1 절연 레이어의 면 상에 배치되고, 회로 레이어의 부분은 제거가능 영역의 외부에서 제거가능 영역으로 확장된다. 제2 절연 레이어는 제1 절연 레이어 상에 배치되고, 제거가능 영역에 대응하는 개구부를 구비하고, 개구부는 제거가능 영역 내에 위치한 회로 레이어의 부분을 드러낸다. 가로 홈이 제2 절연 레이어 및 제1 절연 레이어 사이에 있고, 가로 홈은 제거가능 영역의 주변에 위치하고, 개구부와 통신한다.The present invention also provides a circuit board having a removable region, the circuit board comprising a first insulating layer, a circuit layer and a second insulating layer. The circuit layer is disposed on the face of the first insulating layer, and portions of the circuit layer extend out of the removable area to the removable area. The second insulating layer is disposed on the first insulating layer and has an opening corresponding to the removable region, the opening exposing a portion of the circuit layer located within the removable region. A lateral groove is between the second insulating layer and the first insulating layer, the lateral groove is located around the removable area and in communication with the opening.

요약하면, 본 고안의 제거가능 영역을 구비한 회로 기판은 본 고안이 레이져 가공의 깊이를 제어하는 제2 레이져 저항 구조를 이용할 수 있고, 제1 레이져 저항 구조 아래의 제1 절연 레이어가 레이져 가공에 의하여 영향 받는 것을 방지하기 위한 제1 레이져 저항 구조를 이용할 수 있도록 제1 레이져 저항 구조 및 제2 레이져 저항 구조를 구비한다. In summary, a circuit board having a removable region of the present invention may utilize a second laser resistor structure in which the present invention controls the depth of laser processing, and a first insulating layer under the first laser resistor structure may be used for laser processing. And a first laser resistor structure and a second laser resistor structure to enable use of the first laser resistor structure to prevent it from being affected.

첨부된 도면들은 본 고안의 심화된 이해를 제공하기 위하여 포함되고, 본 명세서의 부분으로 병합되고, 이를 구성한다. 도면들은 본 고안의 실시예를 도시하고, 상세한 설명과 함께, 본 고안의 원리를 설명하기 위해 제공된다.
도 1a-1c는 종래의 회로 기판의 처리를 도시하는 단면도들이다.
도 2는 도 1a-1c의 회로 기판의 상면도이다.
도 3a-3e 및 도 4a-4c는 본 고안의 일 실시예에 따른 회로 기판의 처리를 도시하는 단면도들이다.
도 5는 도 3a-3c 및 4a-4c의 기판의 제2 레이져 저항 구조 및 회로 레이어의 상면도이다.
도 6은 도 3a-3c 및 도 4a-4c의 기판의 상면도이다.
The accompanying drawings are included to provide a further understanding of the subject innovation, and are incorporated in and constitute a part of this specification. The drawings illustrate embodiments of the subject innovation, and together with the description serve to explain the principles of the subject innovation.
1A-1C are cross-sectional views illustrating the processing of a conventional circuit board.
2 is a top view of the circuit board of FIGS. 1A-1C.
3A-3E and 4A-4C are cross-sectional views illustrating the processing of a circuit board according to an embodiment of the present invention.
5 is a top view of the second laser resistance structure and circuit layer of the substrates of FIGS. 3A-3C and 4A-4C.
6 is a top view of the substrate of FIGS. 3A-3C and 4A-4C.

본 고안의 바람직한 실시예를 상세하게 나타내기 위하여 참조가 만들어지고, 첨부된 도면에 그들의 예가 도시된다. 어디든지, 동일한 참조번호는 동일 또는 유사한 부분을 언급하기 위하여 도면 및 설명에 사용된다. Reference is made in detail to show preferred embodiments of the invention, and examples thereof are shown in the accompanying drawings. Wherever the same reference numerals are used in the drawings and description to refer to the same or like parts.

도 3a-3e 및 도 4a-4c 는 본 고안의 일 실시예에 따른 회로 기판의 처리를 도시하는 단면도들이고, 도 5는 도 3a-3c 및 도 4a-4c의 기판의 제2 레이져 저항 구조 및 회로 레이어의 상면도이고, 도 6은 도 3a-3c 및 도 4a-4c의 기판의 상면도이다. 3A-3E and 4A-4C are cross-sectional views illustrating processing of a circuit board according to an embodiment of the present invention, and FIG. 5 is a second laser resistance structure and circuit of the substrate of FIGS. 3A-3C and 4A-4C. 6 is a top view of the substrate of FIGS. 3A-3C and 4A-4C.

본 고안의 일 실시예에 따라서, 도 5에서 라인 I-I’의 위치는 도 6의 라인 I-I’의 위치에 대응하고, 도 3a-3c는 회로 기판의 처리를 도시하는 도 5 및 도 6에서 라인 I-I’을 따른 단면도라는 것에 주의한다. 본 고안의 일 실시예에 따라서, 도 5에서 라인 II-II’의 위치는 도 6에서 라인 II-II’의 위치에 대응하고, 도 4a-4c는 회로 기판의 처리를 도시하는 도 5 및 도 6에서 라인 II-II’을 따른 단면도이다. In accordance with one embodiment of the present invention, the position of line I-I 'in FIG. 5 corresponds to the position of line I-I' in FIG. 6, and FIGS. 3A-3C illustrate processing of a circuit board. Note that in Figure 6 this is a cross sectional view along the line I-I '. In accordance with one embodiment of the present invention, the position of line II-II 'in FIG. 5 corresponds to the position of line II-II' in FIG. 6, and FIGS. 4A-4C illustrate processing of a circuit board. 6 is a cross-sectional view along the line II-II '.

우선, 도 3a, 도 4a, 도 5 및 도 6에 관하여, 기판(S)가 제공된다. 기판(S)는 예비-제거가능 영역(L)을 구비하고, 제1 절연 레이어(310), 제1 레이져 저항 구조(320), 제2 절연 레이어(330), 회로 레이어(340), 제2 레이져 저항 구조(350), 및 제3 절연 레이어(360)를 포함한다. First, with respect to Figs. 3A, 4A, 5 and 6, a substrate S is provided. The substrate S has a pre-removable region L, and includes a first insulating layer 310, a first laser resistance structure 320, a second insulating layer 330, a circuit layer 340, and a second A laser resistive structure 350, and a third insulating layer 360.

제1 레이져 저항 구조(320)는 제1 절연 레이어(310)의 제1 면(312) 상에 배치되고, 예비-제거가능 영역(L)의 주변에 위치한다. 제2 절연 레이어(330)는 제1 절연 레이어(310)상에 배치되고, 제1 레이져 저항 구조(320)를 커버한다. 회로 레이어(340)는 제2 절연 레이어(330)의 제2 면(332) 상에 배치되고, 회로 레이어(340)의 부분은 예비-제거가능 영역(L)의 외부에서 예비-제거가능 영역(L)로 확장한다. The first laser resistive structure 320 is disposed on the first face 312 of the first insulating layer 310 and is positioned around the pre-removable region L. FIG. The second insulating layer 330 is disposed on the first insulating layer 310 and covers the first laser resistance structure 320. The circuit layer 340 is disposed on the second side 332 of the second insulating layer 330, and a portion of the circuit layer 340 is outside the pre-removable region L. Expand to L).

제2 레이져 저항 구조(350)는 제2 면(332) 상에 배치되고, 예비-제거가능 영역(L)의 주변에 위치하고, 회로 레이어(340)와 절연된다. 제2 레이져 저항 구조(350)의 부분은 예비-제거가능 영역(L)에 위치하고, 제2 레이져 저항 구조(350)의 다른 부분은 예비-제거가능 영역(L)의 외부에 위치한다. 복수의 갭(G)은 제2 레이져 저항 구조(350)와 회로 레이어(340) 사이에 있고, 제1 면(312) 상의 갭(G)의 수직의 투영은 제1 레이져 저항 구조(320)와 겹쳐진다. The second laser resistive structure 350 is disposed on the second face 332 and is positioned around the pre-removable region L and insulated from the circuit layer 340. A portion of the second laser resistive structure 350 is located in the pre-removable region L and another portion of the second laser resistive structure 350 is located outside the pre-removable region L. FIG. A plurality of gaps G are between the second laser resistance structure 350 and the circuit layer 340, and the vertical projection of the gap G on the first surface 312 is dependent on the first laser resistance structure 320. Overlaps.

제3 절연 레이어(360)는 제2 절연 레이어(330) 상에 배치되고, 회로 레이어(340)와 제2 레이져 저항 구조(350)를 커버한다. 실시예에서, 기판(S)는 제3 절연 레이어(360) 상에 배치된 제4 절연 레이어(370)을 포함한다. The third insulating layer 360 is disposed on the second insulating layer 330 and covers the circuit layer 340 and the second laser resistance structure 350. In an embodiment, the substrate S includes a fourth insulating layer 370 disposed on the third insulating layer 360.

실시예에서, 기판(S)은 예비-제거가능 영역(L)에 위치한 회로 레이어(340)의 부분을 커버하는 보호 레이어(380)을 더 포함하여, 연속적인 처리에서 회로 레이어(340)가 제3 절연 레이어(360)과 제4 절연 레이어(370)을 제거하는 것에 의하여 영향을 받는 것을 보호하도록 한다.In an embodiment, the substrate S further comprises a protective layer 380 covering a portion of the circuit layer 340 located in the pre-removable region L, so that the circuit layer 340 can be removed in subsequent processing. Protecting the affected by removing the third insulating layer 360 and the fourth insulating layer 370.

다음으로, 도 3b, 도 4b, 도 5 및 도 6에 관하여, 레이져 가공 처리는 예비-제거가능 영역의 주변에 위치한 제3 절연 레이어(360) 및 제4 절연 레이어(370)의 부분을 에칭하기 위하여 수행된다. 레이져 가공 처리는 제3 절연 레이어(360) 및 제4 절연 레이어(370) 상에 복수의 동공(T)을 형성하고, 동공(T)은 예비-제거가능 영역(L)의 주변에 위치한 제2 레이져 저항 구조(350) 및 회로 레이어(340)의 부분을 드러낸다. Next, with respect to FIGS. 3B, 4B, 5, and 6, the laser processing is performed to etch portions of the third insulating layer 360 and the fourth insulating layer 370 located around the pre-removable region. To be performed. The laser processing process forms a plurality of pupils T on the third insulating layer 360 and the fourth insulating layer 370, and the pupils T are located in the periphery of the pre-removable region L. FIG. Reveals portions of laser resist structure 350 and circuit layer 340.

더욱 상세하게, 레이져 가공은 예비-제거가능 영역(L)의 주변(즉, 도 5 및 도 6에서 점선으로 표시된 부분)에서 행동된다. 그리하여, 레이져 빛이 제3 절연 레이어(360) 및 제4 절연 레이어(370)을 관통할때, 레이져 빛은 제2 레이져 저항 구조(350)에 의하여 차단된다. 이러한 방식으로, 실시예는 레이져 가공의 깊이를 제어하기 위하여 제2 레이져 저항 구조(350)을 이용할 수 있고, 물품의 생산량을 증가시킨다. In more detail, the laser machining is carried out in the periphery of the pre-removable region L (ie the portion indicated by dashed lines in FIGS. 5 and 6). Thus, when the laser light passes through the third insulating layer 360 and the fourth insulating layer 370, the laser light is blocked by the second laser resistance structure 350. In this way, the embodiment can use the second laser resistance structure 350 to control the depth of laser processing, increasing the yield of the article.

제2 레이져 저항 구조(350)가 레이져 가공을 저항하는 효과를 증가시키기 위하여, 제2 레이져 저항 구조(350)의 폭(D)은 실시예에서 디자인에 의하여 레이져 빛의 빔(beam) 지름 보다 더 크다. 바람직하게, 동공(T)은 예비-제거가능 영역(L)의 주변에 위치한 제2 레이져 저항 구조(350)의 부분만을 드러낸다.  In order to increase the effect that the second laser resistance structure 350 resists laser processing, the width D of the second laser resistance structure 350 is greater than the beam diameter of the laser light by design in an embodiment. Big. Preferably, the pupil T exposes only a portion of the second laser resistive structure 350 located in the periphery of the pre-removable region L.

실시예의 기판(S)은 갭(G) 아래의 제2 절연 레이어(330)을 투과하는 레이져 빛이 갭(G) 아래의 제1 레이져 저항 구조(320)에 의하여 저항되도록, 제1 레이져 저항 구조(320)를 포함하는 것에 주의한다. 그리하여, 제1 레이져 저항 구조(320)는 그 아래의 제1 절연 레이어(310)가 레이져 가공에 의하여 영향을 받는 것으로부터 보호하고, 레이져 가공의 깊이를 제어하는 것에 도움이 된다. 이때, 레이져 가공 처리는, 예를들어, 갭(G) 아래의 제2 절연 레이어(330) 상에 복수의 동공(334)를 형성하는 것이다. The substrate S of the embodiment has a first laser resistance structure such that the laser light passing through the second insulating layer 330 under the gap G is resisted by the first laser resistance structure 320 under the gap G. Note that 320 is included. Thus, the first laser resistance structure 320 helps to protect the first insulating layer 310 below it from being affected by the laser processing and to control the depth of the laser processing. At this time, the laser processing is, for example, to form a plurality of pupils 334 on the second insulating layer 330 under the gap G.

그리고, 도 3c, 도 4c, 도 5 및 도 6에 관하여, 예비-제거가능 영영(L)에 위치한 제3 절연 레이어(360) 및 제4 절연 레이어(370)의 부분들은 제거가능 영역(L1), 제3 절연 레이어(360) 상에 개구부(O) 및 제4 절연 레이어(370) 상에 개구부(O1)를 형성하도록 제거되고, 제3 절연 레이어(360) 및 제4 절연 레이어(370)를 제거하는 방법은 처리를 리프트 오프(lift off)하는 것을 포함한다. 실시예에서, 제3 절연 레이어(360)은 제2 레이져 저항 구조(350)의 부분을 커버하고, 보호 레이어(380)은 예비-제거가능 영역(L)에 위치한 제3 절연 레이어(360) 및 제4 절연 레이어(370)의 부분을 제거하는 동안 제거될 수 있다. 3C, 4C, 5 and 6, portions of the third insulating layer 360 and the fourth insulating layer 370 positioned in the pre-removable region L may be removed from the removable region L1. The third insulating layer 360 and the fourth insulating layer 370 may be removed to form the openings O1 on the third insulating layer 360 and the openings O1 on the fourth insulating layer 370. The method of removal includes lifting off the treatment. In an embodiment, the third insulating layer 360 covers a portion of the second laser resistance structure 350, and the protective layer 380 is located in the third insulating layer 360 located in the pre-removable region L and It may be removed while removing a portion of the fourth insulating layer 370.

도 3d에 관하여, 실시예에서, 기계적인 가공 처리는 제거가능 영역(L1)에 위치한 제2 레이져 저항 구조(350)의 부분을 제거하는데 사용된다. 또한, 기계적인 가공 처리는 제1 레이져 저항 구조(320)의 부분을 제거하기 위하여 사용된다. With respect to FIG. 3D, in an embodiment, mechanical machining is used to remove a portion of the second laser resistive structure 350 located in the removable region L1. In addition, mechanical processing is used to remove portions of the first laser resistance structure 320.

도 3e에 관하여, 다른 실시예들에서, 제2 레이져 저항 구조(350)는 에칭 처리에 의하여 제거된다. 에칭 처리가 전체적으로 제2 레이져 저항 구조(350)를 제거하기 때문에, (본래 제3 절연 레이어(360)에 의하여 커버된 레이져 저항 구조(350)의 부분을 수용하기 위한) 제3 절연 레이어(360) 및 제2 절연 레이어(330) 사이에 가로 홈(R)이 에칭 처리에 의하여 형성된다. 가로 홈(R)은 제거가능 영역(L1)의 주변에 위치하고, 개구부들(O 및 O1)과 통신한다. 또한, 제1 레이져 저항 구조(320)는 에칭 처리에 의하여 제거될 수 있다. With respect to FIG. 3E, in other embodiments, the second laser resist structure 350 is removed by an etching process. Since the etching process entirely removes the second laser resistive structure 350, the third insulating layer 360 (to accommodate the portion of the laser resistive structure 350 originally covered by the third insulating layer 360). And a horizontal groove R is formed between the second insulating layers 330 by an etching process. The lateral groove R is located in the periphery of the removable area L1 and communicates with the openings O and O1. In addition, the first laser resistance structure 320 may be removed by an etching process.

도 3c에서 회로 기판(300)의 구조는 이하에서 상세하게 설명된다. The structure of the circuit board 300 in FIG. 3C is described in detail below.

도 3c, 도 4c, 도 5, 도 6에 관하여, 실시예의 회로 기판(300)은 제거가능 영역(L1)을 포함하고, 제거가능 영역(L1)은 캐이브드(caved) 영역이다. 회로 기판(300)은 제1 절연 레이어(310), 제1 레이져 저항 구조(320), 제2 절연 레이어(330), 회로 레이어(340), 제2 레이져 저항 구조(350) 및 제3 절연 레이어(360)을 포함한다. 3C, 4C, 5, and 6, the circuit board 300 of the embodiment includes a removable region L1, and the removable region L1 is a caved region. The circuit board 300 includes a first insulating layer 310, a first laser resistance structure 320, a second insulating layer 330, a circuit layer 340, a second laser resistance structure 350 and a third insulating layer. 360.

제1 레이져 저항 구조(320)는 제1 절연 레이어(310)의 제1 면(312)에 배치되고, 제거가능 영역(L1)의 주변에 위치한다. 제2 절연 레이어(330)는 제1 절연 레이어(310) 상에 배치되고, 제1 레이져 저항 구조(320)를 커버한다. 회로 레이어(340)은 제2 절연 레이어(330)의 제2 면(332) 상에 배치되고, 회로 레이어(340)의 부분은 제거가능 영역(L1)의 외부로부터, 제거가능 영역(L1)으로 확장한다. The first laser resistive structure 320 is disposed on the first surface 312 of the first insulating layer 310 and is positioned around the removable region L1. The second insulating layer 330 is disposed on the first insulating layer 310 and covers the first laser resistance structure 320. The circuit layer 340 is disposed on the second surface 332 of the second insulating layer 330, and the portion of the circuit layer 340 is from the outside of the removable region L1 to the removable region L1. Expand.

실시예에서, 회로 기판(300)은 복수의 제3 레이져 저항 구조들(390)을 포함한다. 제3 레이져 저항 구조들(390)은 제2 면(332)에 배치되고, 제거가능 영역(L1)의 주변에 위치한다. 제3 레이져 저항 구조들(390)은 회로 레이어(340)의 부분에 연결되고, 회로 레이어(340)는 제거가능 영역(L1)의 주변에 위치하고, 제2 레이져 저항 구조(350)와 절연된다.In an embodiment, the circuit board 300 includes a plurality of third laser resistance structures 390. The third laser resistance structures 390 are disposed on the second surface 332 and are positioned around the removable region L1. The third laser resistance structures 390 are connected to a portion of the circuit layer 340, and the circuit layer 340 is positioned around the removable region L1 and is insulated from the second laser resistance structure 350.

제2 레이져 저항 구조(350)는 제2 면(332)에 배치되고, 제거가능 영역(L1)의 주변에 위치하고, 회로 레이어(340)와 절연된다. 복수의 갭(G)은 제2 레이져 저항 구조(350) 및 회로 레이어(340) 사이에 존재하고, 제1 면(312) 상에 갭(G)의 수직의 투영은 제1 레이져 저항 구조(320)와 겹쳐진다. The second laser resistive structure 350 is disposed on the second surface 332 and is positioned around the removable region L1 and insulated from the circuit layer 340. A plurality of gaps G exist between the second laser resistance structure 350 and the circuit layer 340, and the vertical projection of the gap G on the first face 312 may result in the first laser resistance structure 320. )

제1 레이져 저항 구조(320)가 레이져 가공을 저항하는 효과를 증가시키기 위하여, 제1 면(312) 상에 갭의 수직의 투영은 제1 레이져 저항 구조(320)로 떨어지도록, 제1 면(312) 상에 갭(G)의 수직의 투영 영역보다 실시예 내의 제1 레이져 저항 구조(320)의 면적이 더 넓을 수 있다. 실시예에서, 제2 절연 레이어(330)는 갭(G) 아래에 위치한 복수이 동공(334)를 구비할 수 있다. 공동들(334)은 제1 레이져 저항 구조(320)를 드러낸다. In order to increase the effect that the first laser resistance structure 320 resists laser processing, the vertical projection of the gap on the first face 312 falls to the first laser resistance structure 320, such that The area of the first laser resistance structure 320 in an embodiment may be larger than the vertical projection area of the gap G on 312. In an embodiment, the second insulating layer 330 may have a plurality of pupils 334 positioned below the gap G. The cavities 334 expose the first laser resistive structure 320.

상세하게, 실시예에서, 제2 레이져 저항 구조(350)는 링(ring) 모양 구조이고, 링 모양 구조는 복수의 노치들(B)을 포함하고, 회로 레이어(340)의 부분은 노치에서 제거가능 영역(L1)으로 확장한다. 또한, 실시예에서, 제1 레이져 저항 구조(320)는 각각 독립적으로 복수의 점 모양의 구조일 수 있다. 다른 실시예에서, 제1 레이져 저항 구조(320)는 막대 모양 구조 또는 링 모양 구조일 수 있고, 막대 모양 구조 또는 링 모양 구조는 제1 면(312) 상에 제2 레이져 저항 구조(350)의 수직 투영으로 겹쳐질 수 있다. Specifically, in an embodiment, the second laser resistance structure 350 is a ring shaped structure, the ring shaped structure includes a plurality of notches B, and the portion of the circuit layer 340 is removed from the notch. It extends to the possible area L1. In addition, in an embodiment, each of the first laser resistance structures 320 may be a plurality of dot-shaped structures independently. In another embodiment, the first laser resistance structure 320 may be a rod-shaped structure or a ring-shaped structure, the rod-shaped structure or ring-shaped structure of the second laser resistance structure 350 on the first face 312 Can be superimposed in a vertical projection.

제3 절연 레이어(360)는 제2 절연 레이어(330) 상에 배치되고, 제거가능 영역(L1)에 대응하여 개구부(O)를 포함한다. 실시예에서, 회로 기판(300)은 제4 절연 레이어(370)를 더 포함한다. 제4 절연 레이어(370)는 제3 절연 레이어(360) 상에 배치되고, 개구부(O)에 대응하여 개구부(O1)를 포함한다. 개구부들(O 및 O1)은 제거 가능영역(L1)에 위치한 회로 레이어(340)의 부분 및 제거가능 영역(L1)에 위치한 제2 레이져 저항 구조(350)의 부분을 드러낸다. 또한, 실시예에서, 보호 레이어(380)는 개구부들(O 및 O1)에 의하여 드러나는 회로 레이어(340)을 보호하도록, 제거 가능 영역(L1) 상에 위치한 회로 레이어(340)의 부분을 커버하기 위하여 제거가능 영역(L1)에 배치된다. The third insulating layer 360 is disposed on the second insulating layer 330 and includes an opening O corresponding to the removable region L1. In an embodiment, the circuit board 300 further includes a fourth insulating layer 370. The fourth insulating layer 370 is disposed on the third insulating layer 360 and includes an opening O1 corresponding to the opening O. Openings O and O1 expose a portion of circuit layer 340 located in removable region L1 and a portion of second laser resistive structure 350 positioned in removable region L1. Further, in an embodiment, the protective layer 380 covers a portion of the circuit layer 340 located on the removable region L1 to protect the circuit layer 340 exposed by the openings O and O1. Is disposed in the removable region L1.

실시예는, 예를들어, 제거가능 영역(L1)은 본 고안의 제한이 아니라는 것에 주의한다. 다른 실시예들에서, 회로 기판(300)은 예를들어, 복수의 제거가능 영역들을 포함할 수 있고, 제거가능 영역들은 선택적으로 회로 기판의 동일한 면에 위치할 수도 있고, 회로 기판의 양 반대 면에 위치할 수도 있다. Note that, for example, the removable region L1 is not a limitation of the present invention. In other embodiments, the circuit board 300 may include, for example, a plurality of removable regions, the removable regions may optionally be located on the same side of the circuit board, and opposite sides of the circuit board. It can also be located at.

요약하면, 본 고안의 제거가능 영역을 구비한 회로 기판은 레이져 가공의 깊이를 제어하기 위하여, 본 고안이 제2 레이져 저항 구조를 이용할 수 있도록, 제1 레이져 저항 구조 및, 제2 레이져 저항 구조를 포함한다. 또한, 제1 레이져 저항 구조는 그 아래의 제1 절연 레이어가 레이져 가공에 의하여 영향을 받는 것을 방지하는데 사용된다. In summary, a circuit board having a removable region of the present invention may include a first laser resistor structure and a second laser resistor structure so that the present invention can utilize a second laser resistor structure to control the depth of laser processing. Include. In addition, the first laser resistance structure is used to prevent the first insulating layer below it from being affected by laser processing.

당업자에게 본 고안의 범위와 사상에서 벗어나지 않고 본 고안의 구조에 다양한 변형과 변화가 가능하다는 것이 명백하다. 이상에서 본 바와 같이, 본 고안은 그들이 이하의 청구항과 그들의 균등물의 범위에서 제공되는 본 고안의 변형과 변화를 커버한다. It will be apparent to those skilled in the art that various modifications and variations can be made in the structure of the present invention without departing from its scope and spirit. As seen above, the subject innovations cover modifications and variations of the subject innovations provided by them in the scope of the following claims and their equivalents.

Claims (10)

제거가능 영역을 구비한 회로 기판에 있어서,
제1 절연 레이어;
상기 제1 절연 레이어의 제1 면 상에 배치되고, 상기 제거가능 영역의 주변에 위치하는 제1 레이져 저항 구조;
상기 제1 절연 레이어 상에 배치되고, 상기 제1 레이져 저항 구조를 커버(cover)하는 제2 절연 레이어;
상기 제2 절연 레이어의 제2 면 상에 배치되는 회로 레이어로서, 상기 회로 레이어의 부분이 상기 제거가능 영역의 외부에서 상기 제거가능 영역으로 확장되는 상기 회로 레이어;
상기 제2 면 상에 배치되고, 상기 제거가능 영역의 주변에 위치하고, 상기 회로 레이어와 절연되는 제2 레이져 저항 구조로서, 상기 제2 레이져 저항 구조 및 상기 회로 레이어 사이에 적어도 하나의 갭(gap)이 존재하고, 상기 제1 면 상에 상기 갭의 수직 투영은 제1 레이져 저항 구조와 겹치는 상기 제2 레이져 저항구조; 및
상기 제2 절연 레이어 상에 배치되고, 상기 제거가능 영역에 대응하는 개구부를 구비하는 제3 절연 레이어로서, 상기 개구부는 상기 제거가능 영역 내에 위치하는 상기 회로 레이어의 부분을 드러내고, 상기 제3 절연 레이어는 상기 제2 레이져 저항 구조의 부분을 커버하는 상기 제3 절연 레이어를 포함하는 제거가능 영역을 구비한 회로기판.
In a circuit board having a removable region,
A first insulating layer;
A first laser resistance structure disposed on a first side of the first insulating layer and positioned around the removable region;
A second insulating layer disposed on the first insulating layer and covering the first laser resistance structure;
A circuit layer disposed on a second surface of the second insulating layer, the circuit layer in which a portion of the circuit layer extends outside the removable region to the removable region;
A second laser resistor structure disposed on the second surface and positioned around the removable region and insulated from the circuit layer, the at least one gap between the second laser resistor structure and the circuit layer. The second laser resistor structure in which the vertical projection of the gap on the first surface overlaps with the first laser resistor structure; And
A third insulating layer disposed on the second insulating layer, the third insulating layer having an opening corresponding to the removable region, wherein the opening exposes a portion of the circuit layer located within the removable region, and the third insulating layer And a removable region comprising the third insulating layer covering a portion of the second laser resistive structure.
청구항 1에 있어서, 상기 제2 레이져 저항 구조는 링(ring) 모양 구조이고, 상기 링 모양 구조는 적어도 하나의 노치를 구비하고, 상기 회로 레이어는 상기 노치에서 상기 제거가능 영역으로 확장하는 제거가능 영역을 구비한 회로기판.The removable region of claim 1, wherein the second laser resistance structure is a ring shaped structure, the ring shaped structure having at least one notch, wherein the circuit layer extends from the notch to the removable region. Circuit board having a. 청구항 1에 있어서, 복수의 갭들이 상기 제2 레이져 저항 구조 및 상기 회로 레이어 사이에 존재하고, 상기 제1 레이져 저항 구조는 서로 독립적으로 복수의 점 모양의 구조를 포함하는 제거가능 영역을 구비한 회로기판.The circuit of claim 1 wherein a plurality of gaps are present between the second laser resistor structure and the circuit layer, the first laser resistor structure having a removable region comprising a plurality of point-shaped structures independently of each other. Board. 청구항 1 또는 3에 있어서, 상기 제1 레이져 저항 구조는 막대 모양 구조 또는 링 모양 구조를 포함하고, 상기 막대 모양 구조 또는 링 모양 구조는 상기 제1 면 상에 상기 제2 레이져 저항 구조의 상기 수직의 투영과 겹쳐지는 제거가능 영역을 구비한 회로기판.4. The method of claim 1 or 3, wherein the first laser resistance structure comprises a rod-shaped structure or a ring-shaped structure, wherein the rod-shaped structure or the ring-shaped structure is on the first side of the vertical of the second laser resistance structure. A circuit board having a removable region overlapping the projection. 청구항 1에 있어서, 상기 제2 절연 레이어는 적어도 하나의 동공을 구비하고, 상기 동공은 상기 갭 아래에 위치하며, 상기 동공은 상기 제1 레이져 저항 구조를 드러내는 제거가능 영역을 구비한 회로기판. The circuit board of claim 1, wherein the second insulating layer has at least one pupil, the pupil located below the gap, the pupil having a removable region exposing the first laser resistive structure. 청구항 1 내지 3에 있어서, 상기 제2 면 상에 배치되고, 상기 제거가능 영역의 주변에 위치하는 제3 레이져 저항 구조로서, 상기 제3 레이져 저항 구조는 상기 제거가능 영역의 주변에 위치한 상기 회로 레이어의 상기 부분과 연결되고, 상기 제2 레이져 저항 구조와 절연된 상기 제3 레이져 저항 구조를 더 포함하는 제거가능 영역을 구비한 회로기판.The circuit according to claim 1, wherein a third laser resistance structure disposed on the second surface and positioned around the removable region, wherein the third laser resistance structure is positioned around the removable region. And a removable region connected to said portion of said second laser resistor structure, said third laser resistor structure being insulated from said second laser resistor structure. 청구항 1에 있어서, 상기 제거가능 영역에 위치한 상기 회로 레이어의 상기 부분을 커버하는 보호레이어를 더 포함하는 제거가능 영역을 구비한 회로기판. The circuit board of claim 1, further comprising a protective layer covering the portion of the circuit layer located in the removable region. 청구항 1에 있어서, 상기 개구부는 상기 제거가능 영역에 위치한 상기 제2 레이져 저항 구조의 상기 부분을 드러내는 제거가능 영역을 구비한 회로기판.The circuit board of claim 1, wherein the opening has a removable region exposing the portion of the second laser resistive structure located in the removable region. 제거가능 영역을 구비한 회로 기판에 있어서,
제 1 절연 레이어;
상기 제1 절연 레이어 상에 배치된 회로 레이어로서, 상기 회로 레이어의 부분이 상기 제거가능 영역 외부에서 상기 제거가능 영역으로 확장되는 상기 회로 레이어;
상기 면 상에 배치되고, 상기 제거가능 영역의 주변에 위치하고, 상기 회로 레이어와 절연되는 레이져 저항 구조로서, 상기 레이져 저항 구조 및 상기 회로 레이어 사이에 적어도 하나의 갭이 존재하는 레이져 저항 구조; 및
상기 제1 절연 레이어 상에 배치되고, 상기 제거가능 영역에 대응하는 개구부를 구비하는 제2 절연 레이어로서, 상기 개구부는 상기 제거가능 영역에 위치한 상기 회로 레이어의 상기 부분을 드러내는 상기 제2 절연 레이어를 포함하는 제거가능 영역을 구비한 회로 기판.
In a circuit board having a removable region,
A first insulating layer;
A circuit layer disposed on the first insulating layer, the circuit layer in which a portion of the circuit layer extends outside the removable region to the removable region;
A laser resistor structure disposed on the face and positioned around the removable region and insulated from the circuit layer, the laser resistor structure comprising at least one gap between the laser resistor structure and the circuit layer; And
A second insulating layer disposed on said first insulating layer, said second insulating layer having an opening corresponding to said removable region, said opening defining said second insulating layer exposing said portion of said circuit layer located in said removable region; A circuit board having a removable region comprising.
제거가능 영역을 구비한 회로 기판에 있어서,
제1 절연 레이어;
상기 제1 절연 레이어의 면 상에 배치된 회로 레이어로서, 상기 회로 레이어의 부분이 상기 제거가능 영역의 외부에서 상기 제거가능 영역으로 확장하는 회로 레이어; 및
상기 제1 절연 레이어 상에 배치되고, 상기 제거가능 영역에 대응하는 개구부를 구비하는 제2 절연 레이어로서, 상기 개구부는 상기 제거가능 영역 내에 위치한 상기 회로 레이어의 상기 부분을 드러내고, 상기 제2 절연 레이어와 상기 제1 절연 레이어 사이에 가로 홈이 있고, 상기 가로 홈은 상기 제거가능 영역의 주변에 위치하고, 상기 개구부와 통신하는 상기 제2 절연 레이어를 포함하는 제거가능 영역을 구비한 회로 기판.
In a circuit board having a removable region,
A first insulating layer;
A circuit layer disposed on a face of the first insulating layer, the circuit layer extending a portion of the circuit layer from the removable region to the removable region; And
A second insulating layer disposed on the first insulating layer, the second insulating layer having an opening corresponding to the removable region, wherein the opening exposes the portion of the circuit layer located within the removable region; And a transverse groove between the first insulating layer and the transverse groove positioned around the removable region and including the second insulating layer in communication with the opening.
KR2020100008711U 2010-06-04 2010-08-20 Circuit substrate with removing area KR200456997Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020100008711U KR200456997Y1 (en) 2010-06-04 2010-08-20 Circuit substrate with removing area

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW99210692 2010-06-04
KR2020100008711U KR200456997Y1 (en) 2010-06-04 2010-08-20 Circuit substrate with removing area

Publications (1)

Publication Number Publication Date
KR200456997Y1 true KR200456997Y1 (en) 2011-11-30

Family

ID=45569439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020100008711U KR200456997Y1 (en) 2010-06-04 2010-08-20 Circuit substrate with removing area

Country Status (1)

Country Link
KR (1) KR200456997Y1 (en)

Similar Documents

Publication Publication Date Title
US8450616B2 (en) Circuit board and manufacturing method thereof
US8519270B2 (en) Circuit board and manufacturing method thereof
JP6876147B2 (en) Foldable array substrate and its manufacturing method
US10356901B2 (en) Manufacturing method of circuit board structure
US9535521B2 (en) Touch panel
US20140191350A1 (en) Image sensor chip package and fabricating method thereof
US9686866B2 (en) Package structure and manufacturing method thereof
KR101922191B1 (en) Printed circuit board and method for manufacturing the same
JP2009081357A5 (en)
KR200456997Y1 (en) Circuit substrate with removing area
JP5254274B2 (en) Circuit board
US9247632B2 (en) Cover structure and manufacturing method thereof
JP5163330B2 (en) Processing method of thin film laminate
CN210518977U (en) Low-stress printed circuit board capable of improving reliability of surface-mounted device welding spot
KR102559345B1 (en) Printed circuit board
JP5136607B2 (en) Light leakage prevention structure of light emitting element
KR20110018482A (en) Method of forming active region structure
JP5540061B2 (en) Circuit board and manufacturing method thereof
JP3632111B2 (en) Semiconductor device
JP2011082434A (en) Wafer and method of manufacturing semiconductor device
JP2018098496A (en) Printed circuit board and production method thereof
JP2016136577A (en) Electronic circuit module
JP2009111073A (en) Semiconductor device
KR102580830B1 (en) Printed circuit board
KR20230127146A (en) Method for making semiconductor packages

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 9