JP5163330B2 - Processing method of thin film laminate - Google Patents
Processing method of thin film laminate Download PDFInfo
- Publication number
- JP5163330B2 JP5163330B2 JP2008182783A JP2008182783A JP5163330B2 JP 5163330 B2 JP5163330 B2 JP 5163330B2 JP 2008182783 A JP2008182783 A JP 2008182783A JP 2008182783 A JP2008182783 A JP 2008182783A JP 5163330 B2 JP5163330 B2 JP 5163330B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- mask
- alignment mark
- processing
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は薄膜積層体の加工方法に関し、詳しくは、複数の薄膜が積層された薄膜積層体の薄膜を加工する薄膜積層体の加工方法に関する。 The present invention relates to a method for processing a thin film stack, and more particularly, to a method for processing a thin film stack that processes a thin film of a thin film stack in which a plurality of thin films are stacked.
薄膜の多層構造の製造方法としては、大別すると、成膜と加工をしながら各層を形成していく積み上げ方式と、積層膜を全面に形成した後にフォトリソグラフィ等により積層膜を加工していく下方進行方式とがある。 The manufacturing method of the multilayer structure of thin films can be roughly divided into a stacking method in which each layer is formed while forming and processing, and a laminated film is processed by photolithography after forming the laminated film on the entire surface. There is a downward progression method.
例えば、積み上げ方式で多層構造素子を形成する場合、図１１の要部平面図に示すように、一番始めの下地層上に複数のアライメントマークを形成し、後の層の形成工程では、前記のアライメントマークのどれかを使用することが提案されている。このような方法によれば、積層の際の位置合わせ（アライメント）が容易にかつ正確にできる（例えば、特許文献１参照）。
製造する多層構造素子が、下層になるほど面積が広い構造であるときは、下方進行方式が製造上有利である。 When the multilayer structure element to be manufactured has a structure in which the area becomes wider as the lower layer is formed, the downward progress method is advantageous in manufacturing.
下方進行方式で多層構造素子を製造する場合、最上層に複数のアライメントマークを形成し、後の下層の形成工程で、前記アライメントマークのどれかを使用することが考えられる。この場合、下層加工時にアライメントマークが十分に識別できるように、アライメントマークはマスクで保護して加工することが考えられる。 In the case of manufacturing a multilayer structure element by a downward traveling method, it is conceivable to form a plurality of alignment marks in the uppermost layer and use any of the alignment marks in a subsequent lower layer forming process. In this case, it is conceivable to process the alignment mark with a mask so that the alignment mark can be sufficiently identified during lower layer processing.
しかし、下方進行方式で多層膜を加工する際、アライメントマークに同じ大きさの保護マスクを同じ場所に設けて加工を進めると、例えば図１０の断面図に示したように、各層８ａ，６ｂ，８ｂ，６ｃ，８ｃの加工端部９が露出し、最上層の薄膜６ｄで形成したアライメントマークの近傍領域が剥離することがある。 However, when the multilayer film is processed by the downward progression method, if the alignment mark is provided with a protective mask of the same size at the same location and the processing proceeds, for example, as shown in the cross-sectional view of FIG. 10, each layer 8a, 6b, The processed end 9 of 8b, 6c, 8c may be exposed, and the region near the alignment mark formed by the uppermost thin film 6d may peel off.
本発明は、かかる実情に鑑み、アライメントマークの近傍領域の剥離を防ぐことができる薄膜積層体の加工方法を提供しようとするものである。 In view of such a situation, the present invention intends to provide a method for processing a thin film laminate that can prevent peeling of a region near an alignment mark.
本発明は、上記課題を解決するために、以下のように構成した薄膜積層体の加工方法を提供する。 In order to solve the above-mentioned problems, the present invention provides a method for processing a thin film laminate having the following configuration.
薄膜積層体の加工方法は、（ａ）複数層の薄膜が形成された薄膜積層体の少なくとも最上層の前記薄膜に複数のアライメントマークを形成する、アライメントマーク形成工程と、（ｂ）前記アライメントマーク形成工程の後に複数回行う、保護マスクを設けた状態で前記薄膜を加工する薄膜加工工程とを備える。前記薄膜加工工程において、毎回異なる少なくとも１つの前記アライメントマークを選択して位置決めに用い、選択されずに残っている前記アライメントマークに前記保護マスクを設けて前記薄膜を加工する。２回目以降の前記薄膜加工工程において選択されずに残っている前記アライメントマークに設ける前記保護マスクは、いずれも、少なくとも１回目の前記薄膜加工工程において当該アライメントマークに前記保護マスクを設けた第１回マスク領域と、該第１回マスク領域の外周縁に接しかつ該第１回マスク領域を全周に渡って取り囲む外周領域とに形成する。 The processing method of the thin film laminate includes: (a) forming an alignment mark on at least the uppermost thin film of the thin film laminate on which a plurality of thin films are formed; and (b) the alignment mark. A thin film processing step of processing the thin film in a state where a protective mask is provided, which is performed a plurality of times after the forming step. In the thin film processing step, at least one different alignment mark that is different each time is selected and used for positioning, and the protective mask is provided on the alignment mark remaining unselected to process the thin film. Each of the protective masks provided on the alignment marks remaining unselected in the second and subsequent thin film processing steps is a first in which the protective mask is provided on the alignment marks in at least the first thin film processing step. A first mask region and an outer peripheral region that touches the outer periphery of the first mask region and surrounds the first mask region over the entire circumference.
上記方法によれば、２回目以降の薄膜加工工程においてアライメントマークに設ける保護マスクは、少なくとも１回目の薄膜加工工程において保護マスクを設けた第１回マスク領域と、その外周領域とを覆う。そのため、少なくとも１回目の薄膜加工工程により加工された、アライメントマークに隣接する薄膜の外周端部は、２回目以降の薄膜加工工程において、そのアライメントマークが選択されるまで、保護マスクで覆われ、プロセスダメージがなくなり、プロセスダメージに伴う外周端部からの膜剥がれを防止できる。これにより、アライメントマークの近傍領域が後工程でも残るようにして、後工程においても確実にかつ高精度に位置合わせをすることが可能になる。 According to the above method, the protective mask provided on the alignment mark in the second and subsequent thin film processing steps covers at least the first mask region provided with the protective mask in the first thin film processing step and the outer peripheral region thereof. Therefore, the outer peripheral edge of the thin film adjacent to the alignment mark processed by at least the first thin film processing step is covered with a protective mask until the alignment mark is selected in the second and subsequent thin film processing steps, Process damage is eliminated, and film peeling from the outer peripheral edge due to process damage can be prevented. As a result, the region near the alignment mark remains in the subsequent process, and the position can be reliably and accurately aligned in the subsequent process.
好ましくは、３回目以降の前記薄膜加工工程において選択されずに残っている前記アライメントマークに設ける前記保護マスクは、いずれも、その１回前の前記薄膜加工工程において当該アライメントマークに前記保護マスクを設けたマスク領域と、該マスク領域の外周縁に接しかつ該マスク領域を全周に渡って取り囲む外周領域とに形成する。 Preferably, any of the protective masks provided on the alignment marks that remain without being selected in the third and subsequent thin film processing steps, the protective masks are applied to the alignment marks in the first thin film processing step. The mask region is formed, and an outer peripheral region that is in contact with the outer peripheral edge of the mask region and surrounds the entire mask region.
上記方法によれば、薄膜加工工程においてアライメントマークの保護マスクに沿って形成される薄膜の外周端部は、次の薄膜加工工程において、そのアライメントマークが選択されなければ、保護マスクによって覆われる。そのため、アライメントマークが選択されるまで、そのアライメントマークの近傍領域のいずれの層の薄膜の外周端部にもプロセスダメージがない状態になり、アライメントマークの近傍領域が後工程でも確実に残るため、後工程においても確実にかつ高精度に位置合わせをすることが可能になる。 According to the above method, the outer peripheral edge of the thin film formed along the protective mask of the alignment mark in the thin film processing step is covered with the protective mask unless the alignment mark is selected in the next thin film processing step. Therefore, until the alignment mark is selected, there is no process damage on the outer peripheral edge of the thin film in any layer in the vicinity of the alignment mark, and the vicinity of the alignment mark remains reliably in the subsequent process. It is possible to perform alignment with certainty and high accuracy in the subsequent process.
好ましくは、前記薄膜は、交互に積層された誘電体の薄膜と導体の薄膜とを含む。 Preferably, the thin film includes dielectric thin films and conductor thin films that are alternately stacked.
誘電体層と導体層が交互に積層されていると膜剥がれが起こりやすいため、特に本発明は好適である。 When the dielectric layers and the conductor layers are alternately laminated, the film is easily peeled off, so that the present invention is particularly suitable.
好ましくは、前記薄膜加工工程においてドライエッチングにより前記薄膜を加工する。 Preferably, the thin film is processed by dry etching in the thin film processing step.
ドライエッチングで加工するとプロセスダメージに伴う外周端部からの膜剥がれが起こりやすいため、特に本発明は好適である。 The present invention is particularly suitable because processing by dry etching tends to cause film peeling from the outer peripheral edge due to process damage.
本発明によれば、アライメントマークの近傍領域の剥離を防ぐことができる。 According to the present invention, it is possible to prevent peeling in the vicinity of the alignment mark.
以下、本発明の実施の形態について、図１〜図１０を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to FIGS.
＜実施例＞ 実施例の薄膜積層体の加工方法について、図１〜図９を参照しながら説明する。実施例の薄膜積層体の加工方法は、例えば薄膜積層キャパシタの薄膜積層体を加工する際に適用される。 <Example> The processing method of the thin film laminated body of an Example is demonstrated, referring FIGS. The processing method of the thin film laminated body of the embodiment is applied, for example, when processing the thin film laminated body of the thin film multilayer capacitor.
（１）図１の平面図と図２の断面図に模式的に示すように、基板２上に、スパッタ法又はＭＯＤ（Metal-organic decomposition）法などにより、複数の薄膜（ＳｉＯ２膜４、導体のＰｔ膜６ａ〜６ｄ、誘電体（Ｂａ，Ｓｒ）ＴｉＯ３のＢＳＴ膜８ａ〜８ｃ）を積層し、薄膜積層体１０を形成する。薄膜積層体１０は、上から順に、Ｐｔ膜６ｄ、ＢＳＴ膜８ｃ、Ｐｔ膜６ｃ、ＢＳＴ膜８ｂ、Ｐｔ膜６ｂ、ＢＳＴ膜８ａ、Ｐｔ膜６ａ、ＳｉＯ２膜４、Ｓｉ基板２が配置されている。 (1) As schematically shown in the plan view of FIG. 1 and the cross-sectional view of FIG. 2, a plurality of thin films (SiO 2 films 4, 4) are formed on the substrate 2 by sputtering or MOD (Metal-organic decomposition). The Pt films 6a to 6d as conductors and the BST films 8a to 8c of dielectric (Ba, Sr) TiO 3 are laminated to form a thin film laminate 10. In the thin film stack 10, a Pt film 6d, a BST film 8c, a Pt film 6c, a BST film 8b, a Pt film 6b, a BST film 8a, a Pt film 6a, an SiO 2 film 4, and an Si substrate 2 are arranged in order from the top. Yes.
（２）次に、薄膜積層体１０の上面１０ａ、すなわち最上層のＰｔ膜６ｄ上に、ポジ型感光性レジストを塗布・ベーク・露光・現像し、図３の平面図に示すように、製品用のレジストマスク２０と、アライメントマーク用のレジストマスク２１とを形成する。アライメントマーク用のレジストマスク２１は、ウェハー（薄膜積層体１０）の横方向の両側のアライメントマーク部に、それぞれ、図４の要部拡大平面図に示すように、後工程での位置合わせ用の８個のレジストパターン２１ａ〜２１ｈを形成する。各レジストパターン２１ａ〜２１ｈは、隙間を設けて配置された２×２個のレジスト要素２１ｘからなる。 (2) Next, a positive photosensitive resist is applied, baked, exposed and developed on the upper surface 10a of the thin film laminate 10, that is, the uppermost Pt film 6d, and as shown in the plan view of FIG. A resist mask 20 for alignment and a resist mask 21 for alignment marks are formed. As shown in the enlarged plan view of the main part of FIG. 4, the alignment mark resist mask 21 is positioned on the alignment mark portions on both sides in the lateral direction of the wafer (thin film laminate 10). Eight resist patterns 21a to 21h are formed. Each of the resist patterns 21a to 21h is composed of 2 × 2 resist elements 21x arranged with a gap.
（３）次に、レジストマスク２０，２１を介して、イオンミリングにより、上から１層目のＰｔ膜６ｄを加工した後、レジストマスク２０，２１をＯ２プラズマアッシングで除去する。これによって、ウェハー（薄膜積層体１０）の横方向の両側のアライメントマーク部に、１層目のＰｔ膜６ｄによって、後述するアライメントマーク２２ａ〜２２ｈが形成される。 (3) Next, after the first Pt film 6d is processed by ion milling through the resist masks 20 and 21, the resist masks 20 and 21 are removed by O 2 plasma ashing. As a result, alignment marks 22a to 22h, which will be described later, are formed by the first Pt film 6d on the alignment mark portions on both sides in the lateral direction of the wafer (thin film laminate 10).
（４）次に、ウェハー（薄膜積層体１０）の上面にポジ型感光性レジストを塗布・ベーク・露光・現像する。露光時には、図５に示すアライメントマーク２２ａ〜２２ｈのうち、１つのアライメントマーク２２ａのみ選択して、露光を実施する。具体的には、ウェハー上のアライメントマーク２２ａの２×２個の要素２２ｘの間に、フォトマスク側の十字状のパターンを位置合わせし、露光する。尚、アライメントマーク２２ｂ〜２２ｈの位置のフォトマスク側に相当する部分には、アライメントマーク２２ｂ〜２２ｈより大きい面積の四角状のパターンが形成されている。 (4) Next, a positive photosensitive resist is applied, baked, exposed and developed on the upper surface of the wafer (thin film laminate 10). At the time of exposure, only one alignment mark 22a is selected from the alignment marks 22a to 22h shown in FIG. Specifically, a cross-shaped pattern on the photomask side is positioned between 2 × 2 elements 22x of the alignment mark 22a on the wafer and exposed. A square pattern having a larger area than the alignment marks 22b to 22h is formed in a portion corresponding to the photomask side of the positions of the alignment marks 22b to 22h.
上記作業によって、形成されたウェハー上のレジストパターン（要部拡大平面図）を図５に示す。図５に示すように、アライメントマーク２２ａ〜２２ｈのうち、アライメントマーク２２ａの位置には、十字状のレジストパターン３０ａが形成される。一方、アライメントマーク２２ｂ〜２２ｈの位置には、アライメントマーク２２ｂ〜２２ｈより大きい四角状の保護レジストマスク３０ｂ〜３０ｈが形成される。この７個のアライメントマーク２２ｂ〜２２ｈは、後工程のアライメントに使用する。 FIG. 5 shows a resist pattern (main part enlarged plan view) on the wafer formed by the above operation. As shown in FIG. 5, a cross-shaped resist pattern 30a is formed at the position of the alignment mark 22a among the alignment marks 22a to 22h. On the other hand, square protective resist masks 30b to 30h larger than the alignment marks 22b to 22h are formed at the positions of the alignment marks 22b to 22h. The seven alignment marks 22b to 22h are used for alignment in a subsequent process.
（５）次に、レジストマスクを介して、反応性イオンエッチングにより上から２層目のＢＳＴ膜８ｃを加工し後、レジストマスクをＯ２プラズマアッシングで除去する。 (5) Next, after processing the second BST film 8c from the top by reactive ion etching through the resist mask, the resist mask is removed by O 2 plasma ashing.
（６）次に、ポジ型感光性レジストを塗布・ベーク・露光・現像し、レジストマスクを形成する。製品用のレジストマスクとともに、アライメントマーク部に、図６の要部拡大平面図に示すレジストマスク３２ｂ〜３２ｈを形成する。 (6) Next, a positive photosensitive resist is applied, baked, exposed, and developed to form a resist mask. Resist masks 32b to 32h shown in the enlarged plan view of the main part of FIG. 6 are formed in the alignment mark portion together with the resist mask for products.
今回の露光では、アライメントマーク２２ｂを選択して、今回の露光で位置合わせをするために用い、アライメントマーク２２ｂの２×２個の要素２２ｘの間に十字状のマスクパターン３２ｂを形成する。一方、アライメントマーク２２ｂ以外のまだ選択されていない残り６個のアライメントマーク２２ｃ〜２２ｈについては、保護マスクとしてアライメントマーク２２ｃ〜２２ｈより大きい面積のレジストマスク３２ｃ〜３２ｈを形成して覆う。レジストマスク３２ｃ〜３２ｈで覆う６個のアライメントマーク２２ｃ〜２２ｈは、後工程のアライメントに使用する。 In the current exposure, the alignment mark 22b is selected and used for alignment in the current exposure, and a cross-shaped mask pattern 32b is formed between 2 × 2 elements 22x of the alignment mark 22b. On the other hand, the remaining six alignment marks 22c to 22h that have not yet been selected other than the alignment mark 22b are covered with resist masks 32c to 32h having areas larger than the alignment marks 22c to 22h as protective masks. The six alignment marks 22c to 22h covered with the resist masks 32c to 32h are used for post-process alignment.
レジストマスク３２ｃ〜３２ｈは、１回前のレジストマスク３０ｃ〜３０ｈのマスク面積よりも大きい面積で、１回前のレジストマスク３０ｃ〜３０ｈでマスクした部分全体を覆うように形成する。 The resist masks 32c to 32h are formed so as to cover the entire portion masked by the previous resist masks 30c to 30h with an area larger than the mask area of the previous resist masks 30c to 30h.
（７）次に、レジストマスクを介して、イオンミリングにより上から３層目のＰｔ膜８ｂを加工した後、レジストマスクをＯ２プラズマアッシングで除去する。 (7) Next, after processing the third Pt film 8b from the top by ion milling through the resist mask, the resist mask is removed by O 2 plasma ashing.
（８）次に、ポジ型感光性レジストを塗布・ベーク・露光・現像し、レジストマスクを形成する。製品用のレジストマスクに加え、アライメントマーク部に、図７の要部拡大平面図に示すレジストマスク３４ｃ〜３４ｈを形成する。 (8) Next, a positive photosensitive resist is applied, baked, exposed, and developed to form a resist mask. In addition to the product resist mask, resist masks 34c to 34h shown in the enlarged plan view of the main part of FIG.
すなわち、今回の露光では、アライメントマーク２２ｃを選択して、今回の露光で位置合わせをするために用い、アライメントマーク２２ｃの２×２個の要素２２ｘの間に十字状のマスクパターン３４ｃを形成する。一方、アライメントマーク２２ｃ以外のまだ選択されていない残り５個のアライメントマーク２２ｄ〜２２ｈについては、保護マスクとしてアライメントマーク２２ｄ〜２２ｈより大きい面積のレジストマスク３４ｄ〜３４ｈを形成して覆う。マスクをした５個のアライメントマーク２２ｄ〜２２ｈは、後工程のアライメントに使用する。 That is, in the current exposure, the alignment mark 22c is selected and used for alignment in the current exposure, and a cross-shaped mask pattern 34c is formed between 2 × 2 elements 22x of the alignment mark 22c. . On the other hand, the remaining five alignment marks 22d to 22h that have not yet been selected other than the alignment mark 22c are covered with resist masks 34d to 34h having areas larger than the alignment marks 22d to 22h as protective masks. The five alignment marks 22d to 22h that are masked are used for alignment in a subsequent process.
レジストマスク３４ｄ〜３４ｈは、１回前のレジストマスク３２ｄ〜３２ｈのマスク面積よりも大きい面積で、かつ、１回前のレジストマスク３２ｄ〜３２ｈでマスクした部分全体を覆うように形成する。 The resist masks 34d to 34h are formed to have an area larger than the mask area of the previous resist masks 32d to 32h and cover the entire portion masked by the previous resist masks 32d to 32h.
（９）次に、レジストマスクを介して、反応性イオンエッチングにより上から４層目のＢＳＴ膜を加工した後、レジストマスクをＯ２プラズマアッシングで除去する。 (9) Next, after processing the fourth BST film from the top by reactive ion etching through the resist mask, the resist mask is removed by O 2 plasma ashing.
（１０）以下、同様の工程を繰り返し、積層された薄膜を上から順に加工する。 (10) Hereinafter, the same process is repeated, and the laminated thin films are processed in order from the top.
図８の要部拡大平面図に、７回目のレジストマスク加工時のアライメントマーク部のレジストパターンを示す。後工程で使用する残り２個のアライメントマーク２２ｇ，２２ｈは、その１回前のレジストマスクのマスク面積よりも大きい面積のレジストマスク３６ｇ，３６ｇで覆われている。 The main part enlarged plan view of FIG. 8 shows the resist pattern of the alignment mark part at the time of the seventh resist mask processing. The remaining two alignment marks 22g and 22h used in the subsequent process are covered with resist masks 36g and 36g having an area larger than the mask area of the previous resist mask.
図９は、図８の線Ａ−Ｂに沿って切断した断面図である。図９に示すように、アライメントマーク２２ｇの近傍領域の各積層膜は段差構造となっている。これは、アライメントマークを覆うレジストマスクを、毎回、その１回前のレジストマスクよりも面積を大きくし、その１回前のレジストマスクでマスクした部分を完全に覆い、全周を取り囲むように形成しているからである。 9 is a cross-sectional view taken along line AB in FIG. As shown in FIG. 9, each laminated film in the vicinity of the alignment mark 22g has a step structure. This is because the resist mask covering the alignment mark is formed so that the area is larger than the previous resist mask each time, the portion masked by the previous resist mask is completely covered, and the entire circumference is surrounded. Because it is.
選択されていないアライメントマークについては、そのアライメントマークの近傍領域においてレジストパターンに沿って形成された薄膜の外周端部を、次の加工時にはそれよりも大きいレジストマスクで覆うため、外周端部に加わるプロセスダメージがなくなり、プロセスダメージに伴う外周端部からの膜剥がれを防止できる。これにより、初回に設けたアライメントマークが後工程でも確実に残るため、後工程においても確実にかつ高精度に位置合わせをすることが可能になる。 For alignment marks that are not selected, the outer peripheral edge of the thin film formed along the resist pattern in the vicinity of the alignment mark is covered with a resist mask larger than that at the next processing, so that it is added to the outer peripheral edge. Process damage is eliminated, and film peeling from the outer peripheral edge due to process damage can be prevented. Thereby, since the alignment mark provided at the first time remains reliably in the subsequent process, the alignment can be reliably and highly accurately performed in the subsequent process.
＜比較例＞ 比較例として、選択されていないアライメントマークに設けるレジストマスクの面積を同一に、かつ同じ位置に設けた場合のアライメントマークの近傍領域の断面構造を、図１０の断面図に示す。比較例の方法では、加工端部９にプロセスダメージが加わり、プロセス中にアライメントマークの近傍領域が剥離することがあった。 <Comparative Example> As a comparative example, a cross-sectional view of a region in the vicinity of an alignment mark when the areas of resist masks provided on unselected alignment marks are the same and at the same position is shown in the cross-sectional view of FIG. In the method of the comparative example, process damage was applied to the processed end portion 9, and the region near the alignment mark sometimes peeled off during the process.
＜まとめ＞ 以上のように、選択されずに残っているアライメントマークに設けるレジストマスクの大きさを、毎回、その１回前のレジストマスクよりも面積を大きく、かつ、その１回前のレジストマスクが設けられた部分とその外周領域とに形成することで、選択される前のアライメントマークの近傍領域の薄膜の加工端部が保護マスクで覆われるための、アライメントマークの近傍領域の剥離を防ぐことができる。 <Summary> As described above, the size of the resist mask provided on the alignment mark that remains unselected is larger than the previous resist mask each time, and the previous resist mask. Is formed in the portion provided with the outer peripheral region and the outer peripheral region thereof, thereby preventing the processed end of the thin film in the region near the alignment mark before being selected from being peeled off in the region near the alignment mark, which is covered with a protective mask. be able to.
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。 The present invention is not limited to the above embodiment, and can be implemented with various modifications.
例えば、２回目以降のアライメントマークを覆うレジストパターンについて、少なくとも１回目のアライメントマークを覆うレジストパターンが形成された部分とその外周部分を覆うようにすれば、アライメントマークの近傍領域の剥離を防ぐことが可能となる。 For example, with respect to the resist pattern covering the second and subsequent alignment marks, if the resist pattern covering at least the first alignment mark is formed and the outer peripheral portion thereof is covered, peeling in the vicinity of the alignment mark can be prevented. Is possible.
２ 基板
３ Ｔｉ膜（薄膜）
４ ＳｉＯ２膜（薄膜）
６ａ〜６ｄ Ｐｔ膜（薄膜）
８ａ〜８ｃ ＢＳＴ膜（薄膜）
１０ 薄膜積層体
２１ａ〜２１ｈ レジストパターン
２２ａ〜２２ｈ アライメントマーク
３０ａ〜３０ｈ レジストパターン（保護マスク）
３２ｂ〜３２ｈ レジストパターン（保護マスク）
３４ｃ〜３４ｈ レジストパターン（保護マスク）
３６ｇ，３６ｈ レジストパターン（保護マスク）
2 Substrate 3 Ti film (thin film)
4 SiO 2 film (thin film)
6a-6d Pt film (thin film)
8a-8c BST film (thin film)
DESCRIPTION OF SYMBOLS 10 Thin film laminated body 21a-21h Resist pattern 22a-22h Alignment mark 30a-30h Resist pattern (protection mask)
32b-32h Resist pattern (protective mask)
34c to 34h Resist pattern (protective mask)
36g, 36h Resist pattern (protective mask)
Claims (4)
前記アライメントマーク形成工程の後に複数回行う、保護マスクを設けた状態で前記薄膜を加工する薄膜加工工程と、
を備え、
前記薄膜加工工程において、毎回異なる少なくとも１つの前記アライメントマークを選択して位置決めに用い、選択されずに残っている前記アライメントマークに前記保護マスクを設けて前記薄膜を加工し、
２回目以降の前記薄膜加工工程において選択されずに残っている前記アライメントマークに設ける前記保護マスクは、いずれも、少なくとも１回目の前記薄膜加工工程において当該アライメントマークに前記保護マスクを設けた第１回マスク領域と、該第１回マスク領域の外周縁に接しかつ該第１回マスク領域を全周に渡って取り囲む外周領域とに形成することを特徴とする、薄膜積層体の加工方法。 Forming an alignment mark on at least the uppermost thin film of the thin film stack in which a plurality of thin films are formed; and an alignment mark forming step;
A plurality of times after the alignment mark forming step, a thin film processing step of processing the thin film with a protective mask provided, and
With
In the thin film processing step, at least one different alignment mark is selected and used for positioning each time, and the thin film is processed by providing the protective mask on the alignment mark remaining without being selected,
Each of the protective masks provided on the alignment marks remaining unselected in the second and subsequent thin film processing steps is a first in which the protective mask is provided on the alignment marks in at least the first thin film processing step. A method for processing a thin film stack, comprising: forming a first mask region and an outer peripheral region in contact with an outer peripheral edge of the first mask region and surrounding the first mask region over the entire circumference.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008182783A JP5163330B2 (en) | 2008-07-14 | 2008-07-14 | Processing method of thin film laminate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008182783A JP5163330B2 (en) | 2008-07-14 | 2008-07-14 | Processing method of thin film laminate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010021478A JP2010021478A (en) | 2010-01-28 |
| JP5163330B2 true JP5163330B2 (en) | 2013-03-13 |
Family
ID=41706050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008182783A Expired - Fee Related JP5163330B2 (en) | 2008-07-14 | 2008-07-14 | Processing method of thin film laminate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5163330B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5340191B2 (en) | 2010-02-02 | 2013-11-13 | 日東電工株式会社 | Optical semiconductor device |
| KR101708823B1 (en) | 2012-06-27 | 2017-02-21 | 가부시키가이샤 무라타 세이사쿠쇼 | Method for manufacturing thin film laminated element |
| JP6132045B2 (en) * | 2016-03-14 | 2017-05-24 | 大日本印刷株式会社 | Flexure substrate for suspension, suspension, suspension with head, hard disk drive, and manufacturing method and inspection method for suspension flexure substrate |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591112A (en) * | 1978-12-28 | 1980-07-10 | Fujitsu Ltd | Multilayer thin film capacitor |
| JPS594198A (en) * | 1982-06-30 | 1984-01-10 | 富士通株式会社 | Method of producing printed circuit board |
| JP2001297963A (en) * | 2000-04-12 | 2001-10-26 | Oki Electric Ind Co Ltd | Alignment method |
| JP3378561B2 (en) * | 2000-08-04 | 2003-02-17 | 日本電信電話株式会社 | Method for manufacturing semiconductor device |
| JP2004128181A (en) * | 2002-10-02 | 2004-04-22 | Toppan Printing Co Ltd | Method of manufacturing multilayer printed wiring board |
| US7190016B2 (en) * | 2004-10-08 | 2007-03-13 | Rohm And Haas Electronic Materials Llc | Capacitor structure |
| CN101111929B (en) * | 2005-01-28 | 2010-05-19 | 株式会社爱发科 | Capacitance element manufacturing method and etching method |
-
2008
- 2008-07-14 JP JP2008182783A patent/JP5163330B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010021478A (en) | 2010-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI392404B (en) | Circuit board and manufacturing method thereof | |
| JP5580044B2 (en) | Integrated circuit having barrier and method of manufacturing the same | |
| JP4929168B2 (en) | Separate complementary mask pattern transfer method | |
| JP2010267933A (en) | Method of arranging dummy pattern, and semiconductor device including dummy pattern | |
| JP2010087301A (en) | Method for manufacturing semiconductor device | |
| JP2009163203A (en) | Pattern forming method for semiconductor device | |
| JP2009277720A (en) | Method of manufacturing semiconductor device and etching device | |
| JP5163330B2 (en) | Processing method of thin film laminate | |
| KR930000226B1 (en) | Semiconductor device and there manufacturing method protecting from pattern pollution | |
| US5427980A (en) | Method of making a contact of a semiconductor memory device | |
| JP5833855B2 (en) | Overlay vernier mask pattern and method for forming the same, and semiconductor device including overlay vernier pattern and method for forming the same | |
| TWI765643B (en) | Memory device and method of manufacturing the same | |
| US7314807B2 (en) | Methods of manufacturing a metal-insulator-metal capacitor | |
| KR101708823B1 (en) | Method for manufacturing thin film laminated element | |
| US20070298616A1 (en) | Method of forming a mask pattern for fabricating a semiconductor device | |
| US9583343B2 (en) | Method of forming non-continuous line pattern and non-continuous line pattern structure | |
| KR20110018482A (en) | Method of forming active region structure | |
| US8057987B2 (en) | Patterning method of semiconductor device | |
| CN109830459B (en) | Method for forming fuse structure | |
| JP2011071448A (en) | Method of manufacturing semiconductor device | |
| KR20220097123A (en) | Stack structure and touch sensor | |
| KR100604775B1 (en) | Method for Treating Edge of Semiconductor Wafer | |
| JP4648745B2 (en) | Reticle for patterning metal film, exposure method using the same and semiconductor wafer | |
| JPH1167637A (en) | Method for electron beam exposure | |
| CN108695334A (en) | The marginal texture and its manufacturing method of sandwich type element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5163330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |