KR20030093766A - Method for transmitting data - Google Patents

Method for transmitting data Download PDF

Info

Publication number
KR20030093766A
KR20030093766A KR1020020031610A KR20020031610A KR20030093766A KR 20030093766 A KR20030093766 A KR 20030093766A KR 1020020031610 A KR1020020031610 A KR 1020020031610A KR 20020031610 A KR20020031610 A KR 20020031610A KR 20030093766 A KR20030093766 A KR 20030093766A
Authority
KR
South Korea
Prior art keywords
dma
data
request signal
memory
timer
Prior art date
Application number
KR1020020031610A
Other languages
Korean (ko)
Inventor
이종승
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020031610A priority Critical patent/KR20030093766A/en
Publication of KR20030093766A publication Critical patent/KR20030093766A/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

PURPOSE: A method for transmitting data is provided to terminate a DMA(Direct Memory Access) server after automatically moving the data in the DMA to a memory if a DMA request signal is not inputted during a predetermined time in case that a transmission size of the DMA data is not known. CONSTITUTION: A DMA processing operation is waited until the DMA request signal is detected and at the same time, a timer is started(301). The timer judges that the time counting the wait for the DMA processing operation is over a standard value(302). In case that the DMA transmission size is not known, if the DMA request signal is not inputted during the constant time, the data stored in a FIFO(First Input First Output) is transmitted to the memory through a bus interface(307) and the DMA service is terminated.

Description

데이터 전송 방법{Method for transmitting data}Method for transmitting data

본 발명은 컴퓨터 시스템의 데이터 전송 방법에 관한 것으로, 일정 시간이 지나도 DMA 요청 신호가 입력되지 않은 경우, 자동으로 DMA 내부의 데이터를 메모리로 옮긴 후 DMA 서비스를 종료하는 데이터 전송 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transmission method of a computer system, and more particularly, to a data transmission method for automatically terminating a DMA service after transferring data in a DMA to a memory when a DMA request signal is not input even after a predetermined time.

자기 디스크와 같은 고속의 저장 장치와 메모리 사이의 데이터 전송은 CPU에 의해 속도가 제한될 수 있다. 따라서, 이 데이터 전송 경로에서 CPU를 제거하고 주변 장치가 직접 메모리 버스를 관리하도록 한다면 전송 속도가 훨씬 증가될 것이다. 이러한 전송 방식을 직접 메모리 접근(DMA : Direct Memory Access) 이라고 한다. 일반적으로 DMA 동작을 수행하기 위해서는 외부 입/출력 장치 또는 UART(Universal asynchronous receive/transmitter)가 DMA 요구 신호를 DMA 컨트롤러에 입력하는 방법을 사용한다.Data transfer between a high speed storage device such as a magnetic disk and a memory may be speed limited by the CPU. Therefore, if you remove the CPU from this data transfer path and let the peripherals manage the memory bus directly, the transfer rate will be much higher. This transfer method is called direct memory access (DMA). In general, to perform a DMA operation, an external input / output device or UART (Universal asynchronous receive / transmitter) uses a method of inputting a DMA request signal to a DMA controller.

도 1에 종래의 데이터 전송 방법의 흐름도로서, 종래의 데이터 전송 방법을 설명하기 위한 하드웨어는 CPU(미도시), 메모리(미도시), I/O 제어부(미도시), DMA 처리부(미도시)로 구성되며, DMA 처리부는 DMAC(미도시), DMA 카운터(미도시), FIFO(미도시)로 구성된다. DMAC(직접 메모리 접근 제어부 : Direct Memory Access Controller)는 비활성 상태의 DMA를 동작시킨다(100단계). DMA는 DMA 요청 신호가 감지될 때까지 DMA 동작을 대기한다(101단계). DMA 요청 신호가 감지되면(102단계), DMA 서비스를 수행 및 승인을 한다(103, 104단계). DMA 승인 후에 DMA 카운터가 0인 경우(105단계), FIFO에 저장된 데이터를 메모리로 전송한다(106단계). 종래의 DMAC는 I/O 제어부로부터 DMA 요청 신호를 받아서, DMA 서비스를 한 후에, DMA 승인 신호를 I/O 제어부에 주고, 이동 작을 DMA 카운터 숫자만큼 반복한다. 이때 DMA 서비스를 I/O 제어부와 메모리 사이에 할 경우, 메모리 억세스를 DMA 서비스 수행 시마다 할 수도 있고, 메모리 억세스 시간을 줄이기 위해, 일정한 수만큼의 데이터를 모은 후에 한꺼번에 서비스할 수도 있다.1 is a flowchart of a conventional data transfer method, wherein hardware for explaining the conventional data transfer method includes a CPU (not shown), a memory (not shown), an I / O control unit (not shown), and a DMA processing unit (not shown). The DMA processing unit is composed of a DMAC (not shown), a DMA counter (not shown), and a FIFO (not shown). DMAC (Direct Memory Access Controller) operates the inactive DMA (step 100). The DMA waits for the DMA operation until the DMA request signal is detected (step 101). When the DMA request signal is detected (step 102), the DMA service is performed and approved (step 103, 104). If the DMA counter is 0 after the DMA acknowledgment (step 105), the data stored in the FIFO is transferred to the memory (step 106). The conventional DMAC receives a DMA request signal from the I / O control unit, performs a DMA service, then gives a DMA acknowledgment signal to the I / O control unit, and repeats the movement by the DMA counter number. In this case, when the DMA service is performed between the I / O control unit and the memory, the memory access may be performed every time the DMA service is performed, or in order to reduce the memory access time, the data may be serviced at a time after collecting a certain number of data.

종래의 DMAC는 일정한 숫자의 DMA 카운터를 지정한 후, DMA 카운터 값이 0이 되면, 모든 DMA 서비스를 종료한다. 그러나, 어떤 경우에 DMA 전송 사이즈를 모르고 DMA 서비스를 할 때가 있다. 이 경우에 CPU는 DMAC를 폴링(Polling)하여, 일정 시간이 지나도 I/O 제어부로부터 DMA 요청 신호가 들어오지 않으면, DMA 서비스를 종료한다. 이 경우에 CPU는 계속하여 DMAC를 폴링하므로 CPU의 자원을 낭비하고, 내부 버스를 점유함으로서, 전체 시스템 동작을 저하시키게 된다.The conventional DMAC designates a fixed number of DMA counters, and then terminates all DMA services when the DMA counter value reaches zero. However, in some cases, DMA service may be performed without knowing the DMA transfer size. In this case, the CPU polls the DMAC and terminates the DMA service if no DMA request signal is received from the I / O control unit after a certain time has elapsed. In this case, the CPU continues to poll the DMAC, thus wasting CPU resources and occupying the internal bus, thereby degrading overall system operation.

본 발명이 이루고자 하는 기술적인 과제는 DMA 데이터 전송 사이즈를 모르는 상태에서 DMA 동작을 할 경우에, CPU가 지속적으로 DMAC를 억세스 하여 발생하는 시스템 동작 저하를 막기 위해 일정 시간이 지나도 DMA 요청 신호가 입력되지 않은 경우, 자동으로 DMA 내부의 데이터를 메모리로 옮긴 후 DMA 서비스를 종료하는 데이터 전송 방법을 제공하는데 있다.The technical problem to be achieved by the present invention is that when the DMA operation is not known DMA data transfer size, the DMA request signal is not input even after a certain time to prevent the system operation degradation caused by the CPU continuously accessing the DMAC If not, the present invention provides a data transfer method that automatically transfers data in the DMA to memory and terminates the DMA service.

도 1은 종래의 데이터 전송 방법의 동작을 보이는 흐름도 이다.1 is a flowchart illustrating the operation of a conventional data transmission method.

도 2는 데이터 전송 장치의 구성을 보이는 블록도 이다.2 is a block diagram showing the configuration of a data transmission apparatus.

도 3은 본 발명에 따른 데이터 전송 방법의 동작을 보이는 흐름도 이다.3 is a flowchart showing the operation of the data transmission method according to the present invention.

본 발명이 이루고자 하는 기술적인 과제를 해결하기 위한 데이터 전송 방법은 데이터 전송 경로에서 제어부의 개입 없이 주변 장치가 직접 메모리를 억세스하는 방법에 있어서, (a) 비활성 상태의 직접 메모리 접근 처리 동작을 활성화시킨 후에 요청 신호가 감지될 때까지 직접 메모리 접근 처리 동작을 대기함과 동시에 타이머를 가동시켜 시간을 카운트하는 단계; 및 (b) 직접 메모리 접근 처리 동작을 위한 대기 시간이 상기 타이머에 설정된 기준값을 초과하는 경우 이전의 직접 메모리 접근 처리 동작으로 발생한 데이터를 상기 메모리로 전송하는 단계를 포함하는 것이 바람직하다.A data transmission method for solving the technical problem to be achieved by the present invention is a method in which a peripheral device directly accesses a memory without intervention of a controller in a data transmission path, the method comprising: (a) activating an inactive direct memory access processing operation; Later waiting for a direct memory access processing operation until a request signal is detected and simultaneously starting a timer to count time; And (b) transmitting data generated by a previous direct memory access processing operation to the memory when the waiting time for the direct memory access processing operation exceeds a reference value set in the timer.

본 발명에 있어서, (c) 상기 (b)단계에서 발생된 데이터를 상기 메모리로 전송한 후에 이를 상기 제어부에 알리는 단계를 더 포함하는 것을 특징으로 한다.In the present invention, (c) after transmitting the data generated in the step (b) to the memory characterized in that it further comprises the step of informing the control unit.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 2는 데이터 전송 장치의 구성을 보이는 블록도로서, 제어부(200), 데이터 입/출력 제어부(201), 메모리(202), DMA 처리부(203)로 구성된다. 본 발명에 있어서, DMA 처리부(203)는 버스 인터페이스(203-1), FIFO(First In First Out)(203-2), 타이머(203-3), DMAC(203-4)로 구성된다.2 is a block diagram showing the configuration of a data transmission apparatus, and includes a control unit 200, a data input / output control unit 201, a memory 202, and a DMA processing unit 203. In the present invention, the DMA processing section 203 is composed of a bus interface 203-1, a FIFO (First In First Out) 203-2, a timer 203-3, and a DMAC 203-4.

도 3은 본 발명에 따른 데이터 전송 방법의 동작을 보이는 흐름도로서, DMAC에 의해 비활성 상태의 DMA 처리부를 동작시키는 단계(300), DMA 요청 신호가 감지될 때까지 DMA 처리 동작 대기와 동시에 타이머를 가동하는 단계(301), 타이머에서 카운트한 시간이 기준값을 초과하였는지 판단하는 단계(302), DMA 요청 신호가 입력되었는지 판단하는 단계(302), DMA 서비스를 수행하는 단계(304), DMA 승인하는 단계(305), DMA 카운터 값이 0인가를 판단하는 단계(306), FIFO에 저장된 데이터를 메모리로 전송하는 단계(307)로 구성된다.3 is a flowchart illustrating an operation of a data transmission method according to the present invention, in which an operation of a DMA processing unit in an inactive state is performed by DMAC (300), and a timer is operated simultaneously with waiting for a DMA processing operation until a DMA request signal is detected. Step 301, determining whether the time counted by the timer has exceeded the reference value (302), determining whether a DMA request signal is input (302), performing a DMA service (304), and accepting a DMA 305, determining whether the DMA counter value is 0 (306), and transmitting data stored in the FIFO to the memory (307).

이어서, 도 2 및 도 3을 참조하여 본 발명을 상세히 설명한다.Next, the present invention will be described in detail with reference to FIGS. 2 and 3.

제어부(200)가 지속적으로 억세스 함으로서 발생하는 시스템 동작 저하를 막기 위해, 본 발명에서는 일정한 시간이 지나도 DMA 요청 신호가 들어오지 않는다면, 자동으로 DMA 처리부(203)의 FIFO(203-2)의 데이터를 메모리(202)로 옮긴 후, DMA 서비스를 종료하도록 한다.In order to prevent system operation degradation caused by continuous access by the control unit 200, in the present invention, if a DMA request signal does not come in even after a certain time, the data of the FIFO 203-2 of the DMA processing unit 203 is automatically stored. After moving to 202, the DMA service is terminated.

제어부(200)는 데이터 전송 장치를 전반적으로 제어한다. 그러나, DMA 처리 중에 제어부(200)는 주변 장치가 직접 메모리(202)를 억세스 하도록 개입하지 않는다. 데이터 입/출력 제어부(201)는 DMA 동작을 수행하기 위해서 DMA 요구 신호를 DMA 처리부(203)의 DMAC(203-3)에 입력한다.The controller 200 generally controls the data transmission apparatus. However, during the DMA processing, the controller 200 does not intervene to allow the peripheral device to directly access the memory 202. The data input / output control unit 201 inputs a DMA request signal to the DMAC 203-3 of the DMA processing unit 203 to perform a DMA operation.

제어부(200)의 개입 없이 데이터 입/출력 제어부(201)와 메모리(202) 사이의 데이터 전송을 위해 DMAC(203-4)를 설정하고, DMAC(203-4)는 데이터 입/출력 제어부(201)의 DMA 요청 신호를 감지한 후에 데이터 입/출력 제어부(201)와메모리(202) 사이의 데이터 전송을 시작한다.The DMAC 203-4 is set for data transmission between the data input / output control unit 201 and the memory 202 without the intervention of the control unit 200, and the DMAC 203-4 sets the data input / output control unit 201. After the DMA request signal is detected, data transmission between the data input / output control unit 201 and the memory 202 is started.

DMA 처리부(203)는 정해진 개수만큼 DMA 서비스를 수행하고, DMA 전송 사이즈를 모를 경우, 타이머(203-3)를 구동하여 정해진 기준 시간 동안 DMA 요청 신호가 들어오지 않을 경우 FIFO(203-2)에 저장된 데이터를 버스 인터페이스(203-1)를 통하여 메모리(202)로 전송한 후 DMA 서비스를 종료한다.If the DMA processing unit 203 performs DMA services by a predetermined number and does not know the DMA transfer size, the DMA processing unit 203 drives the timer 203-3 to store the DMA request signal for a predetermined reference time. After transferring data to the memory 202 through the bus interface 203-1, the DMA service is terminated.

도 3을 참조하여 데이터 전송 방법을 설명하면, DMAC(203-4)는 비활성 상태의 DMA 처리부(203)를 동작시킨다(300단계). DMA 처리부(203)가 동작되면, 제어부(200)는 주변 장치즉, 데이터 입출력 제어부(201)가 직접 메모리(202)를 억세스 하도록 개입하지 않는다.Referring to FIG. 3, the DMAC 203-4 operates the inactive DMA processing unit 203 (S300). When the DMA processing unit 203 is operated, the control unit 200 does not intervene to allow the peripheral device, that is, the data input / output control unit 201, to directly access the memory 202.

DMA 요청 신호가 감지될 때까지 DMA 처리 동작을 대기함과 동시에 타이머(203-3)를 가동한다(301단계).The timer 203-3 is started at the same time as waiting for the DMA processing operation until the DMA request signal is detected (step 301).

타이머(203-3)는 DMA 처리 동작을 대기를 카운트한 시간이 기준값을 초과하는지 판단한다(302단계). DMA 전송 사이즈를 모를 경우, 타이머(203-3)를 구동하여 정해진 기준 시간 동안 DMA 요청 신호가 들어오지 않을 경우 FIFO(203-2)에 저장된 데이터를 버스 인터페이스(203-1)를 통하여 메모리(202)로 전송(307단계)한 후 DMA 서비스를 종료한다.The timer 203-3 determines whether the time for which the waiting for the DMA processing operation is counted exceeds the reference value (step 302). If the DMA transfer size is unknown, the timer 203-3 is driven to store the data stored in the FIFO 203-2 via the bus interface 203-1 when the DMA request signal does not come in for a predetermined reference time. In step 307, the DMA service is terminated.

타이머(203-3)에서 카운트한 시간이 기준값을 초과하지 않은 경우, DMA 요청 신호가 입력되었는지 판단한다(303단계). DMAC(203-4)는 데이터 입/출력 제어부(201)의 DMA 요청 신호를 감지되는지를 체크한다.If the time counted by the timer 203-3 does not exceed the reference value, it is determined whether the DMA request signal is input (step 303). The DMAC 203-4 checks whether the DMA request signal of the data input / output control unit 201 is detected.

타이머(203-3)에서 카운트한 시간이 기준값을 초과하지 않고, DMA 요청 신호가 입력되면, DMA 서비스를 수행하고, DMA 승인신호를 데이터 입/출력 제어부(201)로 출력한다(304, 305단계). DMA 서비스가 수행되면, 데이터 입/출력 제어부(201)와 메모리(202) 사이에 데이터 송/수신 동작이 수행된다.If the time counted by the timer 203-3 does not exceed the reference value and the DMA request signal is input, the DMA service is performed and the DMA acknowledgment signal is output to the data input / output control unit 201 (steps 304 and 305). ). When the DMA service is performed, a data transmission / reception operation is performed between the data input / output control unit 201 and the memory 202.

DMA 처리부(203)는 정해진 개수만큼 DMA 서비스를 수행하는데, DMA 카운터(미도시) 값이 0이 된 경우, FIFO(203-3)에 저장된 데이터를 메모리(202)로 전송하고 DMA 서비스를 종료한다(306, 307단계).The DMA processing unit 203 performs DMA services by a predetermined number. When the DMA counter (not shown) becomes 0, the DMA processing unit 203 transmits data stored in the FIFO 203-3 to the memory 202 and terminates the DMA service. (Step 306, 307).

본 발명은 상술한 실시 예에 한정되지 않으며 본 발명의 사상 내에서 당업자에 의한 변형이 가능함은 물론이다.The present invention is not limited to the above-described embodiments and can be modified by those skilled in the art within the spirit of the invention.

상술한 바와 같이 본 발명에 따르면, 제어부가 DMA 서비스 종료 시점을 알기 위해 DMAC를 폴링하지 않아도 되어, CPU 자원 및 내부 버스 트래픽을 줄일 수 있는 효과를 창출한다.As described above, according to the present invention, the control unit does not have to poll the DMAC to know when to terminate the DMA service, thereby creating an effect of reducing CPU resources and internal bus traffic.

Claims (2)

데이터 전송 경로에서 제어부의 개입 없이 주변 장치가 직접 메모리를 억세스하는 방법에 있어서,In a method in which a peripheral device directly accesses a memory without intervention of a control unit in a data transmission path (a) 비활성 상태의 직접 메모리 접근 처리 동작을 활성화시킨 후에 요청 신호가 감지될 때까지 직접 메모리 접근 처리 동작을 대기함과 동시에 타이머를 가동시켜 시간을 카운트하는 단계; 및(a) activating an inactive direct memory access processing operation and counting time by starting a timer while waiting for the direct memory access processing operation until a request signal is detected; And (b) 직접 메모리 접근 처리 동작을 위한 대기 시간이 상기 타이머에 설정된기준값을 초과하는 경우 이전의 직접 메모리 접근 처리 동작으로 발생한 데이터를 상기 메모리로 전송하는 단계를 포함하는 데이터 전송 방법.and (b) transmitting data generated by a previous direct memory access processing operation to the memory when the waiting time for the direct memory access processing operation exceeds a reference value set in the timer. 제 1항에 있어서,The method of claim 1, (c) 상기 (b)단계에서 발생된 데이터를 상기 메모리로 전송한 후에 이를 상기 제어부에 알리는 단계를 더 포함하는 것을 특징으로 하는 데이터 전송 방법.(c) transmitting the data generated in the step (b) to the memory and then informing the controller of the data.
KR1020020031610A 2002-06-05 2002-06-05 Method for transmitting data KR20030093766A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020031610A KR20030093766A (en) 2002-06-05 2002-06-05 Method for transmitting data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020031610A KR20030093766A (en) 2002-06-05 2002-06-05 Method for transmitting data

Publications (1)

Publication Number Publication Date
KR20030093766A true KR20030093766A (en) 2003-12-11

Family

ID=32386017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020031610A KR20030093766A (en) 2002-06-05 2002-06-05 Method for transmitting data

Country Status (1)

Country Link
KR (1) KR20030093766A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868766B1 (en) * 2007-01-31 2008-11-17 삼성전자주식회사 Method and apparatus for determining priority in direct memory access apparatus having multiple direct memory access requesting blocks

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03224048A (en) * 1990-01-30 1991-10-03 Fujitsu Ltd Informing method for interruption of transfer
JPH0749817A (en) * 1993-08-06 1995-02-21 Hitachi Ltd Dma transfer controller
JPH07281991A (en) * 1994-04-12 1995-10-27 Oki Electric Ind Co Ltd Data transfer device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03224048A (en) * 1990-01-30 1991-10-03 Fujitsu Ltd Informing method for interruption of transfer
JPH0749817A (en) * 1993-08-06 1995-02-21 Hitachi Ltd Dma transfer controller
JPH07281991A (en) * 1994-04-12 1995-10-27 Oki Electric Ind Co Ltd Data transfer device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868766B1 (en) * 2007-01-31 2008-11-17 삼성전자주식회사 Method and apparatus for determining priority in direct memory access apparatus having multiple direct memory access requesting blocks

Similar Documents

Publication Publication Date Title
US20200174953A1 (en) Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link
US7124207B1 (en) I2O command and status batching
KR101197749B1 (en) Flow control for universal serial bususb
US6473414B1 (en) Carrier sense collision avoidance with auto abort
US6859886B1 (en) IO based embedded processor clock speed control
US20130151744A1 (en) Interrupt Moderation
GB2463800A (en) Providing an separate transaction queue for posted transactions determined to be interrupts received from a peripheral device.
JPH10207822A (en) Interruption processing method for high speed i/o controller
US6898751B2 (en) Method and system for optimizing polling in systems using negative acknowledgement protocols
JP2004021613A (en) Data transfer controller, electronic apparatus, and data transfer control method
US6173343B1 (en) Data processing system and method with central processing unit-determined peripheral device service
JPS623362A (en) Data reception system
EP1433069B1 (en) Bus system and bus interface for connection to a bus
US5761453A (en) Method and system for increasing the throughput of serial data in a computer system
US7043589B2 (en) Bus system and bus interface
KR20030093766A (en) Method for transmitting data
US20040111549A1 (en) Method, system, and program for improved interrupt processing
US6216182B1 (en) Method and apparatus for serving data with adaptable interrupts
US6101544A (en) Method and system for sharing a single universal asynchronous receiver transmitter (UART) among multiple resources in a data processing system
JPH0578925A (en) Communication control method
JP2000276437A (en) Dma controller
JP3626697B2 (en) Data transfer method and data transfer system
US6721835B1 (en) Method and apparatus for minimizing bus contention for I/O controller read operations
CN114238188A (en) Method and device for receiving serial port indefinite length data based on DMA (direct memory access) and FIFO (first in first out)
JPH1139240A (en) Circuit and method for controlling transmission-reception buffer, and recording medium for recording control program for the circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application