KR20010062477A - 전기 와이어링 평면의 유전체 충전 - Google Patents

전기 와이어링 평면의 유전체 충전 Download PDF

Info

Publication number
KR20010062477A
KR20010062477A KR1020000076961A KR20000076961A KR20010062477A KR 20010062477 A KR20010062477 A KR 20010062477A KR 1020000076961 A KR1020000076961 A KR 1020000076961A KR 20000076961 A KR20000076961 A KR 20000076961A KR 20010062477 A KR20010062477 A KR 20010062477A
Authority
KR
South Korea
Prior art keywords
layer
dielectric layer
integrated circuit
dielectric
trench
Prior art date
Application number
KR1020000076961A
Other languages
English (en)
Inventor
마르쿠스 키르히호프
미하엘 로갈리
슈테판 베게
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20010062477A publication Critical patent/KR20010062477A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 집적 회로의 전기 와이어링 평면을 위한 유전체 충전에 관한 것이다. 집적 회로의 전기 와이어링은 라인 평면 및 패시베이션 평면이 미리 배치될 수 있는 본체(1); 도전층(2)으로서 상기 본체(1) 위에 배치되어 제 1 도체 레일(3), 제 2 도체 레일(4) 및 상기 두 도체 레일(3, 4) 사이의 트렌치(5)를 포함하도록 구조화되는 도전층(2); 및 상기 도전층(2) 위에 배치되어 적어도 트렌치(5)를 부분적으로 충전하는 제 1 유전층(6)을 포함하며, 상기 제 1 유전층(6)의 경우 중합체 재료인 폴리벤조옥사졸이 고려된다.

Description

전기 와이어링 평면의 유전체 충전{DIELECTRIC FILLING ELECTRIC WIRING PLANES}
본 발명은 집적 회로내 전기 와이어링 평면의 유전체 충전에 관한 것이다.
집적 회로는 대부분 기판상에 층으로 배치되는 다수의 개별 구조들로 구성된다. 통상 저항, 커패시터, 다이오드, 트랜지스터 등과 같은 전자 부품은 기판 내에 제조된다. 그런 다음 그 위에 놓인 와이어링 평면(소위 금속 증착 평면) 내에 개별 부품의 전기 회로 설계가 실시된다.
전기 와이어링에 사용되는 방법은 기판 상에 도전층을 디포짓하는 것이다. 이어서 상기 도전층은 도체 레일이 그 사이에 놓인 트렌치에 의해 형성되도록 포토리소그래피에 의해 구조화된다. 통상 상기 트렌치는 실리콘 산화물로 된 유전체로 채워진다. 이를 위해 예컨대 붕소 규산염 유리, 인 규산염 유리 또는 비소 규산염 유리 내지는 상기 물질의 혼합물과 같이 도핑된 실리콘 산화물이 사용된다. 도핑된 규산염 유리는 높은 온도에서 유동하는 특성을 갖는다. 그로 인해 트렌치가 절연 유전체로 채워질 수 있다.
물론 도핑된 규산염 유리는 약 4 정도의 높은 유전 상수를 갖는다는 단점이 있다. 높은 유전 상수는 전기 접속 라인으로 신호를 전파하는 속도에 악영향을 끼치며, 상기 접속 라인은 높은 유전 상수에 의해 큰 정전 용량을 가진다. 큰 정전 용량은 긴 RC-시간을 초래한다. 긴 RC-시간의 문제는 차후에 더 첨예화된다. 그 이유는 부품이 점점 작아지고 있는 추세에 따라 개별 도체 레일 사이의 간격도 계속 줄어들고 있으며, 이는 정전 용량을 더 크게 하기 때문이다.
전기 회로가 지속적으로 축소됨에 따른 또 다른 문제는 도핑된 규소 유리의 유동성이 제한된다는 점이다. 그로 인해 도체 레일들 사이의 트렌치가 점점 더 좁아지면 도핑된 규소 유리가 더 이상 다다를 수 없는 공동이 형성된다. 상기 공동은 습기를 축적시키는 바람직하지 않은 특성을 가지고 있다. 예컨대 납땜시 집적 회로가 거치게 되는 온도 단계에서, 상기 집적 회로는 축적된 습기의 증발에 의해폭발함에 따라 사용할 수 없게 된다.
또 다른 단점은 도핑된 규소 유리층의 높은 반사율로 인해 후속하는 리소그래피 단계에서 잘못된 노광 및 잘못된 프로세싱이 야기될 수 있다는 점이다.
본 발명의 목적은 바람직한 충전 특성 및 유동 특성, 낮은 유전 상수 및 포토리소그래피 단계시 반사 억제 특성을 갖는, 집적 회로의 전기 와이어링 평면을 위한 유전층을 제공하는 것이다.
도 1은 선행 기술에 따른 전기 와이어링을 위한 층 구조.
도 2는 본 발명에 따른 층 구조의 제 1 실시예.
도 3은 본 발명에 따른 층 구조의 제 2 실시예.
도면의 주요 부호 설명
1 : 본체 6 : 제 1 유전층
2 : 도전층 7 : 실리콘 산화물층
3 : 제 1 도체 레일 8 : 실리콘 질화물층
4 : 제 2 도체 레일 9 : 제 2 유전층
5 : 트렌치
상기 목적은 본 발명에 따라
- 본체;
- 도전층으로서, 상기 본체 위에 배치되고, 제 1 도체 레일, 제 2 도체 레일 및 상기 두 도체 레일 사이의 트렌치를 포함하도록 구조화된 도전층;
- 상기 도전층 위에 배치되고 트렌치를 적어도 부분적으로 채우며, 중합체 재료인 폴리벤조옥사졸 및/또는 폴리노르보르넨 및/또는 이들의 유도체 중 하나를 포함하는 제 1 유전층을 갖는 집적 회로의 전기 와이어링에 의해 달성된다.
폴리벤조옥사졸 외에도 마찬가지로 스핀-온 방법에 의해 웨이퍼상에 디포짓될 수 있는 다른 물질들도 적합하다. 여기에는 수소 실세퀴옥산과 같은 무기 물질 및 폴리벤조옥사졸, 폴리이미드, 페릴렌, 폴리노르보르넨 및 폴리테트라플루오로에틸렌과 같은 유기 물질 및 그들의 유도체, 특히 플루오르화 유도체가 속한다.
상기 방법과 관련된 목적은
- 본체(1) 위에 도전층(2)을 형성하는 단계;
- 제 1 도체 레일(3), 제 2 도체 레일(4) 및 상기 두 도체 레일 사이의 트렌치(5)가 형성되도록 상기 도전층(2)을 구조화하고, 이 때 폴리벤조옥사졸 및/또는 폴리노르보르넨 및/또는 이들의 유도체 중 하나를 포함하는 중합체로 이루어진 제 1 유전층(6)이 상기 도전층(2) 위에 스핀-온 디포짓됨으로써 상기 트렌치(5)가 적어도 부분적으로 충전되는 단계를 포함하는, 집적 회로의 전기 와이어링 제조 방법에 의해 달성된다.
바람직한 실시예는 각각의 종속항에 제시되어있다.
중합체 재료인 폴리벤조옥사졸(PBO)는 스핀 코팅(spin coating)에 의해 도포될 수 있기 때문에 아주 작은 틈까지 공동없이 채워질 수 있다는 특징을 갖는다. 따라서 HAST-테스트(Humidity Accelleration Stress Test)에서 습기를 축적하고 후속하는 온도 단계에서 폭발될 수 있는(팝콘-효과) 공동의 형성이 예방된다. 이러한 뛰어난 평탄화 특성 외에도 폴리벤조옥사졸은 경화 후에 400℃ 이상까지 내열성 및 낮은 수분 흡수율을 갖는다. 또한 폴리벤조옥사졸의 유전 상수는 경화된 상태에서 2.9 미만이다. 작은 유전 상수는 소수의 기생 커패시터에 의한, 집적 회로의 빠른 신호를 가능하게 한다. 또한 폴리벤조옥사졸은 그의 흡수 특성을 통해 후속하는 포토리소그래피 코팅 단계시 반사를 억제한다. 그로 인해 후속하는 포토리소그래피 단계시 확실히 개선된 융해도가 달성된다.
본 발명에 따른 장치의 개선된 제조에서는 유전층의 상부에 실리콘 질화물 층이 배치된다. 상기 실리콘 질화물 층은 수증기, 알칼리 이온 및 기타 부식성 물질에 대한 뛰어난 보호 작용을 하는 패시베이션층으로서 사용될 수 있다.
본 발명에 따른 장치의 제 2 개선예에서는 제 1 유전층과 실리콘 질화물 층 사이에 실리콘 산화물 층이 배치된다.
본 발명에 따른 장치의 제 3 개선예에서는 제 1 유전층의 상부에 폴리벤조옥사졸 또는 감광성 폴리이미드로 이루어진 제 2 유전층이 배치된다.
본 발명의 실시예는 도면을 참고로 하기에 자세히 설명된다.
도 1에는 선행 기술에 따른 전기 와이어링의 층 구조가 도시되어있다. 저항, 커패시터, 다이오드, 트랜지스터, 패시베이션 층 등과 같은 전자 부품이 미리 포함되어있을 수 있는 본체(1)상에 도전층(2)이 디포짓된다. 통상 도전층(2)은 알루미늄이나 구리와 같은 금속으로 형성된다. 상기 도전층은 제 1 도체 레일(3), 제 2 도체 레일(4) 및 상기 두 도체 레일 사이에 놓인 트렌치(5)가 형성되도록 구조화된다. 이어서 도핑된 규산염 유리가 디포짓되고, 온도 단계를 거쳐 트렌치(5)를 충전하여 실리콘 산화물 층(7)을 형성한다. 이어서 상기 실리콘 산화물 층(7) 위에 뛰어난 보호 효과를 나타내는 패시베이션 층으로서 실리콘 질화물 층(8)이 형성된다. 그런 다음 상기 실리콘 질화물 층(8) 위에 제 2 유전층(9)이 형성된다. 상기 제 2 유전층(9)은 포토 레지스트 층으로서 사용되며, 예컨대 폴리이미드, 감광성 폴리이미드, 폴리이미드 유도체, 폴리벤조옥사졸, 감광성 폴리벤조옥사졸 또는 폴리벤조옥사졸 유도체로 구성된다.
도 2의 경우 트렌치(5)를 충전하고 도전층(2)을 커버함으로써 제 1 도체 레일(3) 및 제 2 도체 레일(4)을 커버하기 위해 제 1 유전층(6)이 사용된다는 점에서도 1과 차이가 있다. 제 1 유전층(6)에 있어서 예컨대 중합체 재료인 폴리벤조옥사졸이 고려된다. 폴리벤조옥사졸로 이루어진 제 1 유전층(6)의 본 발명에 따른 장점은 2.9 미만의 낮은 유전 상수 및 후속하는 리소그래피 단계시 반사를 감소시키는 것과 같은 뛰어난 충전 특성에 있다.
도 3의 경우 유전층(6) 위에 실리콘 질화물 층(8)이 형성된다. 이와 달리 도 2에 도시된 실시예에서는 먼저 실리콘 산화물 층(7)이 유전층(6) 위에 형성된 다음, 그 위에 실리콘 질화물 층(8)이 형성된다.
또 다른 장점은 빈번하게 기계적 변형을 일으키는 실리콘 질화물 층(8)에 대해 상기 유전층(6)이 응력 감소층으로서 작용함에 따라, 실리콘 질화물 층의 기계적 응력에 의해 야기되는 집적적인 문제가 감소되거나 제거된다는 점이다. 그밖에도 도 3의 유전층(6)의 두께가 도 1의 실리콘 산화물 층(7)의 두께보다 더 얇게 형성될 수 있기 때문에, 패시베이션 층의 개방을 위해 후속되는 건식 에칭 단계의 소요 시간이 더 짧아짐에 따라 더 경제적이다.
본 발명에 의해 바람직한 충전 특성 및 유동 특성, 낮은 유전 상수 및 포토리소그래피 단계시 반사 억제 특성을 갖는, 집적 회로의 전기 와이어링 평면을 위한 유전층을 제공하는 것이 보증된다.

Claims (10)

  1. - 본체(1);
    - 도전층(2)으로서, 상기 본체(1) 위에 배치되고, 제 1 도체 레일(3), 제 2 도체 레일(4) 및 상기 두 도체 레일 사이의 트렌치(5)를 포함하도록 구조화된 도전층(2);
    - 상기 도전층(2) 위에 배치되고 트렌치(5)를 적어도 부분적으로 채우는 제 1 유전층(6)을 포함하는 집적 회로의 전기 와이어링에 있어서,
    상기 제 1 유전층(6)이 중합체 재료인 폴리벤조옥사졸 및/또는 폴리노르보르넨 및/또는 이들의 유도체 중 하나를 포함하는 것을 특징으로 하는 집적 회로의 전기 와이어링.
  2. 제 1항에 있어서,
    상기 제 1 유전층(6)의 상부에 실리콘 질화물 층(8)이 배치되는 것을 특징으로 하는 집적 회로의 전기 와이어링.
  3. 제 2항에 있어서,
    상기 제 1 유전층(6)과 실리콘 질화물 층(8) 사이에 실리콘 산화물 층(7)이 배치되는 것을 특징으로 하는 집적 회로의 전기 와이어링.
  4. 제 1항 내지 3항 중 어느 한 항에 있어서,
    상기 제 1 유전층(6)의 상부에 그와 동일한 재료로 이루어진 제 2 유전층(9)이 배치되는 것을 특징으로 하는 집적 회로의 전기 와이어링.
  5. 제 1항 내지 3항 중 어느 한 항에 있어서,
    상기 제 1 유전층(6)의 재료가 3.5 미만의 유전 상수를 갖는 것을 특징으로 하는 집적 회로의 전기 와이어링.
  6. 제 1항 내지 3항 중 어느 한 항에 있어서,
    상기 중합체 재료가 폴리벤조옥사졸, 폴리노르보르넨, 폴리이미드 및/또는 페릴렌의 플루오르화 유도체를 포함하는 것을 특징으로 하는 집적 회로의 전기 와이어링.
  7. - 본체(1) 위에 도전층(2)을 형성하는 단계;
    - 제 1 도체 레일(3), 제 2 도체 레일(4) 및 상기 두 도체 레일 사이의 트렌치(5)가 형성되도록 상기 도전층(2)을 구조화하는 단계를 포함하는, 집적 회로의 전기 와이어링 제조 방법에 있어서,
    중합체로 이루어진 제 1 유전층(6)이 상기 도전층(2) 위에 스핀-온 됨으로써 상기 트렌치(5)가 적어도 부분적으로 충전되고, 상기 중합체가 폴리벤조옥사졸 및/또는 폴리노르보르넨 및/또는 이들의 유도체 중 하나를 포함하는 것을 특징으로 하는 방법.
  8. 제 7항에 있어서,
    상기 제 1 유전층(6)의 상부에 실리콘 질화물 층(8)이 형성되는 것을 특징으로 하는 방법.
  9. 제 8항에 있어서,
    상기 제 1 유전체(6)와 실리콘 질화물 층(8) 사이에 실리콘 산화물 층(7)이 형성되는 것을 특징으로 하는 방법.
  10. 제 7항 내지 9항 중 어느 한 항에 있어서,
    상기 제 1 유전층(6)의 상부에 그와 동일한 재료로 이루어진 제 2 유전층(9)이 형성되는 것을 특징으로 하는 방법.
KR1020000076961A 1999-12-17 2000-12-15 전기 와이어링 평면의 유전체 충전 KR20010062477A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19961103A DE19961103C2 (de) 1999-12-17 1999-12-17 Dielektrische Füllung von elektrischen Verdrahtungsebenen und Verfahren zur Herstellung einer elektrischen Verdrahtung
DE19961103.3 1999-12-17

Publications (1)

Publication Number Publication Date
KR20010062477A true KR20010062477A (ko) 2001-07-07

Family

ID=7933165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000076961A KR20010062477A (ko) 1999-12-17 2000-12-15 전기 와이어링 평면의 유전체 충전

Country Status (6)

Country Link
US (1) US6380076B2 (ko)
EP (1) EP1109220A3 (ko)
JP (1) JP2001230505A (ko)
KR (1) KR20010062477A (ko)
DE (1) DE19961103C2 (ko)
TW (1) TW492110B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413827B2 (en) 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
US6677209B2 (en) 2000-02-14 2004-01-13 Micron Technology, Inc. Low dielectric constant STI with SOI devices
US6890847B1 (en) * 2000-02-22 2005-05-10 Micron Technology, Inc. Polynorbornene foam insulation for integrated circuits
DE10155802B4 (de) 2001-11-14 2006-03-02 Infineon Technologies Ag Halbleiterchip mit FIB-Schutz
WO2003063244A1 (de) * 2002-01-25 2003-07-31 Mergeoptics Gmbh Integrierte schaltungsanordnung
US20040253837A1 (en) * 2003-06-10 2004-12-16 Yu-Hao Yang Method for forming a dielectric layer of a semiconductor
CN100481378C (zh) * 2004-05-21 2009-04-22 Jsr株式会社 层叠体及半导体装置
KR100598991B1 (ko) 2005-06-29 2006-07-12 주식회사 하이닉스반도체 층간 절연막 형성용 조성물 및 이를 이용한 반도체 소자의층간 절연막 형성 방법
US7696627B2 (en) 2005-07-07 2010-04-13 Panasonic Corporation Multilayered interconnect structure and method for fabricating the same
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
JP6248392B2 (ja) 2013-01-17 2017-12-20 富士電機株式会社 半導体装置
CN108257934B (zh) 2016-12-29 2021-02-19 联华电子股份有限公司 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS512125A (ja) * 1974-06-22 1976-01-09 Jidosha Kiki Co Doryokukajitorisochino seigyobensochi
GB1590723A (en) * 1976-08-03 1981-06-10 Raychem Ltd Hv insulation materials
JPS6185844A (ja) * 1984-09-28 1986-05-01 シーメンス、アクチエンゲゼルヤフト 集積回路とその製法
DE3802403A1 (de) * 1988-01-28 1989-08-10 Licentia Gmbh Halbleiteranordnung mit polyimidpassivierung
JP3006218B2 (ja) * 1991-10-08 2000-02-07 日立化成工業株式会社 半導体装置並びに半導体の多層配線用層間絶縁膜及び／又は表面保護膜用組成物
JPH08139194A (ja) * 1994-04-28 1996-05-31 Texas Instr Inc <Ti> 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス
US5512514A (en) * 1994-11-08 1996-04-30 Spider Systems, Inc. Self-aligned via and contact interconnect manufacturing method
JP3789545B2 (ja) * 1995-10-09 2006-06-28 ソニー株式会社 絶縁膜の形成方法
DE69734947T2 (de) * 1996-02-29 2006-08-24 Tokyo Ohka Kogyo Co., Ltd., Kawasaki Verfahren zur Herstellung von mehrschichtigen Leiterplatten
KR100205318B1 (ko) * 1996-10-11 1999-07-01 구본준 자유전율의 절연막 제조방법
US5763016A (en) * 1996-12-19 1998-06-09 Anon, Incorporated Method of forming patterns in organic coatings films and layers
US6117763A (en) * 1997-09-29 2000-09-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with a low permittivity dielectric layer and contamination due to exposure to water
JPH11181094A (ja) * 1997-12-24 1999-07-06 Sumitomo Bakelite Co Ltd 含フッ素ポリベンゾオキサゾールの製造方法及びその用途
US6300244B1 (en) * 1998-05-25 2001-10-09 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
SG104255A1 (en) * 1998-09-29 2004-06-21 Sumitomo Bakelite Co Polybenzoxazole resin and precursor thereof
US6235628B1 (en) * 1999-01-05 2001-05-22 Advanced Micro Devices, Inc. Method of forming dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide middle etch stop layer
US6187668B1 (en) * 1999-07-06 2001-02-13 United Microelectronics Corp. Method of forming self-aligned unlanded via holes

Also Published As

Publication number Publication date
EP1109220A2 (de) 2001-06-20
EP1109220A3 (de) 2003-12-17
DE19961103C2 (de) 2002-03-14
US20010004539A1 (en) 2001-06-21
JP2001230505A (ja) 2001-08-24
DE19961103A1 (de) 2001-07-05
US6380076B2 (en) 2002-04-30
TW492110B (en) 2002-06-21

Similar Documents

Publication Publication Date Title
US6261944B1 (en) Method for forming a semiconductor device having high reliability passivation overlying a multi-level interconnect
KR920010127B1 (ko) 반도체장치 및 그 제조방법
JPH08501904A (ja) 通気性エッチ停止層を有するチップ相互接続部
US7781892B2 (en) Interconnect structure and method of fabricating same
KR20010062477A (ko) 전기 와이어링 평면의 유전체 충전
US9793106B2 (en) Reliability improvement of polymer-based capacitors by moisture barrier
KR20040010267A (ko) 다층 배선을 갖는 반도체 집적 회로 장치
EP0318954B1 (en) Semiconductor device having a composite insulating interlayer
US6207560B1 (en) Method for manufacturing thin-film resistor
US20070145544A1 (en) Method for producing a grid cap with a locally increased dielectric constant
KR101096101B1 (ko) 반도체장치 및 반도체장치를 제조하는 방법
US20060014374A1 (en) Layer assembly and method for producing a layer assembly
US7936050B2 (en) Semiconductor device and method of fabricating semiconductor device
JP3123450B2 (ja) 半導体装置およびその製造方法
US20040004054A1 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
KR102558608B1 (ko) 감광 방법에 의한 상호 접속부 및 기타 구조물 패턴화
KR100370791B1 (ko) 반도체 장치 및 그 제조 방법
KR100281031B1 (ko) 감광성 소프트 패시베이션층을 갖춘 집적회로
JP3094945B2 (ja) 半導体装置及びその製造方法
KR0165758B1 (ko) 반도체 소자의 제조 방법
KR100244801B1 (ko) 반도체 소자의 제조방법
KR100300075B1 (ko) 반도체 소자의 배선구조
KR100216730B1 (ko) 반도체 금속막 식각공정
KR19990046867A (ko) 반도체 소자의 금속 배선 형성 방법
KR19990040433A (ko) 절연막에서의 아웃가싱 공정을 포함하는 콘택형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid