KR20010005154A - Fine pattern forming method using resist flow process - Google Patents

Fine pattern forming method using resist flow process Download PDF

Info

Publication number
KR20010005154A
KR20010005154A KR1019990025952A KR19990025952A KR20010005154A KR 20010005154 A KR20010005154 A KR 20010005154A KR 1019990025952 A KR1019990025952 A KR 1019990025952A KR 19990025952 A KR19990025952 A KR 19990025952A KR 20010005154 A KR20010005154 A KR 20010005154A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
flow process
mask pattern
forming
Prior art date
Application number
KR1019990025952A
Other languages
Korean (ko)
Inventor
김명수
고차원
김진수
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025952A priority Critical patent/KR20010005154A/en
Publication of KR20010005154A publication Critical patent/KR20010005154A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Abstract

PURPOSE: A method for obtaining an etching pattern of high resolution is provided by applying a flow process and the controlling the size of mask pattern after forming a photoresist mask pattern having a full margin at first. CONSTITUTION: A step is to form a photoresist mask pattern being used to form etching layer pattern. Then, a step is to form a photoresist layer by depositing a photoresist compound as an upper portion of the etching layer. Next, a step is to form a first mask pattern having a low resolution which is lower than that of an exposure device by the lithography process. Thereafter, a step is to obtain a final mask pattern by an execution a flow process on the results. The flow process is executed within 48 hours after forming the first mask pattern and at the temperature from 5 to 50 deg.C which is higher than the transition degree of glass of the photoresist resin forming the photoresist compound.

Description

레지스트 플로우 공정을 이용한 미세패턴 형성방법{Fine pattern forming method using resist flow process}Fine pattern forming method using resist flow process

본 발명은 반도체의 집적회로 제조 공정 중에서, 소자의 미세패턴 형성방법에 대한 것으로서, 보다 자세하게는 초미세 패턴 형성시에 레지스트 플로우 공정을 도입하여 미세패턴을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a micropattern of a device in a semiconductor integrated circuit fabrication process, and more particularly, to a method of forming a micropattern by introducing a resist flow process when forming an ultrafine pattern.

통상, 캐패시터 형성공정은 PR 패터닝, PR 패턴을 식각 마스크로 하는 절연막의 식각 공정 및 이로 인한 캐패시터 패턴의 형성, 전극물질의 증착 및 CMP 공정 등을 거쳐 도 3과 같은 형태를 갖게 된다.In general, the capacitor forming process has a form as shown in FIG. 3 through PR patterning, an etching process of an insulating film using the PR pattern as an etch mask, the formation of a capacitor pattern, deposition of an electrode material, and a CMP process.

현재 0.15㎛ 이하의 기술을 적용하여 반도체 캐패시터를 형성할 경우 캐패시터의 CD는 단축 (短軸)이 160nm 이하이어야 한다. 그러나 실제로 KrF 노광장비를 이용할 경우 패턴의 한계 해상력은 180nm 이하인데, 이때 180nm 크기의 캐패시터는 공정 마진이 거의 없이 형성되는 경우이다. 그런데, 이에 상응되는 PR 마스크 패턴을 직접 형성하는 경우에는 노광시의 근접효과로 의해 도 1에서 볼 수 있는 바와 같이, 셀 (cell)의 가장 외곽에 위치한 마스크 패턴은 셀 안쪽의 패턴들 보다 훨씬 작게 형성된다. 따라서, 이를 마스크로 하여 절연막 식각공정 후에 형성되는 셀외곽의 캐패시터 패턴은 셀 중앙부에 형성된 캐패시터 패턴에 비해 하부 플러그와의 접촉면이 훨씬 작다.When forming a semiconductor capacitor by applying a technology of 0.15㎛ or less at present, the CD of the capacitor should have a short axis of 160 nm or less. However, when the KrF exposure equipment is actually used, the limit resolution of the pattern is 180 nm or less, where a 180 nm capacitor is formed with almost no process margin. However, in the case of directly forming a corresponding PR mask pattern, as shown in FIG. 1 due to the proximity effect during exposure, the outermost mask pattern of the cell is much smaller than the patterns inside the cell. Is formed. Therefore, the capacitor pattern outside the cell formed after the insulating film etching process using this as a mask has a much smaller contact surface with the lower plug than the capacitor pattern formed in the cell center portion.

또한, 노광시의 근접 효과로 인해, 도 2에서 볼 수 있는 바와 같이 절연막 식각후에 셀 외곽에 형성되는 캐패시터에는 심한 슬로프(slope) 현상이 나타난다.In addition, due to the proximity effect at the time of exposure, a severe slope phenomenon appears in the capacitor formed outside the cell after etching the insulating film as shown in FIG.

이와 같은 좁은 플러그 접촉면 및 심한 슬로프로 인해, 셀 외곽에 형성된 캐패시터 패턴은 후속 CMP 공정시에 받는 스트레스에 의해 도 4에 보여지는 바와 같이 쓰러지게 된다. 이러한 외곽 셀의 패턴 쓰러짐 현상은 소자의 캐패시터의 전기적 특성을 열화시킬 뿐만 아니라, 쓰러진 패턴이 웨이퍼 상의 다이들 사이를 돌아다니게 됨에 따라 타 소자의 전기적 특성에까지 부정적인 영향을 미치게 되며, 또한 후속 공정에서 장비 오염 문제를 유발시키게 된다.Due to this narrow plug contact surface and severe slopes, the capacitor pattern formed outside the cell collapses as shown in FIG. 4 due to the stress applied during the subsequent CMP process. This pattern collapse of the outer cell not only degrades the electrical characteristics of the capacitor of the device, but also negatively affects the electrical properties of other devices as the collapsed pattern is moved between the dies on the wafer, and also in the subsequent process. It will cause pollution problems.

본 발명의 목적은 초미세 패턴 형성공정시에 발생되는 근접효과를 최소화하여 셀 외곽에 형성되는 캐패시터 패턴의 무너짐 현상을 방지하는 방법을 제공하는 것이다.An object of the present invention is to provide a method of preventing the collapse of the capacitor pattern formed on the outside of the cell by minimizing the proximity effect generated during the ultra-fine pattern formation process.

도 1은 종래기술에 따라 형성된 캐패시터 마스크 패턴을 보여주는 SEM 사진이고,1 is an SEM photograph showing a capacitor mask pattern formed according to the prior art,

도 2는 종래기술에 따른 캐패시터 형성공정에 있어서, 셀 외곽 패턴의 슬로프 현상을 보여주는 SEM사진이며,2 is a SEM photograph showing the slope phenomenon of the cell outer pattern in the capacitor forming process according to the prior art,

도 3은 통상의 캐패시터 패턴 형성공정을 설명하기 위한 도면이며,3 is a view for explaining a conventional capacitor pattern forming process,

도 4는 종래기술에 따른 캐패시터 형성공정에 있어서, 셀 외곽 패턴의 쓰러짐 현상을 보여주는 SEM 사진이며,4 is a SEM photograph showing the collapse of the cell outer pattern in the capacitor forming process according to the prior art,

도 5는 본 발명에 따라 형성된 캐패시터 마스크 패턴을 도시하는 SEM 이다.5 is an SEM showing a capacitor mask pattern formed in accordance with the present invention.

상기한 목적을 달성하기 위해 본 발명은 노광장비의 한계 해상력에 비추어 충분한 마진을 갖는 포토레지스트(이하, PR) 마스크 패턴을 1차적으로 형성한 후, 플로우 공정을 적용하여 상기 마스크 패턴의 크기를 조절하여 보다 고해상도의 피식각 패턴을 얻는 방법을 제공한다.In order to achieve the above object, the present invention primarily forms a photoresist (PR) mask pattern having sufficient margin in view of the limit resolution of an exposure apparatus, and then adjusts the size of the mask pattern by applying a flow process. By providing a method of obtaining a higher resolution etching pattern.

이하 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail.

이에 본 발명자들은 상기 문제점들을 해결하기 위하여 노력하여 오던 중, 피식각 패턴 형성공정에 사용되는 PR 마스크 패턴을 형성함에 있어서, 먼저 통상의 리소그래피 공정에 의해 노광장비의 한계해상력에 비추어 충분한 마진을 갖는 PR 마스크 패턴을 형성한 다음, 플로우 공정을 실시하여 상기 PR 패턴의 크기를 조절하면 초미세 패턴 형성공정에 있어 문제가 되는 근접효과를 효과적으로 방지하면서도 고해상도의 패턴을 제조할 수 있음을 발견하였다.Accordingly, the present inventors have been trying to solve the above problems, in forming the PR mask pattern used in the etching pattern forming process, first, PR having a sufficient margin in view of the limit resolution of the exposure equipment by a conventional lithography process After forming the mask pattern, it was found that by adjusting the size of the PR pattern by performing a flow process, a high-resolution pattern can be manufactured while effectively preventing the proximity effect that is problematic in the ultra-fine pattern forming process.

즉, PR 패턴 형성시에는 상대적으로 저해상도의 패턴이 얻어지므로, 노광에 의한 근접효과의 유발정도가 적어 셀 외곽 패턴의 크기가 작아지는 것이 방지되며, 패턴이 심하게 기울어지는 슬로프 현상도 방지된다. 따라서, 후속 CMP 공정등에서 패턴 쓰러짐 현상이 방지된다.That is, since a relatively low resolution pattern is obtained at the time of forming the PR pattern, the degree of induction of the proximity effect due to exposure is small, and the size of the cell outer pattern is prevented from being reduced, and the slope phenomenon in which the pattern is inclined is also prevented. Therefore, the pattern collapse phenomenon in the subsequent CMP process or the like is prevented.

이어서, PR의 열적특성을 이용하여 후속의 플로우 공정으로 이미 형성된 PR 패턴의 크기를 조절함으로써, 이를 마스크로 하여 형성되는 캐패시터 패턴의 해상도를 높일 수 있게 된다. 즉, PR 패턴을 당해 PR의 유리 전이 온도 이상으로 가열하면 레지스트의 흐름이 발생되어 PR 패턴 크기가 조절되고, 이로써 보다 고해상도의 캐패시터 패턴 형성이 가능해 진다.Subsequently, by adjusting the size of the PR pattern already formed by the subsequent flow process using the thermal characteristics of the PR, it is possible to increase the resolution of the capacitor pattern formed using this as a mask. That is, when the PR pattern is heated above the glass transition temperature of the PR, a flow of resist is generated to adjust the PR pattern size, thereby enabling formation of a higher resolution capacitor pattern.

상기 플로우 공정은 캐패시터 패턴 형성 이후 48시간 이내에, 레지스트 수지의 유리 전이 온도 보다 5 내지 50℃ 이상의 온도에서 수행될 수 있으며, 바람직하게는 80 내지 180℃의 온도에서 5초 내지 300초 동안 실시하는 것이 바람직하다.The flow process may be performed within 48 hours after the formation of the capacitor pattern, at a temperature of 5 to 50 ° C. or higher than the glass transition temperature of the resist resin, and preferably at 5 to 300 seconds at a temperature of 80 to 180 ° C. desirable.

이때, 상기 플로우 공정은 (i)오븐, 핫 플레이트 (hot plate) 또는 자외선(UV)을 이용한 베이크 방식, (ii)프록시머티 (proximity) 베이크 또는 (iii)콘택 (contact) 베이크 방식으로 수행될 수 있다. 또한 상기 플로우 공정은 정해진 최종 CD를 맞추기 위하여 1회 이상 베이크할 수 있다.In this case, the flow process may be performed by (i) baking by using an oven, hot plate or ultraviolet (UV), (ii) by proxy baking or (iii) by contact baking. have. In addition, the flow process may be baked one or more times to match the final CD.

한편, 상기 PR 패턴형성에 사용되는 포토레지스트 조성물은 통상 PR 수지와 유기용매를 포함하는데, 레지스트 수지로는 폴리비닐페놀계, 폴리하이드록시스티렌계, 폴리노르보넨계, 폴리아마덴계, 폴리이미드계, 폴리아크릴레이트계, 폴리메타아크릴레이트계 등 통상의 수지가 사용될 수 있으나, 특히 ArF, KrF 및 EUV를 포함하는 원자외선 (DUV; Deep Ultra Violet), E-빔, X-선, 이온빔, i-라인 (line) 등의 극단파장 광원을 채용하는 리소그래피 공정에 적합한 수지인 것이 보다 바람직하다. 또, 유기용매로는 에틸 3-에톡시프로피오네이트, 메틸 3-메톡시프로피오네이트, 시클로헥사논, 프로필렌글리콜 메틸 에테르 아세테이트, 메틸에틸케톤, 벤젠, 톨루엔, 디옥산, 디메틸포름아미드 등 통상의 PR 조성물 제조용 유기용매가 사용될 수 있다.On the other hand, the photoresist composition used to form the PR pattern usually includes a PR resin and an organic solvent, and the resist resin is polyvinylphenol-based, polyhydroxystyrene-based, polynorbornene-based, polyadenene-based, polyimide-based Ordinary resins, such as polyacrylate-based, polymethacrylate-based, may be used, but in particular, deep ultraviolet (DUV; Deep Ultra Violet), E-beam, X-ray, ion beam, i, including ArF, KrF and EUV. It is more preferable that it is a resin suitable for a lithography process that employs an ultra-short wavelength light source such as a line. As the organic solvent, ethyl 3-ethoxypropionate, methyl 3-methoxypropionate, cyclohexanone, propylene glycol methyl ether acetate, methyl ethyl ketone, benzene, toluene, dioxane, dimethylformamide, etc. Organic solvents for the preparation of the PR composition of

한편, 포토레지스트의 코팅 두께는 0.1 내지 3.5㎛인 것이 바람직하며, 상기 레지스트 플로우 공정은 밀집 (dense) 또는 단독 (isolated) 패턴에 두루 적용될 수 있다.On the other hand, the coating thickness of the photoresist is preferably 0.1 to 3.5㎛, the resist flow process may be applied throughout the dense or isolated pattern.

또한 상기 레지스트 플로우 공정은 캐패시터 형성공정 뿐만 아니라, 옥사이드, 폴리옥사이드, 나이트라이드, BPSG, 알루미늄, 텅스텐, 코발트, 유기 난반사 방지 물질, 무기 난반사 방지 물질, 티타늄 등으로 이루어진 소자 패턴 형성에도 적용될 수 있으며, 또한 절연체의 증착 후 CMP(chemical mechanical polishing)공정 시행 전후의 웨이퍼에도 적용할 수도 있다.In addition, the resist flow process may be applied not only to a capacitor forming process but also to forming a device pattern made of oxide, polyoxide, nitride, BPSG, aluminum, tungsten, cobalt, organic anti-reflective material, inorganic anti-reflective material, titanium, and the like. It can also be applied to wafers before and after the chemical mechanical polishing (CMP) process after the deposition of the insulator.

또, 상기 플로우 공정은 캐패시터 이외에 대칭적인 콘택 홀 (contact hole), 라인 (line) 또는 스페이스 (space) 형성공정에 적용할 수 있는데, 이로써, 노광원의 한계 해상도 이상의 크기로 형성된 콘택홀 패턴을 훨씬 작게 줄일 수 있다.In addition, the flow process may be applied to a process of forming symmetrical contact holes, lines, or spaces in addition to the capacitors, thereby greatly improving the contact hole pattern formed at a size larger than the limit resolution of the exposure source. Can be reduced.

이하 본 발명을 실시예에 의하여 상세히 설명한다. 단, 실시예는 발명을 예시하는 것일 뿐 본 발명이 하기 실시예에 의하여 한정되는 것은 아니다.Hereinafter, the present invention will be described in detail by examples. However, the Examples are only for illustrating the invention and the present invention is not limited by the following Examples.

실시예 1.Example 1.

캐패시터 마스크 패턴을 얻기 위하여 원자외선용 포토레지스트를 기판 위에 코팅하고, 소프트 베이크하여 KrF 노광기로 노광한 다음 습식 현상하였다. 이러한 공정을 거쳐 단축 크기가 200nm인 캐패시터 패턴을 형성한 후, 약 130∼150℃에서 90초간 가열하는 레지스트 플로우 공정을 수행하여 도 5에 도시된 바와 같은 단축 크기가 160nm인 캐패시터 패턴을 얻었다. 상기 도 5에서 보여진 바와 같이, 셀 외곽에 형성된 캐패시터 패턴의 크기는 셀 중앙부의 캐패시터 패턴의 크기와 큰 차이가 없었다.In order to obtain a capacitor mask pattern, an ultraviolet ray photoresist was coated on a substrate, soft baked, exposed to a KrF exposure machine, and then wet developed. After forming a capacitor pattern having a short axis size of 200 nm through this process, a resist flow process of heating at about 130 to 150 ° C. for 90 seconds was performed to obtain a capacitor pattern having a short axis size of 160 nm as shown in FIG. 5. As shown in FIG. 5, the size of the capacitor pattern formed outside the cell was not significantly different from the size of the capacitor pattern at the center of the cell.

실시예 2.Example 2.

캐패시터 마스크 패턴을 얻기 위하여 i-라인용 포토레지스트를 기판 위에 코팅하고, 소프트 베이크하여 i-라인 노광기로 노광한 다음 습식 현상하였다. 이러한 공정을 거쳐 단축 크기가 300nm인 캐패시터를 형성한 후, 약 140℃로 120초간 가열하는 레지스트 플로우 공정을 실시하여 단축 크기가 250nm인 캐패시터 패턴을 얻었다.In order to obtain a capacitor mask pattern, an i-line photoresist was coated on a substrate, soft baked, exposed with an i-line exposure machine, and wet developed. Through this process, a capacitor having a short axis size of 300 nm was formed, and then a resist flow process of heating at about 140 ° C. for 120 seconds was performed to obtain a capacitor pattern having a short axis size of 250 nm.

실시예 3.Example 3.

캐패시터 마스크 패턴을 얻기 위하여 ArF용 포토레지스트를 기판 위에 코팅하고, 소프트 베이크하여 ArF 노광기로 노광한 다음 습식 현상하였다. 이러한 공정을 거쳐 단축 크기가 130nm인 캐패시터를 형성한 후, 약 135℃로 150초간 가열하는 레지스트 플로우 공정을 이용하여 단축 크기가 100nm인 캐패시터 패턴을 얻었다.In order to obtain a capacitor mask pattern, an ArF photoresist was coated on a substrate, soft baked, exposed with an ArF exposure machine, and wet developed. Through this process, a capacitor having a short axis size of 130 nm was formed, and a capacitor pattern having a short axis size of 100 nm was obtained by using a resist flow process of heating at about 135 ° C. for 150 seconds.

이상에서 살펴본 바와 같이, 본 발명에서는 0.2㎛ 이하 크기의 디자인 룰 (Design Rule)을 갖는 반도체 제조 공정에서, 캐패시터 마스크 패턴으로서 레지스트 패턴을 노광장비에 의해 충분히 넓은 공정 마진을 가진 패턴으로 형성한 후, 레지스트 플로우 공정을 적용함으로써 공정 마진의 감소 없이 그대로 패턴의 크기를 원하는 만큼 줄임으로써, 단일 공정에 의해 고해상도의 마스크 패턴을 얻는 경우에 문제되는 근접효과를 최소화 할 수 있으며, 이로써, (i) 셀외곽의 캐패시터가 정상적으로 형성되지 않음으로써 유발되는 전기적 특성 열화를 방지하고, (ii) 캐패시터의 하부면과 플러그의 접촉면적이 줄어드는 것을 방지하여 셀외곽의 캐패시터 패턴이 쓰러지는 현상을 최소화할 수 있다.As described above, in the present invention, in the semiconductor manufacturing process having a design rule of 0.2 μm or less, after forming a resist pattern as a capacitor mask pattern with a pattern having a sufficiently wide process margin by an exposure apparatus, By applying a resist flow process, the size of the pattern can be reduced as much as desired without reducing process margins, thereby minimizing the proximity effect that is a problem when obtaining a high-resolution mask pattern by a single process, thereby (i) the outside of the cell. It is possible to prevent the deterioration of the electrical characteristics caused by the capacitor is not formed normally, and (ii) to prevent the contact area between the lower surface of the capacitor and the plug is reduced to minimize the collapse of the capacitor pattern outside the cell.

Claims (15)

피식각층 패턴 형성공정에 사용되는 포토레지스트 마스크 패턴을 형성하는 방법에 있어서,In the method for forming a photoresist mask pattern used in the etching layer pattern forming step, (a) 피식각층 상부에 포토레지스트 조성물을 도포하여 포토레지스트막을 형성하는 단계와,(a) applying a photoresist composition on the etched layer to form a photoresist film; (b) 리소그래피 공정에 의해 노광장비의 한계 해상도보다 낮은 해상도를 갖는 1차 마스크 패턴을 형성하는 단계와,(b) forming a primary mask pattern having a resolution lower than the limit resolution of the exposure apparatus by a lithography process; (c) 상기 결과물상에 플로우 공정을 실시하여 최종 마스크 패턴을 얻는 단계를 포함하는 것을 특징으로 하는 마스크 패턴 형성방빕.(c) performing a flow process on the resultant to obtain a final mask pattern. 제1항에 있어서,The method of claim 1, 상기 (c) 플로우 공정은 1차 미스크 패턴 형성 후 48시간 이내에 실시하는 것을 특징으로 하는 방법.(C) the flow process is performed within 48 hours after the formation of the primary mist pattern. 제1항에 있어서,The method of claim 1, 상기 (c) 플로우 공정은 상기 포토레지스트 조성물을 이루는 포토레지스트 수지의 유리 전이 온도보다 5 내지 50℃ 이상의 온도에서 수행되는 것을 특징으로 하는 방법.Wherein (c) the flow process is characterized in that carried out at a temperature of 5 to 50 ℃ or more than the glass transition temperature of the photoresist resin constituting the photoresist composition. 제1항 또는 제3항에 있어서,The method according to claim 1 or 3, 상기 (c) 플로우 공정은 80 내지 180℃의 온도에서 5초 내지 300초 동안 수행되는 것을 특징으로 하는 방법.The (c) flow process is characterized in that it is carried out for 5 seconds to 300 seconds at a temperature of 80 to 180 ℃. 제1항에 있어서,The method of claim 1, 상기 (c) 플로우 공정은 (i) 오븐, 핫 플레이트 (hot plate) 또는 자외선 (UV)을 이용한 베이크 (ii) 프록시머티 (proximity) 베이크 또는 (iii)콘택 (contact) 베이크 방식으로 수행되는 것을 특징으로 하는 방법.(C) the flow process is performed by (i) baking using an oven, hot plate or ultraviolet (UV), (ii) proximity baking or (iii) contact baking. How to. 제1항에 있어서,The method of claim 1, 상기 (a)단계에서, 포토레지스트막의 두께는 0.1 내지 3.5㎛인 것을 특징으로 하는 방법.In the step (a), the thickness of the photoresist film is characterized in that 0.1 to 3.5㎛. 제1항에 있어서,The method of claim 1, 상기 (b) 리소그래피 공정은 ArF, KrF, EUV, E-빔, X-선, 이온빔 및 i-라인 (line)으로 이루어진 군으로부터 선택된 노광원을 채용하는 것을 특징으로 하는 방법.And (b) the lithography process employs an exposure source selected from the group consisting of ArF, KrF, EUV, E-beam, X-ray, ion beam and i-line. 제1항에 있어서,The method of claim 1, 상기 포토레지스트 마스크 패턴은 밀집 (dense) 또는 단독 (isolated) 패턴인 것을 특징으로 하는 방법.The photoresist mask pattern is a dense or isolated pattern. 제1항에 있어서,The method of claim 1, 상기 피식각층은 옥사이드, 폴리옥사이드, 나이트라이드, BPSG, 알루미늄, 텅스텐, 코발트, 유기 난반사 방지 물질, 무기 난반사 방지 물질 또는 티타늄으로 이루어진 것을 특징으로 하는 방법.The etching layer is made of oxide, polyoxide, nitride, BPSG, aluminum, tungsten, cobalt, organic diffuse reflection prevention material, inorganic diffuse reflection prevention material or titanium. 제1항에 있어서,The method of claim 1, 상기 피식각층은 CMP 공정이 수행된 절연층이거나, 또는 CMP 공정이 수행되지 않은 절연층인 것을 특징으로 하는 방법.The etched layer may be an insulating layer on which a CMP process is performed, or an insulating layer on which a CMP process is not performed. 제1항에 있어서,The method of claim 1, 상기 포토레지스트 조성물은The photoresist composition is (i) 포토레지스트 수지와,(i) a photoresist resin, (ii) 유기용매를 포함하는 것을 특징으로 하는 방법.(ii) a method comprising an organic solvent. 제11항에 있어서,The method of claim 11, 상기 포토레지스트 수지는The photoresist resin is 폴리비닐페놀계, 폴리하이드록시스티렌계, 폴리노르보넨계, 폴리아마덴계, 폴리이미드계, 폴리아크릴레이트계 및 폴리메타아크릴레이트계로 이루어지는 군에서 선택되는 것을 특징으로 하는 방법.And a polyvinylphenol-based, polyhydroxystyrene-based, polynorbornene-based, poly-adenene-based, polyimide-based, polyacrylate-based, and polymethacrylate-based method. 제11항에 있어서,The method of claim 11, 상기 유기용매는The organic solvent is 에틸 3-에톡시프로피오네이트, 메틸 3-메톡시프로피오네이트, 시클로헥사논, 프로필렌글리콜 메틸 에테르 아세테이트, 메틸에틸케톤, 벤젠, 톨루엔, 디옥산 및 디메틸포름아미드로 이루어진 군으로부터 선택되는 단독용매 또는 이들의 혼합용매를 포함하는 것을 특징으로 하는 방법.Single solvent selected from the group consisting of ethyl 3-ethoxypropionate, methyl 3-methoxypropionate, cyclohexanone, propylene glycol methyl ether acetate, methylethylketone, benzene, toluene, dioxane and dimethylformamide Or a mixed solvent thereof. 제1항에 있어서,The method of claim 1, 상기 (c) 플로우 공정은 1회 이상 반복수행되는 것을 특징으로 하는 방법.(C) the flow process is characterized in that it is repeated one or more times. 제1항에 있어서,The method of claim 1, 상기 피식각층 패턴은 캐패시터 패턴, 콘택홀 (contact hole), 또는 라인 (line)/스페이스 (space) 패턴인 것을 특징으로 하는 방법.And the etched layer pattern is a capacitor pattern, a contact hole, or a line / space pattern.
KR1019990025952A 1999-06-30 1999-06-30 Fine pattern forming method using resist flow process KR20010005154A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025952A KR20010005154A (en) 1999-06-30 1999-06-30 Fine pattern forming method using resist flow process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025952A KR20010005154A (en) 1999-06-30 1999-06-30 Fine pattern forming method using resist flow process

Publications (1)

Publication Number Publication Date
KR20010005154A true KR20010005154A (en) 2001-01-15

Family

ID=19598006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025952A KR20010005154A (en) 1999-06-30 1999-06-30 Fine pattern forming method using resist flow process

Country Status (1)

Country Link
KR (1) KR20010005154A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399061B1 (en) * 2001-06-25 2003-09-26 주식회사 하이닉스반도체 Method for fabrication of pattern in semiconductor device
KR100524813B1 (en) * 2001-06-28 2005-11-02 주식회사 하이닉스반도체 A forming method of bitline using ArF photo resist
KR100524812B1 (en) * 2001-06-28 2005-11-02 주식회사 하이닉스반도체 A forming method of bitline using ArF photolithography
KR100608351B1 (en) * 2002-12-10 2006-08-09 주식회사 하이닉스반도체 Method for improving CD uniforimity in applying reflow process
KR100811410B1 (en) * 2005-09-13 2008-03-07 주식회사 하이닉스반도체 Fabricating Method of Semiconductor Device Containing Both Resist Flow Process and Film-Coating Process
KR100853461B1 (en) * 2002-11-18 2008-08-21 주식회사 하이닉스반도체 Method for forming patterns in semiconductor device using ArF light source

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399061B1 (en) * 2001-06-25 2003-09-26 주식회사 하이닉스반도체 Method for fabrication of pattern in semiconductor device
KR100524813B1 (en) * 2001-06-28 2005-11-02 주식회사 하이닉스반도체 A forming method of bitline using ArF photo resist
KR100524812B1 (en) * 2001-06-28 2005-11-02 주식회사 하이닉스반도체 A forming method of bitline using ArF photolithography
KR100853461B1 (en) * 2002-11-18 2008-08-21 주식회사 하이닉스반도체 Method for forming patterns in semiconductor device using ArF light source
KR100608351B1 (en) * 2002-12-10 2006-08-09 주식회사 하이닉스반도체 Method for improving CD uniforimity in applying reflow process
KR100811410B1 (en) * 2005-09-13 2008-03-07 주식회사 하이닉스반도체 Fabricating Method of Semiconductor Device Containing Both Resist Flow Process and Film-Coating Process

Similar Documents

Publication Publication Date Title
US6645851B1 (en) Method of forming planarized coatings on contact hole patterns of various duty ratios
US4707218A (en) Lithographic image size reduction
US6524964B2 (en) Method for forming contact by using ArF lithography
US6846618B2 (en) Process for improving critical dimension uniformity
US7718345B2 (en) Composite photoresist structure
US6989219B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
KR20030031599A (en) Method for fabricating semiconductor device
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
KR20060134598A (en) Method for forming fine pattern of semiconductor device
US5922516A (en) Bi-layer silylation process
KR20010005154A (en) Fine pattern forming method using resist flow process
KR100472031B1 (en) Method for fabrication of semiconductor device
US6162586A (en) Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers
US6998351B2 (en) Method for forming a micro pattern
JPH11194499A (en) Production of semiconductor device
JP2001326173A (en) Pattern-forming method
KR20010011000A (en) Forming method of capacitor pattern using double exposure
KR100265361B1 (en) Method for improving etching selectivity of photoresist
JP2867975B2 (en) Method of forming resist pattern
KR20090035234A (en) Fabricating method of metal pattern of semiconductor device
KR20020001195A (en) Method for forming photoresist patern in semiconductor device
US20040029394A1 (en) Method and structure for preventing wafer edge defocus
KR100347246B1 (en) Fabricating method of semiconductor device
KR100559641B1 (en) Method for making sub micron pattern by using oxide hard mask
KR20070021506A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application