KR20000027523A - Micro ball grid array package - Google Patents

Micro ball grid array package Download PDF

Info

Publication number
KR20000027523A
KR20000027523A KR1019980045468A KR19980045468A KR20000027523A KR 20000027523 A KR20000027523 A KR 20000027523A KR 1019980045468 A KR1019980045468 A KR 1019980045468A KR 19980045468 A KR19980045468 A KR 19980045468A KR 20000027523 A KR20000027523 A KR 20000027523A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
copper
polyimide
patterns
polyimide film
Prior art date
Application number
KR1019980045468A
Other languages
Korean (ko)
Inventor
홍성학
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980045468A priority Critical patent/KR20000027523A/en
Publication of KR20000027523A publication Critical patent/KR20000027523A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE: A micro ball grid array package is provided to enhance the adherence between the polymide tape and the semiconductor chip, and to prevent the semiconductor chip from being defected by securing spare room enough distance between the surface of the semiconductor chip and the surface of the package. CONSTITUTION: A micro ball grid array package comprises a semiconductor chip(30), a firstpolymide film(32), a bonding material(32a, 36a), a copper layer, a copper pattern(34), a second polymide film(36), a polymide tape(40), a solder ball(50), a dam(60), and a resin(70). The semiconductor chip includes the bonding pads at the edge of the upper side. The polymide tape is attached to the upper side of the semiconductor chip with the bonding material which is attached to the bottom side of the first polymide film. The solder ball is individually connected to the copper patterns through the via patterns. The copper pattern is connected to the bonding pad of the semiconductor chip and the connected area is bonded with the resin.

Description

마이크로 볼 그리드 어레이 패키지Micro Ball Grid Array Package

본 발명은 반도체 패키지에 관한 것으로, 특히, 마이크로 볼 그리드 어레이 패키지(Micro Ball Grid Array Package)에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a micro ball grid array package.

일반적으로, 공지된 반도체 소자의 제조 공정을 통해 제작된 반도체 칩들은 칩 절단(Sawing), 칩 부착(Die Attach), 와이어 본딩(Wire Bonding), 몰딩(Molding), 트림(Trim) 및 포밍(Forming) 등 일련의 어셈블리(Assembly) 공정을 거쳐 패키지화된다.In general, semiconductor chips fabricated through known semiconductor device manufacturing processes include chip cutting, die attach, wire bonding, molding, trimming, and forming. It is packaged through a series of assembly processes.

도 1은 상기와 같은 어셈블리 공정을 통해 제작된 전형적인 반도체 패키지의 단면 구조를 도시한 도면으로서, 도시된 바와 같이, 반도체 칩(1)은 리드 프레임(Lead Frame)의 다이 패드(Die Pad : 2a) 상에 부착되며, 아울러, 상기 리드 프레임의 인너 리드(Inner Lead : 2b)와 금속 와이어(3)에 의해 전기적으로 연결된다. 그리고, 반도체 칩(1) 및 이에 와이어 본딩된 인너 리드(2b)를 포함한 공간적 영역은 에폭시 수지에 의해 봉지되며, 이때, 에폭시 수지로된 패키지 몸체(4)의 외측으로는 리드 프레임의 아웃 리드(Out Lead : 2c)가 돌출된다.FIG. 1 illustrates a cross-sectional structure of a typical semiconductor package manufactured through the assembly process as described above. As illustrated, the semiconductor chip 1 may include a die pad 2a of a lead frame. It is attached to, and is electrically connected by the inner lead (2b) of the lead frame and the metal wire (3). In addition, the spatial region including the semiconductor chip 1 and the inner lead 2b wire-bonded thereto is encapsulated by an epoxy resin, and at this time, an outer lead of the lead frame is formed outside the package body 4 made of epoxy resin. Out Lead: 2c) protrudes.

그러나, 상기와 같은 구조의 반도체 패키지는 패키지 몸체 내에 반도체 칩을 내장시키는 방법을 취하고 있기 때문에 그 크기를 줄이는데 한계가 있고, 이로 인하여, 넓은 실장 면적을 필요로 하게 된다.However, since the semiconductor package having the above structure has a method of embedding the semiconductor chip in the package body, there is a limit in reducing its size, and thus, a large mounting area is required.

따라서, 상기한 구조의 반도체 패키지는 각종 전기·전자 제품의 크기가 소형화됨에 따라 한정된 크기의 회로기판에 보다 많은 수의 칩을 실장하여 소형이면서도 고용량을 달성하고자 하는 최근의 추세에는 적절하게 대응시키지 못하게 된다.Therefore, the semiconductor package of the above-described structure is not appropriately cope with the recent trend of achieving a small size and high capacity by mounting a larger number of chips on a limited size circuit board as the size of various electric and electronic products becomes smaller. do.

한편, 상기와 같은 문제를 해결하기 위한 방법으로서, 최근에는 전체적인 크기가 반도체 칩의 크기와 유사한 칩 크기 패키지(Chip Size Package)가 제작되고 있다.On the other hand, as a method for solving the above problems, in recent years, a chip size package whose overall size is similar to that of a semiconductor chip has been manufactured.

도 2a 및 도 2b는 칩 크기 패키지의 하나인 마이크로 볼 그리드 어레이(Micro Ball Grid Array : 이하, μ-BGA라 칭함) 패키지의 일부분을 도시한 단면도이다. 도시된 바와 같이, μ-BGA 패키지는 상부면 가장자리 부분에 본딩패드들(도시안됨)이 구비된 반도체 칩(10)과, 상기 본딩패드들을 덮지 않는 크기로 반도체 칩(10)의 상면에 부착되며, 일측면에 상기 본딩패드들과 전기적으로 접속되는 구리패턴들(14)이 구비된 폴리이미드 테이프(20)와, 외부로부터 인가되는 스트레스(Stress)에 의해 반도체 칩이 손상되는 것을 방지하기 위하여 상기 반도체 칩(10)과 폴리이미드 테이프(20) 사이에 개재되는 엘라스토머(Elastomer : 22), 및 상기 폴리이미드 테이프(20) 상에 배치됨과 동시에 그의 구리패턴(14)과 전기적으로 접속된 솔더 볼들(24)로 구성되고, 본딩패드와 구리패턴(14)의 연결부위를 보호하기 위하여 반도체 칩(10)의 측면에는 그의 하부면으로부터 상기 폴리이미드 테이프(20)의 상부면까지의 높이로 지지대(26 : 이하, “담(Dam)”이라 칭함)가 부착되며, 상기 담(26)과 폴리이미드 테이프(20) 사이에는 레진(28)이 충진된다.2A and 2B are cross-sectional views of a portion of a micro ball grid array (micro-BGA) package that is one of the chip size packages. As shown, the μ-BGA package is attached to the semiconductor chip 10 having the bonding pads (not shown) at the upper edge portion thereof, and to the top surface of the semiconductor chip 10 in a size that does not cover the bonding pads. The polyimide tape 20 includes copper patterns 14 electrically connected to the bonding pads on one side thereof, and the semiconductor chip is prevented from being damaged by stress applied from the outside. Elastomer 22 disposed between the semiconductor chip 10 and the polyimide tape 20, and solder balls disposed on the polyimide tape 20 and electrically connected to the copper pattern 14 thereof. 24, the side of the semiconductor chip 10 in order to protect the bonding portion of the bonding pad and the copper pattern 14, the support 26 at a height from its lower surface to the upper surface of the polyimide tape 20. : Below, " (Dam) "referred to as a) and is attached, between the wall 26 and the polyimide tape 20. The resin 28 is filled.

상기에서, 폴리이미드 테이프(20)는 도 2a에 도시된 바와 같이, 폴리이미드 필름(12)의 일측면 상에 구리패턴(14)을 형성한 형태로 제작하거나, 또는, 도 2b에 도시된 바와 같이, 폴리이미드 필름(12)의 일측면 상에 구리패턴(14)을 형성한 후에, 상기 구리패턴(14) 상에 보호층(16)을 더 형성한 형태로 제작한다.In the above, the polyimide tape 20 is produced in the form of forming a copper pattern 14 on one side of the polyimide film 12, as shown in Figure 2a, or as shown in Figure 2b Likewise, after the copper pattern 14 is formed on one side of the polyimide film 12, the protective layer 16 is further formed on the copper pattern 14.

한편, 폴리이드 테이프(20)를 엘라스토머 상에 부착시킴에 있어서, 전자의 경우에는 구리패턴(14)이 상기 엘라스토머(22)와 접촉하도록 부착시키고, 후자의 경우에는 폴리이미드 필름(12)이 상기 엘라스토머(22)와 접촉하도록 부착시킨다. 또한, 구리패턴(14)과 솔더 볼(24)간을 접속시킴에 있어서, 전자의 경우에는 도 2a에 도시된 바와 같이, 폴리이미드 필름(12)에 구리패턴(14)의 소정 부분을 노출시키는 비아 패턴(Via Pattern)을 구비시켜 상기 구리패턴(14)과 솔더 볼간의 접속이 이루어지도록 하고, 후자의 경우에는 도 2b에 도시된 바와 같이, 보호막(16)에 비아 패턴을 구비시켜 상기 구리패턴(12)과 솔더 볼(24)이 접속되도록 한다.On the other hand, in attaching the polyidea tape 20 on the elastomer, the copper pattern 14 is attached in contact with the elastomer 22 in the former case, and the polyimide film 12 in the latter case. Attach to contact with elastomer 22. In the connection between the copper pattern 14 and the solder ball 24, in the former case, as shown in FIG. 2A, a predetermined portion of the copper pattern 14 is exposed to the polyimide film 12. Via patterns are provided to connect the copper patterns 14 and the solder balls. In the latter case, as shown in FIG. 2B, a via pattern is provided on the protective layer 16 to provide the copper patterns. (12) and the solder ball 24 to be connected.

그러나, 상기와 같은 μ-BGA 패키지는 반도체 칩과 폴리이미드 테이프 사이에 엘라스토머를 개재시키는 것에 스트레스로 인하여 상기 반도체 칩이 손상되는 것을 감소시킬 수는 있으나, 반면에 엘라스토머와 폴리이미드 테이프간의 접착이 매우 어렵고, 또한, 엘라스토머가 탄성체인 것에 기인하여 외부 충격 또는 자체의 열팽창계수 차이 때문에 구리패턴이 손상되어 패키지의 전기적 특성이 저하되는 문제점이 있었다.However, such a μ-BGA package can reduce the damage of the semiconductor chip due to stress in interposing the elastomer between the semiconductor chip and the polyimide tape, while the adhesion between the elastomer and the polyimide tape is very high. Also, due to the elastomer being an elastomer, there is a problem in that the copper pattern is damaged due to an external impact or a difference in the coefficient of thermal expansion of itself, thereby lowering the electrical characteristics of the package.

따라서, 본 발명의 목적은 반도체 칩 및 구리패턴의 손상을 방지할 수 있는 μ-BGA 패키지를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a μ-BGA package capable of preventing damage to semiconductor chips and copper patterns.

도 1은 종래 전형적인 반도체 패키지의 단면 구조를 도시한 도면.1 is a cross-sectional view of a conventional semiconductor package.

도 2a 및 도 2b는 종래 마이크로 볼 그리드 어레이 패키지의 일부분을 도시한 단면도.2A and 2B are cross-sectional views of a portion of a conventional micro ball grid array package.

도 3은 본 발명의 실시예에 따른 마이크로 볼 그리드 어레이 패키지의 단면 구조를 도시한 도면.3 is a cross-sectional view of a micro ball grid array package according to an embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 실시예에 따른 마이크로 볼 그리드 어레이 패키지의 제작방법을 설명하기 위한 공정 단면도.4A to 4D are cross-sectional views illustrating a method of manufacturing a micro ball grid array package according to an exemplary embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

30 : 반도체 칩 32 : 제1폴리이미드 필름30 semiconductor chip 32 first polyimide film

32a,36a : 접착제 33 : 구리막32a, 36a: adhesive 33: copper film

34 : 구리패턴 36 : 제2폴리이미드 필름34 copper pattern 36 second polyimide film

40 : 폴리이미드 테이프 50 : 솔더 볼40 polyimide tape 50 solder ball

60 : 담(Dam) 70 : 레진60: Dam 70: Resin

상기와 같은 목적을 달성하기 위한 본 발명의 μ-BGA 패키지는, 상부면 양측 가장자리 부분에 본딩패드들이 구비된 반도체 칩; 하부면에 접착제가 부착된 제1 및 제2폴리이미드 필름들이 구리패턴들의 개재하에 적층된 구조이고, 상부에 배치된 상기 제2폴리이미드 필름에는 상기 구리패턴들을 노출시키는 비아패턴들이 구비되며, 상기 제1폴리이미드 필름의 하부면에 부착된 접착제에 의해 상기 반도체 칩의 상부면에 부착되는 폴리이미드 테이프; 및 상기 제2폴리이미드 필름 상에 배치됨과 동시에 상기 비아패턴들을 통해 구리패턴들과 개별적으로 접속된 솔더 볼들로 이루어지며, 상기 구리패턴은 반도체 칩의 본딩패드와 접속되고, 상기 구리패턴과 본딩패드의 접속 부위는 레진에 의해 봉지되어 있는 것을 특징으로 한다.The μ-BGA package of the present invention for achieving the above object, the semiconductor chip having bonding pads on both sides of the upper surface; The first and second polyimide films having an adhesive attached to the lower surface thereof are laminated under the copper patterns, and the second polyimide film disposed thereon includes via patterns exposing the copper patterns. A polyimide tape attached to the upper surface of the semiconductor chip by an adhesive attached to the lower surface of the first polyimide film; And solder balls disposed on the second polyimide film and individually connected to copper patterns through the via patterns, wherein the copper patterns are connected to bonding pads of a semiconductor chip, and the copper patterns and bonding pads. The connection site of is characterized by being sealed by the resin.

본 발명에 따르면, 접착제를 이용하여 반도체 칩에 폴리이미드 테이프를 부착시키기 때문에 상기 반도체 칩과 폴리이미드 테이프간의 접착력을 강화시킬 수 있고, 또한, 솔더 볼이 부착되는 패키지의 표면에 폴리이미드 필름이 존재하도록 함으로써, 이러한 폴리이미드 필름에 의해 스트레스로부터 구리패턴 및 반도체 칩을 보호할 수 있다.According to the present invention, since the polyimide tape is attached to the semiconductor chip using an adhesive, the adhesion between the semiconductor chip and the polyimide tape can be enhanced, and the polyimide film is present on the surface of the package to which the solder balls are attached. By doing so, it is possible to protect the copper pattern and the semiconductor chip from stress by such a polyimide film.

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 μ-BGA 패키지의 단면 구조를 도시한 도면이다. 도시된 바와 같이, μ-BGA 패키지는 상부면 가장자리 부분에 본딩패드들(도시안됨)이 구비된 반도체 칩(30)과, 상기 반도체 칩(30) 상에 부착되는 폴리이미드 테이프(40), 및 상기 폴리이미드 테이프(40) 상에 배치되는 솔더 볼들(50)로 구성된다.3 is a view showing a cross-sectional structure of the μ-BGA package according to an embodiment of the present invention. As shown, the μ-BGA package includes a semiconductor chip 30 having bonding pads (not shown) at an upper edge portion thereof, a polyimide tape 40 attached to the semiconductor chip 30, and It is composed of solder balls 50 disposed on the polyimide tape 40.

상기한 폴리이미드 테이프(40)는 일측면, 예를 들어, 하부면에 열경화성 또는 열가소성 계열의 접착제(32a, 36a)가 형성되어 있는 제1 및 제2폴리이미드 필름들(32, 36)이 그의 외측으로 인출된 부분이 반도체 칩(30)의 본딩패드들과 접속되어 전기적 신호 전달 경로를 이루는 구리패턴들(34)의 개재하에 적층된 구조이다.The polyimide tape 40 includes first and second polyimide films 32 and 36 having thermosetting or thermoplastic adhesives 32a and 36a formed on one side thereof, for example, a lower surface thereof. A portion drawn outward is laminated under interposition of copper patterns 34 connected to the bonding pads of the semiconductor chip 30 to form an electrical signal transmission path.

여기서, 제2폴리이미드 필름(36)은 제1폴리이미드 필름(32) 보다는 얇은 두께로 구비되며, 상기 제1 및 제2폴리이미드 필름들(32, 36)은 상부에 배치되는 제2폴리이미드 필름(36)의 하부면에 형성된 접착제(36a)에 의해 적층되고, 이러한 구조의 폴리이미드 테이프(40)는 제1폴리이미드 필름(32)의 하부면에 형성된 접착제(32a)에 의해 본딩패드들을 덮지 않는 범위로 반도체 칩(30)의 상부면에 부착된다.Here, the second polyimide film 36 is provided with a thinner thickness than the first polyimide film 32, and the first and second polyimide films 32 and 36 are disposed on the second polyimide. The polyimide tape 40 of this structure is laminated by the adhesive 36a formed on the lower surface of the film 36, and the bonding pads are formed by the adhesive 32a formed on the lower surface of the first polyimide film 32. It is attached to the upper surface of the semiconductor chip 30 in an uncovered range.

또한, 제2폴리이미드 필름(36)에는 구리패턴들(34)을 노출시키는 비아패턴이 구비되며, 상기 제2폴리이미드 필름(36) 상에는 비아패턴을 통해 구리패턴들(34)과 접속되는 솔더 볼들(50)이 배치되고, 이때, 노출된 구리패턴들(34)의 표면에는 상기 솔더 볼(50)과의 전기적 접속이 보다 효과적으로 이루어질 수 있도록 하기 위하여 금이 도금된다.In addition, the second polyimide film 36 includes a via pattern exposing the copper patterns 34, and a solder connected to the copper patterns 34 through the via pattern on the second polyimide film 36. Balls 50 are disposed, and at this time, the surface of the exposed copper patterns 34 is plated with gold in order to make electrical connection with the solder balls 50 more effective.

게다가, 반도체 칩(30) 상에는 본딩패드의 외측 부분에 폴리이미드 테이프(40)와 같은 높이를 갖는 담(60)이 형성되며, 구리패턴(34)과 본딩패드간의 연결부위가 보호되도록 폴리이미드 테이프(40)와 담(60) 사이에는 레진(70)이 충진된다.In addition, on the semiconductor chip 30, a wall 60 having the same height as the polyimide tape 40 is formed on the outer portion of the bonding pad, and the polyimide tape is protected so that the connection portion between the copper pattern 34 and the bonding pad is protected. The resin 70 is filled between the 40 and the wall 60.

상기와 같은 구조를 갖는 본 발명의 μ-BGA 패키지는 반도체 칩과 폴리이미드 테이프간의 부착이 접착제에 의해 이루어지기 때문에 반도체 칩과 폴리이미드 테이프 사이에 엘라스토머를 개재시키는 종래의 μ-BGA 패키지와 비교할 때, 상기 반도체 칩과 폴리이미드 테이프간의 부착력을 강화시킬 수 있으며, 아울러, 엘라스토머를 구비시키지 않기 때문에 상기 엘라스토머와 폴리이미드 테이프간의 접착으로 인한 공정의 어려움이 제거된다.The μ-BGA package of the present invention having the structure as described above is compared with the conventional μ-BGA package in which an elastomer is interposed between the semiconductor chip and the polyimide tape because the adhesion between the semiconductor chip and the polyimide tape is made by an adhesive. In addition, since the adhesion between the semiconductor chip and the polyimide tape can be enhanced, and the elastomer is not provided, the process difficulty due to the adhesion between the elastomer and the polyimide tape is eliminated.

또한, 패키지의 표면에는 제2폴리이미드 필름이 존재하기 때문에 이러한 제2폴리이미드 필름에 의해 구리패턴이 손상되는 것을 방지할 수 있다.In addition, since the second polyimide film is present on the surface of the package, it is possible to prevent the copper pattern from being damaged by the second polyimide film.

게다가, 폴리이미드 테이프를 폴리이미드 필름의 적층 구조로 하는 것에 기인하여 패키지의 상부 표면으로부터 반도체 칩까지의 거리를 충분히 확보할 수 있기 때문에, 외부 영향, 예를 들어, 수분 침투 또는 물리적인 힘으로부터 반도체 칩을 보호할 수 있다.In addition, since the distance from the top surface of the package to the semiconductor chip can be sufficiently secured due to the polyimide tape being a laminated structure of the polyimide film, the semiconductor is protected from external influences such as moisture penetration or physical force. Can protect the chip

도 4a 내지 도 4d는 상기한 바와 같은 본 발명의 실시예에 따른 μ-BGA 패키지의 제작 공정을 도시한 공정 단면도로서, 이를 설명하면 다음과 같다.4A to 4D are cross-sectional views illustrating a manufacturing process of the μ-BGA package according to the embodiment of the present invention as described above.

우선, 도 4a에 도시된 바와 같이, 폴리이미드 필름의 일측면, 예를 들어, 하부면에 열경화성 또는 열가소성 계열의 접착제(32a)를 도포 및 건조시켜 제1폴리이미드 필름(32)을 제작한 상태에서, 펀칭( Punching) 공정을 통해 상기 제1폴리이미드 필름(32)의 소정 부분, 즉, 반도체 칩의 본딩패드 상에 배치될 부분에 홀을 형성하고, 이어서, 제1폴리이미드 필름(32)의 상부면에 박막의 구리막(33)을 부착시킨다.First, as shown in FIG. 4A, the first polyimide film 32 is manufactured by applying and drying a thermosetting or thermoplastic adhesive 32a on one side of the polyimide film, for example, a lower surface. In, a hole is formed in a predetermined portion of the first polyimide film 32, that is, a portion to be disposed on the bonding pad of the semiconductor chip through a punching process, and then the first polyimide film 32. The thin copper film 33 is attached to the upper surface of the film.

그런 다음, 도 4b에 도시된 바와 같이, 구리막을 패터닝하여 구리패턴들(34)을 형성하고, 상기 구리패턴들(34)이 형성된 제1폴리이미드 필름(32) 상에 하부면에 접착제(36a)가 부착됨과 동시에 내부에는 구리패턴들(34)을 노출시킬 수 있도록 하는 홀들이 구비된 제2폴리이미드 필름(36)을 부착시켜 폴리이미드 테이프를 제작한 상태에서, 이어서, 후속 공정에서 솔더 볼과 구리패턴간의 전기적 접속이 용이하게 이루어질 수 있도록 노출된 구리패턴들(34)의 표면에 금 도금을 실시한다.Then, as shown in FIG. 4B, the copper film is patterned to form copper patterns 34, and the adhesive 36a is formed on the lower surface on the first polyimide film 32 on which the copper patterns 34 are formed. ) And a second polyimide film 36 having holes for exposing the copper patterns 34 inside the polyimide tape is attached to the inside thereof, and then a solder ball is used in a subsequent process. Gold plating is performed on the exposed surfaces of the copper patterns 34 to facilitate electrical connection between the copper patterns and the copper patterns.

다음으로, 도 4c에 도시된 바와 같이, 구리패턴(34)이 개재하에 제1 및 제2폴리이미드 필름들(32, 36)이 적층된 폴리이미드 테이프(40)를 반도체 칩(30) 상에 부착시킨 상태에서, 양측 가장자리에 배치된 구리패턴들(34)과 본딩패드(도시안됨)를 접속시킨다.Next, as shown in FIG. 4C, the polyimide tape 40 having the first and second polyimide films 32 and 36 stacked on the semiconductor chip 30 with the copper pattern 34 interposed therebetween. In the attached state, the copper patterns 34 disposed on both edges and the bonding pads (not shown) are connected.

그리고 나서, 도 4d에 도시된 바와 같이, 반도체 칩(30)의 외측에 배치된 폴리이미드 테이프(40) 부분을 제거한 상태에서, 상기 반도체 칩(30)의 상부면 가장자리 부분, 즉, 본딩패드의 외측 부분에 액상의 봉지제를 이용하여 담(60)을 형성하고, 이어서, 구리패턴(34)과 본딩패드간의 연결부위가 외부 영향으로부터 보호될 수 있도록 폴리이미드 테이프(40)와 담(60) 사이에 레진(70)을 충진시킨 후, 폴리이미드 테이프(40) 상에 구리패턴들과 개별적으로 접속되는 솔더 볼들(50)을 부착시켜 μ-BGA 패키지의 제작을 완료한다.Then, as shown in FIG. 4D, in the state where the portion of the polyimide tape 40 disposed on the outside of the semiconductor chip 30 is removed, the upper edge portion of the semiconductor chip 30, that is, of the bonding pads, is removed. The barrier 60 is formed using a liquid encapsulant on the outer portion, and then the polyimide tape 40 and the barrier 60 are protected so that the connection between the copper pattern 34 and the bonding pad can be protected from external influences. After filling the resin 70 therebetween, the solder balls 50 which are individually connected to the copper patterns on the polyimide tape 40 are attached to complete the fabrication of the μ-BGA package.

한편, 상기와 같은 공정순 이외에 다른 공정순으로도 본 발명의 실시예에 따른 μ-BGA 패키지의 제작이 가능하다.On the other hand, it is possible to manufacture the μ-BGA package according to an embodiment of the present invention in another process order in addition to the above process order.

즉, 제1폴리이미드 필름 상에 부착된 구리막(33)을 패터닝하여 구리패턴들(34)을 형성한 후에, 상기한 공정과는 상이하게, 우선, 구리패턴들(34)에 대한 금 도금 공정을 실시하고, 이어서, 구리패턴들(34)이 형성된 제1폴리이미드 필름(32)을 반도체 칩(30) 상에 부착시킨 후, 구리패턴(34)과 본딩패드간의 접속을 실시한다.That is, after forming the copper patterns 34 by patterning the copper film 33 attached on the first polyimide film, different from the above-described process, first, gold plating on the copper patterns 34 After the process, the first polyimide film 32 having the copper patterns 34 is attached to the semiconductor chip 30, and then the connection between the copper pattern 34 and the bonding pad is performed.

그리고 나서, 구리패턴들(34)이 형성된 제1폴리이미드 필름(32) 상에 제2폴리이미드 필름(36)을 부착시켜 폴리이미드 테이프(40)를 제작한 후, 상기한 공정과 마찬가지로 인캡슐레이션(Encapsulation) 공정을 실시한다.Then, after attaching the second polyimide film 36 on the first polyimide film 32 on which the copper patterns 34 are formed, the polyimide tape 40 is manufactured, and then the encapsulation is performed in the same manner as described above. Encapsulation process is carried out.

이상에서와 같이, 본 발명은 접착제에 의해 반도체 칩과 폴리이미드 테이프간의 부착이 이루어지기 때문에 그들간의 부착력을 강화시킬 수 있다.As described above, in the present invention, the adhesion between the semiconductor chip and the polyimide tape is made by the adhesive, so that the adhesion between them can be enhanced.

또한, 구리패턴이 폴리이미드 필름들의 사이에 개재되도록 함으로써, 상기 구리패턴이 손상되는 것을 방지할 수 있음은 물론, 패캐지의 표면으로부터 반도체 칩의 표면까지의 거리를 충분히 확보할 수 있는 것에 기인하여 외부 영향으로부터 반도체 칩이 손상되는 것도 방지할 수 있고, 결과적으로는, 패키지의 신뢰성을 향상시킬 수 있다.In addition, by allowing the copper pattern to be interposed between the polyimide films, it is possible to prevent the copper pattern from being damaged and also to sufficiently secure the distance from the surface of the package to the surface of the semiconductor chip. Damage to the semiconductor chip from the influence can be prevented, and as a result, the reliability of the package can be improved.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims (4)

상부면 양측 가장자리 부분에 본딩패드들이 구비된 반도체 칩;A semiconductor chip having bonding pads at both edges of an upper surface thereof; 하부면에 접착제가 부착된 제1 및 제2폴리이미드 필름들이 구리패턴들의 개재하에 적층된 구조이고, 상부에 배치된 상기 제2폴리이미드 필름에는 상기 구리패턴들을 노출시키는 비아패턴들이 구비되며, 상기 제1폴리이미드 필름의 하부면에 부착된 접착제에 의해 상기 반도체 칩의 상부면에 부착되는 폴리이미드 테이프; 및The first and second polyimide films having an adhesive attached to the lower surface thereof are laminated under the copper patterns, and the second polyimide film disposed thereon includes via patterns exposing the copper patterns. A polyimide tape attached to the upper surface of the semiconductor chip by an adhesive attached to the lower surface of the first polyimide film; And 상기 제2폴리이미드 필름 상에 배치됨과 동시에 상기 비아패턴들을 통해 구리패턴들과 개별적으로 접속된 솔더 볼들로 이루어지며,It is made of solder balls disposed on the second polyimide film and connected to the copper patterns individually through the via patterns. 상기 구리패턴은 반도체 칩의 본딩패드와 접속되고, 상기 구리패턴과 본딩패드의 접속 부위는 레진에 의해 봉지되어 있는 것을 특징으로 하는 마이크로 볼 그리드 어레이 패키지.And the copper pattern is connected to a bonding pad of a semiconductor chip, and a connection portion of the copper pattern and the bonding pad is sealed by a resin. 제 1 항에 있어서, 상기 구리패턴들은 표면에 금이 도금되어 있는 것을 특징으로 하는 마이크로 볼 그리드 어레이 패키지.The micro ball grid array package of claim 1, wherein the copper patterns are plated with gold. 제 1 항에 있어서, 상기 제2폴리이미드 필름의 두께는 상기 제1폴리이미드 필름의 두께 보다 더 얇은 것을 특징으로 하는 마이크로 볼 그리드 어레이 패키지.The microball grid array package of claim 1, wherein a thickness of the second polyimide film is thinner than a thickness of the first polyimide film. 제 1 항에 있어서, 상기 반도체 칩의 상부면에는 본딩패드의 외측 부분에 상기 본딩패드와 구리패턴간의 연결 부위에 대한 봉지를 용이하게 하기 위하여 상기 폴리이미드 테이프와 같은 높이로된 담(Dam)이 형성되어 있는 것을 특징으로 하는 마이크로 볼 그리드 어레이 패키지.2. The semiconductor device of claim 1, wherein a top surface of the semiconductor chip has a same height as the polyimide tape to facilitate encapsulation of a connection portion between the bonding pad and the copper pattern on an outer portion of the bonding pad. Micro ball grid array package, characterized in that formed.
KR1019980045468A 1998-10-28 1998-10-28 Micro ball grid array package KR20000027523A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045468A KR20000027523A (en) 1998-10-28 1998-10-28 Micro ball grid array package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045468A KR20000027523A (en) 1998-10-28 1998-10-28 Micro ball grid array package

Publications (1)

Publication Number Publication Date
KR20000027523A true KR20000027523A (en) 2000-05-15

Family

ID=19555857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045468A KR20000027523A (en) 1998-10-28 1998-10-28 Micro ball grid array package

Country Status (1)

Country Link
KR (1) KR20000027523A (en)

Similar Documents

Publication Publication Date Title
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
KR100204753B1 (en) Loc type stacked chip package
KR100260997B1 (en) Semiconductor package
US5489059A (en) Semiconductor device having an universal die size inner lead layout
US5969426A (en) Substrateless resin encapsulated semiconductor device
US6515356B1 (en) Semiconductor package and method for fabricating the same
KR100559664B1 (en) Semiconductor package
KR100716871B1 (en) Carrier frame for semiconductor package and semiconductor package using it and its manufacturing method
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
KR100600176B1 (en) Semiconductor package
KR100610916B1 (en) Semiconductor package
KR100357883B1 (en) Semiconductor device and its manufacturing method
KR20000027523A (en) Micro ball grid array package
KR100762871B1 (en) method for fabricating chip scale package
KR100610917B1 (en) Wire bonding structure between semiconductor chip and substrate, and semiconductor package using it, and manufacturing method of the same
KR100216063B1 (en) Metal ball grid array package
KR100456482B1 (en) Bga package using patterned leadframe to reduce fabricating cost as compared with bga package using substrate having stacked multilayered interconnection pattern layer
KR100542672B1 (en) Semiconductor package
KR100379085B1 (en) Sealing Method of Semiconductor Device
JPH08172142A (en) Semiconductor package, its manufacturing method, and semiconductor device
KR950003904B1 (en) Semiconductor package
KR940006578B1 (en) Semicondoctor package and manufacturing method thereof
KR100708050B1 (en) semiconductor package
KR100400827B1 (en) semiconductor package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid