KR100357883B1 - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- KR100357883B1 KR100357883B1 KR10-1998-0046573A KR19980046573A KR100357883B1 KR 100357883 B1 KR100357883 B1 KR 100357883B1 KR 19980046573 A KR19980046573 A KR 19980046573A KR 100357883 B1 KR100357883 B1 KR 100357883B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- circuit board
- board sheet
- input
- encapsulant
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
이 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 칩싸이즈(Chip size) 반도체 장치의 봉지시에 봉지재의 외부 유출을 방지할 수 있고 또한 봉지재로 봉지된 영역에서 반도체칩의 노출된 표면이 파손되는 칩아웃(Chip out) 현상을 방지하기 위해, 상면 내주연에 다수의 입출력패드가 구비된 반도체칩과; 상기 반도체칩의 저면에 그 반도체칩의 저면 넓이보다 넓게 접착된 퍼머넌트 테이프와; 상기 반도체칩의 입출력패드 내측면에 접착된 접착제와; 상기 접착제 상면에 폴리이미드층이 접착되고, 상기 폴리이미드층상에는 본드핑거, 연결부 및 솔더볼랜드의 회로패턴이 형성되어 있으며, 상기 본드핑거 및 솔더볼랜드를 제외한 상면이 커버코오트로 코팅되어 이루어진 회로기판시트와; 상기 반도체칩의 입출력패드와 회로기판시트의 본드핑거를 연결하는 도전성와이어와; 상기 회로기판시트의 솔더볼랜드에 융착되어 마더보드에 실장되는 솔더볼과; 상기 회로기판시트의 본드핑거 부분에서부터 도전성와이어 및 반도체칩의 측면을 감싸며 반도체칩의 저면 외측으로 노출된 퍼머넌트 테이프 상면까지 연장되어 봉지되어 있는 봉지재를 포함하여 이루어진 반도체 장치 및 그 제조 방법.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, which prevents an outflow of an encapsulant during encapsulation of a chip size semiconductor device and damages the exposed surface of the semiconductor chip in an area encapsulated with the encapsulant. A semiconductor chip having a plurality of input / output pads disposed on an inner circumference of the upper surface to prevent a chip out phenomenon; A permanent tape bonded to the bottom of the semiconductor chip more than the bottom width of the semiconductor chip; An adhesive bonded to an inner surface of the input / output pad of the semiconductor chip; The polyimide layer is bonded to the upper surface of the adhesive, the circuit pattern of the bond finger, the connecting portion and the solder borland is formed on the polyimide layer, the circuit board sheet is coated on the top surface except for the bond finger and solder borland Wow; Conductive wires connecting the input / output pads of the semiconductor chip and the bond fingers of the circuit board sheets; A solder ball fused to a solder ball land of the circuit board sheet and mounted on a motherboard; And an encapsulant which encapsulates a conductive wire and a side surface of the semiconductor chip from the bond finger portion of the circuit board sheet and extends to an upper surface of the permanent tape exposed to the outside of the bottom surface of the semiconductor chip.
Description
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 칩싸이즈(Chip size) 반도체 장치의 봉지시에 봉지재의 외부 유출을 방지할 수 있고 또한 봉지재로 봉지된 영역에서 반도체칩의 노출된 표면이 파손되는 칩아웃(Chip out) 현상을 방지할 수 있는 반도체 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same. More specifically, the present invention can prevent external leakage of an encapsulant during encapsulation of a chip size semiconductor device, and further, in the region encapsulated with the encapsulant, The present invention relates to a semiconductor device capable of preventing a chip out phenomenon in which an exposed surface is broken and a manufacturing method thereof.
최근의 반도체 장치는 반도체칩의 경박단소화 추세에 따라 그 반도체칩을 마더보드(Mother board)상에 지지시켜 주는 동시에 입출력신호를 매개해주는 반도체 장치의 크기도 반도체칩의 크기와 유사한 칩싸이즈 형태로 전환되고 있다.In recent years, as semiconductor devices become thinner and shorter, the size of semiconductor devices that support the semiconductor chips on the motherboard and mediate input / output signals are similar in size to those of semiconductor chips. It is being converted.
이러한 칩싸이즈 반도체 장치의 일례를 도1에 도시하였으며, 이것의 구조를 간단히 설명하면 다음과 같다.An example of such a chip size semiconductor device is shown in FIG. 1, and the structure thereof is briefly described as follows.
먼저 도1은 리드형 칩싸이즈 반도체 장치(100')로서, 도시된 바와 같이 상면 둘레에 입출력패드(41')가 구비된 반도체칩(40')과, 상기 반도체칩(40')의 입출력패드(41') 내측면에 접착된 접착제(21')와, 상기 접착제(21')의 상면에 상기 반도체칩(40')의 입출력패드(41')에 연결되는 리드(13'), 연결부(14') 및 솔더볼랜드(15')로 이루어진 회로패턴이 폴리이미드층(12')상에 형성된 채, 상기 리드(13') 및 솔더볼랜드(15')를 제외한 상면이 커버코오트(16')로 코팅된 회로기판시트(10')와, 상기 솔더볼랜드(15')에 융착되어 마더보드(도시되지 않음)에 실장되는 솔더볼(70')과, 상기 반도체칩(40')의 입출력패드(41')에 연결된 리드(13') 등을 외부 환경으로부터 보호하기 위해 반도체칩(40')의 상면 내주연에 봉지된 봉지재(60')로 이루어져 있다.First, FIG. 1 is a lead type chip size semiconductor device 100 '. As shown, a semiconductor chip 40' having an input / output pad 41 'around an upper surface thereof, and an input / output pad of the semiconductor chip 40' as shown in FIG. An adhesive 21 'adhered to an inner surface of the chip 41', a lead 13 'connected to an input / output pad 41' of the semiconductor chip 40 'on an upper surface of the adhesive 21', and a connection portion ( 14 ') and a solder pattern 15' are formed on the polyimide layer 12 ', and the top surface except for the lead 13' and the solder borland 15 'is covered with a cover coat 16'. ) Circuit board sheet 10 'coated with a solder ball, a solder ball 70' fused to the solder ball land 15 'and mounted on a motherboard (not shown), and an input / output pad of the semiconductor chip 40'. In order to protect the lead 13 'and the like connected to the 41' from the external environment, the encapsulant 60 'is encapsulated in the inner circumference of the upper surface of the semiconductor chip 40'.
다음으로 상기한 반도체 장치(100')의 제조 방법을 도2a 및 도2d에 도시하였으며, 이를 간략히 설명하면 다음과 같다.Next, a method of manufacturing the semiconductor device 100 ′ is illustrated in FIGS. 2A and 2D, which will be briefly described as follows.
먼저 리드(13'), 연결부(14') 및 솔더볼랜드(15')의 회로패턴이 구비된 회로기판시트(10')의 저면에 접착제(21')를 개재하여 반도체칩(40')을 접착한다.First, the semiconductor chip 40 'is interposed with the adhesive 21' on the bottom surface of the circuit board sheet 10 'provided with the circuit patterns of the lead 13', the connecting portion 14 'and the solder borland 15'. Glue.
이어서, 상기 회로기판시트(10')의 회로패턴중 리드(13')를 반도체칩(40')의 입출력패드(41')상에 열압착 본딩 방법 또는 탭본딩(Tape Automated Bonding) 방법 등을 이용하여 연결한다.Subsequently, a thermocompression bonding method or a tap automating bonding method may be performed on the lead 13 'of the circuit pattern of the circuit board sheet 10' on the input / output pad 41 'of the semiconductor chip 40'. To connect.
이어서, 도2a에 도시된 바와 같이 커버레이 테이프(90',Cover lay tape)를 회로기판시트(10)'의 상면 즉, 솔더볼랜드(15')가 위치된 영역의 상면에 접착한다.Subsequently, as shown in FIG. 2A, a cover lay tape 90 is attached to an upper surface of the circuit board sheet 10 ′, that is, an upper surface of the region where the solder ball lands 15 ′ are located.
이어서, 상기 리드(13')와 반도체칩(40')의 입출력패드(41')를 외부의 환경으로부터 보호하기 위해 도2b에서와 같이 반도체칩(40')의 상면 내주연을 봉지재(60')로 봉지한다.Subsequently, in order to protect the lead 13 'and the input / output pad 41' of the semiconductor chip 40 'from the external environment, the inner peripheral edge of the upper surface of the semiconductor chip 40' is sealed as shown in FIG. 2B. Encapsulate with ').
이어서, 상기 커버레이 테이프(80')를 도2c에서와 같이 회로기판시트(10')에서 제거하고, 도2d에서와 같이 솔더볼랜드(15')에 솔더볼(70')을 융착함으로써 반도체 장치(100')를 제조하게 된다.Subsequently, the coverlay tape 80 'is removed from the circuit board sheet 10' as shown in FIG. 2C, and the solder ball 70 'is fused to the solder ball land 15' as shown in FIG. 2D. 100 ').
그러나, 상기와 같은 종래의 반도체 장치는 회로기판시트의 리드를 직접 열압착 본딩 또는 탭본딩 방법에 의해 반도체칩의 입출력패드에 연결하여야 함으로써반도체칩에 무리한 본딩력이 가해져 파손될 위험이 있으며, 또한 상기 리드는 비교적 그 두께 및 폭이 크게 디자인됨으로써 나머지의 회로패턴 즉, 연결부 및 솔더볼랜드의 디자인에 제한을 가하고 결국 회로패턴의 밀도를 저하시키는 문제점이 있다.However, in the conventional semiconductor device as described above, the lead of the circuit board sheet must be directly connected to the input / output pad of the semiconductor chip by the thermocompression bonding or the tap bonding method. The lead is designed to have a relatively large thickness and width, thereby limiting the rest of the circuit pattern, that is, the design of the connection part and the solder borland, and thus, lowering the density of the circuit pattern.
더구나 제조 방법에 있어서, 봉지재의 봉지시 봉지재가 주변으로 흘러 나가는 블리드 아웃(Bleed out) 문제를 해결하기 위해 커버레이 테이프를 접착하고 또한 봉지 공정이 완료된 후에는 그 커버레이 테이프를 제거하여야 하는 불편한 점이 있다.Furthermore, in the manufacturing method, it is inconvenient to adhere the coverlay tape to solve the bleed out problem when the encapsulant is encapsulated and to remove the coverlay tape after the encapsulation process is completed. have.
또한 상기 반도체칩의 상면 소정 영역만이 봉지재로 봉지됨으로써 상기 반도체칩이 봉지재와 쉽게 분리되는 칩아웃 현상이 빈번하게 발생하는 문제점이 있다.In addition, since only a predetermined region of the upper surface of the semiconductor chip is encapsulated with an encapsulant, a chip out phenomenon in which the semiconductor chip is easily separated from the encapsulant frequently occurs.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 발명한 것으로, 칩싸이즈 반도체 장치의 봉지시 봉지재의 외부 유출을 방지할 수 있고 또한 봉지재로 봉지된 영역에서 반도체칩이 외부로 빠져 버리는 칩아웃 현상을 방지할 수 있는 반도체 장치 및 그 제조 방법을 제공하는데 있다.The present invention is invented to solve the above-mentioned conventional problems, the chip out can prevent the outflow of the encapsulant during the encapsulation of the chip size semiconductor device and the chip out to the outside in the region encapsulated with the encapsulant The present invention provides a semiconductor device capable of preventing the phenomenon and a method of manufacturing the same.
도1은 종래의 반도체 장치를 도시한 부분 절개 사시도이다.1 is a partially cutaway perspective view showing a conventional semiconductor device.
도2a 및 도2d는 종래의 반도체 장치 제조 방법을 도시한 순차 설명도이다.2A and 2D are sequential explanatory diagrams showing a conventional semiconductor device manufacturing method.
도3은 본 발명에 의한 반도체 장치를 도시한 단면도이다.3 is a cross-sectional view showing a semiconductor device according to the present invention.
도4a 및 도4e는 본 발명에 의한 반도체 장치의 제조 방법을 도시한 순차 설명도이다.4A and 4E are sequential explanatory diagrams showing a method for manufacturing a semiconductor device according to the present invention.
- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-
100 ; 본 발명에 의한 반도체 장치 100' ; 종래의 반도체 장치100; Semiconductor device 100 'according to the present invention; Conventional semiconductor devices
10 ; 회로기판시트10; Circuit board sheet
12 ; 폴리이미드층(Polyimide layer)12; Polyimide layer
13 ; 본드핑거(Bond finger) 14 ; 연결부13; Bond finger 14; Connection
15 ; 솔더볼랜드(Solder ball land) 16 ; 커버코오트(Cover coat)15; Solder ball land 16; Cover coat
21 ; 접착제 40 ; 반도체칩21; Adhesive 40; Semiconductor chip
41 ; 입출력패드(Pad)41; I / O Pad
50 ; 도전성와이어(Conductive wire)50; Conductive wire
60 ; 봉지재 70 ; 솔더볼60; Encapsulant 70; Solder ball
80 ; 싱귤레이션툴(Singulation tool)80; Singulation tool
90 ; 퍼머넌트 테이프(Permanent tape)90; Permanent tape
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 장치는 상면 내주연에 다수의 입출력패드가 구비된 반도체칩과; 상기 반도체칩의 저면에 그 반도체칩의 저면 넓이보다 넓게 접착된 퍼머넌트 테이프와; 상기 반도체칩의 입출력패드 내측면에 접착된 접착제와; 상기 접착제 상면에 폴리이미드층이 접착되고, 상기 폴리이미드층상에는 본드핑거, 연결부 및 솔더볼랜드의 회로패턴이 형성되어 있으며, 상기 본드핑거 및 솔더볼랜드를 제외한 상면이 커버코오트로 코팅되어 이루어진 회로기판시트와; 상기 반도체칩의 입출력패드와 회로기판시트의 본드핑거를 연결하는 도전성와이어와; 상기 회로기판시트의 본드핑거 부분에서부터 도전성와이어 및 반도체칩의 측면을 감싸며 반도체칩의 저면 외측으로 노출된 퍼머넌트 테이프 상면까지 연장되어 봉지되어 있는 봉지재와; 상기 회로기판시트의 솔더볼랜드에 융착되어 마더보드에 실장되는 솔더볼을 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, a semiconductor device according to the present invention includes a semiconductor chip having a plurality of input / output pads disposed on an inner circumference of an upper surface thereof; A permanent tape bonded to the bottom of the semiconductor chip more than the bottom width of the semiconductor chip; An adhesive bonded to an inner surface of the input / output pad of the semiconductor chip; The polyimide layer is bonded to the upper surface of the adhesive, the circuit pattern of the bond finger, the connecting portion and the solder borland is formed on the polyimide layer, the circuit board sheet is coated on the top surface except for the bond finger and solder borland Wow; Conductive wires connecting the input / output pads of the semiconductor chip and the bond fingers of the circuit board sheets; An encapsulant which encapsulates the conductive wire and the side surface of the semiconductor chip from the bond finger portion of the circuit board sheet and extends to the upper surface of the permanent tape exposed to the outside of the bottom surface of the semiconductor chip; It is characterized in that it comprises a solder ball is fused to the solder ball land of the circuit board sheet mounted on the motherboard.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 장치의 제조 방법은 반도체칩의 입출력패드 내측으로 접착제를 개재하여 본드핑거, 연결부 및 솔더볼랜드 등의 회로패턴을 포함하는 회로기판시트를 접착하는 단계와; 상기 회로기판시트의 본드핑거와 반도체칩의 입출력패드를 도전성와이어로 본딩하는 단계와; 퍼머넌트 테이프상에 상기 회로기판시트가 접착된 반도체칩들의 저면을 접착하는 단계와; 상기 회로기판시트의 본드핑거 및 도전성와이어에서 반도체칩의 측면을 따라 하부의 퍼머넌트 테이프가 위치하는 영역까지 봉지재로 봉지하는 단계와; 상기 회로기판시트의 솔더볼랜드에 솔더볼을 융착시키는 단계와; 상기 봉지재 및 저면의 퍼머넌트 테이프를 일체로 싱귤레이션하여 낱개의 반도체 장치로 분리시키는 단계를 포함하여 이루어진 것을 특징으로 한다.In addition, the method of manufacturing a semiconductor device according to the present invention in order to achieve the above object is the step of adhering a circuit board sheet including a circuit pattern, such as bond fingers, connecting parts and solder bores through the adhesive inside the input and output pad of the semiconductor chip Wow; Bonding the bond finger of the circuit board sheet and the input / output pad of the semiconductor chip with a conductive wire; Bonding bottom surfaces of the semiconductor chips to which the circuit board sheet is adhered on a permanent tape; Sealing with an encapsulant from the bond finger and the conductive wire of the circuit board sheet to an area where the lower permanent tape is located along the side of the semiconductor chip; Fusing the solder balls to the solder balls of the circuit board sheet; And sealing the sealing material and the permanent tape on the bottom by integrally singulating them into a single semiconductor device.
이와 같이 하여 본 발명에 의한 반도체패키지는 봉지재가 반도체칩의 측면을 감싸고 상면에는 회로기판시트 및 저면에는 퍼머넌트 테이프가 접착되어 있음으로써 반도체칩의 칩아웃 현상을 방지할 수 있게 된다.In this way, the semiconductor package according to the present invention can prevent the chip-out phenomenon of the semiconductor chip by encapsulating the side surface of the semiconductor chip and the perforated tape is adhered to the circuit board sheet and the bottom surface.
또한 반도체칩의 저면에 퍼머넌트 테이프가 접착되어 있고, 그 퍼머넌트 테이프에까지 반도체칩 등을 감싸면서 봉지재가 봉지되어 있음으로써, 봉지시에는 봉지재의 외부 유출을 방지할 수 있게 된다.In addition, the permeable tape is adhered to the bottom surface of the semiconductor chip, and the encapsulant is encapsulated while covering the semiconductor chip and the like to the permanent tape, so that the encapsulant can be prevented from leaking out.
마지막으로 상기 회로기판시트에는 종래와 같이 리드를 사용하지 않고, 와이어본딩 방법을 사용함으로써 회로패턴의 밀도를 증가시킬 수도 있게 된다.Finally, the density of the circuit pattern can be increased by using a wire bonding method without using a lead as in the conventional circuit board sheet.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.
우선 도3은 본 발명에 의한 반도체 장치(100)를 도시한 단면도이다.3 is a cross-sectional view showing a semiconductor device 100 according to the present invention.
도시된 바와 같이 상면 내주연에는 다수의 입출력패드(41)가 구비된 반도체칩(40)이 위치되어 있고, 상기 반도체칩(40)의 저면에는 그 반도체칩(40)의 저면 넓이보다 넓게 퍼머넌트 테이프(90)가 접착되어 있다.As illustrated, a semiconductor chip 40 having a plurality of input / output pads 41 is positioned at an inner circumferential surface of the upper surface, and the permanent tape is wider than the width of the bottom surface of the semiconductor chip 40 on the bottom of the semiconductor chip 40. 90 is bonded.
상기 반도체칩(40)의 입출력패드(41) 내측면에는 접착제(21) 바람직하기로는 에폭시(Epoxy) 접착제 또는 양면 접착테이프가 개재된 채 회로기판시트(10)가 접착되어 있다.The circuit board sheet 10 is bonded to an inner surface of the input / output pad 41 of the semiconductor chip 40 with an adhesive 21, preferably an epoxy adhesive or a double-sided adhesive tape interposed therebetween.
상기 회로기판시트(10)는 저면에 폴리이미드층(12)이 형성되어 상기 접착제(21)와 접착되어 있으며, 상기 폴리이미드층(12) 상부에는 구리(Cu) 재질로 본드핑거(13), 연결부(14) 및 솔더볼랜드(15) 등의 미세한 도전성 회로패턴이 형성되어 있다. 상기 회로패턴중 본드핑거(13) 및 솔더볼랜드(15)를 제외한 상면은 절연성의 커버코오트(16)로 코팅됨으로써 상기 회로패턴이 외부의 먼지, 습기 및 기계적 접촉 등으로부터 보호될 수 있도록 되어 있다.The circuit board sheet 10 has a polyimide layer 12 formed on the bottom thereof, and is bonded to the adhesive 21, and a bond finger 13 made of copper (Cu) on the polyimide layer 12. Fine conductive circuit patterns, such as the connection part 14 and the solder ball land 15, are formed. The upper surface of the circuit pattern except for the bond finger 13 and the solder borland 15 is coated with an insulating cover coat 16 so that the circuit pattern can be protected from dust, moisture, and mechanical contact. .
여기서 상기 회로패턴중 본드핑거(13)에는 차후 도전성와이어(50)와의 양호한 본딩을 위해 은(Ag)이 도금되어 있고, 솔더볼랜드(15)에는 차후 솔더볼의 양호한 융착을 위해 금(Au) 및 니켈(Ni)이 도금되어 있다.Here, the bond finger 13 of the circuit pattern is plated with silver (Ag) for good bonding with the conductive wire 50 later, and the solder ball 15 has gold (Au) and nickel for good fusion of the solder ball later. (Ni) is plated.
한편, 상기 반도체칩(40)의 입출력패드(41)와 회로기판시트(10)의 본드핑거(13)는 도전성와이어(50) 바람직하기로는 골드와이어(Au wire) 또는 알루미늄와이어(Al wire)에 의해 본딩되어 있다.Meanwhile, the input / output pad 41 of the semiconductor chip 40 and the bond finger 13 of the circuit board sheet 10 may be formed of a conductive wire 50, preferably a gold wire or an aluminum wire. Bonded by
또한 상기 회로기판시트(10)의 본드핑거(13) 부분에서부터 도전성와이어(50) 및 반도체칩(40)의 측면을 감싸며 반도체칩(40)의 저면 외측에 까지 위치하는 퍼머넌트 테이프(90)까지는 봉지재(60)가 봉지됨으로써 상기 도전성와이어(50) 및 반도체칩(40) 등을 외부 환경으로부터 보호할 수 있도록 되어 있다. 상기 봉지재(60)는 통상 액상봉지재(Glop top) 또는 에폭시 몰딩 컴파운드(Epoxy molding compound)를 이용한다.In addition, a portion of the bond finger 13 of the circuit board sheet 10 is encapsulated from the conductive tape 50 and the permanent tape 90 which surrounds the side surfaces of the semiconductor chip 40 and is located outside the bottom surface of the semiconductor chip 40. The material 60 is sealed so that the conductive wire 50, the semiconductor chip 40, and the like can be protected from the external environment. The encapsulant 60 typically uses a liquid top (Glop top) or an epoxy molding compound.
마지막으로 상기 회로기판시트(10)의 솔더볼랜드(15)에는 솔더볼이 융착됨으로써 차후 마더보드에 실장되어 반도체칩(40)과 마더보드간의 소정 신호를 매개할 수 있도록 되어 있다.Finally, solder balls are fused to the solder ball lands 15 of the circuit board sheet 10 so that the solder balls may be mounted on the motherboard to mediate a predetermined signal between the semiconductor chip 40 and the motherboard.
이와 같이 함으로써 본 발명에 의한 반도체 장치(100)는 반도체칩(40)을 중심으로 그 상면에는 회로기판시트(10)가 접착되어 있고, 저면에는 퍼머넌트 테이프(90)가 접착되어 있으며, 상기 반도체칩(40)의 측면은 봉지재(60)가 감싸고 있음으로써, 제조 공정중 또는 반도체칩(40)의 작동중에 상기 반도체칩(40)이 봉지재(60) 외부로 빠져나가는 칩아웃 현상을 방지할 수 있게 된다.In this manner, in the semiconductor device 100 according to the present invention, the circuit board sheet 10 is adhered to the upper surface of the semiconductor chip 40, and the permanent tape 90 is adhered to the bottom surface of the semiconductor device 40. The side surface of the 40 is encapsulated by the encapsulant 60 to prevent a chip-out phenomenon in which the semiconductor chip 40 escapes to the encapsulant 60 during the manufacturing process or during operation of the semiconductor chip 40. It becomes possible.
또한 종래와는 다르게 리드 대신 미세한 도전성와이어(50)를 이용함으로서 회로패턴의 디자인시 보다 미세하게 디자인할 수 있음으로써 회로패턴의 밀도도 증가시킬 수 있게 된다.In addition, unlike the prior art by using a fine conductive wire 50 instead of the lead can be designed more fine when designing the circuit pattern it is also possible to increase the density of the circuit pattern.
다음으로 도4a 및 도4e는 본 발명에 의한 반도체 장치(100)의 제조 방법을 도시한 순차 설명도로서 이를 참조하여 본 발명에 의한 반도체 장치(100)의 제조 방법을 설명하면 다음과 같다.Next, FIGS. 4A and 4E are sequential explanatory diagrams illustrating a method of manufacturing the semiconductor device 100 according to the present invention. The method of manufacturing the semiconductor device 100 according to the present invention will be described below with reference to the drawings.
먼저 반도체칩(40)의 입출력패드(41) 내측에 접착제(21)를 개재하여 본드핑거(13), 연결부(14) 및 솔더볼랜드(15) 등의 회로패턴이 형성되어 있는 회로기판시트(10)를 접착한다.(도4a)First, a circuit board sheet 10 in which circuit patterns, such as a bond finger 13, a connecting portion 14, and a solder ball land 15, are formed through an adhesive 21 inside an input / output pad 41 of a semiconductor chip 40. A) (Fig. 4a)
여기서 상기 접착제(21)는 통상의 에폭시 접착제 또는 양면 접착테이프를 이용한다.Here, the adhesive 21 uses a conventional epoxy adhesive or double-sided adhesive tape.
그런후 상기 회로기판시트(10)의 본드핑거(13) 및 반도체칩(40)의 입출력패드(41)를 도전성와이어(50) 바람직하기로는 골드와이어 또는 알루미늄와이어로 본딩함으로써 반도체칩(40)의 신호가 입출력패드(41), 도전성와이어(50), 본드핑거(13), 연결부(14) 및 솔더볼랜드(15)까지 통전가능하도록 한다.(도4b)Thereafter, the bond finger 13 of the circuit board sheet 10 and the input / output pad 41 of the semiconductor chip 40 are bonded to the conductive wire 50, preferably the gold wire or the aluminum wire. The signal is made to be energized to the input / output pad 41, the conductive wire 50, the bond finger 13, the connecting portion 14 and the solder borland 15 (FIG. 4B).
이어서, 퍼머넌트 테이프(90)상에 상기와 같이 회로기판시트(10)가 접착되고 와이어본딩이 완료된 반도체칩(40)의 저면을 접착한다.(도4c)Subsequently, the circuit board sheet 10 is adhered on the permanent tape 90 as described above, and the bottom surface of the semiconductor chip 40 on which the wire bonding is completed is adhered (FIG. 4C).
여기서 상기 퍼머넌트 테이프(90)는 상부 표면에 접착층이 개재되어 있음으로 반도체칩(40)이 용이하게 접착된다.Here, the permanent tape 90 is easily bonded to the semiconductor chip 40 because the adhesive layer is interposed on the upper surface.
이어서 상기 회로기판시트(10)의 본드핑거(13), 도전성와이어(50)에서 반도체칩(40)의 측면을 따라 저면의 퍼머넌트 테이프(90)에 까지 봉지재(60)를 충진하여 봉지작업을 완료한다.(도4d) 즉, 퍼머넌트 테이프(90)상의 반도체칩(40)과 반도체칩(40) 사이에 봉지재(60)를 충진함으로서 봉지 작업을 완료하게 된다.Subsequently, the encapsulant 60 is filled with the bond finger 13 and the conductive wire 50 of the circuit board sheet 10 to the permanent tape 90 on the bottom of the semiconductor chip 40 along the side surface of the semiconductor chip 40. (Fig. 4D) That is, the sealing operation is completed by filling the sealing material 60 between the semiconductor chip 40 and the semiconductor chip 40 on the permanent tape 90.
여기서 상기 봉지재(60)는 통상의 액상봉지재(60) 또는 에폭시 몰딩 컴파운드(Epoxy molding compound)를 이용한다.Here, the encapsulant 60 uses a conventional liquid encapsulant 60 or an epoxy molding compound.
이어서 상기 회로기판시트(10)의 솔더볼랜드(15)에 솔더볼을 안착하고 고온의 퍼니스(Furnace)에 투입함으로써 상기 솔더볼이 솔더볼랜드(15)상에서 용융되어 융착되도록하며, 이 단계가 완료된 후에는 싱귤레이션툴(80)을 이용하여 봉지재(60) 및 저면의 퍼머넌트 테이프(90)를 동시에 싱귤레이션함으로써 낱개의 반도체 장치(100)로 독립시킨다.(도4e)Subsequently, the solder balls are seated on the solder ball lands 15 of the circuit board sheet 10 and put into a high-temperature furnace so that the solder balls are melted and melted on the solder ball lands 15, and after this step is completed, The isolation tool 80 is singulated simultaneously with the sealing material 60 and the bottom permanent tape 90 so as to be separated from each semiconductor device 100 (Fig. 4E).
이와 같이 본 발명의 제조 방법은 퍼머넌트 테이프(90)상에 다수의 반도체칩(40)을 미리 접착시킨 후, 각각의 반도체칩(40)과 반도체칩(40) 사이에 봉지재(60)를 봉지함으로써 봉지재(60)의 블리드 아웃(Bleed out) 현상을 방지함은 물론 반도체칩(40)이 봉지재(60) 밖으로 빠져나가는 칩아웃 현상도 방지할 수 있게 된다.As described above, in the manufacturing method of the present invention, a plurality of semiconductor chips 40 are previously adhered onto the permanent tape 90, and then the encapsulant 60 is encapsulated between the semiconductor chips 40 and the semiconductor chips 40. As a result, the bleed out phenomenon of the encapsulant 60 may be prevented, as well as a chip out phenomenon in which the semiconductor chip 40 escapes from the encapsulant 60 may be prevented.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, various modifications may be made without departing from the scope and spirit of the present invention.
따라서 본 발명에 의한 반도체 장치 및 그 제조 방법에 의하면 봉지재가 반도체칩의 측면을 감싸고 상면에는 회로기판시트 및 저면에는 퍼머넌트 테이프가 접착되어 있음으로써 제조 공정중 또는 반도체칩의 작동중에 반도체칩의 칩아웃 현상을 방지할 수 있는 효과가 있다.Therefore, according to the semiconductor device and the manufacturing method thereof according to the present invention, the encapsulant surrounds the side surface of the semiconductor chip, and the upper surface of the circuit board sheet and the permanent tape are adhered to the bottom surface so that the chip out of the semiconductor chip during the manufacturing process or during operation of the semiconductor chip. There is an effect that can prevent the phenomenon.
또한 반도체칩의 저면에 퍼머넌트 테이프가 접착되어 있고, 그 퍼머넌트 테이프에까지 반도체칩 등을 감싸면서 봉지재가 봉지됨으로써, 봉지시에 봉지재의 외부 유출을 방지할 수 있는 효과가 있다.In addition, the permeable tape is adhered to the bottom surface of the semiconductor chip, and the encapsulant is encapsulated while covering the semiconductor chip and the like to the permanent tape, thereby preventing the external leakage of the encapsulant during encapsulation.
Claims (2)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0046573A KR100357883B1 (en) | 1998-10-31 | 1998-10-31 | Semiconductor device and its manufacturing method |
| JP11154820A JP2000138316A (en) | 1998-10-31 | 1999-06-02 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0046573A KR100357883B1 (en) | 1998-10-31 | 1998-10-31 | Semiconductor device and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000028368A KR20000028368A (en) | 2000-05-25 |
| KR100357883B1 true KR100357883B1 (en) | 2003-01-15 |
Family
ID=19556728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0046573A KR100357883B1 (en) | 1998-10-31 | 1998-10-31 | Semiconductor device and its manufacturing method |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000138316A (en) |
| KR (1) | KR100357883B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3456462B2 (en) | 2000-02-28 | 2003-10-14 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
| KR100729081B1 (en) * | 2000-12-29 | 2007-06-14 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and its Encapsulation method |
| JP6639141B2 (en) | 2015-08-05 | 2020-02-05 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method and semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09321212A (en) * | 1996-05-30 | 1997-12-12 | Nec Kyushu Ltd | Semiconductor device and its manufacture |
-
1998
- 1998-10-31 KR KR10-1998-0046573A patent/KR100357883B1/en not_active IP Right Cessation
-
1999
- 1999-06-02 JP JP11154820A patent/JP2000138316A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09321212A (en) * | 1996-05-30 | 1997-12-12 | Nec Kyushu Ltd | Semiconductor device and its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000028368A (en) | 2000-05-25 |
| JP2000138316A (en) | 2000-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6252298B1 (en) | Semiconductor chip package using flexible circuit board with central opening | |
| US6608388B2 (en) | Delamination-preventing substrate and semiconductor package with the same | |
| KR100559664B1 (en) | Semiconductor package | |
| KR100260997B1 (en) | Semiconductor package | |
| KR100825784B1 (en) | Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| KR100357883B1 (en) | Semiconductor device and its manufacturing method | |
| KR100337455B1 (en) | Semiconductor Package | |
| KR100610916B1 (en) | Semiconductor package | |
| KR100379085B1 (en) | Sealing Method of Semiconductor Device | |
| KR100473336B1 (en) | semiconductor package | |
| KR100369397B1 (en) | Ball grid array semiconductor package using flexible circuit board | |
| KR100533761B1 (en) | semi-conduSSor package | |
| KR100362501B1 (en) | Semiconductor device | |
| KR100308899B1 (en) | semiconductor package and method for fabricating the same | |
| KR100708052B1 (en) | Semiconductor package | |
| KR100214857B1 (en) | Multi-chip package | |
| KR100197876B1 (en) | Semiconductor package and method of manufacturing the same | |
| KR100237329B1 (en) | The structure of chip scale semiconductor package and method of manufacturing the same | |
| KR100337459B1 (en) | Manufacturing method of semiconductor package | |
| KR100337461B1 (en) | Semiconductor package and manufacturing method | |
| KR100337460B1 (en) | Semiconductor devices | |
| KR100337456B1 (en) | Frame for semiconductor package and manufacturing method of semiconductor package using same | |
| KR100648044B1 (en) | Method for manufacturing semiconductor package | |
| KR100337458B1 (en) | Manufacturing method of semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121009 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20131007 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20141008 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20151012 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20161006 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20171010 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20181008 Year of fee payment: 17 |
|
| EXPY | Expiration of term |