KR19990001996A - Column Address Internal Counter Device - Google Patents

Column Address Internal Counter Device Download PDF

Info

Publication number
KR19990001996A
KR19990001996A KR1019970025499A KR19970025499A KR19990001996A KR 19990001996 A KR19990001996 A KR 19990001996A KR 1019970025499 A KR1019970025499 A KR 1019970025499A KR 19970025499 A KR19970025499 A KR 19970025499A KR 19990001996 A KR19990001996 A KR 19990001996A
Authority
KR
South Korea
Prior art keywords
internal
address
counter
carry
external
Prior art date
Application number
KR1019970025499A
Other languages
Korean (ko)
Other versions
KR100271714B1 (en
Inventor
한종희
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970025499A priority Critical patent/KR100271714B1/en
Publication of KR19990001996A publication Critical patent/KR19990001996A/en
Application granted granted Critical
Publication of KR100271714B1 publication Critical patent/KR100271714B1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/04Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 소자의 컬럼 어드레스 내부 카운터 장치에 관한 것으로 메모리 집적회로 내부의 카운터 설계에 있어서 외부 어드레스를 직접 캐리 발생기의 입력으로 하므로서 내부 카운터의 속도를 높이기 위한 카운터 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an internal counter device for column addresses of semiconductor devices, and more particularly to a counter device for increasing the speed of an internal counter by directly using an external address as an input of a carry generator in a counter design in a memory integrated circuit.

Description

컬럼 어드레스 내부 카운터 장치Column Address Internal Counter Device

본 발명은 반도체 소자에 있어서 내부 카운터의 속도를 향상시키기 위한 회로에 관한 것으로, 특히 캐리 발생기의 캐리 출력속도를 빠르게 하기 위한 컬럼 어드레스 내부 카운터 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for improving the speed of an internal counter in a semiconductor device, and more particularly to a column address internal counter device for speeding up a carry output of a carry generator.

도 1은 종래기술에 따른 컬럼 어드레스 내부 카운터 장치를 나타낸 것으로, 외부 어드레스를 저장하고, 셋 신호 및 인크리먼트 신호의 제어를 받으며 내부 어드레스를 출력하는 다수개의 내부 카운터로 이루어진 카운터 블럭(10)과, 상기 내부 어드레스를 입력받아 상기 카운터 블럭의 각 내부 카운터로 캐리를 발생시키는 캐리 발생기(20)로 구성되어 있다.1 is a block address internal counter device according to the related art, and includes a counter block 10 including a plurality of internal counters for storing an external address, being controlled by a set signal and an increment signal, and outputting an internal address. And a carry generator 20 which receives the internal address and generates a carry to each internal counter of the counter block.

캐리 발생기는 현재의 내부 카운터 상태를 받아들여서 다음 시행될 인크리먼트에서 어떤 비트의 카운터가 토글되어야 하는지를 알려주는 캐리를 발생시킨다.The carry generator accepts the current internal counter state and generates a carry telling which bits of the counter should be toggled on the next increment to be executed.

동작 모드는 크게 두가지로 나눌 수 있는데, 첫번째 동작은 초기 어드레스를 받아들여 카운터 블럭으로 실어 주는 셋 동작이고, 두번째 동작은 그 다음 어드레스로 변환되어 가도록 하는 인크리먼트 동작이다.The operation mode can be divided into two types. The first operation is a set operation that accepts an initial address and loads it into a counter block, and the second operation is an increment operation to be converted to the next address.

인크리먼트를 수행하기 위해서는 현재 수행할 인크리먼트에서 어떤 비트를 바꾸어야 할 지를 결정하는 캐리를 발생시켜야 하며 이러한 캐리를 발생시키는 것이다 앞에서 말한 바와 같이 캐리 발생기이다.In order to perform an increment, a carry that determines which bits to change in the current increment to be performed must be generated. This is a carry generator.

도 1은 캐리 발생을 위한 입력 데이타로서 카운터 블럭의 현재 상태를 받아 들인다.1 accepts the current state of the counter block as input data for carry generation.

이와같이 외부 어드레스를 받아들이는 첫번째 클럭 사이클에 대한 동작 타이밍도를 도 2에서 보여주고 있다.Thus, the operation timing diagram for the first clock cycle that accepts the external address is shown in FIG.

그 동작은 외부의 어드레스가 들어올 때를 기다렸다가 셋 신호를 띄운다.The operation waits for an external address to come in and then issues a set signal.

외부이 어드레스는 카운터 블럭의 각 내부 카운터로 저장된다.The external address is stored in each internal counter of the counter block.

각 내부 카운터의 어드레스 신호들이 바뀐 다음 카운터 블럭 외부로 출력되고 이 신호들을 받아들여서 캐리 발생기에서 캐리를 새롭게 만들어 각 내부 카운터로 입력된다.The address signals of each internal counter are changed and then output to the outside of the counter block. The signals are received and input into each internal counter by creating a new carry in the carry generator.

인크리먼트 신호는 캐리들이 만들고 난 다음 비로서 발생된다.The increment signal is generated as a ratio after the carry is made.

따라서, 상기한 바와 같이 컬럼 어드레스 내부 카운터 장치의 최소한의 클럭 사이클 시간은 셋 하는데 걸리는 시간과 캐리를 발생시키는 데 걸리는 시간 그리고 인크리먼트를 하는데 걸리는 시간을 합한 시간이다.Therefore, as described above, the minimum clock cycle time of the counter device inside the column address is the sum of the time taken to set, the time taken to generate a carry, and the time taken to increment.

따라서 시간적으로 캐리의 발생은 카운터 블럭이 셋되고 난 다음에 일어난다.Thus, the occurrence of carry in time occurs after the counter block is set.

이와같이 셋 동작과 인크리먼트 동작이 직렬적으로 연결되어 있어 내부 카운터의 동작속도가 느려지는 단점이 있다.As such, the set operation and the increment operation are connected in series, so that the operation speed of the internal counter becomes slow.

본 발명은 상기의 클럭 타임중 캐리를 발생시키는데 걸리는 시간을 줄이기 위한 것으로 이렇게 하므로서 내부 카운터의 동작속도를 향상시키고자 한 것이다.The present invention is to reduce the time it takes to generate a carry during the clock time to improve the operation speed of the internal counter.

따라서 본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로 외부 어드레스를 직접 캐리발생기의 입력으로 함으로서 내부 카운터의 동작속도를 향상시키는 컬럼 어드레스 내부 카운터 장치를 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a column address internal counter device that improves the operation speed of an internal counter by using an external address as an input of a carry generator.

도 1은 종래기술에 따른 컬럼 어드레스 내부 카운터의 블록도.1 is a block diagram of a column address internal counter according to the prior art;

도 2는 상기 도 1에 대한 동작 타이밍도.2 is an operation timing diagram of FIG. 1.

도 3은 본 발명의 일 실시예에 따른 컬럼 어드레스 내부 카운터의 블럭도.3 is a block diagram of a column address internal counter according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 카운터 블럭20 : 캐리 발생기10: counter block 20: carry generator

30 : 멀티 플렉서30: multiplexer

상기 목적 달성을 위한 본 발명의 컬럼 어드레스 내부 카운터 장치는 셋, 인크리먼트 신호 및 캐리에 의해 제어되어 외부 어드레스를 동시에 저장하고 내부 어드레스를 동시에 출력하는 복수개의 내부 카운터로 이루어진 카운터 블럭(10)과, 상기 외부 어드레스 및 내부 어드레스를 받아들이며 상기 셋 신호의 상태에 따라 상기 외부 어드레스 또는 내부 어드레스를 출력하는 멀티 플렉서(30)와, 상기 외부 어드레스 또는 내부 어드레스를 받아들이며 상기 카운터 블럭의 각 내부 카운터로 캐리를 출력하는 캐리 발생기(20)를 구비함을 특징으로 한다.The column address internal counter apparatus of the present invention for achieving the above object is controlled by a set, an increment signal and a carry block counter block 10 consisting of a plurality of internal counters for storing the external address at the same time and output the internal address at the same time; A multiplexer 30 that accepts the external address and the internal address and outputs the external address or the internal address according to the state of the set signal, and accepts the external address or the internal address and carries them to each internal counter of the counter block. It characterized in that it comprises a carry generator 20 for outputting.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부도면을 참조하여 본 발명의 일 실시예를 상세히 설명하기로 한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시예에 따른 컬럼 어드레스 카운터 장치로서, 셋, 인크리먼트 신호 및 캐리에 의해 제어되어 외부 어드레스를 동시에 저장하고 내부 어드레스를 동시에 출력하는 복수개의 내부 카운터로 이루어진 카운터 블럭(10)과, 상기 외부 어드레스 및 내부 어드레스를 받아들이며 상기 셋 신호의 상태에 따라 상기 외부 어드레스 및 내부 어드레스를 출력하는 멀티 플렉서(30)와, 상기 외부 어드레스 또는 내부 어드레스를 받아들이며 상기 카운터 블럭의 각 내부 카운터로 캐리를 출력하는 캐리 발생기(20)로 구성된다.3 is a column address counter apparatus according to an embodiment of the present invention, which is controlled by a set, an increment signal, and a carry, and includes a counter block including a plurality of internal counters for simultaneously storing external addresses and simultaneously outputting internal addresses ( 10), a multiplexer 30 that accepts the external address and internal address and outputs the external address and internal address according to the state of the set signal, and each internal of the counter block accepting the external address or internal address. It consists of a carry generator 20 which outputs a carry to a counter.

본 발명은 캐리 발생기의 입력이 멀티플렉서를 통하여 조절된다는 점이 기존의 기술과 다르다.The present invention differs from the prior art in that the input of the carry generator is controlled via a multiplexer.

여기서, 셋 신호는 외부 어드레스를 카운터 블럭내의 각 내부 카운터에 저장시키는 역할을 한다.Here, the set signal serves to store an external address in each internal counter in the counter block.

인크리먼트 신호는 최초 카운터 블럭내의 각 내부 카운터가 외부 어드레스에 의해 동작하지만 그 다음부터는 내부적으로 내부 어드레스를 만들어 사용하게 되는데 내부 어드레스를 만들어 사용하라는 신호이다.The increment signal is a signal that each internal counter in the first counter block operates by an external address, but then internally creates and uses an internal address.

멀티플렉서는 외부 어드레스와 내부 어드레스를 받아서 그 중 하나를 출력으로 내보내는 역할을 하며 셋 신호의 상태에 따라 결정된다.The multiplexer takes the external address and the internal address and sends one of them to the output. It is determined by the state of the set signal.

캐리 발생기에서 출력되는 캐리는 카운터 블럭의 각 내부 카운터에 입력되어 데이타의 토글여부를 결정한다.The carry output from the carry generator is input to each internal counter of the counter block to determine whether data is toggled.

그 동작을 살펴보면, 외부 어드레스를 받아들이는 클럭 사이클에서는 멀티플렉서로 입력되는 셋 신호가 ON 되어 외부 어드레스를 선택하여 캐리발생기롤 보내고, 이 이외의 경우에는 셋 신호가 OFF 되며 카운터 블럭의 현재 내부 어드레스가 선택되어 캐리 발생기로 보낸다.In operation, in the clock cycle to accept the external address, the set signal input to the multiplexer is turned on, selects the external address and sends it to the carry generator. Otherwise, the set signal is turned off and the current internal address of the counter block is selected. And send to the carry generator.

본 발명에서는 외부 어드레스를 받아들이는 첫 클럭 사이클에서는 카운터 블럭이 전부 셋되기 전에 캐리 발생기는 외부 어드레스를 받아들여 캐리를 발생시킬 수 있으므로 캐리의 발생과 카운터 블럭의 셋 동작이 동시에 이루어질 수 있다.In the present invention, in the first clock cycle of accepting the external address, the carry generator may generate the carry by accepting the external address before all the counter blocks are set, so that the generation of the carry and the set operation of the counter block may be simultaneously performed.

종래에는 셋 동작과 인크리머트 동작이 직렬적인 신호 체계로 이루어진 반면에 본 발명에서는 캐리 발생기에서의 캐리 발생 동작과 카운터 블럭의 셋 동작이 동시에 이루어지기 때문에 한 가지 작업을 하는 데 걸리는 시간이 줄어드는 장점이 있다.In the related art, the set operation and the incremental operation are composed of a serial signal system, whereas in the present invention, the carry generation operation in the carry generator and the set operation of the counter block are simultaneously performed, thereby reducing the time required for one operation. There is this.

본 발명은 내부 카운터를 움직여주는 여러가지 신호들 사이의 타이밍 마진을 높여 주며 특히 고주파 동작에서 매우 효과적이다.The present invention increases the timing margin between the various signals that move the internal counter and is particularly effective in high frequency operation.

또한 타이밍 마진이 늘어나 수율을 향상시킬 수 있으므로 칩당 가격을 낮추어 가격 경쟁력을 높일 수 있다.In addition, timing margins can be increased to improve yield, thereby lowering the price per chip and increasing price competitiveness.

Claims (2)

셋, 인크리먼트 신호 및 캐리에 의해 제어되어 외부 어드레스를 동시에 저장하고 내부 어드레스를 동시에 출력하는 복수개의 내부 카운터로 이루어진 카운터 블럭과,A counter block comprising a plurality of internal counters controlled by a set, an increment signal and a carry to simultaneously store external addresses and output internal addresses simultaneously; 상기 외부 어드레스 및 내부 어드레스를 받아들이며 상기 셋 신호의 상태에 따라 상기 외부 어드레스 또는 내부 어드레스를 출력하는 멀티 플렉서와,A multiplexer which accepts the external address and internal address and outputs the external address or internal address according to the state of the set signal; 상기 외부 어드레스 또는 내부 어드레스를 받아들이며 상기 카운터 블럭의 각 내부 카운터로 캐리를 출력하는 캐리 발생기를 구비함을 특징으로 하는 컬럼 어드레스 내부 카운터 장치.And a carry generator which accepts the external address or the internal address and outputs a carry to each internal counter of the counter block. 제 1 항에 있어서, 상기 멀티 플렉서는 첫 어드레스를 받아들일 때는 외부 어드레스를 선택하고 그 이외의 경우에는 상기 카운터 블럭의 내부 어드레스를 선택하는 상기 멀티 플렉서의 조절신호로 셋 신호를 이용하는 것을 특징으로 하는 컬럼 어드레스 내부 카운터 장치.The method of claim 1, wherein the multiplexer uses a set signal as an adjustment signal of the multiplexer to select an external address when the first address is received and to select an internal address of the counter block. A column address internal counter device.
KR1019970025499A 1997-06-18 1997-06-18 Column address internal counter KR100271714B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970025499A KR100271714B1 (en) 1997-06-18 1997-06-18 Column address internal counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970025499A KR100271714B1 (en) 1997-06-18 1997-06-18 Column address internal counter

Publications (2)

Publication Number Publication Date
KR19990001996A true KR19990001996A (en) 1999-01-15
KR100271714B1 KR100271714B1 (en) 2000-11-15

Family

ID=19510065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970025499A KR100271714B1 (en) 1997-06-18 1997-06-18 Column address internal counter

Country Status (1)

Country Link
KR (1) KR100271714B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2547268B2 (en) * 1990-03-14 1996-10-23 シャープ株式会社 Internal address determination device for semiconductor memory device

Also Published As

Publication number Publication date
KR100271714B1 (en) 2000-11-15

Similar Documents

Publication Publication Date Title
US20030182528A1 (en) Single-chip microcomputer
US5406132A (en) Waveform shaper for semiconductor testing devices
KR100342636B1 (en) Semiconductor memory device
US20070038795A1 (en) Asynchronous bus interface and processing method thereof
JPH07169265A (en) Synchronous random-access memory device
US4602356A (en) Semiconductor memory device
KR970051415A (en) Method of selecting merge data output mode of semiconductor memory device
KR970029883A (en) Test circuit and method of semiconductor memory device with high frequency operation
US5550996A (en) ROM burst transfer continuous read-out extension method and a microcomputer system with a built-in ROM using this method
KR19990001996A (en) Column Address Internal Counter Device
US5305245A (en) Digital correlating device
JPH1092175A (en) Cas signal generator of synchronous dram
KR100200767B1 (en) Column address buffer control circuit
US5706480A (en) Memory device and method for processing digital video signal
JPH03181099A (en) Logic circuit and operation thereof
KR100670694B1 (en) A output enable signal generator in high speed memory device
KR19990027320A (en) Synchronous random access memory control device and method
KR100230416B1 (en) Column selection scheme having 2 bit prefetch circuit in dram
US5943492A (en) Apparatus and method for generating external interface signals in a microprocessor
JP2573068B2 (en) Digital pattern generator
KR20010036202A (en) Memory module for protecting voltage noise
KR19990001994A (en) Address generator
JPH05282859A (en) Memory integrated circuit
JPH11203194A (en) Memory control circuit
KR19990034769A (en) Burst Counter of Semiconductor Memory Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee