KR102650194B1 - Test socket - Google Patents
Test socket Download PDFInfo
- Publication number
- KR102650194B1 KR102650194B1 KR1020220096745A KR20220096745A KR102650194B1 KR 102650194 B1 KR102650194 B1 KR 102650194B1 KR 1020220096745 A KR1020220096745 A KR 1020220096745A KR 20220096745 A KR20220096745 A KR 20220096745A KR 102650194 B1 KR102650194 B1 KR 102650194B1
- Authority
- KR
- South Korea
- Prior art keywords
- cover
- base
- hook
- semiconductor chip
- test socket
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 238000000926 separation method Methods 0.000 claims abstract description 32
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 14
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 238000005452 bending Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000005489 elastic deformation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0416—Connectors, terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 반도체 칩 테스트 소켓에 관한 것으로서, 보다 상세하게는, 분리 구조를 가짐으로서, 소정의 분리용 툴의 푸싱 팁을 삽입하는 간단한 작업을 수행하는 것 만으로도 커버와 베이스 사이의 분리 및 분해가 달성될 수 있으므로, 분해를 위해서 별도의 도구가 필요 없으며, 반도체 칩 테스트 소켓의 파손을 방지할 수 있는 반도체 칩 테스트 소켓에 관한 것이다.The present invention relates to a semiconductor chip test socket, and more specifically, by having a separation structure, separation and disassembly between the cover and the base can be achieved by simply performing the simple task of inserting the pushing tip of a predetermined separation tool. This relates to a semiconductor chip test socket that does not require separate tools for disassembly and can prevent damage to the semiconductor chip test socket.
Description
본 발명은 반도체 칩 테스트 소켓에 관한 것으로서, 보다 상세하게는, 분리 구조를 가짐으로서, 소정의 분리용 툴의 푸싱 팁을 삽입하는 간단한 작업을 수행하는 것 만으로도 커버와 베이스 사이의 분리 및 분해가 달성될 수 있으므로, 분해를 위해서 별도의 도구가 필요 없으며, 반도체 칩 테스트 소켓의 파손을 방지할 수 있는 반도체 칩 테스트 소켓에 관한 것이다.The present invention relates to a semiconductor chip test socket, and more specifically, by having a separation structure, separation and disassembly between the cover and the base can be achieved by simply performing the simple task of inserting the pushing tip of a predetermined separation tool. This relates to a semiconductor chip test socket that does not require separate tools for disassembly and can prevent damage to the semiconductor chip test socket.
반도체 소자는 제조 과정을 거친 후 전기적 성능을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 성능 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 칩 테스트 소켓을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 칩 테스트 소켓은 반도체 소자의 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다. After semiconductor devices go through the manufacturing process, tests are performed to determine their electrical performance. The performance test of a semiconductor device is performed with a semiconductor chip test socket formed to make electrical contact with the terminal of the semiconductor device inserted between the semiconductor device and the test circuit board. In addition to testing semiconductor devices, semiconductor chip test sockets are also used in the burn-in test process during the manufacturing process of semiconductor devices.
도 1 은 본 발명의 실시 형태와 비교되는 비교 형태에 의한 반도체 칩 테스트 소켓을 나타낸 도면이다. 도 2 는 도 1 의 반도체 칩 테스트 소켓의 베이스와 커버 사이의 결합 구조를 나타낸 도면이다.1 is a diagram showing a semiconductor chip test socket in a comparative form compared with an embodiment of the present invention. FIG. 2 is a diagram showing a coupling structure between the base and the cover of the semiconductor chip test socket of FIG. 1.
도 1 에 도시된 바와 같은 반도체 칩 테스트 소켓은, 내부에 컨택트가 구비된 베이스(10), 베이스(10)에 대해서 상하 변위하는 커버(20)를 포함한다. 베이스(10)에는 제1 후크부(12)가 구비되고, 커버(20)에는 제2 후크부(22)가 구비된다. 베이스(10)와 커버(20)가 결합되면, 제1 후크부(12)와 제2 후크부(22)가 서로 걸림 결합된다.A semiconductor chip test socket as shown in FIG. 1 includes a
반도체 칩 테스트 소켓의 조립, 사용 등의 과정에서 베이스(10)와 커버(20) 간의 분해 및 재조립이 필요한 경우가 있다. 그러나, 종래 기술에 의한 반도체 칩 테스트 소켓은, 제1 후크부(12)와 제2 후크부(22) 간의 별도의 분리 구조가 구비되지 아니하였다. 따라서, 베이스(10)와 커버(20) 사이의 분해를 위해서 복잡한 도구가 필요하거나, 또는 복잡한 작업이 필요하거나, 또는 과도한 외력이 가해져서 분해 과정에서 파손이 이루어지는 문제가 있었다. In the process of assembling and using a semiconductor chip test socket, disassembly and reassembly between the
따라서, 이러한 문제점을 해결할 수 있는 반도체 칩 테스트 소켓이 필요하다.Therefore, a semiconductor chip test socket that can solve these problems is needed.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 분리 구조를 가짐으로서, 소정의 분리용 툴의 푸싱 팁을 삽입하는 간단한 작업을 수행하는 것 만으로도 커버와 베이스 사이의 분리 및 분해가 달성될 수 있으므로, 분해를 위해서 별도의 도구가 필요 없으며, 반도체 칩 테스트 소켓의 파손을 방지할 수 있는 반도체 칩 테스트 소켓을 제공하는 데 그 목적이 있다.The present invention was devised to solve the above-described problem, and by having a separation structure, separation and disassembly between the cover and the base can be achieved by simply performing the simple task of inserting the pushing tip of a predetermined separation tool. Therefore, the purpose is to provide a semiconductor chip test socket that does not require a separate tool for disassembly and can prevent damage to the semiconductor chip test socket.
본 발명의 실시예에 의한 반도체 칩 테스트 소켓은, 하측에 위치하며 반도체가 탑재될 수 있는 베이스; 상기 베이스의 상부에 위치하며 상기 베이스에 대해서 상하 방향으로 변위 가능하게 결합되는 커버;를 포함하며, 상기 베이스는, 베이스 바디, 및 상기 베이스 바디의 외측 둘레면에 구비되는 복수의 제1 후크부를 포함하고, 상기 커버는, 커버 바디, 상기 커버 바디의 하부에 구비되는 복수의 제2 후크부, 및 상기 제2 후크부의 내측에 구비되며 커버의 내측으로 돌출되는 푸싱 블록을 포함하며, 상기 커버 바디는, 상기 커버 바디를 상하 방향으로 관통하는 쓰루 홀을 포함하고, 상기 쓰루 홀은 상기 푸싱 블록의 상부에 위치하며, 상기 베이스와 상기 커버가 결합되면 상기 제1 후크부와 상기 제2 후크부는 서로 걸림되고, 상기 쓰루 홀을 통해서 소정의 분리용 툴의 푸싱 팁을 상기 쓰루 홀 내에 삽입하면 상기 푸싱 블록이 외측으로 푸싱되어 상기 제1 후크부와 상기 제2 후크부 사이의 걸림이 해제된다.A semiconductor chip test socket according to an embodiment of the present invention includes a base located at the lower side on which a semiconductor can be mounted; A cover located on an upper part of the base and movably coupled to the base in a vertical direction, wherein the base includes a base body and a plurality of first hook portions provided on an outer peripheral surface of the base body. And the cover includes a cover body, a plurality of second hook portions provided at a lower portion of the cover body, and a pushing block provided inside the second hook portion and protruding toward the inside of the cover, and the cover body , includes a through hole penetrating the cover body in a vertical direction, the through hole is located at an upper part of the pushing block, and when the base and the cover are coupled, the first hook portion and the second hook portion are caught with each other. When the pushing tip of a predetermined separation tool is inserted into the through hole, the pushing block is pushed outward to release the lock between the first hook portion and the second hook portion.
본 발명의 일 실시예에 의하면, 상기 제2 후크부는, 상하 방향으로 연장되는 연장 바, 및 상기 연장 바의 하단에 배치되며 상기 커버의 내측으로 돌출되는 제2 후크 돌기를 포함하며, 상기 푸싱 블록은, 상기 연장 바의 내측면에 배치되며 상기 제2 후크 돌기의 상부에 위치한다.According to one embodiment of the present invention, the second hook portion includes an extension bar extending in a vertical direction, and a second hook protrusion disposed at a lower end of the extension bar and protruding into the inside of the cover, and the pushing block. is disposed on the inner surface of the extension bar and is located on an upper part of the second hook protrusion.
본 발명의 일 실시예에 의하면, 상기 푸싱 블록은, 슬로프면으로 구성되는 푸싱면을 구비하며, 상기 쓰루 홀을 통해서 소정의 분리용 툴의 푸싱 팁을 상기 쓰루 홀 내에 삽입하면 상기 푸싱 팁은 상기 푸싱면에 맞닿아서 상기 푸싱 블록을 커버의 외측 방향으로 푸싱한다.According to one embodiment of the present invention, the pushing block has a pushing surface composed of a slope surface, and when the pushing tip of a predetermined separation tool is inserted into the through hole through the through hole, the pushing tip is inserted into the through hole. The pushing block is pushed toward the outside of the cover in contact with the pushing surface.
본 발명의 일 실시예에 의하면, 상기 제1 후크부는, 상하 방향으로 연장되며 상기 베이스 바디의 내측 방향으로 함몰된 홈 라인, 상기 홈 라인에 구비되며 베이스 바디의 외측 방향으로 돌출된 제1 후크 돌기, 및 상기 제1 후크 돌기에 형성되며 상하 방향으로 연장되고 상기 베이스 바디의 내측 방향으로 함몰된 오픈 라인을 포함하고, 상기 베이스와 상기 커버가 결합되면, 상기 제1 후크부의 제1 후크 돌기와 상기 제2 후크부의 제2 후크 돌기는 서로 걸림되고, 상기 푸싱 블록은 상기 오픈 라인 내에 위치한다.According to one embodiment of the present invention, the first hook portion includes a groove line that extends in the vertical direction and is recessed in the inner direction of the base body, and a first hook protrusion provided in the groove line and protruding in the outer direction of the base body. , and an open line formed on the first hook protrusion, extending in a vertical direction and recessed in an inner direction of the base body, and when the base and the cover are coupled, the first hook protrusion of the first hook portion and the first hook protrusion of the first hook portion. The second hook protrusions of the two hook parts are caught with each other, and the pushing block is located within the open line.
본 발명의 실시예에 의한 반도체 칩 테스트 소켓은, 커버와 베이스 사이의 결합 및 분리가 용이하게 이루어질 수 있다. 즉, 종래 기술에 의한 반도체 칩 테스트 소켓은, 커버와 베이스를 서로 분리, 분해할 때, 분리, 분해가 간편하게 이루어지지 아니함으로서, 별도의 도구가 필요하거나, 복잡한 작업이 필요하거나, 파손이 이루어지는 등의 문제가 있었다. 본 발명의 실시예에 의한 반도체 칩 테스트 소켓은, 소정의 분리용 툴의 푸싱 팁을 쓰루 홀 내에 삽입하는 간단한 작업을 수행하는 것 만으로도 커버와 베이스 사이의 분리 및 분해가 달성될 수 있다. 따라서, 분리 및 분해를 위해서 별도의 도구가 필요 없으며, 반도체 칩 테스트 소켓의 파손을 방지할 수 있다.In the semiconductor chip test socket according to an embodiment of the present invention, coupling and separation between the cover and the base can be easily achieved. In other words, the semiconductor chip test socket according to the prior art is not easily separated and disassembled when the cover and base are separated from each other, so separate tools are required, complicated work is required, or damage occurs, etc. There was a problem. In the semiconductor chip test socket according to an embodiment of the present invention, separation and disassembly between the cover and the base can be achieved by simply performing the simple task of inserting the pushing tip of a predetermined separation tool into the through hole. Therefore, no separate tools are required for separation and disassembly, and damage to the semiconductor chip test socket can be prevented.
도 1 은 본 발명의 실시 형태와 비교되는 비교 형태에 의한 반도체 칩 테스트 소켓을 나타낸 도면이다.
도 2 는 도 1 의 반도체 칩 테스트 소켓의 베이스와 커버 사이의 결합 구조를 나타낸 도면이다.
도 3 및 4 는 각각, 본 발명의 실시 형태에 의한 반도체 칩 테스트 소켓을 나타낸 도면 및 그 분해도이다.
도 5 는 본 발명의 실시 형태에 의한 반도체 칩 테스트 소켓의 제1 후크부를 확대하여 나타낸 도면이다.
도 6 은 본 발명의 실시 형태에 의한 반도체 칩 테스트 소켓의 쓰루 홀 및 제2 후크부를 확대하여 나타낸 도면이다.
도 7 은 도 6 의 X-X 단면을 나타낸 도면이다.
도 8 은 본 발명의 실시예에 의한 반도체 칩 테스트 소켓의 베이스와 커버 사이의 결합 구조를 나타낸 도면이다.
도 9 내지 도 12 는 본 발명의 실시예에 의한 반도체 칩 테스트 소켓의 베이스와 커버 사이의 분리 과정을 나타낸 도면이다.1 is a diagram showing a semiconductor chip test socket in a comparative form compared with an embodiment of the present invention.
FIG. 2 is a diagram showing a coupling structure between the base and the cover of the semiconductor chip test socket of FIG. 1.
3 and 4 are diagrams and exploded views of a semiconductor chip test socket according to an embodiment of the present invention, respectively.
Figure 5 is an enlarged view showing the first hook portion of the semiconductor chip test socket according to an embodiment of the present invention.
Figure 6 is an enlarged view showing the through hole and the second hook portion of the semiconductor chip test socket according to an embodiment of the present invention.
FIG. 7 is a diagram showing a cross section along line XX of FIG. 6.
Figure 8 is a diagram showing a coupling structure between the base and the cover of a semiconductor chip test socket according to an embodiment of the present invention.
9 to 12 are diagrams showing a separation process between the base and the cover of a semiconductor chip test socket according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 바람직한 실시예에 대하여 설명한다. Hereinafter, preferred embodiments according to the present invention will be described with reference to the attached drawings.
도 3 및 4 는 각각, 본 발명의 실시 형태에 의한 반도체 칩 테스트 소켓(1)을 나타낸 도면 및 그 분해도이다.3 and 4 are diagrams and exploded views of a semiconductor
본 발명의 실시예에 의한 반도체 칩 테스트 소켓(1)은, 베이스(100); 및 커버(200)를 포함한다.A semiconductor
베이스(100)는, 반도체 칩 테스트 소켓(1)의 하측을 구성한다. 베이스(100)에는, 반도체가 탑재될 수 있다. 실시예에 의하면, 베이스(100)에는 어댑터 탑재 공간이 구비될 수 있으며, 상기 어댑터 탑재 공간에 어댑터(미도시)가 탑재될 수 있다. 아울러, 반도체는 상기 어댑터(미도시)에 탑재될 수 있다. 한편, 이에 반드시 한정하는 것은 아니며, 베이스(100)와 어댑터가 일체인 구성도 가능하다.The
아울러, 도시되지는 아니하였으나, 어댑터(미도시)에 탑재된 반도체를 고정시키는 래치 시스템(미도시)이 구비될 수 있다. 래치 시스템(미도시)은, 후술하는 커버(200)의 상하 운동에 연계하여 오픈-클로징될 수 있다. In addition, although not shown, a latch system (not shown) may be provided to secure the semiconductor mounted on the adapter (not shown). The latch system (not shown) can be opened and closed in conjunction with the up and down movement of the
커버(200)는 상기 베이스(100)의 상부에 위치한다. 커버(200)는 상기 베이스(100)에 대해서 상하 방향으로 변위 가능하게 결합된다.The
베이스(100)와 커버(200) 사이에는, 커버(200)를 상방향으로 탄성 바이어스하는 탄성 부재(300)가 구비될 수 있다. 커버(200)에 가해지는 외력이 없을 때에는, 탄성 부재(300)에서 가해지는 탄성력에 의해서 커버(200)는 상승한 상태를 유지하며, 커버(200)의 상승에 연계하여 래치 시스템(미도시)이 클로징 상태를 유지한다. 커버(200)에 하방향 외력이 가해지면 커버(200)는 하강하며, 커버(200)의 하강에 연계하여 래치 시스템(미도시)이 오픈 상태가 될 수 있다.An
도 5 는 본 발명의 실시 형태에 의한 반도체 칩 테스트 소켓(1)의 제1 후크부(120)를 확대하여 나타낸 도면이다.FIG. 5 is an enlarged view showing the
상기 베이스(100)는, 어댑터 탑재 공간이 형성된 베이스 바디(110)를 포함하며, 상기 베이스 바디(110)에는 제1 후크부(120)가 구비된다.The
베이스 바디(110)는 전체적으로 육면체 형상을 가질 수 있다. 제1 후크부(120)는, 베이스 바디(110)의 일 측부, 및 상기 일 측부와 대향되는 반대측 측부에 형성될 수 있다. 아울러, 베이스 바디(110)의 일 측부에 2 개의 제1 후크부(120)가 형성되고, 반대측 측부에 2 개의 제1 후크부(120)가 형성될 수 있다. 여기서, 측부와 반대측 측부는, 전방부와 후방부로 설명될 수 있다.The
제1 후크부(120)는, 홈 라인(122), 제1 후크 돌기(124), 및 오픈 라인(126)을 포함할 수 있다.The
홈 라인(122)은, 상기 베이스 바디(110)의 내측 방향으로 함몰되고 상하 방향으로 연장되는 함몰 라인이다. 홈 라인(122)은 상방향으로 오픈되어 있다.The
제1 후크 돌기(124)는, 상기 홈 라인(122)에 구비되며 베이스 바디(110)의 외측 방향으로 돌출된 걸림 돌기이다.The
오픈 라인(126)은, 상기 제1 후크 돌기(124)에 형성되며 상기 베이스 바디(110)의 내측 방향으로 함몰되고 상하 방향으로 연장되는 함몰 라인이다. 오픈 라인(126)은, 상기 제1 후크 돌기(124)를 세로지르는 함몰 홈인 구성을 가질 수 있다.The
도 6 은 본 발명의 실시 형태에 의한 반도체 칩 테스트 소켓(1)의 쓰루 홀(212) 및 제2 후크부(220)를 확대하여 나타낸 도면이다.FIG. 6 is an enlarged view showing the through
도 7 은 도 6 의 X-X 단면을 나타낸 도면이다.FIG. 7 is a diagram showing a cross section taken along line X-X of FIG. 6.
상기 커버(200)는, 커버 바디(210), 제2 후크부(220), 및 푸싱 블록(230)을 포함한다.The
상기 커버(200)는, 커버 바디(210)와, 상기 커버 바디(210)의 하부분에 구비되며 하방향으로 연장되는 제2 후크부(220)를 포함한다. The
커버 바디(210)의 내측에는 베이스(100)에 구비(또는 결합)되는 어댑터가 노출될 수 있는 오픈 공간이 마련된다.Inside the
상기 커버 바디(210)는, 상기 커버 바디(210)를 상하 방향으로 관통하는 쓰루 홀(212)을 포함한다. 상기 쓰루 홀(212)은 다수 개일 수 있으며, 각각의 상기 쓰루 홀(212)은 후술하는 푸싱 블록(230)의 상부에 위치한다.The
제2 후크부(220)는, 연장 바(222), 및 제2 후크 돌기(224)를 포함한다.The
연장 바(222)는 하방향으로 소정 길이만큼 연장되는 판상의 바(bar) 형태의 부분이다. 연장 바(222)에 대해서 커버(200)의 외측 방향으로 외력을 가하면, 연장 바(222)는 커버(200)의 외측 방향으로 벤딩되는 형태로 탄성 변형된다. 아울러, 상기 외력이 제거되면 원래 형상으로 복원될 수 있다. 이와 같이 탄성 변형 및 복원이 이루어질 수 있도록, 상기 연장 바(222) 및 커버(200) 전체는 탄성 변형 및 복원이 가능한 재질로 구성될 수 있다.The
연장 바(222)의 하단에는 제2 후크 돌기(224)가 구비된다. 제2 후크 돌기(224)는 커버(200)의 내측으로 돌출되는 돌기로 구성된다. A
푸싱 블록(230)은 커버(200)의 내측으로 돌출되는 소정의 돌기 형태의 블록이다. 상기 푸싱 블록(230)은 상기 연장 바(222)의 내측면에 배치되며, 상기 제2 후크 돌기(224)의 상부분에 위치한다. The pushing
상기 푸싱 블록(230)은, 제1 후크부(120)와 상기 제2 후크부(220) 사이가 걸림되었을 때, 상기 제1 후크부(120)와 상기 제2 후크부(220) 사이의 걸림을 해제시킬 수 있는 부분이다.When the pushing
구체적인 실시예에 의하면, 푸싱 블록(230)은, 푸싱면(232)을 구비한다. 푸싱면(232)은 커버(200)의 내측 방향으로 노출된 면으로서, 소정의 기울기각을 갖는 슬로프(slope)면(경사면)으로 구성될 수 있다. 구체적으로, 푸싱면(232)은 하방향으로 갈수록 커버(200)의 내측 방향으로 편향되는 슬로프면으로 구성된다.According to a specific embodiment, the pushing
푸싱 블록(230)은 상기 쓰루 홀(212)과 연직선 상에 위치할 수 있다. 즉, 푸싱 블록(230)은 쓰루 홀(212) 아래에 위치할 수 있다. 따라서, 쓰루 홀(212)을 통해서 소정의 바(bar) 형태의 툴이 삽입되면, 상기 툴의 하단은 상기 푸싱면(232)을 푸싱하는 외력을 가하게 된다. 상기 외력에 의해서 상기 연장 바(222)는 커버(200)의 외측 방향으로 벤딩하는 형태로 탄성 변형할 수 있다.The pushing
도 8 은 본 발명의 실시예에 의한 반도체 칩 테스트 소켓(1)의 베이스(100)와 커버(200) 사이의 결합 구조를 나타낸 도면이다. 도 9 내지 도 12 는 본 발명의 실시예에 의한 반도체 칩 테스트 소켓(1)의 베이스(100)와 커버(200) 사이의 분리 과정을 나타낸 도면이다.FIG. 8 is a diagram showing a coupling structure between the base 100 and the
이하에서는 본 발명의 실시예에 의한 반도체 칩 테스트 소켓(1)의 베이스(100)와 커버(200) 사이의 결합 및 분리를 설명한다.Hereinafter, coupling and separation between the base 100 and the
도 8 은 본 발명의 실시예에 의한 반도체 칩 테스트 소켓(1)의 베이스(100)와 커버(200) 사이의 결합 구조를 나타낸 도면으로서, 도 1 의 X-X 단면을 나타낸 도면이다.FIG. 8 is a diagram showing a coupling structure between the base 100 and the
먼저, 베이스(100)와 커버(200) 사이의 결합에 대해서 설명한다. 베이스(100)와 커버(200)가 결합되면, 상기 제1 후크부(120)와 상기 제2 후크부(220)는 서로 걸림된다. 구체적으로는, 베이스(100) 상에 커버(200)를 덮으면, 상기 제1 후크부(120)의 제1 후크 돌기(124)와 제2 후크부(220)의 제2 후크 돌기(224)가 서로 걸림된다. First, the coupling between the base 100 and the
이때, 제2 후크부(220) 내측에 구비된 푸싱 블록(230)은 상기 제1 후크부(120)에 형성된 오픈 라인(126) 내에 위치한다. 따라서, 푸싱 블록(230)은 제1 후크부(120)와 제2 후크부(220) 사이의 걸림 작용에 대해서 영향을 주지 않는다.At this time, the pushing
이어서, 도 9 내지 도 12 를 참조하여, 베이스(100)와 커버(200) 사이의 분리에 대해서 설명한다.Next, with reference to FIGS. 9 to 12 , separation between the base 100 and the
베이스(100)와 커버(200) 사이의 분리를 위해서, 도 9 에 도시된 바와 같은, 소정의 분리용 툴(S)을 사용할 수 있다. 상기 분리용 툴(S)은 하방향으로 돌출된 바 형태의 푸싱 팁(P)을 구비한다. 푸싱 팁(P)은 복수 개일 수 있으며, 커버(200)에 구비된 쓰루 홀(212)에 대응하는 개수 및 배치를 가질 수 있다. 따라서, 분리용 툴(S)이 하강하면(화살표 L), 각각의 푸싱 팁(P)은 각각의 쓰루 홀(212)에 동시에 삽입될 수 있다.For separation between the base 100 and the
도 10 및 도 11 과 같이, 푸싱 팁(P)이 쓰루 홀(212) 내에 삽입되고, 푸싱 블록(230)에 도달하면, 푸싱 팁(P)은 푸싱 블록(230)을 푸싱한다. 이때, 푸싱 팁(P)이 푸싱 블록(230)에 맞닿는 부위는, 푸싱 블록(230)의 푸싱면(232)이다. 푸싱면(232)은 슬로프면으로 구성되어 있으므로, 푸싱 팁(P)의 하방향 외력(화살표 L)은 커버(200)의 외측 방향 외력으로 전환되고, 제2 후크부(220)는 커버(200)의 외측 방향으로 벤딩(화살표 M)된다. 따라서, 제2 후크부(220)의 제2 후크 돌기(224)와 제1 후크부(120)의 제1 후크 돌기(124) 사이의 걸림이 해제될 수 있다.10 and 11 , when the pushing tip P is inserted into the through
이때, 상기 설명한 바와 같이, 각각의 쓰루 홀(212)에 각각의 푸싱 팁(P)이 동시에 삽입되므로, 복수의 제1 후크부(120)와 제2 후크부(220) 사이의 걸림이 동시에 해제될 수 있다. 제1 후크부(120)와 제2 후크부(220) 사이의 걸림이 해제되면, 베이스(100)와 커버(200) 사이에 구비된 탄성 부재에 의해서 커버(200)가 베이스(100)로부터 이탈할 수 있다.(화살표 N)At this time, as described above, each pushing tip (P) is simultaneously inserted into each through
한편, 이때 바람직하게는, 상기 푸싱 팁은, 쓰루 홀(212)을 통해서 삽입되되, 오픈 라인(126)을 따라서 삽입될 수 있다. 따라서, 반도체 칩 테스트 소켓(1)에 손상을 가함이 없이 베이스(100)와 커버(200) 사이의 분리가 달성될 수 있다. 또한, 푸싱면(232)은 슬로프면으로 구성되므로, 분리 과정에서 푸싱 팁(P)과 푸싱면(232) 사이의 마찰이 적어지며, 분리 및 분해 과정에서의 손상을 효과적으로 방지할 수 있다.Meanwhile, at this time, preferably, the pushing tip is inserted through the through
본 발명의 실시예에 의한 반도체 칩 테스트 소켓(1)은, 커버(200)와 베이스(100) 사이의 결합 및 분리가 용이하게 이루어질 수 있다. 즉, 종래 기술에 의한 반도체 칩 테스트 소켓(1)은, 커버(200)와 베이스(100)를 서로 분리, 분해할 때, 분리, 분해가 어렵고 도구가 필요하거나 파손이 이루어지는 등의 문제가 있었다. 본 발명의 실시예에 의한 반도체 칩 테스트 소켓(1)은, 소정의 분리용 툴(S)의 푸싱 팁(P)을 쓰루 홀(212) 내에 삽입하는 간단한 작업을 수행하는 것 만으로도 커버(200)와 베이스(100) 사이의 분리 및 분해가 달성될 수 있다. 따라서, 분해를 위해서 별도의 도구가 필요 없으며, 반도체 칩 테스트 소켓(1)의 파손을 방지할 수 있다.In the semiconductor
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.Although preferred embodiments have been shown and described above, the present invention is not limited to the specific embodiments described above, and common knowledge in the technical field to which the invention pertains without departing from the gist of the present invention as claimed in the claims. Of course, various modifications can be made by those who have the knowledge, and these modifications should not be understood individually from the technical idea or perspective of the present invention.
1: 반도체 칩 테스트 소켓
100: 베이스
110: 베이스 바디
120: 제1 후크부
122: 홈 라인
124: 제1 후크 돌기
126: 오픈 라인
200: 커버
210: 커버 바디
212: 오픈 공간
212: 쓰루 홀
220: 제2 후크부
222: 연장 바
224: 제2 후크 돌기
230: 푸싱 블록
232: 푸싱면
300: 탄성 부재1: Semiconductor chip test socket
100: base
110: base body
120: first hook portion
122: Home Line
124: First hook projection
126: Open line
200: Cover
210: cover body
212: Open space
212: Through hole
220: second hook portion
222: extension bar
224: Second hook projection
230: Pushing block
232: Pushingmyeon
300: elastic member
Claims (4)
하측에 위치하며 반도체가 탑재될 수 있는 베이스;
상기 베이스의 상부에 위치하며 상기 베이스에 대해서 상하 방향으로 변위 가능하게 결합되는 커버;를 포함하며,
상기 베이스는,
베이스 바디, 및
상기 베이스 바디의 외측 둘레면에 구비되는 복수의 제1 후크부를 포함하고,
상기 커버는,
커버 바디,
상기 커버 바디의 하부에 구비되는 복수의 제2 후크부, 및
상기 제2 후크부의 내측에 구비되며 커버의 내측으로 돌출되는 푸싱 블록을 포함하며,
상기 커버 바디는,
상기 커버 바디를 상하 방향으로 관통하는 쓰루 홀을 포함하고,
상기 쓰루 홀은 상기 푸싱 블록의 상부에 위치하며,
상기 베이스와 상기 커버가 결합되면 상기 제1 후크부와 상기 제2 후크부는 서로 걸림되고,
상기 쓰루 홀을 통해서 소정의 분리용 툴의 푸싱 팁을 상기 쓰루 홀 내에 삽입하면 상기 푸싱 블록이 외측으로 푸싱되어 상기 제1 후크부와 상기 제2 후크부 사이의 걸림이 해제되는 반도체 칩 테스트 소켓. In a semiconductor chip test socket,
A base located on the lower side and on which a semiconductor can be mounted;
It includes a cover located on top of the base and coupled to the base so that it can be displaced in the vertical direction,
The base is,
base body, and
It includes a plurality of first hook portions provided on an outer peripheral surface of the base body,
The cover is,
cover body,
a plurality of second hook portions provided at the lower portion of the cover body, and
It includes a pushing block provided inside the second hook portion and protruding toward the inside of the cover,
The cover body is,
It includes a through hole penetrating the cover body in a vertical direction,
The through hole is located at the top of the pushing block,
When the base and the cover are combined, the first hook portion and the second hook portion are caught with each other,
A semiconductor chip test socket in which when the pushing tip of a predetermined separation tool is inserted into the through hole, the pushing block is pushed outward to release the lock between the first hook portion and the second hook portion.
상기 제2 후크부는,
상하 방향으로 연장되는 연장 바, 및 상기 연장 바의 하단에 배치되며 상기 커버의 내측으로 돌출되는 제2 후크 돌기를 포함하며,
상기 푸싱 블록은,
상기 연장 바의 내측면에 배치되며 상기 제2 후크 돌기의 상부에 위치하는 반도체 칩 테스트 소켓.In claim 1,
The second hook portion,
It includes an extension bar extending in a vertical direction, and a second hook protrusion disposed at the bottom of the extension bar and protruding toward the inside of the cover,
The pushing block is,
A semiconductor chip test socket disposed on the inner surface of the extension bar and located on an upper part of the second hook protrusion.
상기 푸싱 블록은,
슬로프면으로 구성되는 푸싱면을 구비하며,
상기 쓰루 홀을 통해서 소정의 분리용 툴의 푸싱 팁을 상기 쓰루 홀 내에 삽입하면 상기 푸싱 팁은 상기 푸싱면에 맞닿아서 상기 푸싱 블록을 커버의 외측 방향으로 푸싱하는 반도체 칩 테스트 소켓. In claim 2,
The pushing block is,
It has a pushing surface consisting of a slope surface,
A semiconductor chip test socket where, when the pushing tip of a predetermined separation tool is inserted into the through hole, the pushing tip comes into contact with the pushing surface and pushes the pushing block toward the outside of the cover.
상기 제1 후크부는,
상하 방향으로 연장되며 상기 베이스 바디의 내측 방향으로 함몰된 홈 라인,
상기 홈 라인에 구비되며 베이스 바디의 외측 방향으로 돌출된 제1 후크 돌기, 및
상기 제1 후크 돌기에 형성되며 상하 방향으로 연장되고 상기 베이스 바디의 내측 방향으로 함몰된 오픈 라인을 포함하고,
상기 베이스와 상기 커버가 결합되면,
상기 제1 후크부의 제1 후크 돌기와 상기 제2 후크부의 제2 후크 돌기는 서로 걸림되고,
상기 푸싱 블록은 상기 오픈 라인 내에 위치하는 반도체 칩 테스트 소켓.
In claim 1,
The first hook portion,
A groove line extending vertically and recessed toward the inside of the base body,
A first hook protrusion provided on the groove line and protruding outward from the base body, and
an open line formed on the first hook protrusion, extending in a vertical direction and recessed in an inner direction of the base body;
When the base and the cover are combined,
The first hook projection of the first hook portion and the second hook projection of the second hook portion are caught with each other,
The pushing block is a semiconductor chip test socket located within the open line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220096745A KR102650194B1 (en) | 2022-08-03 | 2022-08-03 | Test socket |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220096745A KR102650194B1 (en) | 2022-08-03 | 2022-08-03 | Test socket |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20240018876A KR20240018876A (en) | 2024-02-14 |
KR102650194B1 true KR102650194B1 (en) | 2024-03-22 |
Family
ID=89896686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220096745A KR102650194B1 (en) | 2022-08-03 | 2022-08-03 | Test socket |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102650194B1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101131611B1 (en) | 2010-01-21 | 2012-03-30 | (주)마이크로컨텍솔루션 | Apparatus for socket for LGA package |
KR101940677B1 (en) * | 2017-05-26 | 2019-01-21 | 주식회사 마이크로컨텍솔루션 | Socket |
KR102425543B1 (en) * | 2020-09-18 | 2022-07-29 | (주)마이크로컨텍솔루션 | Test socket |
-
2022
- 2022-08-03 KR KR1020220096745A patent/KR102650194B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20240018876A (en) | 2024-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5254012A (en) | Zero insertion force socket | |
KR100642094B1 (en) | Socket for removably mounting electronic parts having a plurality of conductive terminals such as bga packages | |
CN108885227B (en) | Test socket unit | |
JPS6293964A (en) | Ic testing socket | |
KR101259264B1 (en) | Test socket for semiconductor device with Pressing lever unit | |
JP4802059B2 (en) | Socket for electrical parts | |
US20060057868A1 (en) | Socket for ball grid array devices | |
US7175462B2 (en) | PGA type IC socket | |
US4723361A (en) | IC insertion/extraction tool | |
US8057242B2 (en) | Burn-in socket assembly with base having protruding strips | |
KR102650194B1 (en) | Test socket | |
JP5094267B2 (en) | Burn-in socket for BGAIC equipment with integrated slider with full compatibility with ball grid | |
KR100689161B1 (en) | Semiconductor component test socket | |
KR102650193B1 (en) | Test socket | |
US11133610B2 (en) | Base of electrical connector and electrical connector thereof | |
US20020022386A1 (en) | Socket for BGA package | |
JP6669533B2 (en) | Contact pins and sockets for electrical components | |
JP4942639B2 (en) | Socket for electrical parts | |
KR20160004861A (en) | Electronic components mounting apparatus | |
US8926353B2 (en) | Burn-in socket with improved terminals | |
KR102659685B1 (en) | Test apparatus for package | |
KR102107759B1 (en) | Jig for separating a inner housing from a outer housing in connector | |
KR102213079B1 (en) | Test socket | |
JP5004719B2 (en) | Socket for electrical parts | |
JPH04223014A (en) | Relay and socket |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |