KR102601702B1 - Method for manufacturing semiconductor light emitting devices using template for semiconductor growth - Google Patents
Method for manufacturing semiconductor light emitting devices using template for semiconductor growth Download PDFInfo
- Publication number
- KR102601702B1 KR102601702B1 KR1020230021234A KR20230021234A KR102601702B1 KR 102601702 B1 KR102601702 B1 KR 102601702B1 KR 1020230021234 A KR1020230021234 A KR 1020230021234A KR 20230021234 A KR20230021234 A KR 20230021234A KR 102601702 B1 KR102601702 B1 KR 102601702B1
- Authority
- KR
- South Korea
- Prior art keywords
- growth substrate
- semiconductor
- growth
- template
- emitting device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 131
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims description 47
- 239000000758 substrate Substances 0.000 claims abstract description 153
- 238000000465 moulding Methods 0.000 claims abstract description 14
- 229910052594 sapphire Inorganic materials 0.000 claims description 34
- 239000010980 sapphire Substances 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 28
- 238000000926 separation method Methods 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 68
- 150000004767 nitrides Chemical class 0.000 description 18
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 4
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000000930 thermomechanical effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- -1 0.8ppm ) Inorganic materials 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002144 chemical decomposition reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Abstract
본 발명은 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법 에 관한 것으로, 제1 성장기판과 제2 성장기판을 준비하는 준비단계; 상기 제1 성장기판과 상기 제2 성장기판을 본딩층을 통해 접합시키는 접합단계; 상기 제2 성장기판이 시드층으로 기능하도록, 상기 제2 성장기판을 초박형(Ultra-thin)으로 성형하여 템플릿을 제조하는 성형단계; 및 상기 템플릿의 상기 제2 성장기판 위에 반도체 발광 소자를 형성시키는 소자형성단계를 포함한다.
본 발명에 따르면, 본 발명에 따르면, 50㎛ 미만의 두께를 갖는 반도체 발광 소자 또는 다이(에피택시 다이 또는 칩)의 제조가 가능한 효과가 있다.The present invention relates to a method of manufacturing a semiconductor light emitting device using a template for semiconductor growth, comprising the steps of preparing a first growth substrate and a second growth substrate; A bonding step of bonding the first growth substrate and the second growth substrate through a bonding layer; A molding step of manufacturing a template by molding the second growth substrate into an ultra-thin shape so that the second growth substrate functions as a seed layer; and a device forming step of forming a semiconductor light emitting device on the second growth substrate of the template.
According to the present invention, it is possible to manufacture a semiconductor light emitting device or die (epitaxy die or chip) having a thickness of less than 50 μm.
Description
본 발명은 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법에 관한 것으로, 초박형(Ultra-thin Type)의 사파이어 시드층을 포함하는 반도체 성장용 템플릿을 이용하여 더욱 얇은 두께를 갖는 반도체 발광 소자를 제조할 수 있는 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor light-emitting device using a template for semiconductor growth. It is possible to manufacture a semiconductor light-emitting device with a thinner thickness using a template for semiconductor growth containing an ultra-thin sapphire seed layer. It relates to a method of manufacturing a semiconductor light-emitting device using a template for semiconductor growth.
일반적으로 마이크로 LED(미니 LED를 포함한다) 디스플레이는 PM(Passive Matrix) 구동 방식의 마이크로 LED 디스플레이와, AM(Active Matrix) 구동 방식의 마이크로 LED 디스플레이로 구분될 수 있다.In general, micro LED (including mini LED) displays can be divided into PM (Passive Matrix) driven micro LED displays and AM (Active Matrix) driven micro LED displays.
여기서 통상적으로 PM(Passive Matrix) 구동 방식의 마이크로 LED 디스플레이는 사파이어 지지기판이 최종적으로 존재하여 분류(Sorting)된 두꺼운 BGR(Blue, Green, Red) 칩(LED 양극과 음극 모두가 완성되어 있음)을 가지고, 칩 다이 수준(Chip Die-level)의 공정을 통해 전사되며, 일반적으로 수평 칩 또는 플립 칩이 이용될 수 있다.Here, a PM (Passive Matrix) driven micro LED display has a final sapphire support substrate and uses sorted thick BGR (Blue, Green, Red) chips (both the LED anode and cathode are complete). It is transferred through a chip die-level process, and generally horizontal chips or flip chips can be used.
또한, 통상적으로 AM(Active Matrix) 구동 방식의 마이크로 LED 디스플레이는 사파이어 지지기판이 최종적으로 존재하지 않아, 분류(Sorting)되지 않은 박형 BGR 칩(LED 양극과 음극 모두가 완성되어 있음)을 가지고, 웨이퍼 수준(Wafer-level)의 공정을 통해 전사되며, 일반적으로 수평 칩, 플립 칩 또는 수직 칩이 모두 이용될 수 있다.In addition, typically, AM (Active Matrix) driven micro LED displays do not have a sapphire support substrate, so they have unsorted thin BGR chips (both the LED anode and cathode are completed) and the wafer It is transferred through a wafer-level process, and generally horizontal chips, flip chips, or vertical chips can all be used.
한편, Mini 또는 Micro 수준의 반도체 발광 소자 제조를 위해 더욱 작은 소형 다이(Die; 에피택시 다이 또는 칩)가 요구됨에 따라, 더욱 얇은 박형의 사파이어 성형 공정 기술이 필요하게 되었다.Meanwhile, as smaller dies (epitaxial dies or chips) are required for manufacturing mini or micro-level semiconductor light emitting devices, thinner sapphire molding process technology has become necessary.
즉, Aspect Ratio 관점에서 칩 다이 사이즈 축소를 달성하기 위해서는 기본적으로 최종 성장 기판(또는 지지 기판) 사파이어의 두께 감소가 필수적이나, 현재 성장 기판(또는 지지 기판) 사파이어의 두께는 80㎛~70㎛ 정도가 한계이며, 50㎛ 이하로 두께를 감소시키는 경우에는 사파이어 기판 깨짐의 이슈가 발생하고 있다.In other words, in order to achieve chip die size reduction from the perspective of aspect ratio, it is basically essential to reduce the thickness of the final growth substrate (or support substrate) sapphire, but the current thickness of the growth substrate (or support substrate) sapphire is about 80㎛~70㎛. is the limit, and when the thickness is reduced below 50㎛, the issue of sapphire substrate cracking occurs.
이러한 이유로, 처음부터 최초 성장기판 사파이어의 두께를 얇게 성형한 다음 그룹3족 질화물 반도체를 성장시키는 시도가 있으나, 사파이어 성장기판과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(Thermo-mechanical Induced Stress) 때문에 성형 또는 전사 과정에서 마찬가지로 다이 또는 웨이퍼가 변형되고 파손되는 문제점이 존재한다.For this reason, there are attempts to grow a group 3 nitride semiconductor by forming a thin sapphire growth substrate from the beginning, but the lattice constant (LC) and coefficient of thermal expansion (CTE) between the sapphire growth substrate and the group 3 nitride semiconductor are small. There is a problem in which the die or wafer is deformed and damaged during the molding or transfer process due to thermo-mechanical induced stress caused by the difference.
본 발명의 목적은, 상술한 종래의 문제점을 해결하기 위한 것으로, 초박형(Ultra-thin Type)의 사파이어 시드층을 포함하는 반도체 성장용 템플릿을 이용하여 더욱 얇은 두께를 갖는 반도체 발광 소자를 제조할 수 있는 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법을 제공함에 있다.The purpose of the present invention is to solve the above-described conventional problems, and it is possible to manufacture a semiconductor light emitting device with a thinner thickness using a template for semiconductor growth containing an ultra-thin type sapphire seed layer. To provide a method of manufacturing a semiconductor light-emitting device using a template for semiconductor growth.
상기 목적은, 본 발명에 따라, 제1 성장기판과 제2 성장기판을 준비하는 준비단계; 상기 제1 성장기판과 상기 제2 성장기판을 본딩층을 통해 접합시키는 접합단계; 상기 제2 성장기판이 시드층으로 기능하도록, 상기 제2 성장기판을 초박형(Ultra-thin)으로 성형하여 템플릿을 제조하는 성형단계; 및 상기 템플릿의 상기 제2 성장기판 위에 반도체 발광 소자를 형성시키는 소자형성단계를 포함하는, 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법에 의해 달성된다.The above object is, according to the present invention, a preparation step of preparing a first growth substrate and a second growth substrate; A bonding step of bonding the first growth substrate and the second growth substrate through a bonding layer; A molding step of manufacturing a template by molding the second growth substrate into an ultra-thin shape so that the second growth substrate functions as a seed layer; and a device forming step of forming a semiconductor light emitting device on the second growth substrate of the template.
또한, 상기 제1 성장기판과 상기 제2 성장기판은, 사파이어 기판일 수 있다.Additionally, the first growth substrate and the second growth substrate may be sapphire substrates.
또한, 성형된 상기 제2 성장기판의 두께는, 50㎛ 미만일 수 있다.Additionally, the thickness of the molded second growth substrate may be less than 50㎛.
또한, 상기 제1 성장기판의 상면과 상기 제2 성장기판의 하면 중 적어도 어느 하나에는, 희생분리층이 배치될 수 있다.Additionally, a sacrificial separation layer may be disposed on at least one of the upper surface of the first growth substrate and the lower surface of the second growth substrate.
또한, 상기 소자형성단계는, 초박형으로 성형된 상기 제2 성장기판 위에 발광부를 성장시키는 제1 단계와, 성장된 상기 발광부에 대하여 팹(Fab) 공정을 수행함으로써 상기 제2 성장기판 위에 반도체 발광 소자를 형성시키는 제2 단계와, 상기 제2 성장기판을 절단하여 상기 반도체 발광 소자를 다이(Die) 단위로 분리시키고, 상기 제2 성장기판의 하면에 배치된 희생분리층으로부터 상기 본딩층과 상기 제1 성장기판을 분리시키는 제3 단계를 포함할 수 있다.In addition, the device forming step includes a first step of growing a light emitting part on the ultra-thin molded second growth substrate, and performing a fab process on the grown light emitting part to emit semiconductor light on the second growth substrate. In the second step of forming a device, the second growth substrate is cut to separate the semiconductor light emitting device into die units, and the bonding layer and the A third step of separating the first growth substrate may be included.
또한, 상기 소자형성단계는, 상기 제2 성장기판의 하면에 배치된 상기 희생분리층을 제거하는 제4 단계를 더 포함할 수 있다.Additionally, the device forming step may further include a fourth step of removing the sacrificial isolation layer disposed on the lower surface of the second growth substrate.
또한, 상기 소자형성단계는, 상기 제2 성장기판의 하면에 배치된 상기 희생분리층에 표면 거칠기(Surface Texture) 패턴을 형성시키는 제4 단계를 더 포함할 수 있다.In addition, the device forming step may further include a fourth step of forming a surface texture pattern on the sacrificial isolation layer disposed on the lower surface of the second growth substrate.
또한, 상기 제3 단계는, 레이저 빔(Laser Beam)을 통해 상기 제2 성장기판의 표면 또는 내부에 크랙이 생성된 후, 상기 크랙이 전파됨으로써 상기 반도체 발광 소자가 다이(Die) 단위로 절단되어 분리될 수 있다.In addition, in the third step, a crack is created on the surface or inside of the second growth substrate through a laser beam, and the semiconductor light emitting device is cut in die units as the crack propagates. can be separated.
본 발명에 따르면, 50㎛ 미만의 두께를 갖는 반도체 발광 소자 또는 다이(에피택시 다이 또는 칩)의 제조가 가능한 효과가 있다.According to the present invention, it is possible to manufacture a semiconductor light emitting device or die (epitaxy die or chip) with a thickness of less than 50㎛.
한편, 본 발명의 효과는 이상에서 언급한 효과들로 제한되지 않으며, 이하에서 설명할 내용으로부터 통상의 기술자에게 자명한 범위 내에서 다양한 효과들이 포함될 수 있다.Meanwhile, the effects of the present invention are not limited to the effects mentioned above, and various effects may be included within the range apparent to those skilled in the art from the contents described below.
도 1은 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 순서도이고,
도 2는 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 소자형성단계의 순서도이고,
도 3은 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법에 의해 템플릿이 제조되는 과정을 도시한 것이고,
도 4는 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 템플릿 위에 반도체 발광 소자가 형성되는 과정을 도시한 것이고,
도 5는 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 제3 단계에서 레이저 빔(Laser Beam)을 이용하여 반도체 발광 소자가 다이(Die) 단위로 절단되어 분리되는 과정을 도시한 것이고,
도 6은 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 제4 단계에서 희생분리층에 표면 거칠기(Surface Texture) 패턴이 형성되는 것을 도시한 것이다.1 is a flowchart of a method for manufacturing a semiconductor light-emitting device using a template for semiconductor growth according to an embodiment of the present invention;
Figure 2 is a flowchart of the device formation step of the method for manufacturing a semiconductor light-emitting device using a template for semiconductor growth according to an embodiment of the present invention;
Figure 3 shows the process of manufacturing a template by a method of manufacturing a semiconductor light-emitting device using a template for semiconductor growth according to an embodiment of the present invention;
Figure 4 shows the process of forming a semiconductor light-emitting device on a template in the method of manufacturing a semiconductor light-emitting device using a template for semiconductor growth according to an embodiment of the present invention;
Figure 5 shows the semiconductor light emitting device being cut and separated in die units using a laser beam in the third step of the method of manufacturing a semiconductor light emitting device using a template for semiconductor growth according to an embodiment of the present invention. It shows the process,
Figure 6 shows the formation of a surface texture pattern on the sacrificial separation layer in the fourth step of the method of manufacturing a semiconductor light-emitting device using a template for semiconductor growth according to an embodiment of the present invention.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.Hereinafter, some embodiments of the present invention will be described in detail through illustrative drawings. When adding reference numerals to components in each drawing, it should be noted that identical components are given the same reference numerals as much as possible even if they are shown in different drawings.
또한, 본 발명의 실시예를 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.Additionally, when describing embodiments of the present invention, if detailed descriptions of related known configurations or functions are judged to impede understanding of the embodiments of the present invention, the detailed descriptions will be omitted.
또한, 본 발명의 실시예의 구성요소를 설명함에 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.Additionally, when describing the components of an embodiment of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are only used to distinguish the component from other components, and the nature, sequence, or order of the component is not limited by the term.
지금부터는 첨부된 도면을 참조하여, 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법(S100)에 대해 상세히 설명한다.From now on, with reference to the attached drawings, a method (S100) for manufacturing a semiconductor light emitting device using a template for semiconductor growth according to an embodiment of the present invention will be described in detail.
도 1은 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 순서도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 소자형성단계의 순서도이고, 도 3은 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법에 의해 템플릿이 제조되는 과정을 도시한 것이고, 도 4는 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 템플릿 위에 반도체 발광 소자가 형성되는 과정을 도시한 것이고, 도 5는 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 제3 단계에서 레이저 빔(Laser Beam)을 이용하여 반도체 발광 소자가 다이(Die) 단위로 절단되어 분리되는 과정을 도시한 것이고, 도 6은 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 제4 단계에서 희생분리층에 표면 거칠기(Surface Texture) 패턴이 형성되는 것을 도시한 것이다.1 is a flowchart of a method for manufacturing a semiconductor light-emitting device using a template for semiconductor growth according to an embodiment of the present invention, and FIG. 2 is a flowchart of a method for manufacturing a semiconductor light-emitting device using a template for semiconductor growth according to an embodiment of the present invention. It is a flowchart of the forming steps, and Figure 3 shows the process of manufacturing a template by a semiconductor light emitting device manufacturing method using a template for semiconductor growth according to an embodiment of the present invention, and Figure 4 shows an embodiment of the present invention. It shows the process of forming a semiconductor light-emitting device on a template of the method of manufacturing a semiconductor light-emitting device using a template for semiconductor growth according to the present invention, and Figure 5 shows the method of manufacturing a semiconductor light-emitting device using a template for semiconductor growth according to an embodiment of the present invention. In the third step, the semiconductor light emitting device is cut and separated into die units using a laser beam, and Figure 6 shows the process of cutting and separating the semiconductor light emitting device using a template for semiconductor growth according to an embodiment of the present invention. It shows that a surface texture pattern is formed on the sacrificial separation layer in the fourth step of the semiconductor light emitting device manufacturing method.
도 1 및 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법(S100)은 기존에 불가능했던 50㎛ 미만의 두께를 갖는 소형 다이(에피택시 다이 또는 칩) 제작을 위한 것으로, 준비단계(S110)와, 접합단계(S120)와, 성형단계(S130)와, 소자형성단계(S140)를 포함한다.As shown in Figures 1 and 3, the method (S100) for manufacturing a semiconductor light emitting device using a template for semiconductor growth according to an embodiment of the present invention is to produce a small die (epitaxy) with a thickness of less than 50㎛, which was previously impossible. die or chip), and includes a preparation step (S110), a bonding step (S120), a forming step (S130), and a device forming step (S140).
준비단계(S110)는 제1 성장기판(11a)과 제2 성장기판(11b)을 준비하는 단계이다. The preparation step (S110) is a step of preparing the first growth substrate 11a and the second growth substrate 11b.
여기서 제1 성장기판(11a)과 제2 성장기판(11b)은 사파이어(Sapphire) 기판으로 마련되는데, 이러한 사파이어 기판은 레이저 리프트 오프(Laser Lift Off, LLO) 공정에서 레이저 빔(단일 파장 광)이 흡수없이 100% 투과(이론 상)될 수 있는 광학적으로 투명하고 고온 내열성을 갖는 기판으로, α-phase Al2O3 사파이어(ScAlMgO4 포함)등으로 마련될 수 있다. 또한, 성장기판은 상부에 성장되는 그룹3족 질화물 반도체 에피택시 박막 내부에 결정결함을 최소화하기 위해 마이크로단위(Microscale) 또는 나노단위(Nanoscale)에서 다양한 디멘션(크기와 형상)으로 규칙 또는 불규칙하게 패터닝된 돌기 형상을 갖는 것도 바람직하다.Here, the first growth substrate 11a and the second growth substrate 11b are prepared as sapphire substrates, and this sapphire substrate is used by a laser beam (single wavelength light) in the laser lift off (LLO) process. It is an optically transparent and high-temperature heat-resistant substrate that can transmit 100% without absorption (in theory), and can be made of α-phase Al 2 O 3 sapphire (including ScAlMgO 4 ). In addition, the growth substrate is patterned regularly or irregularly with various dimensions (size and shape) at the microscale or nanoscale to minimize crystal defects inside the Group III nitride semiconductor epitaxial thin film grown on top. It is also desirable to have a protruding shape.
또한, 제1 성장기판(11a)은 캐리어 사파이어(Carrier Sapphire) 기판의 역할을 하는 것으로, 제2 성장기판(11b)에 비해 상대적으로 높은 품질을 요건으로 하지 않지만, 양면이 폴리싱되어 광학적으로 투명할 것을 요건으로 한다. In addition, the first growth substrate 11a serves as a carrier sapphire substrate and does not require relatively high quality compared to the second growth substrate 11b, but is optically transparent as both sides are polished. It is a requirement.
그리고 제2 성장기판(11b)은 성장 사파이어(Growth Sapphire) 기판의 역할을 하는 것으로, 이후의 단계에서 초박형(Ultra-thin Type)으로 성형되어 시드층(Seed Layer)으로 기능한다. 이러한 제2 성장기판(11b)은 질화갈륨(GaN) 등의 그룹3족 질화물 반도체가 성장되는 면이 상면이 되도록 배치되어야 하며, 고품질로 양면이 폴리싱되어 광학적으로 투명할 것을 요건으로 한다.And the second growth substrate 11b serves as a growth sapphire substrate, and is molded into an ultra-thin type in a later step to function as a seed layer. This second growth substrate 11b must be placed so that the surface on which a group III nitride semiconductor such as gallium nitride (GaN) is grown is the upper surface, and both sides must be polished with high quality to be optically transparent.
접합단계(S120)는 제1 성장기판(11a)과 제2 성장기판(11b)을 본딩층(12)을 통해 접합시키는 단계이다.The bonding step (S120) is a step of bonding the first growth substrate 11a and the second growth substrate 11b through the bonding layer 12.
보다 상세하게, 본딩층(12)은 제1 성장기판(11a)의 상면 또는 제2 성장기판(11b)의 하면에 형성된 후, 제1 성장기판(11a)과 제2 성장기판(11b)을 접합시킬 수 있으며, 바람직하게는 제1 성장기판(11a)의 상면에 제1 본딩층(12a)을 형성시키고, 제2 성장기판(11b)의 하면에 제2 본딩층(12b)을 형성시킨 후, 제1 본딩층(12a)과 제2 본딩층(12b)을 300℃ 미만의 온도에서 가압하여 서로 접합시켜 본딩층(12)을 형성시킴으로써 제1 성장기판(11a)과 제2 성장기판(11b)을 접합시킬 수 있다.In more detail, the bonding layer 12 is formed on the upper surface of the first growth substrate 11a or the lower surface of the second growth substrate 11b, and then bonds the first growth substrate 11a and the second growth substrate 11b. Preferably, after forming the first bonding layer (12a) on the upper surface of the first growth substrate (11a) and forming the second bonding layer (12b) on the lower surface of the second growth substrate (11b), The first bonding layer 12a and the second bonding layer 12b are pressed and bonded to each other at a temperature of less than 300° C. to form the bonding layer 12, thereby forming the first growth substrate 11a and the second growth substrate 11b. can be joined.
이러한 본딩층(12)은 그룹3족 질화물 반도체층인 발광부(110)의 성장 온도 전후에서도 용융 또는 분해되지 않음과 동시에 성장 공정 시 오염 등 이슈가 없는 물질로 형성되는 것이 바람직하며, 구체적으로 본딩층(12)을 형성하는 물질은 그룹3족 질화물 반도체를 성장시키는 MOCVD 챔버(1000℃ 이상의 온도 및 환원 분위기)에서 물성 변화가 없는 유전체(Dielectric) 물질을 우선적으로 선정하는데, 예를 들면, 산화실리콘(SiO2, 0.8ppm), 질화실리콘(SiNx, 3.8ppm), 탄화질화실리콘(SiCN, 3.8-4.8ppm), 질화알루미늄(AlN, 4.6ppm), 산화알루미늄(Al2O3, 6.8ppm), 더 나아가서는 표면 조도 개선을 위해 SOG(Spin On Glass, 액상 SiO2), HSQ(Hydrogen Silsesquioxane) 등의 FOx(Flowable Oxides)를 포함할 수 있다.This bonding layer 12 is preferably formed of a material that does not melt or decompose even before and after the growth temperature of the light emitting portion 110, which is a group 3 nitride semiconductor layer, and at the same time does not cause issues such as contamination during the growth process. Specifically, the bonding layer 12 The material forming the layer 12 is preferentially selected as a dielectric material that does not change physical properties in the MOCVD chamber (temperature over 1000°C and reducing atmosphere) in which group III nitride semiconductors are grown, for example, silicon oxide. (SiO 2 , 0.8ppm ) , silicon nitride (SiN , and furthermore, to improve surface roughness, FOx (Flowable Oxides) such as SOG (Spin On Glass, liquid SiO 2 ) and HSQ (Hydrogen Silsesquioxane) may be included.
또한, 제1 성장기판(11a)의 상면과 제2 성장기판(11b)의 하면 중 적어도 어느 하나에는 희생분리층(13)이 배치될 수 있다.Additionally, a sacrificial isolation layer 13 may be disposed on at least one of the upper surface of the first growth substrate 11a and the lower surface of the second growth substrate 11b.
즉, 희생분리층(13)은 본딩층(12)의 상면, 하면 또는 상면과 하면 모두에 배치될 수 있는데, 이 경우 접합단계(S120)는 제1 성장기판(11a)의 상면에 희생분리층(13)을 형성시킨 후 희생분리층(13)의 상면에 제1 본딩층(12a)을 형성시키고, 제2 성장기판(11b)의 하면에 희생분리층(13)을 형성시킨 후 희생분리층(13)의 하면에 제2 본딩층(12b)을 형성시킨 다음, 제1 본딩층(12a)과 제2 본딩층(12b)을 서로 접합시켜 본딩층(12)을 형성시킴으로써 제1 성장기판(11a)과 제2 성장기판(11b)을 접합시킬 수 있다. 다만, 이러한 희생분리층(13)은 본딩층(12)을 통해 성장기판의 분리가 가능할 경우에는 생략될 수 있음은 물론이다.That is, the sacrificial isolation layer 13 may be disposed on the upper surface, the lower surface, or both the upper and lower surfaces of the bonding layer 12. In this case, the bonding step (S120) is performed by separating the sacrificial isolation layer on the upper surface of the first growth substrate 11a. After forming (13), the first bonding layer (12a) is formed on the upper surface of the sacrificial separation layer (13), and the sacrificial separation layer (13) is formed on the lower surface of the second growth substrate (11b). A second bonding layer (12b) is formed on the lower surface of (13), and then the first bonding layer (12a) and the second bonding layer (12b) are bonded to each other to form the bonding layer (12), thereby forming a first growth substrate ( 11a) and the second growth substrate 11b can be bonded. However, it goes without saying that the sacrificial separation layer 13 may be omitted if the growth substrate can be separated through the bonding layer 12.
여기서 희생분리층(13)은 레이저 리프트 오프(LLO) 또는 케미컬 리프트 오프(CLO) 기법을 이용하여 성장기판을 분리하는 경우에 희생되어 분리되는 층으로, 우선적으로 레이저 리프트 오프(LLO) 기법을 이용하는 것이 바람직하며, 이러한 희생분리층(13)은 그룹3족 질화물 반도체층인 발광부(110)의 성장 온도 전후에서도 용융 또는 분해되지 않음과 동시에 성장 공정 시 오염 등 이슈가 없는 물질로 형성되는 것이 바람직하다.Here, the sacrificial separation layer 13 is a layer that is sacrificed and separated when the growth substrate is separated using the laser lift-off (LLO) or chemical lift-off (CLO) technique, and preferentially uses the laser lift-off (LLO) technique. It is preferable that the sacrificial separation layer 13 is formed of a material that does not melt or decompose even before and after the growth temperature of the light emitting part 110, which is a group 3 nitride semiconductor layer, and at the same time does not cause issues such as contamination during the growth process. do.
한편, 성장기판의 분리에 레이저 리프트 오프(LLO) 기법이 이용되는 경우, 희생분리층(13)은 열-화학 분해 반응이 일어나 희생 분리가 가능한 물질로 구성되며, 예를 들면 사파이어 성장기판의 경우에는 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화인듐알루미늄(InAlN) 등의 그룹3족 질화물 반도체 물질로 구성될 수 있다.On the other hand, when the laser lift-off (LLO) technique is used to separate the growth substrate, the sacrificial separation layer 13 is made of a material capable of sacrificial separation by a thermo-chemical decomposition reaction, for example, in the case of a sapphire growth substrate. It may be composed of a Group 3 nitride semiconductor material such as gallium nitride (GaN), indium gallium nitride (InGaN), aluminum gallium nitride (AlGaN), and indium aluminum nitride (InAlN).
또한, 성장기판의 분리에 케미컬 리프트 오프(CLO) 기법이 이용되는 경우, 희생분리층(13)은 습식 식각이 가능한 질화크롬(CrN), 질화티타늄(TiN) 등을 포함하는 물질로 구성될 수 있다.In addition, when a chemical lift-off (CLO) technique is used to separate the growth substrate, the sacrificial separation layer 13 may be made of a material containing chromium nitride (CrN), titanium nitride (TiN), etc., which can be wet etched. there is.
성형단계(S130)는 제2 성장기판(11b)이 반도체 시드층(Seed Layer)으로 기능하도록, 제2 성장기판(11b)을 초박형(Ultra-thin Type)으로 성형함으로써 템플릿을 제조하는 단계이다.The forming step (S130) is a step of manufacturing a template by molding the second growth substrate 11b into an ultra-thin type so that the second growth substrate 11b functions as a semiconductor seed layer.
이때, 기존에 불가능했던 50㎛ 미만의 두께를 갖는 소형 다이(에피택시 다이 또는 칩)의 제조가 가능하도록, 성형된 사파이어 제2 성장기판(11b)의 두께는 50㎛ 미만의 두께를 가지도록 성형되는 것이 바람직하다.At this time, the molded sapphire second growth substrate 11b was molded to have a thickness of less than 50 μm to enable the production of small dies (epitaxy dies or chips) with a thickness of less than 50 μm, which was previously impossible. It is desirable to be
여기서 제2 성장기판(11b)의 성형은 후술하는 사파이어 기판의 연마 공정으로 성형될 수 있다. 이때, 성형되는 최종 두께(F)는 제1 성장기판 (11a)의 두께(A), 제2 성장기판(11b)의 두께(B), 연마 성형에 앞서(前) 접합된 기판의 총 두께(C) 및 제2 성장기판(11b)의 목표 두께(D)를 통해 다음과 같이 계산될 수 있다.Here, the second growth substrate 11b can be formed through a sapphire substrate polishing process that will be described later. At this time, the final thickness (F) to be molded is the thickness (A) of the first growth substrate (11a), the thickness (B) of the second growth substrate (11b), and the total thickness of the bonded substrate prior to polishing molding ( C) and the target thickness (D) of the second growth substrate 11b can be calculated as follows.
ⅰ) 제2 성장기판(11b)의 두께(B) - 제2 성장기판(11b)의 목표 두께(D) = 연마로 제거할 사파이어 기판 두께(E)i) Thickness (B) of the second growth substrate (11b) - Target thickness (D) of the second growth substrate (11b) = Thickness of the sapphire substrate to be removed by polishing (E)
ⅱ) 연마 성형에 앞서(前) 접합된 기판의 총 두께(C) - 연마로 제거할 사파이어 기판 두께(E) = 연마 후 제2 성장기판(11b)의 최종 두께(F)ii) Total thickness of the bonded substrate prior to polishing (C) - Sapphire substrate thickness to be removed by polishing (E) = Final thickness of the second growth substrate 11b after polishing (F)
또한, 구체적인 공정 과정은 다음과 같으나, 이에 한정되지 않고 제2 성장기판(11b)을 최종 두께(F)로 성형하기 위한 것이라면 제한되지 않는다. 먼저, 제2 성장기판(11b) 사파이어를 빠른 속도로 기계적 연마하는 랩핑(Lapping) 공정을 거친 다음, 제2 성장기판(11b)이 정확한 초박형(Ultra-thin)의 최종 두께(F)를 갖도록 기계적 연마(Mechanical Polishing) 공정을 시행한다. 이후, 최종 성형 단계로서 그룹3족 질화물 반도체의 에피택시 성장이 가능하도록 하기 위해, 제2 성장기판(11b)의 표면이 0.5nm 이하의 표면 거칠기를 가지도록 화학적-기계적 연마(Chemical Mechanical Polishing, CMP) 공정을 시행하여 성형 공정을 마무리한다.In addition, the specific process process is as follows, but is not limited thereto, as long as it is for molding the second growth substrate 11b to the final thickness (F). First, the sapphire of the second growth substrate 11b is mechanically polished at a high speed through a lapping process, and then the second growth substrate 11b is mechanically polished to have an accurate ultra-thin final thickness (F). A mechanical polishing process is performed. Thereafter, in order to enable epitaxial growth of the group III nitride semiconductor as the final forming step, the surface of the second growth substrate 11b is chemically mechanically polished (CMP) to have a surface roughness of 0.5 nm or less. ) process is carried out to complete the molding process.
또한 필요에 따라, CMP 공정을 마친 후에 그룹3족 질화물 반도체 에피택시 박막 품질의 고도화와 광추출 효율을 극대화하기 위해, 제2 성장기판(11b) 사파이어 상면에 마이크로단위(Microscale) 또는 나노단위(Nanoscale)에서 다양한 디멘션(크기와 형상)으로 규칙 또는 불규칙하게 패터닝된 돌기 형상을 갖는 것도 바람직하다.Additionally, if necessary, in order to improve the quality of the group III nitride semiconductor epitaxial thin film and maximize light extraction efficiency after completing the CMP process, microscale or nanoscale structures are added to the sapphire upper surface of the second growth substrate 11b. ), it is also desirable to have regular or irregularly patterned protrusion shapes with various dimensions (size and shape).
Mini 또는 Micro 수준의 반도체 발광 소자 제조를 위해 더욱 작은 소형 다이(Die; 에피택시 다이 또는 칩)가 요구됨에 따라, 더욱 얇은 박형의 사파이어 공정 기술이 필요하게 되었다.As smaller dies (epitaxial dies or chips) are required to manufacture mini or micro-level semiconductor light emitting devices, thinner sapphire processing technology has become necessary.
이때, 처음부터 사파이어 성장기판의 두께를 얇게 성형한 다음 그룹3족 질화물 반도체를 성장시키는 경우, 사파이어 성장기판과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(Thermo-mechanical Induced Stress) 때문에 성형 또는 전사 과정에서 다이 또는 웨이퍼가 변형되고 파손되는 문제점이 발생하였다.At this time, when forming a thin sapphire growth substrate from the beginning and then growing a group 3 nitride semiconductor, it is caused by the difference in lattice constant (LC) and coefficient of thermal expansion (CTE) between the sapphire growth substrate and the group 3 nitride semiconductor. Problems occurred in which the die or wafer was deformed and damaged during the molding or transfer process due to thermo-mechanical induced stress.
이에 따라, 본 발명은 초박형(Ultra-thin)의 사파이어 기판(제2 성장기판(11b))을 시드층으로 이용하되 하부에 상대적으로 두꺼운 캐리어 사파이어 기판(제1 성장기판(11a))을 접합함으로써, 얇은 사파이어 성장기판과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(Thermo-mechanical Induced Stress)로 웨이퍼가 파손되는 문제점을 해결할 수 있다. 이러한 템플릿 위에 반도체 발광 소자의 구조를 완성한 후 마지막 공정에서 두꺼운 제1 성장기판(11a)을 제거함으로써 50㎛ 미만의 두께를 갖는 소형 다이(에피택시 다이 또는 칩) 제조를 가능하게 할 수 있다.Accordingly, the present invention uses an ultra-thin sapphire substrate (second growth substrate 11b) as a seed layer and attaches a relatively thick carrier sapphire substrate (first growth substrate 11a) to the lower part. , can solve the problem of wafer damage due to thermo-mechanical induced stress caused by the difference in lattice constant (LC) and coefficient of thermal expansion (CTE) between the thin sapphire growth substrate and the group III nitride semiconductor. there is. After completing the structure of the semiconductor light emitting device on this template, it is possible to manufacture a small die (epitaxial die or chip) with a thickness of less than 50㎛ by removing the thick first growth substrate 11a in the final process.
소자형성단계(S140)는 제조된 템플릿의 제2 성장기판(11b) 위에 반도체 발광 소자 구조를 형성시키는 단계이다. 그러나 이에 한정되지 않고, HEMT 등의 스위칭 또는 무선 증폭기 전력반도체 소자, AlN 기반 통신용 필터 등에도 본 발명의 템플릿이 응용될 수 있다.The device forming step (S140) is a step of forming a semiconductor light emitting device structure on the second growth substrate 11b of the manufactured template. However, it is not limited to this, and the template of the present invention can be applied to switching devices such as HEMT or wireless amplifier power semiconductor devices, AlN-based communication filters, etc.
도 2 및 도 4에 도시된 바와 같이, 소자형성단계(S140)는 보다 상세하게, 제1 단계(S141)와, 제2 단계(S142)와, 제3 단계(S143)와, 제4 단계(S144)를 포함한다.As shown in Figures 2 and 4, the device forming step (S140) is more specifically, the first step (S141), the second step (S142), the third step (S143), and the fourth step (S140). S144).
제1 단계(S141)는 반도체 성장용 템플릿의 초박형으로 성형된 제2 성장기판(11b) 위에 발광부(110)를 성장시키는 단계로, 본 발명의 반도체 성장용 템플릿은 하부에 상대적으로 두꺼운 캐리어 사파이어 기판(제1 성장기판(11a))이 접합되어 있다. The first step (S141) is a step of growing the light emitting portion 110 on the second growth substrate 11b, which is molded into an ultra-thin shape of the semiconductor growth template. The template for semiconductor growth of the present invention has a relatively thick carrier sapphire at the bottom. A substrate (first growth substrate 11a) is bonded.
여기서 발광부(110)는 빛을 생성하는 것으로, 자외선, 청색광, 녹색광, 적색광 등을 발광시키는 경우에는 그룹3족(Al, Ga, In) 질화물 반도체인 질화인듐(InN), 질화인듐갈륨(InGaN), 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 질화알루미늄갈륨인듐(AlGaInN) 등의 2원계, 3원계, 4원계 화합물이 제2 성장기판(11b) 위에 적정한 위치와 순서로 배치되어 에피택시(Epitaxy) 성장될 수 있다.Here, the light emitting unit 110 generates light, and when emitting ultraviolet rays, blue light, green light, red light, etc., it is made of indium nitride (InN), a group 3 (Al, Ga, In) nitride semiconductor, or indium gallium nitride (InGaN). ), binary, ternary, and quaternary compounds such as gallium nitride (GaN), aluminum gallium nitride (AlGaN), aluminum nitride (AlN), and aluminum gallium indium nitride (AlGaInN) are positioned at an appropriate location on the second growth substrate 11b. It can be grown epitaxially by placing it in the order of .
더 나아가서, HEMT 등의 스위칭 또는 무선 증폭기 전력반도체 소자, AlN 기반 통신용 필터 용도로 스칸듐(Sc)을 도핑(Doping) 또는 합금(Alloy) 수준으로 포함한 그룹3족 질화물 반도체 에피택시 성장도 가능하다.Furthermore, epitaxial growth of a Group 3 nitride semiconductor containing scandium (Sc) at the doping or alloy level is also possible for use in switching or wireless amplifier power semiconductor devices such as HEMT and AlN-based communication filters.
특히, 청색광 또는 녹색광을 발광시키기 위해 높은 인듐(In) 조성을 갖는 고품질의 질화인듐갈륨(InGaN)의 그룹3족 질화물 반도체가 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 질화알루미늄갈륨인듐(AlGaInN)으로 구성된 그룹3족 질화물 반도체 상부에 우선적으로 형성되어야 하지만, 이에 제한 되지 않는다.In particular, in order to emit blue or green light, high-quality group III nitride semiconductors of indium gallium nitride (InGaN) with a high indium (In) composition are used to produce gallium nitride (GaN), aluminum gallium nitride (AlGaN), aluminum nitride (AlN), It should be preferentially formed on a Group 3 nitride semiconductor composed of aluminum gallium indium nitride (AlGaInN), but is not limited to this.
발광부(110)는 보다 상세하게, 제1 반도체 영역(111)(예를 들면, p형 반도체 영역)과, 활성 영역(113)(예를 들면, Multi Quantum Wells, MQWs)과, 제2 반도체 영역(112)(예를 들면, n형 반도체 영역)을 포함하는데, 제2 성장기판(11b) 위에 제2 반도체 영역(112)과, 활성 영역(113)과, 제1 반도체 영역(111)이 순서대로 에피택시(Epitaxy) 성장된 구조를 가질 수 있으며, 최종적으로 여러 다층의 그룹3족 질화물로 포함하여 전체적으로 통상 5.0 ~ 8.0㎛ 정도의 두께를 가질 수 있으나, 이에 제한되지는 않는다.In more detail, the light emitting unit 110 includes a first semiconductor region 111 (e.g., a p-type semiconductor region), an active region 113 (e.g., Multi Quantum Wells, MQWs), and a second semiconductor region. It includes a region 112 (e.g., an n-type semiconductor region), including a second semiconductor region 112, an active region 113, and a first semiconductor region 111 on the second growth substrate 11b. It may have a structure grown epitaxially in order, and may ultimately have a thickness of about 5.0 to 8.0 ㎛ overall, including several multi-layer group 3 nitrides, but is not limited thereto.
이러한 제1 반도체 영역(111), 활성 영역(113) 및 제2 반도체 영역(112) 각각은 단층 또는 다층으로 이루어질 수 있으며, 미도시 되었지만 발광부(110)를 사파이어 제2 성장기판(11b) 상부에 에피택시 성장시키기에 앞서, 에피택시 성장된 발광부(110)의 고품질화를 위해 버퍼 영역과 같은 필요한 층들이 추가될 수 있다. 예를 들어, 버퍼 영역은 스트레스 완화와 박막 품질 개선을 위해 핵생성층(Nucleation Layer)과 도핑되지 않은 반도체 영역(un-doped Semiconductor Region)으로 구성된 완화층(Compliant Layer) 포함하여 통상 4.0㎛ 전후의 두께로 구성될 수 있다.Each of the first semiconductor region 111, the active region 113, and the second semiconductor region 112 may be made of a single layer or multiple layers, and although not shown, the light emitting portion 110 is placed on the sapphire second growth substrate 11b. Prior to epitaxial growth, necessary layers such as a buffer region may be added to improve the quality of the epitaxially grown light emitting portion 110. For example, the buffer area is usually around 4.0㎛ including a compliant layer consisting of a nucleation layer and an undoped semiconductor region to relieve stress and improve thin film quality. It can be configured by thickness.
제2 반도체 영역(112)은 제2 도전성(n형)을 가지는 것으로, 제2 성장기판(11b) 위에 형성된다. 이러한 제2 반도체 영역(112)은 2.0 ~ 3.5㎛의 두께를 가질 수 있다.The second semiconductor region 112 has second conductivity (n-type) and is formed on the second growth substrate 11b. This second semiconductor region 112 may have a thickness of 2.0 to 3.5 ㎛.
활성 영역(113)은 전자와 정공의 재결합을 이용하여 빛을 생성하는 것으로, 제2 반도체 영역(112) 위에 형성된다. 이러한 활성 영역(113)은 다층의 수십 ㎚의 두께를 가질 수 있다.The active region 113 generates light using recombination of electrons and holes, and is formed on the second semiconductor region 112. This active region 113 may have a multi-layer thickness of several tens of nm.
제1 반도체 영역(111)은 제1 도전성(p형)을 가지는 것으로, 활성 영역(113) 위에 형성된다. 이러한 제1 반도체 영역(111)은 다층의 수십 ㎚에서 수 ㎛의 두께를 가질 수 있으며, 상부 표면은 그룹3족 원소(Ga 등) 극성을 가진다.The first semiconductor region 111 has first conductivity (p-type) and is formed on the active region 113. This first semiconductor region 111 may have a multi-layer thickness ranging from several tens of nm to several μm, and its upper surface has the polarity of a Group 3 element (Ga, etc.).
즉, 활성 영역(113)은 제1 반도체 영역(111)과 제2 반도체 영역(112) 사이에 개재되어, p형 반도체 영역인 제1 반도체 영역(111)의 정공과 n형 반도체 영역인 제2 반도체 영역(112)의 전자가 활성 영역(113)에서 재결합되면 빛을 생성한다.That is, the active region 113 is interposed between the first semiconductor region 111 and the second semiconductor region 112, and the holes of the first semiconductor region 111, which is a p-type semiconductor region, and the second semiconductor region, which is an n-type semiconductor region, When electrons in the semiconductor region 112 are recombined in the active region 113, light is generated.
제2 단계(S142)는 성장된 발광부(110)에 대하여 팹(Fab) 공정을 수행함으로써 제2 성장기판(11b) 위에 반도체 발광 소자 구조를 형성시키는 단계이다.The second step (S142) is a step of forming a semiconductor light emitting device structure on the second growth substrate 11b by performing a fab process on the grown light emitting part 110.
즉, 제2 단계(S142)에서는 수평칩(Lateral Chip), 플립칩(Flip Chip), 수직칩(Vertical chip) 등의 구조에 따라 발광부(110)를 식각한 후(메사 식각 등), 발광부(110)와 전기적으로 연결되는 전극(120)(오믹접촉(ohmic-contact) 전극 등)들을 형성하고, 발광부(110) 또는 전극(120)들의 일부를 덮는 패시베이션층(130)을 형성시키는 등의 팹 공정을 수행함으로써 복수의 반도체 발광 소자 구조를 형성시킨다.That is, in the second step (S142), the light emitting part 110 is etched (mesa etching, etc.) according to the structure of a horizontal chip, flip chip, or vertical chip, and then light is emitted. Forming electrodes 120 (such as ohmic-contact electrodes) that are electrically connected to the portion 110, and forming a passivation layer 130 that covers part of the light emitting portion 110 or the electrodes 120. A plurality of semiconductor light emitting device structures are formed by performing a fab process such as:
제3 단계(S143)는 제2 성장기판(11b)을 절단하여 제2 성장기판(11b) 위에 형성된 복수의 반도체 발광 소자를 다이(Die) 단위로 분리시키고, 제2 성장기판(11b)의 하면에 배치된 희생분리층(13)으로부터 본딩층(12)과 제1 성장기판(11a)을 분리시키는 단계이다.The third step (S143) is to cut the second growth substrate 11b to separate the plurality of semiconductor light emitting devices formed on the second growth substrate 11b in die units, and to separate the plurality of semiconductor light emitting devices formed on the second growth substrate 11b by die. This is a step of separating the bonding layer 12 and the first growth substrate 11a from the sacrificial separation layer 13 disposed on.
여기서 다이(Die) 단위란 에피택시 다이 또는 칩 단위를 의미하며, 빛을 내는데 필요한 하나의 분리된 구조, 즉 p형 반도체 영역, 활성 영역, n형 반도체 영역을 포함하는 발광부와, 양극과 음극의 전극을 포함하는 하나의 분리된 일 단위를 의미한다.Here, the die unit refers to an epitaxial die or chip unit, and includes a separate structure required to emit light, that is, a light emitting unit containing a p-type semiconductor region, an active region, and an n-type semiconductor region, and an anode and a cathode. means one separate unit containing electrodes.
보다 상세하게, 제3 단계(S143)는 매우 얇은 초박형(Ultra-thin Type)의 제2 성장기판(11b)을 개별 다이 크기에 맞게 분리시키는 단계로, 레이저 빔(Laser Beam)을 이용한 방법을 통해 분리할 수 있고, 제2 성장기판(11b)은 매우 얇은 초박형(Ultra-thin Type)이므로 패터닝(Patterning) 또는 플라즈마 식각(Plasma Etching) 공정을 통한 분리도 가능하며, 이는 요구되는 반도체 발광 소자의 크기가 작아질수록 유리하다.More specifically, the third step (S143) is a step of separating the ultra-thin second growth substrate 11b according to the individual die size, through a method using a laser beam. It can be separated, and since the second growth substrate 11b is a very thin ultra-thin type, separation is also possible through a patterning or plasma etching process, which is the size of the semiconductor light emitting device required. The smaller it is, the more advantageous it is.
또한, 제3 단계(S143)에서는 기본적으로 사파이어 시드층인 제2 성장기판(11b)이 절단되어 분리되는데, 도 4에 도시된 바와 같이 희생분리층(13)까지 분리될 수 있으며, 필요에 따라 본딩층(12) 또는 제1 성장기판(11a)의 표면까지 분리될 수 있다.In addition, in the third step (S143), the second growth substrate 11b, which is basically a sapphire seed layer, is cut and separated. As shown in FIG. 4, the sacrificial separation layer 13 can be separated, and if necessary, the second growth substrate 11b is cut and separated. The bonding layer 12 or the surface of the first growth substrate 11a may be separated.
이후, 제2 성장기판(11b)이 절단되어 분리된 복수의 반도체 발광 소자의 상부에 캐리어 테이프(T)가 부착된 다음, 캐리어 사파이어 기판인 제1 성장기판(11a)과 본딩층(12)이 분리됨으로써 50㎛ 미만의 두께를 갖는 반도체 발광 소자가 제조될 수 있으며, 제1 성장기판(11a)의 분리에는 희생분리층(13)의 물질에 따라 레이저 리프트 오프(LLO) 기법 또는 케미컬 리프트 오프(CLO) 기법을 이용할 수 있다.Thereafter, the second growth substrate 11b is cut and a carrier tape T is attached to the upper part of the separated plurality of semiconductor light emitting devices, and then the first growth substrate 11a, which is a carrier sapphire substrate, and the bonding layer 12 are formed. By separation, a semiconductor light-emitting device with a thickness of less than 50㎛ can be manufactured, and the separation of the first growth substrate 11a may be performed using a laser lift-off (LLO) technique or a chemical lift-off (LLO) technique depending on the material of the sacrificial separation layer 13. CLO) technique can be used.
한편, 도 5에 도시된 바와 같이, 제3 단계(S143)에서의 레이저 빔(Laser Beam)을 이용한 방법의 경우, 레이저 빔을 통해 제2 성장기판(11b)의 표면 또는 내부에 크랙이 생성된 후, 제1 성장기판(11a)이 분리됨으로써 생성된 크랙이 전파되어 반도체 발광 소자가 다이(Die) 단위로 절단되어 분리될 수 있다.Meanwhile, as shown in FIG. 5, in the case of the method using a laser beam in the third step (S143), cracks are generated on the surface or inside of the second growth substrate 11b through the laser beam. Afterwards, the cracks generated by separating the first growth substrate 11a may propagate and the semiconductor light emitting device may be cut and separated in die units.
보다 상세하게, 제2 단계(S142)에서의 팹(Fab) 공정 완료된 후, 다이(Die) 단위로 절단되어야 하는 제2 성장기판(11b)의 복수의 영역들에 레이저 빔 조사 공정(Ablation 또는 Stealth)의 레이저 빔을 통해 각각 표면 또는 내부에 크랙이 생성된 후 레이저 리프트 오프 기법을 통해 제1 성장기판(11a)과 본딩층(12)이 분리되면, 초박형의 제2 성장기판(11b)의 복수의 영역들에 생성된 크랙이 상하로 전파되어 제2 성장기판(11b)이 자동적으로 다이(Die) 단위로 분리될 수 있다. 한편, 절단 공정 이후에는 캐리어 테이프(T)의 Expanding을 통해 칩과 칩 사이의 완전한 이격을 이루게 된다.More specifically, after the fab process is completed in the second step (S142), a laser beam irradiation process (ablation or stealth) is performed on a plurality of areas of the second growth substrate 11b that must be cut in die units. ) After cracks are created on the surface or inside each through a laser beam, the first growth substrate 11a and the bonding layer 12 are separated through a laser lift-off technique, and a plurality of ultra-thin second growth substrates 11b are formed. The cracks generated in the areas propagate upward and downward so that the second growth substrate 11b can be automatically separated into die units. Meanwhile, after the cutting process, complete separation between chips is achieved through expansion of the carrier tape (T).
제4 단계(S144)는 선택적으로 제2 성장기판(11b)의 하면에 배치된 희생분리층(13)을 제거하거나, 제2 성장기판(11b)의 하면에 배치된 희생분리층(13)에 표면 거칠기(Surface Texture) 패턴을 형성시켜 광추출 구조를 형성시키는 단계이다. 한편, 희생분리층(13)의 제거 또는 패턴 형성이 필요없는 경우 제4 단계(S144)는 생략되어도 무방하다.The fourth step (S144) selectively removes the sacrificial isolation layer 13 disposed on the lower surface of the second growth substrate 11b, or removes the sacrificial isolation layer 13 disposed on the lower surface of the second growth substrate 11b. This is the step of forming a light extraction structure by forming a surface texture pattern. Meanwhile, if there is no need to remove the sacrificial separation layer 13 or form a pattern, the fourth step (S144) may be omitted.
본 발명의 희생분리층(13)은 투명한 물질로 이루어지는데, 이에 따라 도 6에 도시된 바와 같이 희생분리층(13)에 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성되는 경우, 활성 영역(113)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시킬 수 있게 된다. 이는 초박형의 제2 성장기판(11b) 또는 발광부(110)에 광추출 구조를 형성시키는 것이 불가능한 경우에 이점이 있다.The sacrificial separation layer 13 of the present invention is made of a transparent material. Accordingly, as shown in FIG. 6, when a surface texture pattern of a preset shape or an irregular shape is formed on the sacrificial separation layer 13. , it is possible to extract as much light generated in the active area 113 into the air as possible. This is advantageous in cases where it is impossible to form a light extraction structure on the ultra-thin second growth substrate 11b or the light emitting unit 110.
이상에서, 본 발명의 실시 예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다.In the above, just because all the components constituting the embodiment of the present invention have been described as being combined or operated in combination, the present invention is not necessarily limited to this embodiment. That is, as long as it is within the scope of the purpose of the present invention, all of the components may be operated by selectively combining one or more of them.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.In addition, terms such as “include,” “comprise,” or “have” described above mean that the corresponding component may be present, unless specifically stated to the contrary, and thus do not exclude other components. Rather, it should be interpreted as being able to include other components. All terms, including technical or scientific terms, unless otherwise defined, have the same meaning as generally understood by a person of ordinary skill in the technical field to which the present invention pertains. Commonly used terms, such as terms defined in a dictionary, should be interpreted as consistent with the contextual meaning of the related technology, and should not be interpreted in an idealized or overly formal sense unless explicitly defined in the present invention.
그리고 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.The above description is merely an illustrative explanation of the technical idea of the present invention, and those skilled in the art will be able to make various modifications and variations without departing from the essential characteristics of the present invention.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but are for illustrative purposes, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be interpreted in accordance with the claims below, and all technical ideas within the equivalent scope should be construed as being included in the scope of rights of the present invention.
S100 : 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법
S110 : 준비단계
S120 : 접합단계
S130 : 성형단계
S140 : 소자형성단계
S141 : 제1 단계
S142 : 제2 단계
S143 : 제3 단계
S144 : 제4 단계
11a : 제1 성장기판
11b : 제2 성장기판
12 : 본딩층
12a : 제1 본딩층
12b : 제2 본딩층
13 : 희생분리층
110 : 발광부
111 : 제1 반도체 영역
112 : 제2 반도체 영역
113 : 활성 영역
120 : 전극
130 : 패시베이션층
T : 캐리어 테이프S100: Method of manufacturing a semiconductor light-emitting device using a template for semiconductor growth according to an embodiment of the present invention
S110: Preparation stage
S120: Bonding step
S130: Forming step
S140: Device formation step
S141: Step 1
S142: Second stage
S143: Step 3
S144: Step 4
11a: first growth substrate
11b: second growth substrate
12: bonding layer
12a: first bonding layer
12b: second bonding layer
13: Sacrificial separation layer
110: light emitting unit
111: first semiconductor region
112: second semiconductor region
113: active area
120: electrode
130: Passivation layer
T: Carrier tape
Claims (8)
상기 제1 성장기판과 상기 제2 성장기판을 본딩층을 통해 접합시키는 접합단계;
상기 제2 성장기판이 시드층으로 기능하도록, 상기 제2 성장기판을 기 설정된 두께의 초박형(Ultra-thin)으로 성형하여 템플릿을 제조하는 성형단계; 및
상기 템플릿의 상기 제2 성장기판 위에 반도체 발광 소자를 형성시키는 소자형성단계를 포함하고,
상기 제1 성장기판과 상기 제2 성장기판은,
사파이어 기판이고,
상기 성형단계에서 성형된 상기 제2 성장기판의 두께는,
50㎛ 미만인, 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법.A preparation step of preparing a first growth substrate and a second growth substrate;
A bonding step of bonding the first growth substrate and the second growth substrate through a bonding layer;
A molding step of manufacturing a template by molding the second growth substrate into an ultra-thin shape with a preset thickness so that the second growth substrate functions as a seed layer; and
A device forming step of forming a semiconductor light emitting device on the second growth substrate of the template,
The first growth substrate and the second growth substrate,
It is a sapphire substrate,
The thickness of the second growth substrate molded in the molding step is,
Method for manufacturing a semiconductor light-emitting device using a template for semiconductor growth that is less than 50㎛.
상기 제1 성장기판의 상면과 상기 제2 성장기판의 하면 중 적어도 어느 하나에는,
희생분리층이 배치되는, 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법.In claim 1,
On at least one of the upper surface of the first growth substrate and the lower surface of the second growth substrate,
A method of manufacturing a semiconductor light-emitting device using a template for semiconductor growth in which a sacrificial separation layer is disposed.
상기 소자형성단계는,
초박형으로 성형된 상기 제2 성장기판 위에 발광부를 성장시키는 제1 단계와,
성장된 상기 발광부에 대하여 팹(Fab) 공정을 수행함으로써 상기 제2 성장기판 위에 반도체 발광 소자를 형성시키는 제2 단계와,
상기 제2 성장기판을 절단하여 상기 반도체 발광 소자를 다이(Die) 단위로 분리시키고, 상기 제2 성장기판의 하면에 배치된 희생분리층으로부터 상기 본딩층과 상기 제1 성장기판을 분리시키는 제3 단계를 포함하는, 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법.In claim 1,
The device formation step is,
A first step of growing a light emitting unit on the second growth substrate molded into an ultra-thin shape,
A second step of forming a semiconductor light-emitting device on the second growth substrate by performing a fab process on the grown light-emitting part;
A third layer is used to cut the second growth substrate to separate the semiconductor light emitting device into die units, and to separate the bonding layer and the first growth substrate from the sacrificial isolation layer disposed on the lower surface of the second growth substrate. A method of manufacturing a semiconductor light-emitting device using a template for semiconductor growth, comprising the steps:
상기 소자형성단계는,
상기 제2 성장기판의 하면에 배치된 상기 희생분리층을 제거하는 제4 단계를 더 포함하는, 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법.In claim 5,
The device formation step is,
A method of manufacturing a semiconductor light emitting device using a template for semiconductor growth, further comprising a fourth step of removing the sacrificial isolation layer disposed on the lower surface of the second growth substrate.
상기 소자형성단계는,
상기 제2 성장기판의 하면에 배치된 상기 희생분리층에 표면 거칠기(Surface Texture) 패턴을 형성시키는 제4 단계를 더 포함하는, 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법.In claim 5,
The device formation step is,
A method of manufacturing a semiconductor light emitting device using a template for semiconductor growth, further comprising a fourth step of forming a surface texture pattern on the sacrificial separation layer disposed on the lower surface of the second growth substrate.
상기 제3 단계는,
레이저 빔(Laser Beam)을 통해 상기 제2 성장기판의 표면 또는 내부에 크랙이 생성된 후, 상기 크랙이 전파됨으로써 상기 반도체 발광 소자가 다이(Die) 단위로 절단되어 분리되는, 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법.In claim 5,
The third step is,
After a crack is created on the surface or inside of the second growth substrate through a laser beam, the crack propagates to create a template for semiconductor growth in which the semiconductor light emitting device is cut and separated in die units. Method for manufacturing a semiconductor light-emitting device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2023/017027 WO2024096487A1 (en) | 2022-10-31 | 2023-10-30 | Method for manufacturing semiconductor device using semiconductor growth template |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20220142165 | 2022-10-31 | ||
| KR1020220142165 | 2022-10-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102601702B1 true KR102601702B1 (en) | 2023-11-13 |
Family
ID=88746619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020230021234A KR102601702B1 (en) | 2022-10-31 | 2023-02-17 | Method for manufacturing semiconductor light emitting devices using template for semiconductor growth |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102601702B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060061305A (en) * | 2003-06-24 | 2006-06-07 | 오스람 옵토 세미컨덕터스 게엠베하 | Method for the production of semi-conductor chips |
| KR20080096997A (en) * | 2007-04-30 | 2008-11-04 | 삼성전기주식회사 | Method for forming the light emitting diode device |
| JP2013125971A (en) * | 2011-12-15 | 2013-06-24 | Power Integrations Inc | Composite wafer for fabrication of semiconductor devices |
| KR20190074774A (en) | 2017-12-20 | 2019-06-28 | 한양대학교 산학협력단 | Methode for manufacturing gallium nitride substrate using a ultra-thin sapphire substrate |
| KR20210120058A (en) * | 2019-04-19 | 2021-10-06 | 푸졘 징안 옵토일렉트로닉스 컴퍼니 리미티드 | Manufacturing method of optoelectronic semiconductor chip and bonding wafer used therefor |
| KR20220058523A (en) * | 2020-04-02 | 2022-05-09 | 웨이브로드 주식회사 | Method of manufacturing a iii-nitride semiconducter device |
-
2023
- 2023-02-17 KR KR1020230021234A patent/KR102601702B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060061305A (en) * | 2003-06-24 | 2006-06-07 | 오스람 옵토 세미컨덕터스 게엠베하 | Method for the production of semi-conductor chips |
| KR20080096997A (en) * | 2007-04-30 | 2008-11-04 | 삼성전기주식회사 | Method for forming the light emitting diode device |
| JP2013125971A (en) * | 2011-12-15 | 2013-06-24 | Power Integrations Inc | Composite wafer for fabrication of semiconductor devices |
| KR20190074774A (en) | 2017-12-20 | 2019-06-28 | 한양대학교 산학협력단 | Methode for manufacturing gallium nitride substrate using a ultra-thin sapphire substrate |
| KR20210120058A (en) * | 2019-04-19 | 2021-10-06 | 푸졘 징안 옵토일렉트로닉스 컴퍼니 리미티드 | Manufacturing method of optoelectronic semiconductor chip and bonding wafer used therefor |
| KR20220058523A (en) * | 2020-04-02 | 2022-05-09 | 웨이브로드 주식회사 | Method of manufacturing a iii-nitride semiconducter device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101674228B1 (en) | Semiconductor light emitting devices grown on composite substrates | |
| US7763477B2 (en) | Fabrication of semiconductor devices | |
| KR101358701B1 (en) | Semiconductor light emitting device configured to emit multiple wavelengths of light | |
| EP3025378B1 (en) | Method of separating light emitting devices formed on a substrate wafer | |
| KR101087885B1 (en) | Method of fabricating photoelectric device of group iii nitride semiconductor | |
| US10763299B2 (en) | Wide band gap device integrated circuit architecture on engineered substrate | |
| KR20070042214A (en) | Nitride-based light emitting diode and manufacturing of the same | |
| KR102108196B1 (en) | Deep ultraviolet light emitting device separated from growth substrate and method for fabricating the same | |
| US9905727B2 (en) | Fabrication of thin-film devices using selective area epitaxy | |
| KR100682255B1 (en) | Method for fabricating light emitting diode of vertical type electrode | |
| JP5916625B2 (en) | Semiconductor light emitting device and method including light extraction structure | |
| KR20090104931A (en) | Integrated large-area vertical structured group 3 nitride-based light emitting diode and its methods | |
| JP2017520118A (en) | Wavelength-converted light-emitting device with small light source | |
| KR101926609B1 (en) | Gallium nitride based semiconductor device and method of manufacturing the same | |
| KR20060097512A (en) | Nitride-based light emitting diode with vertical electrode and manufacturing method of the same | |
| KR20140068474A (en) | Method for separating substrate and method for fabricating light-emitting diode chip using the same | |
| KR101111748B1 (en) | Method of manufacturing vertical structure nitride-gallium-based semiconductor light emitting device | |
| JP6321013B2 (en) | Light emitting device comprising a molded substrate | |
| KR102601702B1 (en) | Method for manufacturing semiconductor light emitting devices using template for semiconductor growth | |
| KR102649711B1 (en) | Method for manufacturing ultra-thin type semiconductor die | |
| KR20120131292A (en) | Method for fabricating a light emitting device | |
| KR101018244B1 (en) | Method of manufacturing nitride-based semiconductor light emitting device | |
| KR101012638B1 (en) | Method for fabricating vertical GaN-based light emitting diode | |
| KR20100020936A (en) | Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate | |
| KR101593213B1 (en) | Method of fabricating semiconductor substarte and method of fabricating lighe emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |