KR101885384B1 - 후면 가공 동안 전면 회로소자를 보호하기 위한 스크래치-내성 코팅 - Google Patents

후면 가공 동안 전면 회로소자를 보호하기 위한 스크래치-내성 코팅 Download PDF

Info

Publication number
KR101885384B1
KR101885384B1 KR1020127009662A KR20127009662A KR101885384B1 KR 101885384 B1 KR101885384 B1 KR 101885384B1 KR 1020127009662 A KR1020127009662 A KR 1020127009662A KR 20127009662 A KR20127009662 A KR 20127009662A KR 101885384 B1 KR101885384 B1 KR 101885384B1
Authority
KR
South Korea
Prior art keywords
protective layer
composition
group
chuck
coating
Prior art date
Application number
KR1020127009662A
Other languages
English (en)
Other versions
KR20120099407A (ko
Inventor
킴벌리 에이. 예스
메이디슨 엠. 주니어. 데일리
토니 디. 플레임
Original Assignee
브레우어 사이언스 인코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브레우어 사이언스 인코포레이션 filed Critical 브레우어 사이언스 인코포레이션
Publication of KR20120099407A publication Critical patent/KR20120099407A/ko
Application granted granted Critical
Publication of KR101885384B1 publication Critical patent/KR101885384B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Abstract

후면 가공 동안 전면 마이크로전자기계 및 반도체 소자 피처를 보호하기 위한 스크래치-내성 코팅 및 이를 사용하는 방법이 제공된다. 코팅은 비감광성이며, 제거가능하고, 높은 공정 온도에 내성이다. 이러한 코팅은 또한 소자 설계에서 별도의 에칭 정치 층에 대한 필요성을 제거한다. 상기 코팅은 용매계에 분산되거나 용해된 성분을 포함하는 조성물로부터 형성된다. 상기 성분은 스티렌-아크릴로니트릴 공중합체 및 방향족 설폰 중합체로 구성된 군으로부터 선택된다.

Description

후면 가공 동안 전면 회로소자를 보호하기 위한 스크래치-내성 코팅{SCRATCH-RESISTANT COATINGS FOR PROTECTING FRONT-SIDE CIRCUITRY DURING BACKSIDE PROCESSING}
관련 기술의 상호 참조
본 특허 출원은 미국 가특허 출원 일련번호 제61/242,846호, 명칭 "SCRATCH-RESISTANT COATINGS FOR PROTECTING FRONT-SIDE CIRCUITRY DURING BACKSIDE PROCESSING"(2009. 09. 16. 출원)의 이익 및 우선권을 주장하며, 상기 문헌은 참고로서 본 명세서에 그 전체가 수록된다.
발명의 배경
발명의 분야
본 발명은 후면 조립 및 패키징 공정 동안, 연약한 전면 회로소자를 손상으로부터 보호하기 위한 스핀-적용된, 유기 스크래치-내성 코팅을 제공한다.
관련 분야의 설명
심도 반응성 이온 에칭(deep reactive ion etching, DRIE) 제조법이 많은 미세전자기계 제조 공정(microelectromechanical fabrication processe)에서 사용된다. 예를 들면, 집적 회로(IC) 산업으로부터, 키큰 구조 설계뿐만 아니라 높은 밀도 및 성능 가능성을 요구하는, 유연한 미세전자기계 시스템(microelectromechanical system, MEMS)에 대한 수요가 MEMS 및 반도체 소자 응용분야를 위한 실리콘의 심도 이방성 에칭을 생성하는데 있어서 DRIE를 사용할 필요성을 촉진한다. 그렇지만, 공정 동안, 웨이퍼의 전면에 이미 형성된 연약한, 에칭-민감성 회로소자(circuitry)는 에칭 챔버의 척크(chuck)와의 직접적인 접촉으로 인한 물리적 원인 및 에칭 공정 동안의 화학적 원인 둘 모두에 의해 손상 받기 쉽다.
전형적으로, 표준 포토레지스트가 DRIE 보호 코팅으로서 사용되었다. 그렇지만, 이러한 물질은 필수적인 플라즈마-내성 또는 스크래치-내성을 제공할 수 없으며 또한 물질의 기체방출(outgassing) 및 응력-관련(stress-related) 쟁점과 관련하여 문제점을 갖는다는 것이 알려져 있다. 또한, 포토레지스트는 일반적으로 DRIE의 필수적인 110℃ 작업 온도에서 생존할 수 없다. 기존의 기술들은 또한 소자 설계에 있어서 개별 알루미늄, Si02, 또는 알루미늄 산화물 에칭 정지 층에 의존하지만, 이러한 물질들은 추후 소자로부터 제거될 수 없으며, 이에 따라 전체 소자 설계에 포함되어야만 한다. 이들은 또한 하부 층에 영향을 미쳐서, 소자 수득률 손실을 야기한다.
따라서, 해당 기술분야에서는, 요구되는 스크래치 내성을 제공하는 한변 기존의 코팅의 단점은 방지하는 보호 코팅에 대한 수요가 존재한다. 이러한 물질들은 에칭 챔버 또는 기구를 오염시키지 않아야 하며, 에칭 공정 중에 기체방출을 하지 않아야 하며, 물리적 스크래칭을 견디는 충분한 경도를 가져야 하며, 에칭 공정의 온도 조건 하에서 역류(reflow)에 대한 가능성이 없어야 하며, 그리고 소자 피처(feature)에 대한 어떠한 스트레스도 없이 장치 회로소자를 충분히 덮을 수 있고 그 토포그래피(topography)를 평탄화(planarize)할 수 있어야 한다. 이러한 물질들은 회로소자 또는 기판 자체에 어떠한 손상 또는 부정적인 영향도 없이 에칭 공정 후에 쉽게 제거되어야 한다. 마지막으로, 이러한 물질들은 또한 소자 설계에 있어서 분리 층에 대한 필요성을 회피하기 위하여 에칭 정지 층(etch stop layer)으로서 작용하기에 적절하여야 한다.
발명의 개요
본 발명은 전술한 조건을 만족하는 보호 코팅을 사용하여 후면 가공 동안 전면 소자 피처(feature)를 보호하기 위한 방법을 제공함으로써 상기 문제점들을 극복한다.
상기 방법은 소자 표면(device surface) 및 후면 표면(backside surface)을 갖는 기판을 제공하는 단계를 포함한다. 하나 또는 그 이상의 중간층이 선택적으로 상기 소자 표면상에 형성될 수 있다. 비-감광성 보호층(non-photosensitive protective layer)이 중간층이 존재하는 경우 상기 중간층상에 형성되거나, 또는 중간층이 존재하지 않는 경우 상기 소자 표면상에 형성되고, 상기 후면 표면은 후면 가공을 거치게 된다. 보호층은 용매계에 분산되거나 또는 용해된 성분을 포함하는 조성물로부터 형성되며, 여기서 상기 성분은 스티렌-아크릴로니트릴 공중합체 및 방향족 설폰 중합체로 구성된 군으로부터 선택된다.
본 발명은 또한 소자 표면 및 후면 표면을 갖는 기판을 포함하는 구조물을 제공하며, 여기서 상기 소자 표면은 소자 피처(device feature)를 포함한다. 제거가능한, 비-감광성 보호층이 소자 표면에 인접하며, 여기서 소자 표면과 보호층 사이에 중간층이 존재하지 않는다. 보호층은 용매계에 분산되거나 또는 용해된 성분을 포함하는 조성물로부터 형성되며, 여기서 상기 성분은 스티렌-아크릴로니트릴 공중합체 및 방향족 설폰 중합체로 구성된 군으로부터 선택된다.
도면의 간단한 설명
도 1(A)-(C)는 후면 가공 동안 전면 소자 피처를 보호하기 위하여 보호 코팅을 사용하는 공정 흐름도를 도시하는 개략도이다.
도 2는 실시예 4에서 스티렌-아크릴로니트릴 공중합체의 유리 전이 온도 시험을 나타내는 그래프이다.
도 3은 실시예 5로부터 얻은 열무게측정 분석(thermogravimetric analysis, TGA) 결과의 그래프이다.
도 4는 실시예 5로부터 얻은, 진공 기체방출 시험의 그래프이다.
도 5는 실시예 5로부터 얻은, 진공 하에서 기체방출된 화학종의 그래프이다.
도 6은 실시예 5로부터 얻은, 필름 이온 수준을 나타내는 표이다.
도 7은 실시예 9로부터 얻은, 폴리에테르설폰 코팅의 TGA 결과의 그래프이다.
도 8은 실시예 13으로부터 얻은, 폴리에테르설폰 코팅의 % 투과도를 나타내는 그래프이다.
도 9는 실시예 13으로부터 얻은, 폴리에테르설폰 코팅의 굴절률(refractive index)을 나타내는 그래프이다.
상세한 설명
스크래치-내성 보호 코팅 조성물은 용매계(solvent system)에 분산되거나 또는 용해된 성분을 포함한다. 한 구체 예에서, 상기 성분은 스티렌-아크릴로니트릴 공중합체이며, 따라서 상기 조성물은 용매계에 분산되거나 용해된 스티렌-아크릴로니트릴 공중합체를 포함한다. 바람직한 공중합체는 열가소성 중합체이며 다음 구조를 갖는 반복되는 단량체를 포함한다:
Figure 112012029700285-pct00001
여기서
각각의 R1은 -H 및 C1-C8 (바람직하게는 C1-C4) 알킬로 구성된 군으로부터 개별적으로 선택되며, 메틸이 바람직하며; 그리고
각각의 R2는 -H, C1-C8 (바람직하게는 C1-C4) 알킬, 및 C1-C8 (바람직하게는 C1-C4) 알콕시로 구성된 군으로부터 개별적으로 선택된다.
공중합체는, 공중합체의 전체 중량을 100중량%로 한 것에 기초하여, 바람직하게는 최소 약 50중량%의 단량체 (I), 더욱 바람직하게는 약 50중량% 내지 약 80중량%의 단량체 (I), 심지어 더욱 바람직하게는 약 65중량% 내지 약 78중량%의 단량체 (I)을 포함한다. 공중합체는, 공중합체의 전체 중량을 100중량%로 한 것에 기초하여, 바람직하게는 최소 약 15중량%의 단량체 (II), 더욱 바람직하게는 약 15중량% 내지 약 45중량%의 단량체 (II), 및 심지어 더욱 바람직하게는 약 20중량% 내지 약 35중량%의 단량체 (II)를 포함한다. 일부 양상에서, 공중합체는 바람직하게는 반복되는 단량체 (I) 및 (II)로 본질적으로 구성(또는 구성)된다. 즉, 공중합체는 또 다른 공-단량체(co-monomer)가 실질적으로 없을 수 있다. 일부가 SAN 엔지니어링열가소성수지로 알려진, 스티렌과 아크릴로니트릴의 공중합체는 보호 코팅 형성에서의 사용에 대한 최선의 후보물질 중 하나이다. 이러한 공중합체의 수평균분자량은 바람직하게는 약 30,000 내지 약 400,000 돌턴(Dalton), 더욱 바람직하게는 약 120,000 내지 약 180,000 돌턴이다.
또 다른 양상에서, 요구되는 경우 단량체 (I) 및 (II) 이외의 또 다른 단량체가 공중합체 내에 존재할 수 있다. 또 다른 단량체가 존재하는 경우, 공중합체 내의 단량체 (I)과 (II)의 혼합 중량은, 공중합체의 전체 중량을 100중량%로 한 것에 기초하여, 바람직하게는 최소 60중량%, 더욱 바람직하게는 약 60-99중량%이다. 적절한 또 다른 공-단량체의 예는 알킬 (메트)아크릴레이트 (예컨대 메틸 또는 부틸 (메트)아크릴레이트), α-메틸 스티렌, 비닐 톨루엔, 무수말레인산(maleic anhydride), 및 이들의 조합을 포함한다. 일부 대표적인 공-단량체는 다음으로 구성된 군으로부터 선택된다:
Figure 112012029700285-pct00002
Figure 112012029700285-pct00003
및 이들의 조합,
여기서
각각의 R1은 앞서 정의된 바와 같으며;
각각의 R3은 -H, C1-C10 (바람직하게는 C1-C4) 알킬 그룹(예컨대, 메틸, 에틸, 부틸, 2- 에틸헥실, 이소데실, 이소보닐), 알킬아릴 그룹(예컨대, 벤질), 및 아릴 그룹(예컨대, 페닐)로 구성된 군으로부터 개별적으로 선택되며; 그리고
각각의 R4는 -H 및 알킬 (바람직하게는 C1-C4)로 구성된 군으로부터 개별적으로 선택된다.
에스테르 또는 무수물과 같은, 카르복시산으로부터 유도된 작용기의 경우, 염기성 에칭제에 의한 보호 코팅의 가수분해 및 이에 따른 용해 또는 팽창의 가능성을 방지하기 위하여, 열가소성 공중합체 내의 대응 단량체 농도가 약 20중량% 미만, 바람직하게는 약 10중량%인 것이 중요하다. 또 다른 적절한 스티렌-아크릴로니트릴-계 공중합체 조성물은 미국 특허 7,316,844에 개시되어 있으며, 이는 본 명세서의 기재 내용과 일치하지 않는 부분을 제외하고 참고문헌으로 수록된다.
보호 조성물은 공중합체를 용매계에 분산 또는 용해시켜 형성한다. 조성물 내에 사용된 용매계는 약 100 내지 약 220℃, 바람직하게는 약 140 내지 약 180℃의 끓는점을 가져야 한다. 용매계는, 조성물의 전체 중량을 100중량%로 취한 것을 기초로 하여, 약 60 내지 약 95중량%, 바람직하게는 약 65 내지 약 90중량%, 더욱 바람직하게는 약 70 내지 약 85중량%의 수준에서 사용되어야 한다. 조성물 내의 전체 고형물은, 조성물의 전체 중량을 100중량%로 취한 것을 기초로 하여, 약 5 내지 약 40중량%, 더욱 바람직하게는 약 10 내지 약 35중량%, 심지어 더욱 바람직하게는 약 15 내지 약 30중량%이다. 적절한 용매계는 케톤, 에스테르, 글리콜 에테르, 방향족 탄화수소, 에테르, 및 이들의 조합으로 구성된 군으로부터 선택되는 용매를 포함할 것이다. 이들 범주 중에 특히 바람직한 용매는 사이클로헥사논, 사이클로펜타논, 프로필렌 글리콜 모노메틸 에테르 아세테이트(PGMEA), 아니졸, 자일렌 및 고급(higher) 방향족 용매, 에틸 락테이트, 에틸 3-에톡시프로피오네이트(EEP), 디에틸렌 디글리콜 디메틸 에테르, 메틸 이소아밀 케톤(MIAK), 에틸 아세토아세테이트(EAA), 및 이들의 조합을 포함한다. 공중합체는, 조성물의 전체 중량을 100중량%로 취한 것을 기초로 하여, 조성물 내에 약 5 내지 약 40중량%, 바람직하게는 약 10 내지 약 35중량%, 심지어 더욱 바람직하게는 약 15 내지 약 30중량%의 수준으로 포함되어야 한다. 공중합체 고형물 농도가 공중합체 분자량, 원하는 용액 점도, 및 용매 종류에 의존하여 변할 수 있음이 이해될 것이다. 비록 다른 구성성분이 공중합체가 있는 용매계에 분산 또는 용해될 수 있음에도, 조성물이 용매계에 분산 또는 용해된 공중합체로 본질적으로 구성(또는 심지어 구성)되는 것이 바람직하다. 따라서, 조성물은, 조성물 내 전체 고형물을 100중량%로 취한 것에 기초하여, 바람직하게는 약 90 내지 약 98중량% 공중합체, 더욱 바람직하게는 약 99중량% 공중합체, 심지어 더욱 바람직하게는 약 100중량% 공중합체를 포함할 것이다. 즉, 조성물에는 바람직하게는 공중합체가 있는 용매계에 분산 또는 용해된 또 다른 구성성분이 실질적으로 없을 수 있다.
대안적인 구체 예에서, 보호 조성물을 형성하기 위하여 사용되는 성분은 방향족 설폰 중합체이다. 따라서 조성물은 용매계에 분산 또는 용해된 방향족 설폰 중합체를 포함한다. 적절한 방향족 설폰 중합체는 폴리설폰, 폴리에테르설폰, 폴리페닐설폰, 및 이들의 조합으로 구성된 군으로부터 선택된다. 바람직한 방향족 설폰 중합체는 아래 화학식을 갖는 반복 단량체를 포함할 것이다:
Figure 112012029700285-pct00004
여기서 x는 0 또는 1이고, 각각의 R5는 다음으로 구성된 군으로부터 선택된다:
Figure 112012029700285-pct00005
.
방향족 설폰 중합체는 바람직하게는 약 30,000 돌턴 이상, 더욱 바람직하게는 약 50,000 돌턴 내지 약 200,000 돌턴의 중량 평균 분자량을 가진다. 일부 구체 예에서, 중합체는 화학식 (VI)를 갖는 반복 단량체로 본질적으로 구성(또는 심지어 구성)된다. 따라서, 중합체는 바람직하게는 또 다른 공-단량체가 실질적으로 없다.
보호 조성물은 방향족 설폰 중합체를 용매계에 분산 또는 용해시켜 형성한다. 본 구체 예에서, 조성물 내에 사용되는 용매계는 약 100 내지 약 220℃, 바람직하게는 약 140 내지 약 180℃의 끓는점을 가져야 한다. 용매계는, 조성물의 전체 중량을 100중량%로 취한 것을 기초로 하여, 약 60 내지 약 95중량%, 바람직하게는 약 65 내지 약 90중량%, 더욱 바람직하게는 약 70 내지 약 85중량%의 수준에서 사용되어야 한다. 조성물 내의 전체 고형물은, 조성물의 전체 중량을 100중량%로 취한 것을 기초로 하여, 바람직하게는 약 5 내지 약 40중량%, 더욱 바람직하게는 약 10 내지 약 35중량%, 심지어 더욱 바람직하게는 약 15 내지 약 30중량%이다. 적절한 용매계는 케톤, 극성 비양성자성 용매, 및 이들의 조합으로 구성된 군으로부터 선택되는 용매를 포함할 것이다. 이들 범주 중에서 특히 바람직한 용매는 사이클로펜타논, 테트라메틸 우레아(urea), 디메틸 아세트아마이드(DMAC), 디메틸 설폭사이드(DMSO), 및 디메틸 포름아마이드(DMF)를 포함한다. 코팅 물성은 용매계 내에 공-용매(co-solvent)를 포함시킴으로써 변할 수 있다. 적절한 공-용매는 방향족 용매, EAA, 및 이들의 조합으로 구성된 군으로부터 선택된다. 방향족 설폰 중합체는, 조성물의 전체 중량을 100중량%로 취한 것을 기초로 하여, 조성물 내에, 약 5 내지 약 40중량%, 바람직하게는 약 10 내지 약 35중량%, 심지어 더욱 바람직하게는 약 15 내지 약 30중량%의 수준에서 존재하여야 한다. 설폰 중합체 고형물 농도가 공중합체 분자량, 원하는 용액 점도, 및 용매 종류에 따라 변할 수 있음이 이해될 것이다.
비록 다른 구성성분이 방향족 설폰 중합체가 있는 용매계에 분산 또는 용해될 수 있음에도, 일부 양상에서, 조성물이 용매계에 분산 또는 용해된 방향족 설폰 중합체로 본질적으로 구성(또는 심지어 구성)되는 것이 바람직하다. 따라서, 조성물은, 조성물 내 전체 고형물을 100중량%로 취한 것에 기초하여, 바람직하게는 약 90 내지 약 98중량% 방향족 설폰 중합체, 더욱 바람직하게는 약 99중량% 방향족 설폰 중합체, 심지어 더욱 바람직하게는 약 100중량% 방향족 설폰 중합체를 포함할 것이다. 즉, 조성물에는 바람직하게는 방향족 설폰 중합체가 있는 용매계에 분산 또는 용해된 또 다른 구성성분이 실질적으로 없을 수 있다.
구체 예와 무관하게, 보호 조성물은 바람직하게는 비-가교결합성(non-crosslinkable)이다. 즉, 예를 들어 필름 산화 및 이에 따른 부반응의 결과로서, 조성물의 베이킹(경화) 동안 흔적량의 가교결합이 일어날 수 있음이 이해될지라도, 가교결합은 바람직하게는 가능한 정도로 회피된다. 더욱 바람직하게는 조성물은 가교제 및 가교결합을 촉진하는 화합물, 예컨대 비닐 에테르, 글리콜우릴, 멜라민, 에폭시, 및 아크릴레이트를 실질적으로 갖지 않는다. 더욱이, 조성물로부터 형성된 층이 비전도성인 것이 바람직하다. 보호층은 또한 비-감광성이어야 한다(즉, 빛에 노출될 때 물리적 또는 화학적 변화가 일어나지 않는다). 더욱 구체적으로, 약 1 J/cm2에 노출될 때, 패턴이 바람직하게는 층 내에서 정의될 수 없다. 따라서, 층은 또한 바람직하게는 광산 발생제(photoacid generator) 및 광개시제(photoinitiator)를 실질적으로 갖지 않는 조성물로부터 형성된다. 본 명세서에 사용된 용어 "실질적으로 없는(substantially free)"은, 조성물 또는 중합체의 전체 중량을 100중량%로 취한 것에 기초하여, 구성성분 또는 공-단량체가 약 0.05중량% 미만, 더욱 바람직하게는 약 0.01중량% 미만, 심지어 더욱 바람직하게는 약 0중량%의 수준으로 조성물 또는 중합체 내에 존재하는 것을 의미한다. 보호 코팅은 또한 비-알칼리 용해성(non-alkaline soluble)(즉, 알칼리 내성)이어야 하는데, 이는 상기 보호 코팅이 약 8 이상, 바람직하게는 약 10 이상의 pH를 갖는 수용액에서 실질적으로(즉, 약 0.5중량% 미만) 불용성(insoluble)임을 의미한다.
사용에 있어서, 보호 조성물은 바람직하게는, 약 500 내지 약 5,000 rpm (바람직하게는 약 500 내지 약 1 ,500 rpm)에서 약 30 내지 약 90초 동안의 스핀 코팅(spin coating)에 의해, 기판 표면에 도포된다. 기판은 하나 또는 그 이상의 선택적인 중간층, 예컨대 에칭 정지 층, 마스크 층, 프라이머 층 등을 포함할 수 있으며, 이러한 경우 보호 조성물은 중간층에 도포될 수 있다. 바람직한 기판은 소자 웨이퍼(device 웨이퍼)를 포함한다. 기판은 바람직하게는 소자 표면 및 후면 표면을 포함한다. 이러한 기판의 소자 표면은 통상적으로 소자 피처(토포그래피, 예컨대 돌출 구조물 및 배선)를 포함한다. 유리하게는, 용매-기초 조성물(solvent-based composition)은 스핀-코팅을 통하여 도포될 수 있으며, 이는 보호층의 형성 동안 소자 피처에 스트레스를 거의 주지 않는다. 소자 피처는, 실리콘, 폴리실리콘, 실리콘 이산화물, 실리콘 (옥시)질화물, 금속(예컨대, 구리, 알루미늄, 금, 텅스텐, 탄탈, 납땜 합금(solder alloy)), 낮은-k 절연체, 중합체 절연체, 및 다양한 금속 질화물 및 규화물의 물질 중 하나 또는 그 이상으로부터 기판의 표면 내부 또는 상부에 형성된 구조물을 포함한다. 대표적인 소자 피처는 돌출 구조물 및 회로소자, 예컨대 납땜 추돌(solder bump) 및 결합부, 포스트(post), 필라(pillar), 및 전도성 물질(예컨대 패턴화된 전도성 물질, 예를 들면 구리)로 형성된 배선을 포함한다. 본 공정에서의 사용에 바람직한 기판은 Si 기판, Si02 기판, Si3N4 기판, 실리콘 기판상의 Si02, 실리콘 기판상의 Si3N4, 유리 기판, 석영 기판, 세라믹 기판, 반도체 기판, 및 금속 마이크로전자 기판으로 구성된 군으로부터 선택되는 것들을 포함한다.
산출된 층을 약 80 ℃ 내지 약 150℃ (바람직하게는 약 120℃ 내지 약 150℃)의 온도에서 약 60 내지 약 180초 동안 소프트-베이킹(soft-bake) 시켜 용매를 증류시킨다. 건조된 층을 그 후 약 130℃ 내지 약 250℃(바람직하게는 약 170℃ 내지 약 225 ℃)의 온도에서 약 60 내지 약 180 초(바람직하게는 약 90 내지 약 120초) 동안 최종 베이킹 시켜 보호 코팅 또는 층을 수득한다. 스티렌-아크릴로니트릴-기초 코팅을 베이킹 하기 위한 바람직한 공정은 약 140℃의 온도에서 약 120초 동안 베이킹 하고, 후속하여 약 205℃의 온도에서 약 60초 동안 베이킹 하는 것이다. 방향족 설폰-기초 코팅을 베이킹 하기 위한 바람직한 공정은 약 100℃의 온도에서 약 120초 동안 베이킹 하고, 후속하여 약 230℃의 온도에서 약 120초 동안 베이킹 하는 것이다. 또 다른 구체 예에서, 보호 코팅은 바람직하게는, 기판상의 소자 피처 및 토포그래피 상부에 요구되는 커버리지 정도에 의존하여, 그 두께가 (5곳의 다른 지점에서 타원계측법으로 측정하여) 약 5 내지 약 20㎛, 바람직하게는 약 10 내지 약 15㎛이다. 보호 코팅은 바람직하게는 이러한 두께의 기판 토포그래피를 실질적으로 덮고 평탄화시키기에 충분한 두께로 도포된다. 더욱 구체적으로, 보호 조성물은 바람직하게는, 최소 약 3㎛, 바람직하게는 약 5 내지 약 10㎛의 돌출 소자-피처 상부에 보호 코팅을 제공하기에 충분한 두께로 도포된다. 코팅은 바람직하게는 약 10,000㎛의 거리 상부에서 약 20% 미만, 더욱 바람직하게는 약 10% 미만의 두께 변형을 가진다. 보호 코팅은 프라이머 층의 사용 없이 기판 표면에 대하여 훌륭한 접착성을 가질 것이다. 따라서, 보호 코팅을 사용하여 형성된 구조물은 프라이머 층과 같은 임의 중간층이 없을 수 있다.
코팅된 기판을 그 후 후면 가공할 수 있다. 후면 가공의 예는 건식 에칭(예컨대, DRIE), 습식 에칭(예컨대, 습식 공정에 의한 실리콘-관통-비아(through-silicon vias, "TSV")를 형성하거나 또는 후면 하드 마스크를 제거하기 위해), 습식 세정(예컨대, 포토레지스트 및 관련 잔류물을 제거하기 위해), 웨이퍼-박막화(예컨대, 이면연삭(back-grinding)), 화학-기계적 연마(chemical-mechanical polishing, CMP), 리소그래피 패터닝 패시베이션 및 어닐링(예컨대, 270℃+까지 베이킹 하여 구조물을 고형화시킴), 금속 및 절연체 증착-이는 화학 기상 증착(CVD), 물리 기상 증착(PVD), 전기도금(특히 구리의 전기도금)을 포함함-뿐만 아니라 벤조사이클로부텐(BCB) 및 폴리이미드와 같은 중합체 절연체의 코팅 및 경화를 포함한다. 상기 공정들의 조합이 또한 사용될 수 있다. 특히, 상기 기판은 척크 표면에 인접하는 보호층에 의해, 척크에 대해 안전하게 될 수 있다. 기판은 진공력, 정전기력, 접착력 등을 비롯한 임의 적절한 수단에 의해 제자리에 고정될 수 있다. 그 후 기판의 후면이 기재된 바와 같이 가공된다.
도 1(A)-(C)는 건식 공정 동안 보호 조성물의 일반적인 사용을 도시하지만, 동일한 일반적 과정이 후면 가공의 임의 유형을 위하여 사용될 수 있음이 이해될 것이다. DRIE 공정 단계는 다음과 같다. 소자 표면(12) 및 후면 표면(14)을 갖는 기판(10)이 제공된다. 상보적 금속 산화물 반도체(complementary metal oxide semiconductor, CMOS) 또는 MEMS 회로소자와 같은 소자 피처(16)가 선택사항인 에칭 정지 층(18)과 함께, 기판(10)의 전면 (소자) 표면(12)상에 형성된다. 보호 코팅 물질의 층(20)이 소자 표면(12)에 도포되어 소자 피처(16)를 덮고 기판(10) 토포그래피를 평탄화한다. 유리하게는, 보호층(20)이 에칭 정지 층으로 작용할 수 있어서, 소자 설계에서 별도의 에칭 정지 층(18)의 사용을 필요 없게 할 수 있다. 또한, 에칭 정지 층 단독의 사용과는 달리, 보호층(20)은 또한, 건조 에칭제가 과에칭(over etching)을 통하여 에칭 정지 층(18)을 투과하는 경우, 펀치-관통 수율 손실(punch-through yield loss)을 방지하는 장점을 제공한다. 일단 보호층(20)이 형성되면, 그 후 기판(10)을 뒤집는다. 선택사항인 마스크 층(22)을 기판(10)의 후면(14)에 도포한다. 보호층(20)을 DRIE 척크(도시되지 않음)에 인접하게 하여, 기판(10)을 DRIE 툴에 위치시킨다. 그 후 비아 또는 트렌치 피처(24)를 DRIE를 사용하여 기판(10)의 후면(14)에 형성시킨다. DRIE는 특히 TSV를 형성시키는데 유용하다.
보호층은 또한 CVD 또는 PVD 공정에서의 사용에 적합하다. CVD 공정에서의 보호 코팅의 사용은 DRIE에 대하여 상세설명에서 기재한 것과 유사하다. 보호 코팅이 척크에 인접하도록 하면서, 소자 웨이퍼를 반응기 시스템 내에서 척크 상부에 하향(face down)으로 놓고, 매우 낮은 압력 조건 하에서 후면에서 증착이 일어난다. 증착을 보조하기 위하여 반응기 챔버 내에서 플라즈마가 발생할 수 있다. 그 결과, 소자 웨이퍼의 온도가 종종 챔버 온도 이상으로 증가된다. 예를 들면, 실리콘 이산화물의 TSV로의 후면 증착 동안, 비록 챔버 온도가 예컨대 180℃와 같이 낮은 온도에서 고정될지라도, 웨이퍼 표면 온도는 약 250-280℃까지 증가될 수 있다. CVD에 의해 통상 증착되는 물질은 실리콘 이산화물, 실리콘 질화물, 및 관련 옥시질화물을 포함한다.
PVD 공정은 스퍼터링(sputtering) 및 증발 공정 둘 모두를 포함하며, 웨이퍼 척크를 사용할 수 있는 챔버 시스템 내에서 매우 낮은 압력에서 수행된다. 스퍼터링에 대하여, 금속 또는 절연 물질로 제조된 표적에 고 에너지 원자 또는 분자가 충돌하고, 이는 표적 물질이 증발시켜 소자 기판의 후면상에 증착되도록 한다. 증발 증착(evaporative deposition)에 대하여, 알루미늄과 같은 금속으로 채워진 도가니(crucible)가 예를 들면, 전자 빔(electron beam)에 의해 전형적으로 가열되고, 이는 상기 금속을 증발시켜 소자 기판상에 증착되도록 한다. PVD(스퍼터링)이 TSV 내부에 구리 종자 층을 증착시키는 주된 방법이다. 구리는 그 후 종자 층으로부터 전기도금되어 TSV를 채우고 전기 연결부를 형성한다. 두 공정 모두에서, 보호 코팅은 소자 표면 피처를 손상으로부터 보호한다.
보호 코팅이 사용되는 공정과 무관하게, 보호 코팅은 스크래치에 대하여 내성일 것이며, 바람직하게는, 본 명세서에 기재된 바와 같이 ASTM 방법 D3363에 의해 측정된 바에 따라, 최소 3H, 더욱 바람직하게는 최소 약 5H 및 심지어 더욱 바람직하게는 약 7H 내지 약 9H의 연필 경도(pencil hardness)를 가질 것이다. 보호 코팅은 또한 화학 에칭 및 리프트 오프(lift off)에 대하여 내성일 것이다. 보호 코팅은 또한 예컨대 후면 DRIE 에칭 동안 경험하게 되는 것과 같은, 300℃ 이상의 온도에서 잘 견딜 것이다. 즉, 보호 코팅은 약 100℃ 내지 약 300℃, 바람직하게는 약 200℃ 내지 약 280℃의 온도에서 기체방출/서브라임(분해) 되지 않을 것이다. 보호 코팅은 또한 이러한 온도 하에서 역류(reflow)하지 않을 것이다. 이러한 점들은 공정 및 척크에 고정되는 동안 보호층의 용융과 관련된 문제점을 방지한다. 이와 유사하게, 보호 코팅은 또한 이러한 온도 하에서 어떠한 부반응도 겪지 않을 것이며, 용이한 제거를 위하여 초기 용매 용해도를 유지한다. 보호 코팅은 최소 약 100℃, 더욱 바람직하게는 약 110℃ 내지 약 250℃, 심지어 더욱 바람직하게는 약 115℃ 내지 약 230℃의 유리 전이 온도를 가질 것이다. 코팅은 또한 바람직하게는 예를 들면 Fe, Na, K, Ca, 및 Cu와 같은 이온의 약 50 ppb 미만을 함유할 것이다.
더욱이, 두께가 약 5㎛ 내지 약 20㎛인 경화된 코팅 또는 필름은 약 400 내지 약 700 nm의 파장에서 최소 약 85%, 바람직하게는 최소 약 90%, 심지어 더욱 바람직하게는 약 95% 내지 약 98%의 백분율 투과도를 가질 것이다.
구체 예와 무관하게, 일단 후면 가공이 완료되면, 보호 코팅을 용매를 사용하여 소자 표면으로부터 용이하게 제거할 수 있다. 보호 코팅은 제거될 때까지, 약 10분 내지 약 60분, 더욱 바람직하게는 약 20분 내지 약 30분 시간 동안 용매와 접촉한다. 용매 욕조가 특히 제거 공정에 대하여 적합하다. 수동 교반 및 욕조 가열이 또한 제거를 촉진하기 위하여 사용될 수 있다. 적절한 용매는 케톤, 에스테르, 방향족 용매, 비양성자성 극성 용매, 및 시판중인 포토레지스트 스트립퍼(예컨대, N-메틸 피롤리돈(NMP)를 함유하는 것 등), 및 이들의 조합으로 구성된 군으로부터 선택된다. 유리하게는, 보호 코팅은 표면상의 소자 피처에 손상을 주지 않으면서 기판 표면으로부터 용이하게 제거될 수 있다.
실시예
이하의 실시예는 본 발명에 따르는 바람직한 방법에 대하여 설정되었다. 그렇지만, 이들 실시예는 단지 예시를 위하여 제공되며 본 발명의 전체 범위를 제한하려는 것은 아니다.
실시예 1
스티렌 및 아크릴로니트릴(SAN)의 공중합체를 사용하는 코팅 조성물의 제조
25 그램의 SAN30 (폴리(스티렌-코-아크릴로니트릴), Mw = 185,000, 30% (w/w) 아크릴로니트릴 함량; Aldrich, St. Louis, MO)을 37.5 그램의 2-(1-메톡시)프로필 아세테이트(PGMEA) (Ultra Pure Solutions Inc., Castroville, CA) 및 37.5 그램의 에틸 아세토아세테이트(EAA; Harcros Chemicals Inc., Kansas City, KS)에 용해시켜 보호 코팅 조성물을 제조하였다. 산출된 SAN 용액을 0.2/0.45-㎛ 폴리프로필렌 필터를 사용하여 2회 여과하였다.
실시예 2
소자 제조 동안의 보호 코팅 사용
실시예 1로부터 얻은 보호 코팅을 Sokudo/DNS 시스템을 사용하여, 다음 단계를 이용하여 실리콘 웨이퍼상에 스핀-도포시켰다.
1. 100 rpm, 1,000 rpm/s 가속, 2초 동안.
2. 100 rpm. 1,000 rpm/s 가속, 9초 동안(수동 분산).
3. 1,000 rpm, 1,000 rpm/s 가속, 45초 동안.
산출된 필름은 그 두께가 14㎛이었다(적합도 = 0.98).
웨이퍼를 트랙 시스템 내에서, 140℃에서 120초 동안 그 후 205℃에서 60초 동안 베이킹 하였다(근접 모드). 물질 성능이 서로 다른 툴 설정에 의해 영향을 받는지 여부를 확인하기 위하여, 웨이퍼를 동일 조건을 사용하여 3개의 다른 에칭 툴(LAM; Pegasus; 및 AVIZA)에서 DRIE를 수행하였다. 에칭 조건(BOSCH 공정)은 다음과 같이 각 툴에 대하여 동일하였다.
Figure 112012029700285-pct00006
보호 코팅은 DRIE 챔버 내에서 스크래치를 견뎠다. 후면 소자들은 에칭 공정 동안 영향을 받지 않았다. 보호 코팅은 여러 에칭 툴에서 에칭 정지부로서 작용하였다. 코팅을 메틸 이소아밀 케톤의 욕조를 사용하고(수동 교반하면서 20- 내지 30-분 동안 담금) 후속하여 이소프로필 알코올 세척제를 사용하여 제거하였다. 사진 및 거칠기 측정에 의하면 제거 공정 이후에 보호 코팅 잔류물이 잔존하지 않았다.
실시예 3
SAN 보호 코팅의 경도 시험
본 실시예에서, SAN 보호 코팅 조성물의 연필 경도를 시험하였다. SAN30 공중합체를 PGMEA 및 EAA의 70%/30% w/w 용매계에 용해시키고, 후속하여 여과시켜 25% 고체 SAN 제제를 제조하였다.
코팅을 두 개의 실리콘 웨이퍼상에 정전기 분산시키고, 후속하여 10,000 rpm/s 가속도를 사용하여, 1,000 rpm에서 60초 동안 스핀시켰다. 그 후 코팅을 140℃에서 2분 동안, 후속하여 205℃에서 1분 동안 베이킹 시켰다. 그 후 산출된 필름의 연필 경도를 ASTM D3363을 사용하여 시험하였다. ASTM 시험 키트는 6B (가장 연함) 내지 9H (가장 강함) 범위의 다른 경도 수준의 연필을 포함한다. 각각의 시험을 위하여, 연필을 시험기에 장착하고 그 후 약 300 g의 힘을 사용하여 보호 코팅의 표면을 횡단하여 문질렀다. 그 후 필름의 경도를 필름의 스크래치를 형성하기 위해 가장 연한 연필에 의해 결정하였다. 코팅은 9H 이상의 ASTM D3363 연필 경도를 가졌는데, 왜냐하면 키트의 모든 연필이 필름에 스크래치를 형성하지 못했다.
실시예 4
SAN 보호 코팅의 유리 전이 온도
실시예 3에서 제조한 조성물을 실리콘 웨이퍼상에 1,500 rpm에서 90초 동안 스핀-코팅 하였다. 산출된 층을 그 후 100℃에서 2분 동안, 150℃에서 2분 동안, 그리고 205℃에서 1분 동안 베이킹하였다. 산출된 보호 코팅을 그 후 DSC 2920(TA Instruments)을 사용하는 열 분석을 위해 웨이퍼로부터 긁어 냈다. 다음의 시험 파라미터를 사용하였다: (1)실온에서 시작하여, 최대 250℃까지 10℃/min로 증가시키고, 그 후 -30℃까지 10℃/min로 냉각시킴. (2) 이러한 가열 및 냉각 사이클을 반복시키고, 샘플의 유리 전이 온도를 두 번째 가열 및 냉각 사이클 동안 분석하였음. 코팅은 117.4℃의 유리 전이 온도를 가졌으며(도 2 참조), 이는 전형적인 DRIE 공정 온도보다 상당히 더 높으며 이러한 점은 물질이 DRIE 척크로 역류하거나 부착하지 않을 것임을 나타낸다.
실시예 5
SAN 보호 코팅의 열무게측정 분석(TGA)
실시예 3에서 제조한 보호 조성물을 유니버셜(Universal) V3.1E(TA Instruments)를 사용하여 기체방출에 대하여 분석하였다. 보호 조성물을 웨이퍼상에 분배(dispensing)시킴으로써 두 개의 실리콘 웨이퍼에 스핀-도포하고, 후속하여 1,000 rpm에서 60초 동안, 10,000 rpm/s 가속도를 사용하여 스핀시켰다. 샘플을 아래 조건 하의 TGA를 위하여 제공하였다: N2 분위기, 최대 400℃까지 10℃/min., 후속하여 400 ℃에서 20분 동안 유지함. 각 샘플의 중량 손실을 공정 전반에 걸쳐 측정하였다. 도 3에 도시된 바와 같이, 최대 315℃까지 극히 최소한의 중량 손실이 있었다. 모든 샘플을 400℃에서 증발시켰다.
진공 기체방출 시험을 위하여 실시예 3에서 제조된 보호 조성물을 1,500 rpm에서 90초 동안 실리콘 웨이퍼상에 스핀-코팅 시켰다. 그 후 코팅을 100℃에서 2분 동안, 150℃에서 2분 동안, 그 후 205℃에서 1분 동안 베이킹 시켰다. 그 후 웨이퍼를 기체방출 척크에서 사용하기 위해 7x7 cm2 넓이로 절단하였다. 블랭크(blank) 실리콘 웨이퍼의 기체방출 비율을 대조군으로 사용하였다. 보호 코팅의 기체방출 비율을, lOe- 14 mbar의 민감도를 갖는 0-200 MKS 질량 분석기(mass spectrometer) 및 40-L 기체방출 진공 챔버를 사용하여, 온도의 함수로서 결정하였다. 각각의 샘플을 도입할 때 챔버는 1.7e-7 mbar이었다. 완전 취득(Full acquisition)(0-200 amu)를 90초 마다 취하였다. 각각의 샘플에 의해 기체방출된 전체 압력을 각각의 온도 단계(90초 마다)에서 취한 모든 부분 압력 측정치를 합하여 수득하였다. 도 4의 결과에 의해 제시되는 바와 같이, 보호 코팅은 온도에 대하여 매우 낮은 기체방출 비율을 가졌다. 전체 압력은 단지 1.84e-11 내지 2.7e-11 mbar 만큼 증가하였다. 주위 온도에서는 상당한 기체방출이 없었다. 도 5에 제시된 바와 같이, 단지 몇몇의 기체방출된 화학종이 최대 185℃까지 관찰되었다. 단지 12, 18, 및 44 amu에서만 관찰가능한 부분 압력 증가가 있었다.
보호 코팅 이온 수준은 도 6의 표에 제시되어 있다.
실시예 6
SAN 삼량체(Terpolymer)의 제조 및 삼량체로부터 보호 조성물의 제제
스티렌, 아크릴로니트릴, 및 부틸 아크릴레이트의 삼량체를 본 실시예에서 제조하였다. 스티렌을 알루미늄 산화물 칼럼을 통과시켜 정제하였다. 아크릴로니트릴을 5중량% H2SO4 용액, 5중량% NaOH 용액, 및 물로 순차적으로 세척하여 정제하여, 중합체의 가교결합을 야기할 수 있는 아민 불순물 및 억제제를 제거하였다. 무수 염화칼슘 및 후속하여 4-Å 분자 채(seive)에서 건조시켰다. 부틸 아크릴레이트를 알미늄 산화물의 칼럼을 통과시켜 정제하였다.
30g의 스티렌, 15g의 아크릴로니트릴, 및 5g의 부틸 아크릴레이트를 포함하는 정제된 단량체의 혼합물을 PGMEA에서 중합시키고, 중합체를 0.2/0.45-㎛ 폴리프로필렌 필터를 사용하여 회수하였다. 본 시스템에 대한 중합화의 전환율 또는 수율은 약 80%이었다. 이러한 중합체에 대한 GPC 분자량(Mw)은 약 99,600 g/mole (폴리스티렌 표준에 대하여)이었다.
보호 조성물(15% 고형물)을, 15g의 상기 회수된 건조 중합체를 76.5g의 PGMEA 및 8.5g의 에틸 락테이트에 용해시켜 제조하였다. 이를 0.2/0.45-㎛ 폴리프로필렌 필터를 사용하여 2회 여과하였다.
실시예 7
폴리에테르설폰 보호 조성물의 제제
보호 코팅 조성물을, 30g의 RADEL® A-704 폴리에테르설폰(현재 상표명 VERADEL®로 Solvay Advanced Polymers, Alpharetta, GA사에 의해 시판중임)을 70 mL의 DMAC와 함께 125-mL 황갈색 플라스틱 병에 넣어 제제화시켰다. 혼합물을 휠(wheel)에 놓아 하룻밤 동안 혼합시켰다. 산출된 혼합물을 마이스너(Meisner) 0.2 ㎛ 뱅가드 기포 필터(vanguard bubble filter)를 사용하여 여과하였다.
실시예 8
폴리에테르설폰 조성물을 사용한 웨이퍼의 스핀 코팅
DMAC 중의 30% 고형물 RADEL® A-704의 샘플을 실시예 7과 같이 제조하였다. 본 조성물을 그 후 800rpm에서 60초 동안 4-인치 실리콘 웨이퍼상에 스핀-코팅 시키고, 후속하여 핫플레이트에서 100℃에서 2분 동안 베이킹 시켰다. 코팅 품질은 우수하였으며, 16.87㎛의 필름 두께가 수득되었다. 그 후 웨이퍼를 230℃에서 2분 동안 베이킹 하여, 14.14㎛의 필름 두께를 산출하였다. 스모크(smoke)는 없었다.
DMAC 중의 30% 고형물 RADEL® A-704의 두 번째 샘플을 실시예 7과 같이 제조하였다. 본 조성물을 그 후 1000rpm에서 60초 동안 4-인치 실리콘 웨이퍼상에 스핀-코팅 시키고, 후속하여 핫플레이트에서 100℃에서 2분 동안 베이킹 시켰다. 그 후 웨이퍼를 230℃에서 2분 동안 베이킹 하여, 11.16㎛의 최종 필름 두께를 산출하였다.
실시예 9
폴리에테르설폰 코팅의 열무게측정 분석
DMAC 중의 30% 고형물 RADEL® A-704의 샘플을 실시예 7과 같이 제조하였다. 본 조성물을 1,000rpm에서 60초 동안 4-인치 실리콘 웨이퍼상에 스핀-코팅 시키고, 후속하여 핫플레이트에서 100℃에서 2분 동안 베이킹 시켰다. 그 후 웨이퍼를 열무게측정 분석을 위해 제공하였다. 도 7의 차트가 결과 데이터를 나타낸다. 필름은 약 220℃의 유리 전이 온도 근처에서 중량 손실을 나타냈으나, 약 440℃까지 일정하게 유지되며, 500℃ 이후까지 상당한 손실은 발생하지 않았다. 이러한 열 안정성은 코팅이 에칭 공정 동안 존재하는 높은 온도에 대하여 견딜 수 있게 한다.
실시예 10
건조된 폴리에테르설폰 코팅에 대한 실리콘 웨이퍼의 부착 분석
DMAC 중의 30% 고형물 RADEL® A-704의 샘플을 실시예 7과 같이 제조하였다. 본 조성물을 1,000rpm에서 60초 동안 4-인치 실리콘 웨이퍼상에 스핀-코팅 시키고, 후속하여 핫플레이트에서 100℃에서 2분 동안 베이킹 시켰다. 그 후 웨이퍼를 200℃까지 가열하고, 깨끗한 시험 웨이퍼를 코팅된 웨이퍼의 상단에 놓았다. 웨이퍼들은 서로 부착하지 않았다.
DMAC 중의 30% 고형물 RADEL® A-704의 두 번째 샘플을 실시예 7과 같이 제조하였다. 본 조성물을 그 후 1,000rpm에서 60초 동안 4-인치 실리콘 웨이퍼상에 스핀-코팅 시키고, 후속하여 핫플레이트에서 100℃에서 2분 동안 베이킹 시켰다. 그 후 웨이퍼를 230℃까지 가열하고, 깨끗한 시험 웨이퍼를 코팅된 웨이퍼의 상단에 놓았다. 웨이퍼들 사이의 단지 약간의 부착이 있었다.
실시예 11
폴리에테르설폰 코팅의 경도 시험
DMAC 중의 30% 고형물 RADEL® A-704의 샘플을 실시예 7과 같이 제조하였다. 본 조성물을 800rpm에서 60초 동안 4-인치 실리콘 웨이퍼상에 스핀-코팅 시키고, 후속하여 핫플레이트에서 100℃에서 2분 동안 베이킹 시켰다. 그 후 웨이퍼를 230℃에서 2분 동안 베이킹 하였다. 코팅 품질은 우수하였고, 16.87㎛의 필름 두께를 수득하였다. 코팅의 경도를 ASTM 방법 D3363을 사용하여 확인하였다. 7H에서 손상이 없었다.
실시예 12
% 투과도 및 굴절률
DMSO 중의 RADEL® A-704의 11% 고형물 용액을 제조하고 1.0㎛ 필터를 통하여 여과시켰다. 산출된 혼합물을 1,000 rpm에서 1분 동안 1,000 rpm/min의 가속도에서 2-인치 유리 기판상에 스핀-코팅하고, 후속하여 핫플레이트에서 100℃에서 2분 동안, 그 후 145℃에서 3분 동안 베이킹 하였다. DMAC 중의 RADEL® A-704의 25% 고형물 용액을 제조하고 1.0㎛ 필터를 통하여 여과시켰다. 산출된 혼합물을 1,000 rpm에서 1분 동안 1,000 rpm/min의 가속도에서 2-인치 유리 기판상에 스핀-코팅하고, 후속하여 핫플레이트에서 100℃에서 2분 동안, 그 후 145℃에서 3분 동안 베이킹 하였다. 그 후 산출된 필름 각각의 % 투과도 및 굴절률을 분광광도계(Varian Model Cary 500) 및 프리즘 커플러 (Metricon Model 2010)를 사용하여 측정하였다. 결과를 도 8 및 9에 나타냈다.
실시예 13
폴리에테르설폰의 용해도 시험
본 실시예에서, RADEL® A-704의 용매 용해도를 다른 용매 및 다른 고형물 농도를 사용하여 시험하였다. 결과를 아래 표 1에 나타냈다.
Figure 112012029700285-pct00007

Claims (24)

  1. 소자 표면 및 후면 표면을 갖는 기판을 제공하는 단계, 상기 소자 표면은 소자 피처를 포함함;
    선택적으로 하나 또는 그 이상의 중간층을 상기 소자 표면상에 형성하는 단계;
    비-감광성 보호층을, 상기 소자 피처를 덮기에 충분한 두께로 상기 소자 표면상에 형성하는 단계, 여기서 상기 보호층은 용매계에 분산되거나 또는 용해된 성분을 포함하는 조성물로부터 형성되며, 상기 성분은 스티렌-아크릴로니트릴 공중합체 및 방향족 설폰 중합체로 구성된 군으로부터 선택됨;
    표면을 갖는 척크를 제공하는 단계;
    상기 척크 표면에 인접한 상기 보호층으로, 상기 척크에 대해 상기 기판을 안전하도록 하는 단계; 및
    상기 후면 표면을 후면 가공시키는 단계;
    를 포함하는, 소자 표면 보호 방법.
  2. 제 1 항에 있어서, 상기 후면 가공은 건식 에칭, 습식 에칭, 습식 세정, 웨이퍼-박막화, 화학-기계적 연마, 금속 및 절연체 증착, 리소그래피 패터닝 패시베이션 및 어닐링, 및 이들의 조합으로 구성된 군으로부터 선택됨을 특징으로 하는, 소자 표면 보호 방법.
  3. 제 1 항에 있어서, 용매 제거를 통하여 상기 보호층을 상기 소자 표면으로부터 제거하는 단계를 더욱 포함함을 특징으로 하는, 소자 표면 보호 방법.
  4. 제 1 항에 있어서, 상기 소자 피처는 실리콘, 폴리실리콘, 실리콘 이산화물, 실리콘 (옥시)질화물, 금속, 낮은-k 절연체, 중합체 절연체, 금속 질화물 및 규화물, 및 이들의 조합으로부터 형성된 구조로 구성된 군으로부터 선택되는 것을 특징으로 하는, 소자 표면 보호 방법.
  5. 삭제
  6. 제 1 항에 있어서, 상기 보호층은 최소 3H의 연필 경도를 가짐을 특징으로 하는, 소자 표면 보호 방법.
  7. 제 1 항에 있어서, 상기 보호층은 최소 110℃의 유리 전이 온도를 가짐을 특징으로 하는, 소자 표면 보호 방법.
  8. 제 1 항에 있어서, 상기 후면 가공은 심도 반응성 이온 에칭, 화학 기상 증착, 물리 기상 증착, 및 이들의 조합으로 구성된 군으로부터 선택됨을 특징으로 하는, 소자 표면 보호 방법.
  9. 제 1 항에 있어서, 상기 성분은 다음 구조를 갖는 반복되는 단량체를 포함하는 스티렌-아크릴로니트릴 공중합체이며,
    Figure 112012029700285-pct00008

    여기서
    각각의 R1은 -H 및 C1-C8 알킬로 구성된 군으로부터 개별적으로 선택되며; 그리고
    각각의 R2는 -H, C1-C8 알킬, 및 C1-C8 알콕시로 구성된 군으로부터 개별적으로 선택됨
    을 특징으로 하는, 소자 표면 보호 방법.
  10. 제 9 항에 있어서, 상기 공중합체는 또 다른 공-단량체가 실질적으로 없음을 특징으로 하는, 소자 표면 보호 방법.
  11. 제 9 항에 있어서, 상기 용매계는 케톤, 에스테르, 글리콜 에테르, 방향족 탄화수소, 에테르, 및 이들의 조합으로 구성된 군으로부터 선택되는 용매를 포함함을 특징으로 하는, 소자 표면 보호 방법.
  12. 제 1 항에 있어서, 상기 성분은 아래 구조를 갖는 반복 단량체를 포함하는 방향족 설폰 중합체이며
    Figure 112012029700285-pct00009

    여기서 x는 0 또는 1이고, 각각의 R5는 다음으로 구성된 군으로부터 선택됨:
    Figure 112012029700285-pct00010

    을 특징으로 하는, 소자 표면 보호 방법.
  13. 제 12 항에 있어서, 상기 중합체는 구조식 (VI)를 갖는 반복되는 단량체로 본질적으로 구성됨을 특징으로 하는, 소자 표면 보호 방법.
  14. 제 12 항에 있어서, 상기 용매계는 케톤, 극성 비양성자성 용매, 방향족 용매, 에틸 아세토아세테이트, 및 이들의 조합으로 구성된 군으로부터 선택되는 용매를 포함함을 특징으로 하는, 소자 표면 보호 방법.
  15. 제 1 항에 있어서, 상기 조성물은 조성물의 전체 중량을 100중량%로 취한 것을 기초로 하여, 5 내지 40중량%의 상기 성분을 포함함을 특징으로 하는, 소자 표면 보호 방법.
  16. 제 1 항에 있어서, 상기 조성물은 상기 용매계에 분산되거나 용해된 상기 성분으로 본질적으로 구성됨을 특징으로 하는, 소자 표면 보호 방법.
  17. 소자 표면 및 후면 표면을 갖는 기판, 여기서 상기 소자 표면은 소자 피처를 포함함;
    상기 소자 피처를 덮기에 충분한 두께를 가지는, 상기 소자 표면에 인접한, 제거가능한 비-감광성 보호층, 여기서 상기 보호층은 용매계에 분산되거나 용해된 성분을 포함하는 조성물로부터 형성되며, 상기 성분은 스티렌-아크릴로니트릴 공중합체 및 방향족 설폰 중합체로 구성된 군으로부터 선택되며, 상기 소자 표면과 상기 보호층 사이에 중간층이 존재하지 않음; 및
    표면을 갖는 척크, 여기서 상기 척크는 척크 표면에 인접한 상기 보호층으로, 상기 기판에 대해 안전하도록 됨;
    을 포함하는, 마이크로전자 구조물.
  18. 제 17 항에 있어서, 상기 보호층은 두께가 5 내지 20㎛임을 특징으로 하는, 마이크로전자 구조물.
  19. 제 17 항에 있어서, 상기 소자 피처는 실리콘, 폴리실리콘, 실리콘 이산화물, 실리콘 (옥시)질화물, 금속, 낮은-k 절연체, 중합체 절연체, 금속 질화물 및 규화물, 및 이들의 조합으로부터 형성된 구조로 구성된 군으로부터 선택됨을 특징으로 하는, 마이크로전자 구조물.
  20. 제 17 항에 있어서, 상기 소자 피처는 납땜 추돌 및 결합부, 포스트(post), 필라(pillar), 및 전도성 물질로 구성된 배선, 및 이들의 조합으로 구성된 군으로부터 선택되는 회로소자 및 돌출 구조물임을 특징으로 하는, 마이크로전자 구조물.
  21. 삭제
  22. 제 1 항에 있어서, 상기 보호층은 상기 후면 가공 동안 상기 소자 표면을 화학적으로 및 기계적으로 보호함을 특징으로 하는, 소자 표면 보호 방법.
  23. 제 1 항에 있어서, 상기 보호층은 스크래치-내성임을 특징으로 하는, 소자 표면 보호 방법.
  24. 제 1 항에 있어서, 상기 보호층은 300℃ 초과의 후면 가공 온도를 견딜 수 있음을 특징으로 하는, 소자 표면 보호 방법.
KR1020127009662A 2009-09-16 2010-09-15 후면 가공 동안 전면 회로소자를 보호하기 위한 스크래치-내성 코팅 KR101885384B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US24284609P 2009-09-16 2009-09-16
US61/242,846 2009-09-16
PCT/US2010/048899 WO2011034897A2 (en) 2009-09-16 2010-09-15 Scratch-resistant coatings for protecting front-side circuitry during backside processing

Publications (2)

Publication Number Publication Date
KR20120099407A KR20120099407A (ko) 2012-09-10
KR101885384B1 true KR101885384B1 (ko) 2018-08-03

Family

ID=43729696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127009662A KR101885384B1 (ko) 2009-09-16 2010-09-15 후면 가공 동안 전면 회로소자를 보호하기 위한 스크래치-내성 코팅

Country Status (8)

Country Link
US (1) US8399346B2 (ko)
EP (1) EP2471090B1 (ko)
JP (1) JP5800370B2 (ko)
KR (1) KR101885384B1 (ko)
CN (1) CN102576680B (ko)
SG (1) SG179209A1 (ko)
TW (1) TWI515269B (ko)
WO (1) WO2011034897A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230012331A (ko) 2021-07-15 2023-01-26 한국전자기술연구원 관통 유리 비아를 갖는 고집적 수동소자 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8654061B2 (en) * 2008-02-12 2014-02-18 Qualcomm Mems Technologies, Inc. Integrated front light solution
EP2435867A1 (en) 2009-05-29 2012-04-04 Qualcomm Mems Technologies, Inc. Illumination devices and methods of fabrication thereof
CN102449510A (zh) * 2009-05-29 2012-05-09 高通Mems科技公司 反射型显示器的照明装置
JP2011243769A (ja) * 2010-05-19 2011-12-01 Tokyo Electron Ltd 基板のエッチング方法、プログラム及びコンピュータ記憶媒体
EP2490073B1 (en) 2011-02-18 2015-09-23 ASML Netherlands BV Substrate holder, lithographic apparatus, and method of manufacturing a substrate holder
US20150017434A1 (en) * 2012-01-30 2015-01-15 3M Innovative Properties Company Apparatus, hybrid laminated body, method, and materials for temporary substrate support
JP6264300B2 (ja) * 2012-12-21 2018-01-24 Jsr株式会社 重合体、樹脂組成物及び膜形成方法
JP6094353B2 (ja) * 2013-04-17 2017-03-15 Jsr株式会社 保護膜形成用組成物、保護膜形成方法、保護膜及び保護膜除去方法
CN103865378B (zh) * 2014-04-01 2018-05-15 吉林吉大孵化器有限公司 一种聚苯基砜涂料的配方及其制备方法和涂覆工艺
WO2018181217A1 (ja) * 2017-03-31 2018-10-04 Jsr株式会社 カバー膜形成方法、基材の処理方法及び組成物
KR102039887B1 (ko) * 2017-12-13 2019-12-05 엘비세미콘 주식회사 양면 도금 공정을 이용한 반도체 패키지의 제조방법
JP2019216154A (ja) * 2018-06-12 2019-12-19 株式会社ディスコ ウェーハの加工方法
CN116162391B (zh) * 2022-12-28 2023-08-01 河南省科学院化学研究所 光热驱动限域固-液转变自修复防腐涂层材料及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002519458A (ja) * 1998-06-29 2002-07-02 ビーピー・コーポレーション・ノース・アメリカ・インコーポレーテッド ポリスルホンフィルム
US6551905B1 (en) * 2000-10-20 2003-04-22 Trw Inc. Wafer adhesive for semiconductor dry etch applications
US20050158538A1 (en) 2004-01-16 2005-07-21 Brewer Science Inc. Spin-on protective coatings for wet-etch processing of microelectronic substrates
JP2009004730A (ja) * 2007-06-22 2009-01-08 Ind Technol Res Inst 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法
US20090075087A1 (en) * 2007-09-13 2009-03-19 Gu Xu Spin-on protective coatings for wet-etch processing of microelectronic substrates
JP2009194399A (ja) 2009-05-27 2009-08-27 Sony Corp 固体撮像装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL130670C (ko) * 1965-02-15
JP2000109679A (ja) * 1998-10-06 2000-04-18 Sony Corp 低誘電率絶縁膜用樹脂組成物、低誘電率絶縁膜形成方法及び半導体装置の製造方法
US6225238B1 (en) * 1999-06-07 2001-05-01 Allied Signal Inc Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
JP4298066B2 (ja) * 1999-06-09 2009-07-15 キヤノン株式会社 インクジェット記録ヘッドの製造方法、インクジェット記録ヘッドおよびインクジェット記録装置
EP1268696A4 (en) * 2000-02-28 2005-01-26 Adsil Lc SILANE COATING COMPOSITIONS COATING ARTICLES OBTAINED THEREFROM AND USES THEREOF
JP3902000B2 (ja) * 2001-12-12 2007-04-04 株式会社ルネサステクノロジ 半導体装置の製造方法、成膜時間の決定方法
US6897474B2 (en) * 2002-04-12 2005-05-24 Universal Display Corporation Protected organic electronic devices and methods for making the same
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
EP1526158A1 (en) * 2004-12-22 2005-04-27 Solvay Advanced Polymers, L.L.C. Electronic components
TW200628551A (en) * 2004-10-04 2006-08-16 Solvay Advanced Polymers Llc Electronic components
US7695890B2 (en) * 2005-09-09 2010-04-13 Brewer Science Inc. Negative photoresist for silicon KOH etch without silicon nitride
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002519458A (ja) * 1998-06-29 2002-07-02 ビーピー・コーポレーション・ノース・アメリカ・インコーポレーテッド ポリスルホンフィルム
US6551905B1 (en) * 2000-10-20 2003-04-22 Trw Inc. Wafer adhesive for semiconductor dry etch applications
US20050158538A1 (en) 2004-01-16 2005-07-21 Brewer Science Inc. Spin-on protective coatings for wet-etch processing of microelectronic substrates
JP2009004730A (ja) * 2007-06-22 2009-01-08 Ind Technol Res Inst 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法
US20090075087A1 (en) * 2007-09-13 2009-03-19 Gu Xu Spin-on protective coatings for wet-etch processing of microelectronic substrates
JP2009194399A (ja) 2009-05-27 2009-08-27 Sony Corp 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230012331A (ko) 2021-07-15 2023-01-26 한국전자기술연구원 관통 유리 비아를 갖는 고집적 수동소자 제조방법

Also Published As

Publication number Publication date
SG179209A1 (en) 2012-05-30
EP2471090B1 (en) 2017-07-26
KR20120099407A (ko) 2012-09-10
TWI515269B (zh) 2016-01-01
TW201120155A (en) 2011-06-16
JP2013505585A (ja) 2013-02-14
US8399346B2 (en) 2013-03-19
CN102576680B (zh) 2015-07-22
JP5800370B2 (ja) 2015-10-28
WO2011034897A3 (en) 2011-07-14
EP2471090A4 (en) 2014-09-24
WO2011034897A2 (en) 2011-03-24
US20110062604A1 (en) 2011-03-17
EP2471090A2 (en) 2012-07-04
CN102576680A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
KR101885384B1 (ko) 후면 가공 동안 전면 회로소자를 보호하기 위한 스크래치-내성 코팅
JP5165247B2 (ja) マイクロエレクトロニクスデバイスのパターンを腐食から保護する構造およびそれを形成する方法
TWI353380B (en) Non-aqueous, non-corrosive microelectronic cleanin
CN101794088B (zh) 用于从基片上除去光致抗蚀剂和/或蚀刻残留物的组合物及其应用
TWI454523B (zh) 用於微電子基板之濕蝕刻加工之旋轉保護塗層
EP3894534A1 (en) Substrate cleaning solution and method for manufacturing device
US9018308B2 (en) Polybenzimidazole/polyacrylate mixtures
JP5903831B2 (ja) 基板表面保護膜用組成物及び基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant