KR101568808B1 - Semiconductor device for emitting light and method for fabricating the same - Google Patents
Semiconductor device for emitting light and method for fabricating the same Download PDFInfo
- Publication number
- KR101568808B1 KR101568808B1 KR1020110045436A KR20110045436A KR101568808B1 KR 101568808 B1 KR101568808 B1 KR 101568808B1 KR 1020110045436 A KR1020110045436 A KR 1020110045436A KR 20110045436 A KR20110045436 A KR 20110045436A KR 101568808 B1 KR101568808 B1 KR 101568808B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- type
- semiconductor
- nano dot
- light emitting
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims description 14
- 239000002096 quantum dot Substances 0.000 claims abstract description 52
- 238000009792 diffusion process Methods 0.000 claims abstract description 30
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- 229910052758 niobium Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052703 rhodium Inorganic materials 0.000 claims description 6
- 229910004349 Ti-Al Inorganic materials 0.000 claims description 5
- 229910004692 Ti—Al Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 229910005855 NiOx Inorganic materials 0.000 claims description 4
- 229910019897 RuOx Inorganic materials 0.000 claims description 4
- 229910003070 TaOx Inorganic materials 0.000 claims description 4
- 229910004337 Ti-Ni Inorganic materials 0.000 claims description 4
- 229910003087 TiOx Inorganic materials 0.000 claims description 4
- 229910011209 Ti—Ni Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- KHYBPSFKEHXSLX-UHFFFAOYSA-N iminotitanium Chemical compound [Ti]=N KHYBPSFKEHXSLX-UHFFFAOYSA-N 0.000 claims description 4
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 claims description 4
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 239000002105 nanoparticle Substances 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 36
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 18
- 150000004767 nitrides Chemical class 0.000 abstract description 17
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 238000002347 injection Methods 0.000 abstract description 10
- 239000007924 injection Substances 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 255
- 239000000758 substrate Substances 0.000 description 52
- 239000010408 film Substances 0.000 description 22
- 230000000052 comparative effect Effects 0.000 description 10
- 238000004381 surface treatment Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 230000002265 prevention Effects 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- 239000008367 deionised water Substances 0.000 description 5
- 229910021641 deionized water Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000005253 cladding Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910019923 CrOx Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- -1 for example Substances 0.000 description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000001579 optical reflectometry Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052789 astatine Inorganic materials 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 발광 구조를 갖는 반도체층; 상기 반도체층 상에 형성된 나노 도트층, 접촉층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극을 포함하고, 상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 형성되고, Ag, Al, Au 중 적어도 하나의 물질로 형성되는 반도체 발광 소자 및 이의 제조 방법을 제공한다.
이와 같은 반도체 발광 소자에서 나노 도트층/접촉층/확산 방지층/캡핑층을 포함하는 다층 구조의 오믹 전극은 나노 도트층이 질화물 반도체의 질소 극성면으로 전하 주입 특성을 향상시켜 우수한 오믹 특성을 얻을 수 있으며, 접촉층이 확산 장벽층으로 작용하여 질소 분위기 열처리 및 고온, 고전류 주입 조건에서 발생하는 열에 의한 열화을 억제하기 때문에 열적 안정성이 우수하다.The present invention relates to a semiconductor layer having a light emitting structure; An ohmic electrode having a nano dot layer formed on the semiconductor layer, a contact layer, a diffusion barrier layer, and a capping layer, the nano dot layer being formed on the nitrogen polar surface of the semiconductor layer, A semiconductor light emitting device formed of at least one material, and a method of manufacturing the same.
In such a semiconductor light emitting device, the ohmic electrode having a multi-layer structure including a nano dot layer / a contact layer / a diffusion preventing layer / a capping layer can improve the charge injection property of the nano dot layer to the nitrogen polar surface of the nitride semiconductor, And the thermal stability is excellent because the contact layer acts as a diffusion barrier layer and suppresses deterioration due to heat generated in a nitrogen atmosphere heat treatment and high temperature and high current injection conditions.
Description
본 발명은 반도체 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 외부 구동 전원을 인가하기 위하여 발광 구조의 반도체층 상에 형성된 오믹 전극을 구비하는 반도체 발광 소자 및 이의 제조 방법에 관한 것이다.The present invention relates to a semiconductor light emitting device and a method of manufacturing the same, and more particularly, to a semiconductor light emitting device having an ohmic electrode formed on a semiconductor layer of a light emitting structure for applying external driving power and a method of manufacturing the same.
반도체 발광 소자(Light Emitting Diode; LED)는 수명이 길고, 소형화 및 경량화가 가능하며, 빛의 지향성이 강하고 저전압 구동이 가능하다. 또한, 충격 및 진동에 강하고, 예열 시간과 복잡한 구동 회로가 필요 없으며, 다양한 형태로 패키징할 수 있다. 특히, 질화물 계열의 반도체 발광 소자는 에너지 밴드 갭(band gap)이 커서 자외선 영역에서 청색/적색에까지 넓은 파장 대역의 광 출력이 가능하고, 물리적/화학적 안정성이 우수하여 고효율 및 고출력을 실현할 수 있을 것으로 많은 주목을 받고 있다. 이러한 질화물 반도체 발광 소자는 기존의 적색, 녹색 발광 소자와 조합될 경우 백색 발광이 가능하여 향후 수년 내에 백열등, 형광등, 수은등과 기존의 백색 조명 수단을 대체할 것으로 기대되고 있다.BACKGROUND ART Semiconductor light emitting devices (LEDs) have a long life, can be reduced in size and weight, have strong light directivity, and can be driven at a low voltage. Further, it is resistant to impact and vibration, does not require preheating time and complicated driving circuit, and can be packaged in various forms. Particularly, since a nitride semiconductor light emitting device has a large energy band gap, light output in a wide wavelength band from ultraviolet to blue / red can be performed, and excellent physical / chemical stability can be realized to realize high efficiency and high output It has attracted much attention. When such a nitride semiconductor light emitting device is combined with conventional red and green light emitting devices, it is possible to emit white light, and it is expected to replace incandescent lamps, fluorescent lamps, mercury lamps and conventional white lighting means within the next several years.
그러나, 현재까지 개발된 질화물 반도체 발광 소자는 광 출력, 발광 효율, 가격 측면에서 만족할 만한 수준이 아니며, 더욱 많은 성능 개선이 필요한 실정이다. 특히, 기존의 백색 광원과 비교하여 여전히 낮은 광 출력을 더욱 높일 필요가 있으며, 이에 따른 열적 안정성의 문제점을 극복해야 한다.However, the nitride semiconductor light emitting device developed so far is not satisfactory in terms of light output, luminous efficiency, and cost, and further improvement of performance is required. In particular, it is necessary to further increase the low light output in comparison with the conventional white light source, and the thermal stability problem must be overcome.
한편, 일반적인 질화물 반도체 발광 소자는 사파이어 기판 상에 질화물계 n형층, 질화물계 활성층, 질화물계 p형층을 형성하고, 상기 n형층과 p형층에 전원을 인가하기 위하여 수평으로 두 전극을 배치하여 제조된다. 이러한 수평 구조의 발광 소자는 상대적으로 제조 공정이 단순하여 제조 비용이 저렴한 장점이 있으나, 부도체이고 열전도도가 나쁜 사파이어 기판을 사용하기 때문에 대면적의 전류 인가를 통한 고출력 실현 및 열 축적에 따른 열적 안정성이 저하되는 단점이 있었다.On the other hand, a general nitride semiconductor light emitting device is manufactured by forming a nitride-based n-type layer, a nitride-based active layer, and a nitride-based p-type layer on a sapphire substrate and horizontally arranging two electrodes for applying power to the n- . Such a horizontal structure light emitting device has advantages of simple manufacturing process and low manufacturing cost. However, since a sapphire substrate is used which is non-conductive and poor in thermal conductivity, realization of high output through application of a large area current and thermal stability There is a disadvantage that it is lowered.
이러한 단점을 극복하고자 수직 구조의 반도체 발광 소자 및 플립칩형 반도체 발광 소자가 제안되었다. 이 경우 p형 전극에 반사층을 형성하여 활성층에서 생성된 광이 n형 전극을 통해 외부로 방출되게 하고, 사파이어 기판 대신 열전도율이 좋은 금속 기판을 사용함으로써 대면적의 전류 인가 및 신속한 열 배출이 가능하여 고출력 실현 및 열적 안정성을 확보할 수 있다. 이러한 수직 구조의 반도체 발광 소자는 최대 인가 전류를 수평 구조의 반도체 발광 소자에 비해 몇 배 이상 증가시킬 수 있으므로 고출력이 가능하여 기존의 백색 조명 수단을 대체할 수 있는 것으로 평가되고 있다.In order to overcome such disadvantages, vertical semiconductor light emitting devices and flip chip semiconductor light emitting devices have been proposed. In this case, a reflective layer is formed on the p-type electrode so that light generated in the active layer is emitted to the outside through the n-type electrode, and a metal substrate having a good thermal conductivity instead of the sapphire substrate is used, High output and thermal stability can be ensured. Since the semiconductor light emitting device having such a vertical structure can increase the maximum applied current more than several times as compared with the semiconductor light emitting device having a horizontal structure, it can be replaced with a conventional white light emitting device because a high output is possible.
한편, 수직 구조의 반도체 발광 소자에서 구동 전압 특성을 향상시키기 위해서는 n형 전극은 저저항 특성을 가져야 한다. 수직 구조의 반도체 발광 소자는 금속 기판 또는 Si, Ge 등의 반도체 기판을 지지 기판으로 사용하고, 레이져 리프트 오프(laser lift-off;LLO) 과정을 통해 사파이어 기판을 제거하는데, 금속 기판과 GaN 박막의 큰 열 팽창 계수 차이 및 웨이퍼 본딩 온도 등의 문제로 레이져 리프트 오프 공정 이후, 고온 열처리가 용이하지 않은 문제점이 있다. 따라서, 종래에는 열처리 과정 없이 상온에서 오믹 형성이 가능한 Cr/Au 및 Ti/Al n형 오믹 전극이 많이 사용되었다. 그러나, 이러한 오믹 전극은 전극 형성 후 SiO2 보호막 형성을 위한 열처리나 대면적 발광다이오드에서 고전류 주입 시 발생하는 열에 의해 오믹 특성이 쉽게 저하되어 구동 전압이 상승되는 문제점이 있다. 또한 Ti/Al 전극에서 Al은 쉽게 산화되며, 각종 용액에 쉽게 식각되는 문제점이 있다. 따라서 증착 직후 낮은 접촉 저항을 나타내며, 열처리 후에도 낮은 접촉저항을 유지할 수 있는 우수한 열적 안정성 특성을 동시에 만족하는 n형 오믹 전극의 개발이 절실히 요청되고 있다.On the other hand, in order to improve driving voltage characteristics in a semiconductor light emitting device having a vertical structure, the n-type electrode must have low resistance characteristics. The vertical semiconductor light emitting device uses a metal substrate or a semiconductor substrate such as Si or Ge as a supporting substrate and removes the sapphire substrate through a laser lift-off (LLO) process. The metal substrate and the GaN thin film There is a problem that the high temperature heat treatment is not easy after the laser lift-off process due to the problems such as a large difference in thermal expansion coefficient and a wafer bonding temperature. Therefore, Cr / Au and Ti / Al n type Ohmic electrodes which can form ohmic at room temperature without heat treatment process have conventionally been used. However, the Ohmic electrode has a problem that the ohmic characteristic is easily deteriorated due to the heat generated during the heat treatment for forming the SiO 2 protective film and the high current injection in the large area light emitting diode after the electrode is formed, and the driving voltage is increased. In addition, Al in the Ti / Al electrode is easily oxidized and easily etched into various solutions. Therefore, it is urgently required to develop an n-type ohmic electrode that simultaneously exhibits a low contact resistance immediately after the vapor deposition and satisfies excellent thermal stability characteristics capable of maintaining a low contact resistance even after the heat treatment.
그리고, 수직 구조의 반도체 발광 소자는 모체 기판 상에 질화물 반도체층을 형성한 후 질화물 반도체층의 상부면 즉, 갈륨 극성 면(Ga-face)상에 p형 전극을 형성하고, p형 전극 상에 보조 기판을 부착한 후 모체 기판을 분리하여 질화물 반도체층의 하부면 즉, 질소 극성 면(N-face)에 n형 전극을 형성하는 것이 보통이다. 그러나, 질소 극성 면(N-face)은 갈륨 극성 면(Ga-face)과는 달리 열처리 없이는 좋은 오믹 특성을 기대할 수 없으며, 보조 기판(금속 기판)과 질화물 반도체층의 열팽창 계수 차이로 인하여 열처리 자체도 용이하지 않다. 이처럼, 종래의 질소 극성 면(N-face) 상에 형성한 종래의 Cr/Au 또는 Ti/Al 구조의 전극은 오믹 특성이 좋지않을 뿐만 아니라, 열적 안정성도 낮은 문제점이 있었다.In the semiconductor light emitting device having a vertical structure, after a nitride semiconductor layer is formed on a mother substrate, a p-type electrode is formed on the upper surface of the nitride semiconductor layer, that is, on the gallium polar face (Ga-face) It is common to form an n-type electrode on the lower surface of the nitride semiconductor layer, that is, the N-face (N-face) after the mother substrate is separated after attaching the auxiliary substrate. However, unlike the gallium polar face (Ga-face), the nitrogen polar face (N-face) can not be expected to have good ohmic characteristics without heat treatment and due to the difference in thermal expansion coefficient between the auxiliary substrate (metal substrate) and the nitride semiconductor layer, It is not easy. As described above, the conventional Cr / Au or Ti / Al electrode formed on the conventional N-face has a problem of not only poor ohmic characteristics but also low thermal stability.
본 발명은 상기의 문제점을 해결하기 위해 도출된 것으로, 열적 안정성이 우수하여 고온의 환경에서도 오믹 특성의 열화가 적고, 질화물 반도체층의 갈륨 극성면 뿐만 아니라 질소 극성면에서도 오믹 특성이 우수한 오믹 전극을 구비하는 반도체 발광 소자 및 이의 제조 방법을 제공한다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-described problems, and has an object of providing an ohmic electrode having excellent thermal stability and less deterioration of ohmic characteristics even in a high temperature environment and having excellent ohmic characteristics in a nitride semiconductor layer as well as a gallium- And a method of manufacturing the same.
본 발명의 일 측면에 따른 반도체 발광 소자는, 발광 구조를 갖는 반도체층; 상기 반도체층 상에 형성된 나노 도트층, 접촉층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극; 을 포함하고, 상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 형성되고, Ag, Al, Au 중 적어도 하나의 물질로 형성되며, 상기 접촉층은 Ti, Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질로 형성되고, 상기 확산 방지층은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 금속층, 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성되고, 상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성된다.A semiconductor light emitting device according to an aspect of the present invention includes: a semiconductor layer having a light emitting structure; An ohmic electrode having a nano dot layer, a contact layer, a diffusion preventing layer, and a capping layer formed on the semiconductor layer; Wherein the nano dot layer is formed on at least one of Ag, Al, and Au on the nitrogen polarity plane of the semiconductor layer, and the contact layer is formed of Ti, a Ti-Al alloy, a Ti-Ni alloy At least one metal selected from the group consisting of Cr, Ru, Pt, Ni, Pd, Ir, Rh and Nb, RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, and CrOx, and the capping layer is formed of at least one of Au and Al.
상기 나노 도트층은 Ag를 증착한 후 질소 분위기에서 열처리하여 형성한 나노 크기의 Ag 도트들로 이루어지는 것이 바람직하다. 이때, 나노 도트층은 5Å 내지 50Å의 두께로 형성되는 것이 바람직하다.The nano dot layer is preferably made of nano-sized Ag dots formed by depositing Ag and then performing heat treatment in a nitrogen atmosphere. At this time, the nano dot layer is preferably formed to a thickness of 5 to 50 angstroms.
상기 접촉층은 Ti, 상기 확산 방지층은 Cr, 캡핑층은 Au로 형성되는 것이 바람직하다. 이때, 접촉층은 1Å 내지 1000Å의 두께로 형성되고, 확산 방지층은 1000Å 내지 3000Å의 두께로 형성되는 것이 바람직하다.The contact layer is preferably formed of Ti, the diffusion preventing layer is formed of Cr, and the capping layer is formed of Au. At this time, it is preferable that the contact layer is formed to a thickness of 1 ANGSTROM to 1000 ANGSTROM, and the diffusion preventing layer is formed to a thickness of 1000 ANGSTROM to 3,000 ANGSTROM.
상기 반도체층은 n형층, 활성층 및 p형층을 포함하고, 상기 오믹 전극은 상기 n형층의 질소 극성면 상에 형성되는 것이 바람직하다.The semiconductor layer may include an n-type layer, an active layer, and a p-type layer, and the ohmic electrode may be formed on the nitrogen polarity surface of the n-type layer.
본 발명의 다른 측면에 따른 반도체 발광 소자의 제조 방법은, 발광 구조를 갖는 반도체층을 형성하는 단계; 상기 반도체층의 질소 극성면 상에 나노 도트층을 형성하는 단계; 및 상기 나노 도트층 상에 접촉층, 반사층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극을 형성하는 단계; 를 포함하고, 상기 나노 도트층은 Ag, Al, Au 중 적어도 하나의 물질로 형성하고, 상기 접촉층은 Ti, Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질로 형성하고, 상기 확산 방지층은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 금속층, 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성하고, 상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성한다.A method of manufacturing a semiconductor light emitting device according to another aspect of the present invention includes: forming a semiconductor layer having a light emitting structure; Forming a nano dot layer on the nitrogen polarity side of the semiconductor layer; And forming an ohmic electrode having a contact layer, a reflective layer, a diffusion preventing layer, and a capping layer on the nano dot layer; Wherein the nano dot layer is formed of at least one of Ag, Al, and Au, and the contact layer is formed of at least one of Ti, Ti-Al alloy, Ti-Ni alloy, Ta, Al, W, At least one metal layer of Cr, Ru, Pt, Ni, Pd, Ir, Rh or Nb or a metal layer of RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx And the capping layer is formed of at least one of Au and Al.
상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 Ag을 증착한 후 이를 질소 분위기에서 열처리하여 형성하는 것이 바람직하다.The nano dot layer is preferably formed by depositing Ag on the nitrogen polarity surface of the semiconductor layer and then heat-treating Ag in a nitrogen atmosphere.
상기 접촉층은 Ti, 상기 확산 방지층은 Cr, 캡핑층은 Au로 형성하는 것이 바람직하다.Preferably, the contact layer is made of Ti, the diffusion preventing layer is made of Cr, and the capping layer is made of Au.
상기 오믹 전극의 형성 전에 상기 반도체층에 대한 표면 처리를 실시하는 단계를 더 포함하는 것이 바람직하다. 이때, 표면 처리 단계는, 왕수 수용액에 상기 반도체 표면을 담근 다음 탈 이온수로 세척하는 단계 및 상기 반도체 표면을 질소로 건조시키는 단계를 포함하는 것이 바람직하다.And a step of performing a surface treatment on the semiconductor layer before forming the ohmic electrode. At this time, it is preferable that the surface treatment step includes washing the semiconductor surface with aqua regia aqueous solution, followed by washing with deionized water, and drying the semiconductor surface with nitrogen.
본 발명에 따른 나노 도트층/접촉층/확산 방지층/캡핑층을 포함하는 다층 구조의 오믹 전극은 나노 도트층이 질화물 반도체의 질소 극성면으로 전하 주입 특성을 향상시켜 우수한 오믹 특성을 얻을 수 있으며, 접촉층이 확산 장벽층으로 작용하여 질소 분위기 열처리 및 고온, 고전류 주입 조건에서 발생하는 열에 의한 열화을 억제하기 때문에 열적 안정성이 우수하다.The ohmic electrode having a multi-layer structure including the nano dot layer / contact layer / diffusion preventing layer / capping layer according to the present invention can improve the charge injecting property by the nano dot layer as the nitrogen polar surface of the nitride semiconductor, The contact layer functions as a diffusion barrier layer, and the thermal stability is excellent because it suppresses deterioration due to heat generated in a nitrogen atmosphere heat treatment and high temperature and high current injection conditions.
특히, 본 발명에 따른 나노 도트층/접촉층/확산 방지층/캡핑층을 포함하는 다층 구조의 오믹 전극은 질화물 반도체의 질소 극성면에 형성되고, 추가적인 열처리 공정을 거치지 않았음에도 불구하고, 낮은 오믹 저항 및 높은 광 반사도를 유지할 수 있다. 따라서, n형 전극(또는 n형 패드)이 질화물 반도체의 질소 극성면에 형성되어 오믹 특성이 좋지 않고, 금속 기판과 질화물 반도체의 열팽창 계수 차이로 인하여 열처리를 통해서도 오믹 특성을 향상시키기 곤란한 수직 구조의 반도체 발광 소자에 더욱 적합하게 사용할 수 있다.Particularly, the multi-layered ohmic electrode including the nano dot layer / contact layer / diffusion preventing layer / capping layer according to the present invention is formed on the nitrogen polar surface of the nitride semiconductor and has a low ohmic resistance And high light reflectivity can be maintained. Therefore, the n-type electrode (or the n-type pad) is formed on the nitrogen polar surface of the nitride semiconductor, and the ohmic characteristics are not good. Due to the difference in thermal expansion coefficient between the metal substrate and the nitride semiconductor, It can be more suitably used for a semiconductor light emitting device.
도 1은 본 발명의 제 1 실시예에 따른 반도체 발광 소자를 나타낸 단면도.
도 2 내지 도 5는 본 발명의 제 1 실시예에 따른 발광 소자의 제조 공정을 나타낸 단면도.
도 6은 본 발명의 실험예와 비교예에 따른 오믹 전극의 전류-전압 특성을 나타낸 그래프.
도 7은 본 발명의 실험예와 비교예에 따른 오믹 전극의 접촉 저항 변화를 나타낸 그래프.
도 8은 본 발명의 실험예와 비교예에 따른 오믹 전극이 적용된 반도체 발광 소자의 전류-전압 특성을 나타낸 그래프.
도 9는 본 발명의 제 2 실시예에 따른 반도체 발광 소자를 나타낸 단면도.
도 10 내지 도 12는 본 발명의 제 2 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도.1 is a cross-sectional view illustrating a semiconductor light emitting device according to a first embodiment of the present invention.
2 to 5 are cross-sectional views illustrating a manufacturing process of a light emitting device according to a first embodiment of the present invention.
6 is a graph showing current-voltage characteristics of an ohmic electrode according to Experimental Examples and Comparative Examples of the present invention.
7 is a graph showing changes in contact resistance of the ohmic electrode according to Experimental Examples and Comparative Examples of the present invention.
8 is a graph showing current-voltage characteristics of a semiconductor light emitting device to which an ohmic electrode is applied according to Experimental Examples and Comparative Examples of the present invention.
9 is a cross-sectional view illustrating a semiconductor light emitting device according to a second embodiment of the present invention.
10 to 12 are cross-sectional views illustrating a manufacturing process of a semiconductor light emitting device according to a second embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete and will fully convey the concept of invention to those skilled in the art. It is provided to let you know completely.
도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상부에" 또는 "위에" 있다고 표현되는 경우는 각 부분이 다른 부분의 "바로 상부" 또는 "바로 위에" 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
In order to clearly illustrate the various layers and regions in the drawings, the thickness is enlarged and represented by the same reference numerals. Also, where a section such as a layer, film, region, plate, or the like is referred to as being "on top" or "on" another section, not only when each section is "directly above" And includes another portion between the other portions.
<제 1 실시예>≪
도 1은 본 발명의 제 1 실시예에 따른 반도체 발광 소자를 나타낸 단면도이다.1 is a cross-sectional view illustrating a semiconductor light emitting device according to a first embodiment of the present invention.
도 1을 참조하면, 상기 반도체 발광 소자는 n형층(121), 활성층(122), p형층(123)을 구비하는 반도체층(120)과, 상기 n형층(121) 상면에 형성된 n형 전극(180)과, 상기 p형층(123) 하면에 형성된 p형 전극(130)을 포함하고, 상기 p형 전극(130) 하면에 부착된 지지 기판(170)을 더 포함할 수 있다. 여기서, n형 전극(180)은 반도체층(120) 상에 형성된 나노 도트층(nano dot-type layer)(181), 접촉층(182), 확산 방지층(183), 캡핑층(184)을 포함하며, 상기 반도체층(120)과 오믹 접촉을 이루는 다층 구조의 오믹 전극이다.1, the semiconductor light emitting device includes a
반도체층(120)은 n형층(121), 활성층(122) 및 p형층(123)을 포함하며, 상기 n형층(121), 활성층(122) 및 p형층(123)은 Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 막 중에서 적어도 하나로 형성될 수 있다. 예를 들어, 본 실시예에서는 n형층(121) 및 p형층(123)은 GaN 막으로 형성되고, 활성층(122)은 InGaN 막으로 형성된다.The
여기서, n형층(121)은 전자를 제공하는 층으로서, n형 반도체층과 n형 클래드층으로 구성될 수 있다. 이러한 n형 반도체층과 n형 클래드층은 전술한 반도체 박막에 n형 도펀트 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다. 그리고, p형층(123)은 정공을 제공하는 층으로서, p형 반도체층과 p형 클래드층으로 구성될 수 있다. 이러한 p형 반도체층과 p형 클래드층은 전술한 반도체 박막에 p형 도펀트 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성할 수 있다.Here, the n-
그리고, 활성층(220)은 n형층(210)에서 제공된 전자와 p형층(230)에서 제공된 정공이 재결합되면서 소정 파장의 광을 출력하는 층으로서, 우물층(well layer)과 장벽층(barrier layer)을 교대로 적층하여 단일 또는 다중 양자 우물(multiple quantum well) 구조를 갖는 다층의 반도체 박막으로 형성할 수 있다. 이러한 활성층(220)을 이루는 반도체 재료에 따라 출력되는 광의 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료를 선택하는 것이 바람직하다. 예를 들어, 본 실시예에서는 GaN 박막을 증착한 후 n형 불순물을 주입하여 n형층(121)을 형성하고, 그 위에 장벽층인 GaN 박막과 우물층인 InGaN 박막을 교대로 증착하여 다중 우물 구조의 활성층(122)을 형성하고, 그 위에 다시 GaN 박막을 증착한 후 p형 불순물을 주입하여 p형층(123)을 형성함으로써, 발광 구조의 반도체 층(120)을 형성하였다.The
n형 전극(180)과 p형 전극(130)은 수직 방향으로 배치되고, 상기 p형 전극(130)은 활성층(122)에서 생성된 광을 반사시켜 대부분의 광이 n형층(121) 방향을 통해 외부로 출사되게하는 반사면을 이룬다. 상기 n형 전극(180)은 반도체층(120)의 질소 극성 면(N-face) 상에 형성되는 나노 도트층(181), 접촉층(182), 확산 방지층(183) 및 캡핑층(184)을 포함하는 다층 구조의 오믹 전극으로 형성된다.The n-
이때, 나노 도트층(181)은 Ag, Al 및 Au 중 적어도 하나의 물질을 질소를 포함하는 분위기에서 열처리하여 형성할 수 있다. 또한, 접촉층(182)은 Ti, Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질로 형성될 수 있고, 확산 방지층(183)은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 금속층, 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성될 수 있다. 또한, 캡핑층(184)은 Au, Al 중 적어도 하나의 물질로 형성될 수 있다. 예를 들어, 본 실시예의 n형 전극(180)은 나노 도트층(181)이 Ag, 접촉층이 Ti, 확산 방지층이 Cr, 캡핑층이 Au로 형성된다.At this time, the
지지 기판(170)은 반도체층(120)의 성장 기판 즉, 모재 기판이 제거됨에 따라 전체 구조물(120,130,180)을 지지하는 역할을 한다. 이러한 지지 기판(170)이 p형 전극(130)의 하면에 부착되도록 지지 기판(170)과 p형 전극(130) 사이에는 캡핑층(160), 접합층(150), 확산 방지층(140)이 형성될 수 있다. 상기 확산 방지층(140)은 p형 전극(130)과 지지 기판(170)의 접착 공정시 열에 의해 p형 전극(130)의 형성 물질(120)이 인접층으로 확산되는 것을 방지하기 위해 사용된다.The supporting
이와 같은 구성을 갖는 반도체 발광 소자의 제조 공정에 대하여 도 2 내지 도 5를 참조하여 설명하면 다음과 같다. 여기서, 도 2 내지 도 5는 본 발명의 제 1 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도이다.A manufacturing process of a semiconductor light emitting device having such a structure will be described with reference to FIGS. 2 to 5. FIG. 2 to 5 are cross-sectional views illustrating a manufacturing process of a semiconductor light emitting device according to a first embodiment of the present invention.
도 2를 참조하면, 준비된 기판(110) 상에 n형층(121), 활성층(122) 및 p형층(123)을 순차적으로 적층하여 다층 구조의 반도체층(120)을 형성한다. 상기 기판(110)으로는 사파이어(Al2O3) 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 또는 갈륨 인화물(GaP) 기판 등을 사용할 수 있으며, 특히 사파이어 기판을 사용하는 것이 보다 바람직하다.2, an n-
도 3을 참조하면, 상기 반도체층(120) 상에 금속막을 증착하여 p형 전극(130)을 형성하고, 상기 p형 전극(130) 상에 확산 방지층(140), 접착층(150), 캡핑층(160)을 형성한 후 접착 공정을 통해 지지 기판(170)을 부착한다.3, a metal film is deposited on the
본 실시예는 지지 기판(170)의 부착을 위해 가열 접착 공정을 실시하였으며, 가열 과정에서 p형 전극(130)의 형성 물질이 확산되는 것을 방지하기 위하여 p형 전극(130) 상에 확산 방지층(140)을 형성하였다. 한편, 활성층(122)에서 생성된 광의 대부분이 n형층(123) 방향으로 출사되도록 상기 p형 전극(130)은 광 반사도가 우수한 반사성 도전막 예를 들어, Ag 또는 Au 등으로 형성하는 것이 바람직하고, 지지 기판(170)은 금속 기판, 또는 Si, Ge 등의 반도체 기판을 사용하는 것이 바람직하다.In this embodiment, a heat bonding process is performed for attaching the supporting
도 4를 참조하면, 레이저를 이용한 리프트 오프(lift off) 공정을 실시하여 모체 기판(110)을 분리 제거한다. 이어, 도 5와 같이, 지지 기판(110)이 아래로 향하도록 뒤집은 다음 지지 기판(170)의 상부에 부착된 반도체층(120)을 메사 식각(Mesa Etching)하고, 후속하여 형성될 n형 전극(180)과의 계면 접착력을 향상시키기 위하여 반도체층(120)에 대한 표면 처리를 실시한다. 본 실시예의 경우에는 왕수 수용액(HCl:H2O = 3:1)에 상기 반도체 표면 즉, n형층(123)을 대략 10분간 담근 다음 탈 이온수로 세척하고, 질소로 건조하는 방식으로 1차 표면 처리를 실시하고, 후속층 즉, n형 전극(123)을 증착하기 전에 염산(HCl)과 탈 이온수가 1:1로 섞은 용액에 대략 2분간 담근 다음 건조하는 방식으로 2차 표면 처리를 실시한다. 물론, 이러한 1차, 2차 표면 처리는 원하는 목적에 따라 선택적으로 실시할 수 있으며, 또는 생략할 수도 있다.Referring to FIG. 4, a
다시 도 5를 참조하면, 노출된 반도체층(120)의 n형층(123) 표면에 Ag를 5Å 내지 50 Å정도 얇게 형성한 후 질소를 포함하는 분위기에서 열처리함으로써 나노 크기의 도트들로 이루어진 Ag 나노 도트층(181)을 형성한다. 상기 Ag 나노 도트층(181)은 n형층(123)의 질소 극성 면(N-face)에 형성된다. 이어, Ag 나노 도트층(181) 상에 Ti 접촉층(182), Cr 확산 방지층(183) 및 Au 캡핑층(184)을 적층한 후 이를 패터닝하여 Ag 나노 도트층/Ti/Cr/Au 구조의 n형 전극(180)을 형성한다.5, Ag is formed to a thickness of about 5 to 50 Å on the surface of the n-
이때, 상기 Ag 나노 도트층(181)은 두께가 5Å 미만일 경우에는 도트 크기가 너무 작아 전류 주입 효율이 낮아지며, 50Å을 초과할 경우에는 도트 자체의 형성이 어렵기 때문에 5Å 내지 50Å의 두께로 형성하는 것이 바람직하다. 상기 Ti 접촉층(182)은 두께가 1Å 미만이면 접촉층 역할을 할 수 없으며, 1000Å을 초과하면 두께 증가로 인한 박막 내 스트레스 증가로 접착력이 하락할 수 있기 때문에 1Å 내지 1000Å의 두께로 형성하는 것이 바람직하다. 상기 Cr 확산 방지층(183)은 두께가 1000Å 미만이면 확산(migration) 방지 역할이 미흡하고 3000Å을 초과하면 비저항 증가로 전기적 특성이 하락할 수 있기 때문에 1000Å 내지 3000Å의 두께로 형성하는 것이 바람직하다. 상기 Au 캡핑층(184)은 두께가 1000Å 미만이면 와이어 본딩(wire bonding)에 적합하지 않으며, 10000Å을 초과하면 제조 비용이 상승하기 때문에 1000Å 내지 10000Å의 두께로 형성하는 것이 바람직하다. 또한, 상기 n형 전극(180)의 전체 두께는 1000Å 내지 10000Å이 되도록 형성하는 것이 바람직하다. 예를 들어, 본 실시예는 전자선 증착 장치(e-beam evaporator)를 이용하여 반도체층(120) 상에 Ag 나노 도트층/Ti 접촉층/Cr 확산 방지층/Au 캡핑층을 순서대로 20Å/500Å/1000Å/5000Å 두께로 형성하였다.At this time, when the thickness of the Ag
이후, 접착력 개선, 오믹 특성 향상 및 열적 신뢰성 확보를 위해 n형 전극(180) 및 p형 전극(130)의 형성 후에는 질소 및 산소를 포함하는 분위기에서 150℃ 내지 600℃의 범위에서 열처리를 추가로 실시할 수도 있다.After the formation of the n-
한편, 상기의 제 1 실시예에 따른 반도체 발광 소자에서 반도체층(120)과 오믹 접촉을 이루는 n형 전극(180)의 특성을 알아보기 위하여 실험예와 비교예를 들어 설명하면 다음과 같다. 상기 실험예는 본 발명의 제 1 실시예에 따른 Ag 나노 도트층/Ti/Cr/Au 오믹 전극을 사용하였고, 상기 비교예는 종래의 일반적인 Cr/Au 오믹 전극을 사용하였다.In order to understand characteristics of the n-
도 6은 본 발명의 실험예와 비교예에 따른 오믹 전극의 전류-전압 특성을 나타낸 그래프로서, 증착 직후와 대략 350℃의 질소 분위기에서 1분간 열처리한 후의 전류-전압 특성을 측정하여 나타낸 그래프이다.FIG. 6 is a graph showing current-voltage characteristics of the ohmic electrode according to Experimental Examples and Comparative Examples of the present invention, and is a graph showing current-voltage characteristics after heat treatment for 1 minute in a nitrogen atmosphere at about 350 ° C. immediately after deposition .
도 6을 참조하면, 증착 직후 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극과 본 발명의 비교예인 Cr/Au 오믹 전극은 거의 비슷한 전류-전압 곡선을 보여준다. 그러나, 열처리 직후 Cr/Au 전극의 전류-전압 곡선은 많이 열화된 반면, Ag 나노 도트층/Ti/Cr/Au 오믹 전극은 증착 직후의 전류-전압 곡선은 거의 그대로 유지된다. 상기 전류-전압 곡선의 기울기(I/V)의 역수는 저항(R)을 의미하는 것으로, 이를 통해 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극이 본 발명의 비교예인 종래의 Cr/Au 오믹 전극보다 저항 변화가 적어 열적 안정성이 우수함을 확인할 수 있다. 따라서, 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극은 열적 안정성이 높아 고온 환경에서도 저저항의 오믹 특성이 유지됨으로써 반도체층에 보다 높은 전류를 인가할 수 있어 발광 소자의 광 출력을 더욱 높일 수 있다.Referring to FIG. 6, the Ag nano dot layer / Ti / Cr / Au ohmic electrode, which is an experimental example of the present invention immediately after the deposition, and the Cr / Au ohmic electrode, which is a comparative example of the present invention, show almost similar current-voltage curves. However, the current-voltage curve of the Cr / Au electrode deteriorated much immediately after the heat treatment, while the current-voltage curve of the Ag nano dot layer / Ti / Cr / Au ohmic electrode was maintained almost immediately after the deposition. The inverse number of the slope I / V of the current-voltage curve means the resistance R, and the Ag nano dot layer / Ti / Cr / Au ohmic electrode, which is an experimental example of the present invention, It is possible to confirm that the resistance is lower than that of the Cr / Au ohmic electrode and the thermal stability is excellent. Therefore, the Ag nanodot layer / Ti / Cr / Au ohmic electrode, which is an experimental example of the present invention, has high thermal stability and can maintain a low resistance ohmic characteristic even in a high temperature environment, so that a higher current can be applied to the semiconductor layer, The output can be further increased.
도 7은 본 발명의 실험예와 비교예에 따른 오믹 전극의 접촉 저항 변화를 나타낸 그래프로서, 질소 분위기에서 열처리 온도를 달리하여 접촉 저항 변화를 계산하여 나타낸 그래프이다.FIG. 7 is a graph showing changes in contact resistance of the ohmic electrode according to Experimental Examples and Comparative Examples of the present invention. FIG. 7 is a graph showing changes in contact resistance with different heat treatment temperatures in a nitrogen atmosphere.
오믹 전극의 전기적 특성을 알아보기 위하여 쇼트키(shottky) 교수가 제안한 TLM 방법을 통하여 접촉 저항을 계산한다. 상기 TLM 방법은 거리가 d1, d2, d3, 그리고 d4로 각각 구분되어 있는 두 금속 전극 간의 전류(I)-전압(V) 곡선을 측정하여 0V에서의 저항 RT를 구한다. 이렇게 측정된 RT를 거리에 따라서 그래프를 그린 후, 외삽을 행하면 다음의 식들을 통해 접촉 저항을 계산할 수 있다. To investigate the electrical characteristics of Ohmic electrodes, contact resistance is calculated by the TLM method proposed by Shottky professor. The TLM method measures a current (I) -voltage (V) curve between two metal electrodes separated by distances d 1 , d 2 , d 3 , and d 4 to obtain a resistance R T at 0V. When the measured R T is plotted according to the distance and then extrapolated, the contact resistance can be calculated by the following equations.
(여기서, RT는 각각의 금속 전극 간의 저항 [Ω], RS는 반도체층의 면 저항 [Ω], d는 금속 전극 간의 거리, Z는 금속 전극의 폭, 그리고 ρC 는 접촉 저항을 의미한다.)Where R T is the resistance [Ω] between each metal electrode, R S is the surface resistance [Ω] of the semiconductor layer, d is the distance between the metal electrodes, Z is the width of the metal electrode, and ρ C is the contact resistance do.)
도 7을 참조하면, 증착 직후 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극은 7.4 x 10-5Ωcm2 로 낮은 접촉 저항값을 보였고, 본 발명의 비교예인 Cr/Au 오믹 전극 또한 8.3 x 10-5Ωcm2 로 거의 같은 낮은 접촉 저항값을 보였다. 그러나, 350℃의 질소 분위기 열처리 후 Cr/Au 전극은 3.53 x 10-1Ωcm2 로 접촉 저항값이 급격하게 증가하였지만, Ti/Cr/Au 오믹 전극은 4.7 x 10-4Ωcm2 로 여전히 낮은 접촉 저항값을 유지하였다. 이 결과를 통해서도 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극이 본 발명의 비교예인 종래의 Cr/Au 오믹 전극보다 열적 안정성이 우수함을 확인할 수 있었다.7, immediately after the deposition, the Ag nano-dot layer / Ti / Cr / Au ohmic electrode, which is an experimental example of the present invention, exhibited a low contact resistance value of 7.4 x 10 -5 Ωcm 2 , The electrode also showed a similar low contact resistance value of 8.3 x 10 -5 Ωcm 2 . However, after the heat treatment at 350 ° C in a nitrogen atmosphere, the Cr / Au electrode had a peak at 3.53 x 10 -1 Ωcm 2 The contact resistance value of the Ti / Cr / Au ohmic electrode was 4.7 x 10 < -4 & gt; The contact resistance was still low. The results also show that the Ag nano dot layer / Ti / Cr / Au ohmic electrode of the present invention is superior in thermal stability to the conventional Cr / Au ohmic electrode, which is a comparative example of the present invention.
도 8은 본 발명의 실험예와 비교예에 따른 오믹 전극이 적용된 반도체 발광 소자의 전류-전압 특성을 나타낸 그래프로서, 대략 350℃의 질소 분위기에서 1분간 열처리한 Ag 나노 도트층/Ti/Cr/Au 전극과 Cr/Au 전극을 사용하였다.FIG. 8 is a graph showing current-voltage characteristics of a semiconductor light emitting device to which an ohmic electrode is applied according to Experimental Examples and Comparative Examples of the present invention. The Ag nanodot layer / Ti / Cr / Au electrode and Cr / Au electrode were used.
도 8을 참조하면, 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극을 사용한 반도체 발광 소자의 전류-전압 특성이 본 발명의 비교예인 Cr/Au 오믹 전극을 사용한 반도체 발광 소자의 전류-전압 특성보다 더 우수함을 확인할 수 있으며, 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극은 20mA 주입 전류 조건에서 ~ 2.8V의 매우 우수한 구동 전압 특성을 나타내었다.8, current-voltage characteristics of a semiconductor light emitting device using an Ag nano dot layer / a Ti / Cr / Au ohmic electrode as an experimental example of the present invention are compared with those of a semiconductor light emitting device using a Cr / Au ohmic electrode, And the Ag nano dot layer / Ti / Cr / Au ohmic electrode according to the present invention showed excellent driving voltage characteristics of ~ 2.8V at 20 mA injection current.
이와 같이 Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극(180)은 Ag 나노 도트층(181)이 반도체층(120)으로의 전하 주입 특성을 향상시켜 주고, Ti 접촉층(182)이 n형층(121)과 Cr/Au 전극(183,184) 사이에서 확산 장벽(diffusion barrier)으로 작용하여 질소 분위기 열처리 및 고온, 고전류 주입 조건에서 발생하는 열에 의한 열화(intermixing)을 억제하기 때문에 열적 안정성이 우수하다. 따라서, Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극을 사용한 반도체 발광 소자는 더 낮은 구동 전압 특성을 갖게 되며, 열적 안정성이 향상된다. 그리고, 이러한 결과는 Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극에서 Ag 대신에 Al, Au 중 적어도 하나의 물질로 나노 도트층을 형성하고, Ti 대신에 전술한 Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질을 사용하고, Cr 대신에 전술한 Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 물질을 사용하고, Au 대신에 전술한 Al을 사용하더라도 이와 유사한 실험 결과를 얻을 수 있었다.
As described above, the
<제 2 실시예>≪
한편, 본 발명의 제 2 실시예에 따른 반도체 발광 소자에 적용된 Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극은 수평 구조의 반도체 발광 소자에도 적용될 수 있다. 하기에서는, 이러한 가능성의 일예로 n형 전극과 p형 전극이 수평 구조로 배치된 본 발명의 제 2 실시예에 따른 반도체 발광 소자에 대하여 설명한다. 이때, 전술한 실시예와 중복되는 설명은 생략하거나 간략히 설명한다.Meanwhile, the ohmic electrode of the Ag nano dot layer / Ti / Cr / Au structure applied to the semiconductor light emitting device according to the second embodiment of the present invention can be applied to a semiconductor light emitting device having a horizontal structure. Hereinafter, a semiconductor light emitting device according to a second embodiment of the present invention in which an n-type electrode and a p-type electrode are arranged in a horizontal structure will be described as an example of such a possibility. At this time, the description overlapping with the above-described embodiment will be omitted or briefly explained.
도 9는 본 발명의 제 2 실시예에 따른 반도체 발광 소자를 나타낸 단면도이다. 9 is a cross-sectional view illustrating a semiconductor light emitting device according to a second embodiment of the present invention.
도 9를 참조하면, 상기 반도체 발광 소자는 기판(210) 상에 순차로 형성된 n형층(221), 활성층(222), p형층(223)을 포함하는 반도체층(220)과, 상기 n형층(221)의 노출 영역에 형성된 n형 전극(230)과, 상기 p형층(223) 상에 형성된 p형 전극(240)을 포함한다. 여기서, n형 전극(230)과 p형 전극(240) 중 적어도 하나는 반도체층(220) 상에 형성된 나노 도트층(231/241), 접촉층(232/242), 확산 방지층(233/243) 및 캡핑층(234/244)을 포함하며, 상기 반도체층(120)과 오믹 접촉을 이루는 다층 구조의 오믹 전극이다.9, the semiconductor light emitting device includes a
이와 같은 구성을 갖는 반도체 발광 소자의 제조 공정에 대하여 도 10 내지 도 12를 참조하여 설명하면 다음과 같다. 여기서, 도 10 내지 도 12는 본 발명의 제 2 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도이다.A manufacturing process of the semiconductor light emitting device having such a structure will be described with reference to FIGS. 10 to 12. FIG. 10 to 12 are cross-sectional views illustrating a manufacturing process of a semiconductor light emitting device according to a second embodiment of the present invention.
도 10을 참조하면, 준비된 기판(210) 상에 n형층(221), 활성층(222) 및 p형층(223)을 적층하여 다층 구조의 반도체층(220)을 형성한다. 상기 기판(210)으로는 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 아연 산화물 기판, 갈륨 비소화물 기판 또는 갈륨 인화 기판 등을 사용할 수 있으며, 특히 사파이어 기판을 사용하는 것이 보다 바람직하다.10, an n-
상기 반도체층(220)으로는 Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 막 중 하나를 사용하는 것이 바람직하다. 본 실시예에서는 GaN 막을 증착한 후 n형 불순물을 주입하여 n형층(221)을 형성하고, 그 위에 장벽층인 GaN 막과 우물층인 InGaN 막을 교대로 증착하여 다중 우물 구조의 활성층(222)을 형성하고, 그 위에 다시 GaN 막을 증착한 후 p형 불순물을 주입하여 p형층(223)을 형성하였다. 도시하지는 않았지만, 상기 기판(210)과 n형층(221) 사이에는 버퍼층이 추가로 형성될 수 있는데, 상기 버퍼층은 기판(210)과 n형층(221) 간의 격자 부정합에 따른 스트레스를 완화시켜 주어 후속하여 형성될 n형층(221)의 원활한 성장을 도와준다.As the
도 11을 참조하면, 상기 p형층(223) 및 활성층(222)의 일부 영역을 메사 식각하여 n형 전극(230)이 형성될 n형층(221)의 일부 영역을 노출시킨다. 이어, 후속층과의 계면 특성을 향상시키기 위하여 반도체층(220)에 대한 표면 처리를 실시하는 것이 바람직하다. 예를 들어, 본 실시예의 경우는 왕수 수용액(HCl:H2O = 3:1)에 상기 반도체 표면 즉, n형층(223)을 대략 10분간 담근 다음 탈 이온수로 세척하고, 질소로 건조하는 방식으로 1차 표면 처리를 실시하고, 후속층 즉, n형 전극(230) 및 p형 전극(240)을 증착하기 전에 염산(HCl)과 탈 이온수가 1:1로 섞은 용액에 대략 2분간 담근 다음 건조하는 방식으로 2차 표면 처리를 실시한다. 물론, 이러한 1차, 2차 표면 처리는 원하는 목적에 따라 선택적으로 실시할 수 있으며, 또는 생략할 수도 있다.Referring to FIG. 11, a part of the p-
도 12를 참조하면, 노출된 n형층(221) 및 p형층(223) 표면 상에 Ag를 5Å 내지 50 Å정도 얇게 형성한 후 질소를 포함하는 분위기에서 열처리함으로써 나노 크기의 도트들로 이루어진 Ag 나노 도트층(231/241)을 형성한다. 이때, 상기 Ag 나노 도트층(231/241)은 n형층(221) 및 p형층(223)의 갈륨 극성 면(Ga-face)에 형성된다. 이어, Ag 나노 도트층(231/241) 상에 Ti 접촉층(232/242), Cr 확산 방지층(233/243) 및 Au 캡핑층(234/244)을 적층한 후 이를 패터닝하여 Ag 나노 도트층/Ti/Cr/Au 구조의 n형 전극(230) 및 p형 전극(240)을 형성한다. 이때, Ag 대신에 Al, Au 중 적어도 하나의 물질로 나노 도트층을 형성할 수 있다. 또한, Ti 대신에 Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질을 사용하고, Cr 대신에 Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 물질을 사용하고, Au 대신에 전술한 Al을 사용할 수도 있다.12, Ag is formed to a thickness of about 5 to 50 Å on the surfaces of the exposed n-
이후, 접착력 개선, 오믹 특성 향상 및 열적 신뢰성 확보를 위해 n형 전극(230) 및 p형 전극(240)의 형성 후에는 질소 및 산소를 포함하는 분위기에서 150℃ 내지 600℃의 범위에서 열처리를 실시하는 것이 바람직하다.After the formation of the n-
이와 같은 Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극(230/240)은 Ag 나노 도트층(231/241)이 반도체층(220)으로의 전하 주입 특성을 향상시켜 주고, Ti 접촉층(232/242)이 n형층과 Cr/Au 전극(233/243,234/244) 사이에서 확산 장벽으로 작용하여 질소 분위기 열처리 및 고온, 고전류 주입 조건에서 발생하는 열에 의한 열화을 억제하기 때문에 열적 안정성이 우수하다. 따라서, Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극(230/240)을 사용한 반도체 발광 소자는 더 낮은 구동 전압 특성을 갖게 되며, 열적 안정성이 향상된다.
The
이상, 본 발명에 대하여 전술한 실시예 및 첨부된 도면을 참조하여 설명하였으나, 본 발명은 이에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명이 다양하게 변형 및 수정될 수 있음을 알 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. Accordingly, those skilled in the art will appreciate that various modifications and changes may be made thereto without departing from the spirit of the following claims.
110, 210: 모재 기판 170: 지지 기판
120, 220: 반도체층 121, 221: n형층
122, 222: 활성층 123, 223: p형층
130, 240: p형 전극 180, 230: n형 전극110, 210: base material substrate 170: support substrate
120, 220:
122, 222:
130, 240: p-
Claims (12)
상기 n형층의 갈륨 극성면 상에 형성되는 오믹 전극을 포함하되,
상기 오믹 전극은 나노 도트층, 접촉층, 확산 방지층 및 캡핑층을 포함하고,
상기 나노 도트층은 Ag, Al, Au 중 적어도 하나의 물질로 형성되며,
상기 접촉층은 Ti, Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질로 형성되고,
상기 확산 방지층은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 금속층, 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성되고,
상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성되고,
상기 나노 도트층은 Ag를 증착한 후 질소 분위기에서 열처리하여 형성한 나노 크기의 Ag 도트들로 이루어진 반도체 발광 소자.a semiconductor layer including an n-type layer, an active layer and a p-type layer; And
And an ohmic electrode formed on the gallium polar face of the n-type layer,
Wherein the ohmic electrode comprises a nano dot layer, a contact layer, a diffusion barrier layer and a capping layer,
Wherein the nano dot layer is formed of at least one of Ag, Al, and Au,
Wherein the contact layer is formed of at least one material selected from the group consisting of Ti, Ti-Al alloy, Ti-Ni alloy, Ta, Al, W and W-
Wherein the diffusion barrier layer is formed of at least one of a metal layer of Cr, Ru, Pt, Ni, Pd, Ir, Rh and Nb or an oxide of at least one of RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx,
Wherein the capping layer is formed of at least one of Au and Al,
Wherein the nano dot layer is made of nano-sized Ag dots formed by depositing Ag followed by heat treatment in a nitrogen atmosphere.
상기 나노 도트층은 5Å 내지 50Å의 두께로 형성되는 반도체 발광 소자.The method according to claim 1,
Wherein the nano dot layer is formed to a thickness of 5 to 50 ANGSTROM.
상기 접촉층은 Ti, 상기 확산 방지층은 Cr, 캡핑층은 Au로 형성되는 반도체 발광 소자.The method according to claim 1,
Wherein the contact layer is formed of Ti, the diffusion preventing layer is formed of Cr, and the capping layer is formed of Au.
상기 접촉층은 1Å 내지 1000Å의 두께로 형성되는 반도체 발광 소자.The method according to claim 1,
Wherein the contact layer is formed to a thickness of 1 to 1000 ANGSTROM.
상기 확산 방지층은 1000Å 내지 3000Å의 두께로 형성되는 반도체 발광 소자.The method according to claim 1,
Wherein the diffusion barrier layer is formed to a thickness of 1000 to 3000 ANGSTROM.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110045436A KR101568808B1 (en) | 2011-05-14 | 2011-05-14 | Semiconductor device for emitting light and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110045436A KR101568808B1 (en) | 2011-05-14 | 2011-05-14 | Semiconductor device for emitting light and method for fabricating the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090084087A Division KR101077772B1 (en) | 2009-09-07 | 2009-09-07 | Semiconductor device for emitting light and method for fabricating the same |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110094565A Division KR101203142B1 (en) | 2011-09-20 | 2011-09-20 | Semiconductor device for emitting light and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110087249A KR20110087249A (en) | 2011-08-02 |
| KR101568808B1 true KR101568808B1 (en) | 2015-11-13 |
Family
ID=44926088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110045436A KR101568808B1 (en) | 2011-05-14 | 2011-05-14 | Semiconductor device for emitting light and method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101568808B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102266736B1 (en) | 2014-08-07 | 2021-06-17 | 엘지이노텍 주식회사 | Semiconductor device |
-
2011
- 2011-05-14 KR KR1020110045436A patent/KR101568808B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110087249A (en) | 2011-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8552455B2 (en) | Semiconductor light-emitting diode and a production method therefor | |
| JP4171720B2 (en) | Nitride semiconductor light emitting device for flip chip | |
| KR100631840B1 (en) | Nitride semiconductor light emitting device for flip chip | |
| JP5235866B2 (en) | Metal electrode formation method, semiconductor light emitting device manufacturing method, and nitride compound semiconductor light emitting device | |
| US7023026B2 (en) | Light emitting device of III-V group compound semiconductor and fabrication method therefor | |
| JP5358429B2 (en) | Method for forming ohmic electrode and semiconductor light emitting device | |
| KR100910964B1 (en) | Ohmic electrode and method for forming the same | |
| TWI420698B (en) | Method for manufacturing semiconductor light emitting device | |
| WO2011055664A1 (en) | Semiconductor light emitting element and method for manufacturing semiconductor light emitting element | |
| JP2006054420A (en) | Nitride semiconductor light emitting element and its manufacturing method, and light emitting device formed in flip chip structure equipped therewith | |
| KR101731056B1 (en) | Semiconductor light emitting device having ohmic electrode structure and method of fabricating the same | |
| JP2019207925A (en) | Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element | |
| KR20090115322A (en) | Group 3 nitride-based semiconductor devices | |
| KR101568809B1 (en) | Semiconductor device for emitting light and method for fabricating the same | |
| KR101534846B1 (en) | fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
| KR100764450B1 (en) | Flip chip type nitride semiconductor light emitting diode | |
| KR101568808B1 (en) | Semiconductor device for emitting light and method for fabricating the same | |
| KR20090112854A (en) | Group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them | |
| KR101203142B1 (en) | Semiconductor device for emitting light and method for fabricating the same | |
| KR20090115314A (en) | Group 3 nitride-based semiconductor devices | |
| KR101077772B1 (en) | Semiconductor device for emitting light and method for fabricating the same | |
| KR101077771B1 (en) | Semiconductor device for emitting light and method for fabricating the same | |
| KR101550913B1 (en) | 3 fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
| KR20080065219A (en) | Ohmic electrode and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180906 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 5 |