KR101272331B1 - Organic thin film transistor array panel and method for manufacturing the same - Google Patents

Organic thin film transistor array panel and method for manufacturing the same Download PDF

Info

Publication number
KR101272331B1
KR101272331B1 KR1020060077988A KR20060077988A KR101272331B1 KR 101272331 B1 KR101272331 B1 KR 101272331B1 KR 1020060077988 A KR1020060077988 A KR 1020060077988A KR 20060077988 A KR20060077988 A KR 20060077988A KR 101272331 B1 KR101272331 B1 KR 101272331B1
Authority
KR
South Korea
Prior art keywords
insulating film
electrode
substrate
forming
gate
Prior art date
Application number
KR1020060077988A
Other languages
Korean (ko)
Other versions
KR20080016192A (en
Inventor
신중한
김영민
조승환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060077988A priority Critical patent/KR101272331B1/en
Priority to JP2007194095A priority patent/JP2008047893A/en
Priority to EP07015152A priority patent/EP1887630A2/en
Priority to US11/891,587 priority patent/US20080035919A1/en
Publication of KR20080016192A publication Critical patent/KR20080016192A/en
Application granted granted Critical
Publication of KR101272331B1 publication Critical patent/KR101272331B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판, 상기 기판 위에 형성된 게이트 전극, 상기 게이트 전극과 상기 기판 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되며 상기 게이트 전극을 중심으로 서로 마주하는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있으며 제1 개구부를 가지는 절연막, 상기 제1 개구부 내에 위치하며 상기 소스 전극 및 드레인 전극과 접촉하는 유기 반도체, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며, 상기 절연막은 불소를 포함하고 두께가 10Å 내지 7,000Å인 유기 박막 트랜지스터 표시판을 제공한다. 또한 본 발명은 기판 위에 데이터선, 소스 전극 및 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극 위에 개구부를 가지는 절연막을 형성하는 단계, 상기 개구부에 유기 반도체를 형성하는 단계, 상기 유기 반도체 위에 게이트 절연 부재를 형성하는 단계, 상기 절연막 및 상기 게이트 절연 부재 위에 게이트선을 형성하는 단계, 그리고 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 절연막은 불소를 포함하고 두께가 10Å 내지 7,000Å인 유기 박막 트랜지스터 표시판의 제조 방법을 제공한다.The present invention provides a substrate, a gate electrode formed on the substrate, a gate insulating film formed on the gate electrode and the substrate, a source electrode and a drain electrode formed on the gate insulating film and facing each other with respect to the gate electrode; An insulating film formed on the drain electrode and having a first opening, an organic semiconductor positioned in the first opening and in contact with the source electrode and the drain electrode, and a pixel electrode connected to the drain electrode. An organic thin film transistor array panel including fluorine and having a thickness of 10 kV to 7,000 kV is provided. In another aspect, the present invention is to form a data line, a source electrode and a drain electrode on the substrate, forming an insulating film having an opening on the source electrode and the drain electrode, forming an organic semiconductor in the opening, on the organic semiconductor Forming a gate insulating member, forming a gate line on the insulating film and the gate insulating member, and forming a pixel electrode connected to the drain electrode, wherein the insulating film includes fluorine and has a thickness of about 10 kV. Provided is a method of manufacturing an organic thin film transistor array panel having a thickness of 7,000 GHz.

유기 반도체, 유기 박막 트랜지스터, 절연막, 미세 접촉 인쇄법 Organic semiconductor, organic thin film transistor, insulating film, microcontact printing method

Description

유기 박막 트랜지스터 표시판 및 그의 제조 방법{ORGANIC THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}Organic thin film transistor array panel and method for manufacturing same {ORGANIC THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}

도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고,1 is a layout view of an organic thin film transistor array panel according to an exemplary embodiment of the present invention.

도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고,FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1,

도 3, 도 5, 도 7, 도 9, 도 13 및 도 15는 도 1 및 도 2의 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,3, 5, 7, 9, 13, and 15 are layout views at an intermediate stage of a method of manufacturing the organic thin film transistor array panel of FIGS. 1 and 2 according to an embodiment of the present invention;

도 4는 도 3의 유기 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고,FIG. 4 is a cross-sectional view of the organic thin film transistor array panel of FIG. 3 taken along the line IV-IV.

도 6은 도 5의 유기 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고,FIG. 6 is a cross-sectional view of the organic thin film transistor array panel of FIG. 5 taken along the line VI-VI.

도 8은 도 7의 유기 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고,FIG. 8 is a cross-sectional view of the organic thin film transistor array panel of FIG. 7 taken along the line VIII-VIII.

도 10은 도 9의 유기 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이고,FIG. 10 is a cross-sectional view of the organic thin film transistor array panel of FIG. 9 taken along the line X-X.

도 11은 도 10의 절연막을 형성하는 공정을 나타낸 도면이고,FIG. 11 is a diagram illustrating a process of forming the insulating film of FIG. 10;

도 12은 도 10의 유기 박막 트랜지스터 표시판의 연속 공정을 도시한 단면도이고,FIG. 12 is a cross-sectional view illustrating a continuous process of the organic thin film transistor array panel of FIG. 10.

도 14은 도 13의 유기 박막 트랜지스터 표시판을 XIII-XIII 선을 따라 잘라 도시한 단면도이고,FIG. 14 is a cross-sectional view of the organic thin film transistor array panel of FIG. 13 taken along the line XIII-XIII.

도 16는 도 15의 유기 박막 트랜지스터 표시판을 XV-XV 선을 따라 잘라 도시한 단면도이다.FIG. 16 is a cross-sectional view of the organic thin film transistor array panel of FIG. 15 taken along the line XV-XV.

도 17 내지 도 18은 본 발명의 다른 실시예에 따른 유기 박막 트랜지스터의 단면도이고,17 to 18 are cross-sectional views of organic thin film transistors according to another exemplary embodiment of the present invention.

도 19는 종래 기술에 의한 절연막의 두께가 약 7,500Å인 트래지스터의 전류 전압 곡선을 나타낸 그래프이고, 19 is a graph showing a current voltage curve of a transistor having a thickness of about 7,500 kV of an insulating film according to the prior art;

도 20은 본 발명의 일실시예에 의한 절연막의 두께가 약 1,000Å인 트래지스터의 전류 전압 곡선을 나타낸 그래프이다.20 is a graph showing a current voltage curve of a transistor having an insulating film thickness of about 1,000 mA according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

81, 82 : 접촉 보조 부재 110 : 절연 기판81, 82: contact auxiliary member 110: insulating substrate

121 : 게이트선 126 : 도전성 차단 부재121: gate line 126: conductive blocking member

129 : 게이트선의 끝 부분 133 : 소스 전극129: end portion of the gate line 133: source electrode

135 : 드레인 전극 136 : 전극부135: drain electrode 136: electrode part

137 : 용량부 140 : 절연막137: capacitor 140: insulating film

144 : 게이트 절연 부재 145 : 절연막의 접촉 구멍144: gate insulating member 145: contact hole of insulating film

146 : 절연막의 개구부 154 : 섬형 유기 반도체146: opening portion of insulating film 154: island type organic semiconductor

160 : 층간 절연막 162, 163 : 접촉 구멍160: interlayer insulating film 162, 163: contact hole

171 : 데이터선 172 : 유지 전극선171: data line 172: sustain electrode line

173 : 데이터선의 돌출부 174 : 차광 부재173: protrusion of data line 174: light blocking member

177 : 유지 전극 179 : 데이터선의 끝 부분177: sustain electrode 179: end of data line

191 : 화소 전극 200 : 인쇄판191: pixel electrode 200: printing plate

210 : 감광성 유기물210: photosensitive organic substance

본 발명은 유기 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.The present invention relates to an organic thin film transistor array panel and a method of manufacturing the same.

일반적으로 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.2. Description of the Related Art In general, a flat panel display device such as a liquid crystal display (LCD), an organic light emitting diode (OLED) display, and an electrophoretic display includes a plurality of pairs of electric field generating electrodes, And an electro-optical active layer interposed therebetween. In the case of a liquid crystal display device, a liquid crystal layer is included as an electro-optical active layer, and an organic light emitting layer is included as an electro-optical active layer in an organic light emitting display device.

한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.One of the pair of field generating electrodes is typically connected to a switching element to receive an electrical signal, and the electro-optical active layer converts the electrical signal into an optical signal to display an image.

평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.In a flat panel display device, a thin film transistor (TFT), which is a three terminal device, is used as a switching device, and a gate line for transmitting a scan signal for controlling the thin film transistor and a signal to be applied to the pixel electrode A data line to be transmitted is provided in the flat panel display.

이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 사용하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.Among these thin film transistors, studies on organic thin film transistors (OTFTs) using organic semiconductors instead of inorganic semiconductors such as silicon (Si) have been actively conducted.

유기 박막 트랜지스터는 저온에서 용액 공정(solution process)으로 제작할 수 있어서 증착 공정 만으로 한계가 있는 대면적 평판 표시 장치에도 쉽게 적용할 수 있다. 또한 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서 가요성 표시 장치(flexible display device)의 핵심 소자로 주목받고 있다.The organic thin film transistor can be manufactured in a solution process at a low temperature, and thus can be easily applied to a large area flat panel display device having a limitation only by a deposition process. In addition, due to the nature of the organic material can be made in the form of a fiber (fiber) or film (film) is attracting attention as a core element of a flexible display device (flexible display device).

그런데 유기 박막 트랜지스터를 용액 공정으로 제조할 때에는 적하된 유기 반도체의 양을 조절하기 어렵다. 특히 유기 반도체 용액의 양이 많아지면, 용액을 건조할 때 불균일해지기 쉬워 커피 스테인(coffee stain) 등의 결함이 생길 수 있다. 또한 유기 반도체 용액의 양이 많아지면 과적(過積)의 유기 반도체로 인한 누설 전류가 증가할 수 있다.However, when the organic thin film transistor is manufactured by the solution process, it is difficult to control the amount of the dropped organic semiconductor. In particular, when the amount of the organic semiconductor solution is large, it becomes easy to be uneven when the solution is dried, and defects such as coffee stain may occur. In addition, as the amount of the organic semiconductor solution increases, leakage current due to excessive organic semiconductors may increase.

따라서, 본 발명이 이루고자 하는 기술적 과제는 유기 반도체의 양을 적절하게 조절하여 유기 박막 트랜지스터의 특성을 개선하는 것이다.Therefore, the technical problem to be achieved by the present invention is to improve the characteristics of the organic thin film transistor by appropriately adjusting the amount of the organic semiconductor.

본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성된 게이트 전극, 상기 게이트 전극과 상기 기판 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되며 상기 게이트 전극을 중심으로 서로 마주하는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있으며 제1 개구부를 가지는 절연막, 상기 제1 개구부 내에 위치하며 상기 소스 전극 및 드레인 전극과 접촉하는 유기 반도체, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며, 상기 절연막은 불소를 포함하고 두께가 10Å 내지 7,000Å이다.An organic thin film transistor array panel according to an exemplary embodiment of the present invention includes a substrate, a gate electrode formed on the substrate, a gate insulating film formed on the gate electrode and the substrate, and formed on the gate insulating film and facing each other with respect to the gate electrode. An insulating film formed on the source electrode and the drain electrode, the source electrode and the drain electrode and having a first opening, an organic semiconductor positioned in the first opening and in contact with the source electrode and the drain electrode, and connected to the drain electrode And a pixel electrode, wherein the insulating film contains fluorine and has a thickness of 10 GPa to 7,000 GPa.

상기 절연막은 열에 의해 가교성을 갖는 수지를 포함하여 내식각성을 갖는 물질인 것이 바람직하다.It is preferable that the said insulating film is a substance which has etching resistance, including resin which has crosslinkability by heat.

상기 절연막은 상기 개구부에 의하여 노출된 부분에 비하여 소수성인 표면을 가지는 것이 바람직하다.The insulating film preferably has a hydrophobic surface compared to the portion exposed by the opening.

상기 절연막은 퍼플르로에틸렌(perfluoroethylene)을 포함하는 것이 바람직하다.The insulating film preferably contains perfluoroethylene.

본 발명의 다른 실시예에 의한 유기 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성된 게이트 전극, 상기 게이트 전극과 상기 기판 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되며 상기 게이트 전극 상부를 노출시키는 제1 개구부를 가지는 절연막, 상기 절연막 위에 형성되어 상기 게이트 전극을 중심으로 서로 마주하는 소스 전극 및 드레인 전극, 상기 제1 개구부 내에 위치 하며 상기 소스 전극 및 드레인 전극과 접촉하는 유기 반도체, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며, 상기 절연막은 불소를 포함하고 두께가 10Å 내지 7,000Å이다.An organic thin film transistor array panel according to another exemplary embodiment of the present invention may include a substrate, a gate electrode formed on the substrate, a gate insulating film formed on the gate electrode and the substrate, and a first insulating film formed on the gate insulating film and exposing an upper portion of the gate electrode. An insulating film having an opening, a source electrode and a drain electrode formed on the insulating film to face each other with respect to the gate electrode, an organic semiconductor positioned in the first opening and in contact with the source electrode and the drain electrode, and connected to the drain electrode And a pixel electrode, wherein the insulating film contains fluorine and has a thickness of 10 kPa to 7,000 kPa.

상기 절연막은 열에 의해 가교성을 갖는 수지를 포함하여 내식각성을 갖는 물질인 것이 바람직하다.It is preferable that the said insulating film is a substance which has etching resistance, including resin which has crosslinkability by heat.

상기 절연막은 상기 개구부에 의하여 노출된 부분에 비하여 소수성인 표면을 가지는 것이 바람직하다.The insulating film preferably has a hydrophobic surface compared to the portion exposed by the opening.

상기 절연막은 퍼플르로에틸렌(perfluoroethylene)을 포함하는 것이 바람직하다.The insulating film preferably contains perfluoroethylene.

기판, 상기 기판 상에 형성된 게이트 전극, 상기 게이트 전극과 이격되어 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 상부 또는 하부에 형성되어 있으며 제1 개구부를 가지는 절연막, 상기 제1 개구부 내에 위치하며 상기 소스 전극 및 드레인 전극과 접촉하는 유기 반도체, 상기 게이트 전극과 상기 유기 반도체 사이에 형성되어 있는 게이트 절연 부재, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 갖는 본 발명의 일실시예에 의한 유기 박막 트랜지스터 표시판을 제조하는 방법은 상기 절연막은 표면에 소정의 화선(畵線)을 가진 인쇄판에 감광성 유기물 용액을 묻히는 단계, 상기 인쇄판의 화선에 묻어 있는 감광성 유기물을 상기 기판으로 전사하는 단계, 그리고 상기 기판에 전사된 감광성 유기물 용액에서 용매를 제거하는 단계를 포함한다.A substrate, a gate electrode formed on the substrate, a source electrode spaced apart from the gate electrode, a drain electrode facing the source electrode, an insulating film formed on or under the source electrode and the drain electrode, and having a first opening; An organic semiconductor disposed in the first opening and in contact with the source electrode and the drain electrode, a gate insulating member formed between the gate electrode and the organic semiconductor, and a pixel electrode connected to the drain electrode In the method of manufacturing an organic thin film transistor array panel according to an embodiment, the insulating film is buried with a photosensitive organic solution on a printing plate having a predetermined wire on the surface, and the photosensitive organic material buried in the wire of the printing plate is used as the substrate. Transferring, and photosensitive transferred to the substrate Removing the solvent from the organic solution.

본 발명의 일실시예에 의한 유기 박막 트랜지스터 표시판을 제조하는 방법은 기판 위에 데이터선, 소스 전극 및 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극 위에 개구부를 가지는 절연막을 형성하는 단계, 상기 개구부에 유기 반도체를 형성하는 단계, 상기 유기 반도체 위에 게이트 절연 부재를 형성하는 단계, 상기 절연막 및 상기 게이트 절연 부재 위에 게이트선을 형성하는 단계, 그리고 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 절연막은 불소를 포함하고 두께가 10Å 내지 7,000Å이다.A method of manufacturing an organic thin film transistor array panel according to an embodiment of the present invention comprises the steps of forming a data line, a source electrode and a drain electrode on a substrate, forming an insulating film having an opening on the source electrode and the drain electrode, Forming an organic semiconductor in the opening, forming a gate insulating member on the organic semiconductor, forming a gate line on the insulating film and the gate insulating member, and forming a pixel electrode connected to the drain electrode Wherein the insulating film contains fluorine and has a thickness of 10 kPa to 7,000 kPa.

상기 절연막을 형성하는 단계는, 표면에 소정의 화선(畵線)을 가진 인쇄판에 감광성 유기물 용액을 묻히는 단계, 상기 인쇄판의 화선에 묻어 있는 감광성 유기물을 상기 기판으로 전사하는 단계, 그리고 상기 기판에 전사된 감광성 유기물 용액에서 용매를 제거하는 단계를 포함하는 것이 바람직하다.The forming of the insulating layer may include: depositing a photosensitive organic solution on a printing plate having a predetermined wire on a surface, transferring the photosensitive organic material buried on a wire of the printing plate to the substrate, and transferring the photosensitive organic material to the substrate; It is preferred to include the step of removing the solvent from the prepared photosensitive organic solution.

상기 절연막이 표면이 소수성에 가까워지도록 표면 개질하는 단계를 더 포함하는 것이 바람직하다.Preferably, the insulating film further includes surface modification such that the surface is close to hydrophobicity.

상기 절연막을 표면 개질하는 단계는 상기 절연막 위에 불소 함유 기체를 공급하여 상기 절연막 표면에 불소화 처리를 하는 것이 바람직하다.In the step of surface modifying the insulating film, it is preferable to supply a fluorine-containing gas on the insulating film to fluoride the surface of the insulating film.

상기 절연막 형성 방법은 미세 접촉 인쇄법으로 형성하는 것이 바람직하다.It is preferable to form the said insulating film formation method by the micro-contact printing method.

본 발명의 다른 실시예에 의한 유기 박막 트랜지스터 표시판의 제조 방법은 기판 위에 데이터선을 형성하는 단계, 상기 데이터선과 교차하며 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 데이터선과 연결되어 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계, 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극 위에 개 구부를 가지는 절연막을 형성하는 단계, 그리고 상기 개구부에 유기 반도체를 형성하는 단계를 포함하며, 상기 절연막은 불소를 포함하고 두께가 10Å 내지 7,000 Å이다.In another embodiment, a method of manufacturing an organic thin film transistor array panel includes forming a data line on a substrate, forming a gate line intersecting the data line and including a gate electrode, and a source electrode connected to the data line. And forming a drain electrode facing the source electrode, forming a pixel electrode connected to the drain electrode, forming an insulating film having an opening on the source electrode and the drain electrode, and forming an organic layer in the opening. And forming a semiconductor, wherein the insulating film contains fluorine and has a thickness of 10 kPa to 7,000 kPa.

상기 절연막을 형성하는 단계는, 표면에 소정의 화선(畵線)을 가진 인쇄판에 감광성 유기물 용액을 묻히는 단계, 상기 인쇄판의 화선에 묻어 있는 감광성 유기물을 상기 기판으로 전사하는 단계, 그리고 상기 기판에 전사된 감광성 유기물 용액에서 용매를 제거하는 단계를 포함하는 것이 바람직하다.The forming of the insulating layer may include: depositing a photosensitive organic solution on a printing plate having a predetermined wire on a surface, transferring the photosensitive organic material buried on a wire of the printing plate to the substrate, and transferring the photosensitive organic material to the substrate; It is preferred to include the step of removing the solvent from the prepared photosensitive organic solution.

상기 절연막이 표면이 소수성에 가까워지도록 표면 개질하는 단계를 더 포함하는 것이 바람직하다.Preferably, the insulating film further includes surface modification such that the surface is close to hydrophobicity.

상기 절연막을 표면 개질하는 단계는 상기 절연막 위에 불소 함유 기체를 공급하여 상기 절연막 표면에 불소화 처리를 하는 것이 바람직하다.In the step of surface modifying the insulating film, it is preferable to supply a fluorine-containing gas on the insulating film to fluoride the surface of the insulating film.

상기 절연막 형성 방법은 미세 접촉 인쇄법으로 형성하는 것이 바람직하다.It is preferable to form the said insulating film formation method by the micro-contact printing method.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포 함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right over" but also another part in the middle. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판에 대하여 상세하게 설명한다. Hereinafter, the organic thin film transistor panel according to one embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2. FIG.

도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.1 is a layout view of an organic thin film transistor array panel according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the thin film transistor array panel of FIG. 1 taken along a line II-II.

투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 복수의 데이터선(data line)(171), 복수의 유지 전극선(storage electrode line)(172) 및 복수의 차광 부재(174)를 포함하는 복수의 데이터 도전체가 형성되어 있다.A plurality of data lines 171, a plurality of storage electrode lines 172, and a plurality of substrates 110 on an insulating substrate 110 made of transparent glass, silicon, or plastic. A plurality of data conductors including the light blocking member 174 is formed.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 데이터선(171)은 옆으로 돌출한 복수의 돌출부(projection)(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.The data line 171 transmits a data signal and mainly extends in the vertical direction. Each data line 171 includes a plurality of projections 173 protruding sideways and a wide end portion 179 for connection with another layer or an external driving circuit. A data driving circuit (not shown) for generating a data signal is mounted on a flexible printed circuit film (not shown) attached to the substrate 110, or directly mounted on the substrate 110, It may be integrated into the substrate 110. When the data driving circuit is integrated on the substrate 110, the data line 171 can extend and be directly connected thereto.

유지 전극선(172)은 소정의 전압을 인가 받으며, 데이터선(171)과 거의 나란 하게 뻗은 줄기선과 이로부터 갈라진 복수의 유지 전극(storage electrode)(177)을 포함한다. 유지 전극선(172) 각각은 인접한 두 데이터선(171) 사이에 위치하며, 줄기선은 두 데이터선(171) 중 오른쪽에 가깝다. 유지 전극(177)은 줄기선과 함께 직사각형을 이루어 닫힌 영역을 정의한다. 그러나 유지 전극선(172)의 모양 및 배치는 여러 가지로 변형될 수 있다.The storage electrode line 172 receives a predetermined voltage, and includes a stem line extending substantially in parallel with the data line 171 and a plurality of storage electrodes 177 split therefrom. Each of the storage electrode lines 172 is positioned between two adjacent data lines 171, and the stem line is closer to the right side of the two data lines 171. The storage electrode 177 forms a rectangle with the stem line to define a closed region. However, the shape and arrangement of the storage electrode line 172 may be modified in various ways.

차광 부재(174)는 데이터선(171) 및 유지 전극선(172)과 분리되어 있다. The light blocking member 174 is separated from the data line 171 and the storage electrode line 172.

데이터 도전체(171, 172, 174)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 금(Ag)이나 금 합금 등 금 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 기판(110)과의 접착성이 우수하거나, 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이나 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 데이터 도전체(171, 172, 174)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The data conductors 171, 172, and 174 include aluminum-based metals such as aluminum (Al) and aluminum alloys, silver-based metals such as silver (Ag) and silver alloys, gold-based metals such as gold (Ag) and gold alloys, and copper (Cu ) And copper alloys such as copper alloys, molybdenum-based metals such as molybdenum (Mo) and molybdenum alloys, and chromium (Cr), tantalum (Ta) and titanium (Ti). However, they may have a multi-film structure including two conductive films (not shown) having different physical properties. One of the conductive films is made of a metal having a low resistivity, for example, an aluminum-based metal, a silver-based metal, or a copper-based metal to reduce signal delay and voltage drop. On the other hand, other conductive films have excellent adhesion to the substrate 110 or have physical, chemical and electrical contact properties with other materials, particularly indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metals and chromium. Made of tantalum, titanium, etc. Examples of such a combination include a chromium lower film, an aluminum (alloy) upper film, an aluminum (alloy) lower film and a molybdenum (alloy) upper film. However, the data conductors 171, 172, and 174 may be made of various other metals or conductors.

데이터 도전체(171, 172, 174)는 그 측면이 기판(110) 면에 대하여 30 °내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.The side surfaces of the data conductors 171, 172, and 174 may be inclined at an inclination angle of about 30 ° to about 80 ° with respect to the surface of the substrate 110.

데이터 도전체(171, 172, 174) 위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 질화규소(SiNx) 또는 산화규소(SiO2) 따위의 무기 절연물로 만들어질 수 있으며, 그 두께는 약 2,000 내지 5,000Å일 수 있다.An interlayer insulating layer 160 is formed on the data conductors 171, 172, and 174. The interlayer insulating layer 160 may be made of an inorganic insulator such as silicon nitride (SiNx) or silicon oxide (SiO 2 ), and may have a thickness of about 2,000 to 5,000 kPa.

층간 절연막(160)에는 데이터선(171)의 끝 부분(179)을 드러내는 복수의 접촉 구멍(162) 및 데이터선(171)의 돌출부(173)를 드러내는 복수의 접촉 구멍(163)이 형성되어 있다.The interlayer insulating layer 160 is provided with a plurality of contact holes 162 exposing the end portion 179 of the data line 171 and a plurality of contact holes 163 exposing the protrusion 173 of the data line 171. .

층간 절연막(160) 위에는 복수의 소스 전극(source electrode)(133), 복수의 드레인 전극(drain electrode)(135) 및 복수의 접촉 보조 부재(contact assistant)(82)를 포함하는 복수의 중간 도전체가 형성되어 있다. 중간 도전체(133, 135, 82)는 유기 반도체와 일 함수(work function) 차이가 크지 않은 도전 물질로 만들어질 수 있으며, 이러한 물질로는 IZO 또는 ITO를 예로 들 수 있다. 이들의 두께는 약 300 내지 1,000Å일 수 있다.On the interlayer insulating layer 160, a plurality of intermediate conductors including a plurality of source electrodes 133, a plurality of drain electrodes 135, and a plurality of contact assistants 82 are formed. Formed. The intermediate conductors 133, 135, and 82 may be made of a conductive material having a large difference in work function from an organic semiconductor. Examples of the material may include IZO or ITO. Their thickness may be about 300 to 1,000 mm 3.

소스 전극(133)은 접촉 구멍(163)을 통하여 데이터선(171)과 연결되어 있다.The source electrode 133 is connected to the data line 171 through the contact hole 163.

드레인 전극(135)은 차광 부재(174) 위에서 소스 전극(133)과 마주하는 부분(이하 '전극부'라고 함)(136) 및 유지 전극선(172)과 중첩하는 부분(이하 '용량부'라고 함)(137)을 포함한다.The drain electrode 135 overlaps the portion of the light blocking member 174 that faces the source electrode 133 (hereinafter, referred to as an “electrode portion”) 136 and the storage electrode line 172 (hereinafter, referred to as a “capacitive portion”). 137).

접촉 보조 부재(82)는 접촉 구멍(162)을 통하여 데이터선(171)의 끝 부 분(179)과 연결되어 있으며, 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.The contact auxiliary member 82 is connected to the end portion 179 of the data line 171 through the contact hole 162, and the adhesion between the end portion 179 of the data line 171 and the external device is limited. Complement and protect them.

소스 전극(133), 드레인 전극(135) 및 층간 절연막(160) 위에는 절연막(140)이 형성되어 있다. 절연막(140)은 용액 공정이 가능한 감광성 유기 물질로 만들어질 수 있으며, 그 두께는 약 10Å 내지 7,000Å 일 수 있으며, 바람직하게는 약 1,000 Å이다. An insulating layer 140 is formed on the source electrode 133, the drain electrode 135, and the interlayer insulating layer 160. The insulating layer 140 may be made of a photosensitive organic material capable of a solution process, and may have a thickness of about 10 kPa to 7,000 kPa, and preferably about 1,000 kPa.

종래 기술에 의한 절연막(140)의 두께는 약 7,000 Å정도 인데 비하여, 본 발명에 의한 절연막(140)의 두께는 약 1,000 Å 으로 얇다. 이는 절연막(140)의 두께를 얇게 하여 절연막(140) 사이에 적하되는 유기 반도체 용액의 양을 줄이기 위함이다. 이와 같이 얇은 절연막(140)을 형성하기 위하여는 미세 접촉 인쇄법을 이용할 수 있다. The thickness of the insulating film 140 according to the prior art is about 7,000 Å, whereas the thickness of the insulating film 140 according to the present invention is about 1,000 Å. This is because the thickness of the insulating film 140 is reduced to reduce the amount of the organic semiconductor solution dropped between the insulating films 140. In order to form the thin insulating layer 140 as described above, a microcontact printing method may be used.

이와 같이 약 1,000 Å 두께의 얇은 절연막(140)을 형성하고 그 사이에 유기 반도체를 적하하여 유기 박막 트랜지스터를 형성하면, 커피 스테인(coffee stain) 등의 결함이나 과적(過積)의 유기 반도체로 인한 누설 전류의 발생 없이 안정된 트랜지스터 특성을 얻을 수 있다.As such, when the thin insulating film 140 having a thickness of about 1,000 mW is formed, and the organic thin film transistor is formed by dropping the organic semiconductor therebetween, a defect such as coffee stain or an excessive amount of organic semiconductor is formed. Stable transistor characteristics can be obtained without generating leakage current.

이와 같이 얇은 두께의 절연막(140)을 이용하여 형성한 트랜지스터 특성을 실험하였다.Thus, the transistor characteristics formed using the thin insulating film 140 were tested.

도 19는 종래 기술에 의한 절연막(140)의 두께가 약 7,500Å인 트래지스터의 전류 전압 곡선을 나타낸 그래프이고, 도 20은 본 발명의 일실시예에 의한 절연막(140)의 두께가 약 1,000Å인 트래지스터의 전류 전압 곡선을 나타낸 그래프이 다. 도 19 및 도 20의 가로축은 게이트 전압(Vg)을 나타내는 값이고, 세로축은 소스전류(Is)를 나타내는 값이다.FIG. 19 is a graph illustrating a current voltage curve of a transistor having a thickness of about 7,500 mA according to the related art. This graph shows the current voltage curve of the in-transistor. 19 and 20, the horizontal axis represents a gate voltage Vg, and the vertical axis represents a source current Is.

도 19에 도시된 바와 같이 절연막(140)의 두께가 약 7,500Å인 트래지스터의 전류 전압 곡선을 살펴보면 전압값(Vg)의 변화량이 큰 범위에 걸쳐서 전류값(Is)이 변화하는 온오프(on-off)특성을 나타내는 것을 알 수 있다. As shown in FIG. 19, the current voltage curve of the transistor having the thickness of the insulating layer 140 is about 7,500 kΩ, and the current value Is is changed over the range where the variation of the voltage value Vg is large. -off) characteristic.

이에 비하여, 도 20에 도시된 바와 같이 절연막(140)의 두께가 약 1,00Å인 트래지스터의 전류 전압 곡선을 살펴보면 전압값(Vg)의 변화량이 작은 범위에 걸쳐서 전류값(Is)이 크게 변화하는 온오프(on-off)특성을 나타내는 것을 알 수 있다. On the other hand, as shown in FIG. 20, when the current voltage curve of the transistor having the thickness of the insulating layer 140 is about 1,000 mA, the current value Is is greatly changed over the range where the variation of the voltage value Vg is small. It can be seen that the on-off characteristic is shown.

즉 도 19와 도 20을 비교하여보면, 도 19 에 나타난 바와 같이 절연막(140)의 두께가 약 7,500Å인 트래지스터의 전류 전압 곡선은 온오프 특성이 좋지 않으며, 이력현상(hysteresis)을 크게 나타낸다.19 and 20, as shown in FIG. 19, the current voltage curve of the transistor having the thickness of the insulating layer 140 having a thickness of about 7,500 k ohms is poor in on-off characteristics, and exhibits large hysteresis. .

이에 비하여 도 20 에 나타난 바와 같이 전류가 절연막(140)의 두께가 약 1,000Å인 트래지스터의 전류 전압 곡선은 온오프 특성이 좋으며, 전류 곡선이 이력현상(hysteresis)을 적게 나타낸다.On the other hand, as shown in FIG. 20, the current voltage curve of the transistor whose current is about 1,000 kW of the insulating film 140 has good on-off characteristic, and the current curve shows less hysteresis.

따라서 두께가 얇은 절연막(140)을 이용하여 트랜지스터를 형성하면 안정된 트랜지스터 특성을 얻을 수 있다.Therefore, when the transistor is formed using the thin insulating layer 140, stable transistor characteristics may be obtained.

여기서 절연막(140)은 열 또는 빛에 의해 가교성을 갖는 수지를 포함하여 내식각성을 갖는 물질로 만들어질 수도 있으며, 절연막(140)에는 복수의 개구부(146) 및 복수의 접촉 구멍(145)이 형성되어 있다. Here, the insulating layer 140 may be made of a material having etching resistance, including a resin having crosslinkability by heat or light, and the openings 146 and the plurality of contact holes 145 may be formed in the insulating layer 140. Formed.

개구부(146)는 소스 전극(133) 및 드레인 전극(135)과 이들 사이의 층간 절 연막(160) 부분을 노출하며, 접촉 구멍(145)은 드레인 전극(135)을 노출한다. 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179) 위에는 절연막(140)이 없다.The opening 146 exposes the source electrode 133 and the drain electrode 135 and a portion of the interlayer insulating film 160 therebetween, and the contact hole 145 exposes the drain electrode 135. The insulating layer 140 is not disposed on the end portion 129 of the gate line 121 and the end portion 179 of the data line 171.

절연막(140)의 개구부(146) 내에는 복수의 섬형 유기 반도체(organic semiconductor island)(154)가 형성되어 있다. A plurality of island type organic semiconductor islands 154 are formed in the opening 146 of the insulating layer 140.

유기 반도체(154)는 소스 전극(133) 및 드레인 전극(135)과 접하며, 그 높이가 절연막(140)보다 낮아서 개구부(146) 내에 절연막(140)에 의하여 완전히 갇혀 있다. 이와 같이 유기 반도체(154)가 절연막(140)에 의해 완전히 갇혀 측면이 노출되지 않으므로 제조 공정에서 유기 반도체(154)의 측면으로 화학액 따위가 침투하는 것이 방지될 수 있다.The organic semiconductor 154 is in contact with the source electrode 133 and the drain electrode 135. The height of the organic semiconductor 154 is lower than that of the insulating layer 140, so that the organic semiconductor 154 is completely trapped by the insulating layer 140 in the opening 146. As such, since the organic semiconductor 154 is completely trapped by the insulating layer 140 and the side surface is not exposed, infiltration of chemical liquid into the side surface of the organic semiconductor 154 in the manufacturing process can be prevented.

또한, 유기 반도체(154)는 차광 부재(174) 상부에 위치한다. 차광 부재(174)은 백라이트(backlight)로부터 기판(100)의 아래 쪽에서 들어오는 빛이 유기 반도체(154)로 직접 유입되는 것을 차단하여 유기 반도체(154)에서 광 누설 전류(light-induced leakage current)가 급격히 증가하는 것을 방지한다.In addition, the organic semiconductor 154 is positioned on the light blocking member 174. The light blocking member 174 blocks light coming from the bottom of the substrate 100 from the backlight directly into the organic semiconductor 154 so that light-induced leakage current in the organic semiconductor 154 is prevented. Prevents a sharp increase.

유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저분자 화합물을 포함할 수 있다.The organic semiconductor 154 may include a polymer compound or a low-molecular compound dissolved in an aqueous solution or an organic solvent.

유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.The organic semiconductor 154 may comprise a derivative comprising a substituent of tetracene or pentacene. The organic semiconductor 154 may also include an oligothiophene comprising 4 to 8 thiophenes connected at the 2, 5 positions of the thiophene ring.

유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다. 유기 반도체(154)는 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다. The organic semiconductor 154 may be polythienylenevinylene, poly-3-hexylthiophene, polythiophene, phthalocyanine, metallized phthalocyanine or metallized phthalocyanine thereof. Halogenated derivatives. The organic semiconductor 154 may also include perylenetetracarboxylic dianhydride (PTCDA), naphthalenetetracarboxylic dianhydride (NTCDA), or an imide derivative thereof. The organic semiconductor 154 may include a derivative including perylene or coronene and substituents thereof.

유기 반도체(154)의 두께는 약 100Å 내지 약 500Å일 수 다.The organic semiconductor 154 may have a thickness of about 100 GPa to about 500 GPa.

이와 같이 유기 박막 트랜지스터의 유기 반도체(154)의 두께를 얇게 하면 유기 반도체(154)의 두께가 두꺼운 경우보다 유기 박막 트랜지스터의 온오프(on/off) 특성이 좋다. As described above, when the thickness of the organic semiconductor 154 of the organic thin film transistor is reduced, the on / off characteristic of the organic thin film transistor is better than when the thickness of the organic semiconductor 154 is thick.

유기 반도체(154) 위에는 게이트 절연 부재(144)가 형성되어 있다. 게이트 절연 부재(144) 또한 절연막(140)보다 높이가 낮아서 개구부(146) 내에 절연막(140)으로 완전히 갇혀 있다.The gate insulating member 144 is formed on the organic semiconductor 154. The gate insulating member 144 is also lower than the insulating layer 140, so that the gate insulating member 144 is completely trapped as the insulating layer 140 in the opening 146.

게이트 절연 부재(144)는 비교적 높은 유전 상수를 가지는 유기 물질 또는 무기 물질로 만들어진다. 이러한 유기 물질의 예로는 폴리이미드(polyimide)계 화합물, 폴리비닐알코올(polyvinyl alcohol)계 화합물, 폴리플루오란(polyfluorane)계 화합물, 파릴렌(parylene) 등의 용해성 고분자 화합물을 들 수 있으며, 무기 물질의 예로는 옥타데실트리클로로실란(octadecyl trichloro silane, OTS)으로 표면 처리된 산화규소 따위를 들 수 있다. Gate insulating member 144 is made of an organic or inorganic material having a relatively high dielectric constant. Examples of such organic materials include soluble polymer compounds such as polyimide compounds, polyvinyl alcohol compounds, polyfluorane compounds, and parylene, and inorganic materials. Examples include silicon oxide surface-treated with octadecyl trichloro silane (OTS).

게이트 절연 부재(144) 위에는 도전성 차단 부재(126)가 형성되어 있다. 차단 부재(126)는 게이트 절연 부재(144) 및 유기 반도체(154)를 보호하며, IZO 또는 ITO로 만들어질 수 있다.The conductive blocking member 126 is formed on the gate insulating member 144. The blocking member 126 protects the gate insulating member 144 and the organic semiconductor 154 and may be made of IZO or ITO.

차단 부재(126) 및 절연막(140) 위에는 복수의 게이트선(gate line)(121)이 형성되어 있다.A plurality of gate lines 121 are formed on the blocking member 126 and the insulating layer 140.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 데이터선(171) 및 유지 전극선(172)과 교차한다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.The gate line 121 transmits a gate signal and mainly extends in a horizontal direction to cross the data line 171 and the storage electrode line 172. Each gate line 121 includes a plurality of gate electrodes 124 protruding upwards and a wide end portion 129 for connection with another layer or an external driving circuit. A gate driving circuit (not shown) that generates a gate signal is mounted on a flexible printed circuit film (not shown) attached over the substrate 110, directly mounted on the substrate 110, or integrated into the substrate 110. Can be. When the gate driving circuit is integrated on the substrate 110, the gate line 121 may extend to be directly connected to the gate driving circuit.

게이트 전극(124)은 게이트 절연 부재(144)를 사이에 두고 유기 반도체(154) 와 중첩하며, 차단 부재(126) 위에서 차단 부재(126)를 완전히 덮는다. 차단 부재(126)는 게이트 전극(124)과 게이트 절연 부재(144) 사이의 접착성(adhesion)을 강화하여 게이트 전극(124)이 들뜨는 것(lifting)을 방지할 수 있다. The gate electrode 124 overlaps the organic semiconductor 154 with the gate insulating member 144 interposed therebetween, and completely covers the blocking member 126 on the blocking member 126. The blocking member 126 may enhance the adhesion between the gate electrode 124 and the gate insulating member 144 to prevent the gate electrode 124 from lifting.

게이트선(121)은 데이터선(171) 및 유지 전극선(172)과 동일한 재료로 만들어질 수 있다. 게이트선(121) 및 유지 축전기용 도전체(127)의 측면 또한 기 판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80° 인 것이 바람직하다.The gate line 121 may be made of the same material as the data line 171 and the storage electrode line 172. Side surfaces of the gate line 121 and the storage capacitor conductor 127 are also inclined with respect to the substrate 110 surface, and the inclination angle is preferably about 30 ° to about 80 °.

하나의 게이트 전극(124), 하나의 소스 전극(133) 및 하나의 드레인 전극(135)은 유기 반도체(154)와 함께 하나의 유기 박막 트랜지스터(organic thin film transistor, OTFT)(Q)를 이루며, 유기 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(133)과 드레인 전극(135) 사이의 유기 반도체(154)에 형성된다.One gate electrode 124, one source electrode 133, and one drain electrode 135 form an organic thin film transistor (OTFT) Q together with the organic semiconductor 154. A channel of the organic thin film transistor Q is formed in the organic semiconductor 154 between the source electrode 133 and the drain electrode 135.

앞서 설명하였듯이, 소스 전극(133) 및 드레인 전극(135)의 일함수가 유기 반도체(154)의 일함수와 비슷하므로, 이들 전극(133, 135)과 유기 반도체(154) 사이에 쇼트키 장벽(schottky barrier)이 낮아져 캐리어 주입 및 이동이 용이하며, 이에 따라 유기 박막 트랜지스터(Q)의 성능이 좋아진다.As described above, since the work function of the source electrode 133 and the drain electrode 135 is similar to the work function of the organic semiconductor 154, a Schottky barrier (B) between the electrodes 133 and 135 and the organic semiconductor 154 is formed. The schottky barrier is lowered to facilitate carrier injection and movement, thereby improving the performance of the organic thin film transistor Q.

절연막(140) 위에는 또한 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(81)가 형성되어 있다. 이들은 IZO 또는 ITO 등과 같은 투명한 도전 물질로 만들어지며, 그 두께는 약 300Å 내지 약 1,000Å일 수 있다.A plurality of pixel electrodes 191 and a plurality of contact assistants 81 are also formed on the insulating film 140. They are made of a transparent conductive material such as IZO or ITO and the thickness thereof may be about 300 kPa to about 1,000 kPa.

화소 전극(191)은 접촉 구멍(145)을 통하여 드레인 전극(135)과 연결되어 있으며, 데이터선(171)과 중첩하여 개구율(aperture ratio)을 높일 수 있다. 그러나 화소 전극(191)은 게이트선(121)과는 떨어져 있다.The pixel electrode 191 is connected to the drain electrode 135 through the contact hole 145 and overlaps the data line 171 to increase the aperture ratio. However, the pixel electrode 191 is separated from the gate line 121.

화소 전극(191)은 박막 트랜지스터에서 데이터 전압을 인가 받아 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.The pixel electrode 191 generates an electric field together with a common electrode (not shown) of another display panel (not shown) that receives a data voltage from a thin film transistor and receives a common voltage. The direction of the liquid crystal molecules of the liquid crystal layer (not shown) in between is determined. The pixel electrode 191 and the common electrode form a capacitor (hereinafter, referred to as a "liquid crystal capacitor") to maintain an applied voltage even after the thin film transistor is turned off.

드레인 전극(135)의 용량부(137)와 유지 전극선(172)이 중첩하여 이루는 축전기는 "유지 축전기"라고 하며, 액정 축전기의 전압 유지 능력을 강화한다.The capacitor formed by the capacitor 137 of the drain electrode 135 and the storage electrode line 172 overlapping is referred to as a "holding capacitor", which enhances the voltage holding capability of the liquid crystal capacitor.

접촉 보조 부재(81)는 게이트선(121)의 끝 부분(129) 위에 형성되어 게이트선(121)의 끝 부분(129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.The contact auxiliary member 81 is formed on the end portion 129 of the gate line 121 to compensate for and protect the adhesion between the end portion 129 of the gate line 121 and an external device.

유기 박막 트랜지스터(Q) 및 화소 전극(191) 위에는 복수의 보호 부재(180)가 형성되어 있다. 보호 부재(180)는 띠 형태로 유기 박막 트랜지스터(Q)를 지나가면서 유기 박막 트랜지스터(Q)를 보호한다. 보호 부재(180)는 기판(110)의 일부분 또는 전면에 형성될 수 있으며, 경우에 따라 생략할 수도 있다.A plurality of protection members 180 are formed on the organic thin film transistor Q and the pixel electrode 191. The protection member 180 protects the organic thin film transistor Q while passing through the organic thin film transistor Q in the form of a band. The protection member 180 may be formed on a portion or the entire surface of the substrate 110, and may be omitted in some cases.

그러면 도 1 및 도 2에 도시한 유기 박막 트랜지스터를 제조하는 방법에 대하여 도 3 내지 도 15를 참고하여 상세히 설명한다. Next, a method of manufacturing the organic thin film transistor illustrated in FIGS. 1 and 2 will be described in detail with reference to FIGS. 3 to 15.

도 3, 도 5, 도 7, 도 9, 도 13 및 도 15는 도 1 및 도 2의 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 4는 도 3의 유기 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 유기 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 유기 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고, 도 10은 도 9의 유기 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이고, 도 11은 도 10의 절연막을 형성하는 공정을 나타낸 도면이고, 도 12은 도 10의 유기 박막 트랜지스터 표시판의 연속 공정 을 도시한 단면도이고, 도 14은 도 13의 유기 박막 트랜지스터 표시판을 XIII-XIII 선을 따라 잘라 도시한 단면도이고, 도 16는 도 15의 유기 박막 트랜지스터 표시판을 XV-XV 선을 따라 잘라 도시한 단면도이다.3, 5, 7, 9, 13, and 15 are layout views at an intermediate stage of a method of manufacturing the organic thin film transistor array panel of FIGS. 1 and 2 according to an embodiment of the present invention, and FIG. 4. 3 is a cross-sectional view of the organic thin film transistor array panel of FIG. 3 taken along line IV-IV, and FIG. 6 is a cross-sectional view of the organic thin film transistor array panel of FIG. 5 taken along line VI-VI, and FIG. 10 is a cross-sectional view of the organic thin film transistor array panel cut along the line VIII-VIII, and FIG. 10 is a cross-sectional view of the organic thin film transistor array panel shown in FIG. 9 along the line XX, and FIG. 12 is a cross-sectional view illustrating a continuous process of the organic thin film transistor array panel of FIG. 10. FIG. 14 is a cross-sectional view of the organic thin film transistor array panel of FIG. 13 taken along the line XIII-XIII. FIG. 15 Is a cross-sectional view of an organic thin film transistor array panel taken along a line XV-XV.

먼저, 기판(110) 위에 스퍼터링(sputtering) 따위의 방법으로 금속층을 적층하고 이를 사진 식각하여, 도 3 및 도 4에 도시한 바와 같이, 돌출부(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171), 유지 전극(177)을 포함하는 복수의 유지 전극선(172) 및 복수의 차광 부재(174)을 형성한다.First, a metal layer is stacked on the substrate 110 by a method such as sputtering and photo-etched, and as illustrated in FIGS. 3 and 4, a plurality of protrusions 173 and end portions 179 are included. The data line 171, the plurality of storage electrode lines 172 including the storage electrode 177, and the plurality of light blocking members 174 are formed.

다음, 도 5 및 도 6에 도시한 바와 같이, 질화규소를 화학 기상 증착(chemical vapor deposition, CVD)하여 층간 절연막(160)을 형성하고, 층간 절연막(160) 위에 감광막을 도포하고 사진 식각하여 접촉 구멍(162, 163)을 형성한다. Next, as shown in FIGS. 5 and 6, silicon nitride is chemical vapor deposited (CVD) to form an interlayer insulating film 160, a photoresist film is coated on the interlayer insulating film 160, and photo-etched to contact holes. 162 and 163 are formed.

다음, 도 7 및 도 8에 도시한 바와 같이, ITO 또는 IZO를 스퍼터링한 후 사진 식각하여 복수의 소스 전극(133), 복수의 드레인 전극(135) 및 복수의 접촉 보조 부재(82)를 형성한다. Next, as shown in FIGS. 7 and 8, after sputtering ITO or IZO, photo etching is performed to form a plurality of source electrodes 133, a plurality of drain electrodes 135, and a plurality of contact assistants 82. .

다음, 도 9 및 도 10에 도시한 바와 같이, 감광성 유기막을 도포하고 현상하여 복수의 개구부(146) 및 복수의 접촉 구멍(145)을 가지는 절연막(140)을 형성한다.Next, as shown in FIGS. 9 and 10, the photosensitive organic film is coated and developed to form an insulating film 140 having a plurality of openings 146 and a plurality of contact holes 145.

절연막(140)은 미세 접촉 인쇄법(micro contact printing)으로 형성하며, 도 11에 그 구체적인 단계들을 도시하였다.The insulating film 140 is formed by micro contact printing, and its specific steps are illustrated in FIG. 11.

먼저, 도 11a에는 도 7 및 도 8의 단계를 마친 기판(110)이 도시되어 있는데, 편의상 기판(110) 위의 각종 층들은 도시하지 않았다.First, FIG. 11A shows the substrate 110 having completed the steps of FIGS. 7 and 8, but for convenience, various layers on the substrate 110 are not shown.

이어 도 11b에 도시된 바와 같이, 절연막(140)의 모양에 대응하는 선명한 화선(畵線)이 표면에 형성되어 있는 탄성 중합체(elastomer) 틀(mold) 또는 스탬프(stamp)(200)등의 인쇄판에 감광성 유기물 용액(210)을 묻힌다. 감광성 유기물 용액(210)에 포함된 감광성 유기물은 특히 열 또는 빛에 의해 가교성을 갖는 수지를 포함하여 내식각성을 가질 수 있다.Subsequently, as shown in FIG. 11B, a printing plate such as an elastomer mold or a stamp 200 in which a clear line of wire corresponding to the shape of the insulating film 140 is formed on the surface thereof. It is buried in the photosensitive organic solution 210. The photosensitive organic material included in the photosensitive organic solution 210 may be particularly etch resistant including a resin having crosslinkability by heat or light.

이어 도 11c에 도시된 바와 같이, 틀(mold) 또는 스탬프(stamp)(200)등의 인쇄판에 묻어 있는 감광성 유기물(210)을 준비된 기판(110)으로 전사한다. Subsequently, as illustrated in FIG. 11C, the photosensitive organic material 210 buried in the printing plate such as a mold or stamp 200 is transferred to the prepared substrate 110.

이후 도 11d에 도시된 바와 같이, 기판(110)에 전사된 감광성 유기물(140)을 베이킹 또는 건조하여 용매를 제거한다.Thereafter, as illustrated in FIG. 11D, the solvent is removed by baking or drying the photosensitive organic material 140 transferred to the substrate 110.

이후, 절연막(140)의 표면을 플라스마(plasma)를 이용하여 친수성(hydrophilic) 또는 소수성(hydrophobic)으로 바꾸는 표면 개질을 실시한다. Thereafter, surface modification of the surface of the insulating layer 140 is changed to hydrophilic or hydrophobic using plasma.

본 실시예에서는 절연막(140)을 플라스마 분위기에서 불소화 처리한다. 예컨대, 건식 식각실에서 CF4, C2F6 또는 SF6와 같은 불소 함유 기체를 산소 기체(O2) 및/또는 불활성 기체와 함께 공급한다. 이 경우, 유기 물질로 만들어진 절연막(140)은 표면에서 탄소-불소 결합(C-F)이 이루어져 불소화 처리되며, 개구부(146)를 통하여 노출되어 있는 소스 전극(133), 드레인 전극(135) 및 층간 절연막(160)은 무기 물질로 만들어지므로 불소화 처리가 되지 않는다. 이와 같이 불소화 처리함에 따라 절연막(140) 표면은 소수성(hydrophobic)으로 개질되고 개구부(146)를 통하여 노출된 부분은 상대적으로 친수성을 가진다.In this embodiment, the insulating film 140 is fluorinated in a plasma atmosphere. For example, in a dry etching chamber a fluorine containing gas such as CF 4 , C 2 F 6 or SF 6 is fed with oxygen gas (O 2 ) and / or an inert gas. In this case, the insulating film 140 made of an organic material is fluorinated by forming a carbon-fluorine bond (CF) on its surface, and the source electrode 133, the drain electrode 135, and the interlayer insulating film exposed through the opening 146. 160 is made of an inorganic material and thus is not fluorinated. As described above, the surface of the insulating layer 140 is hydrophobicly modified and the portion exposed through the opening 146 is relatively hydrophilic.

그리하여 복수의 개구부(146)를 가지는 절연막(140)을 형성한다. 이때, 절연막(140)의 두께는 약 10Å 내지 약 7,000Å, 바람직하게는 약 약 1,000Å으로 형성한다. Thus, an insulating film 140 having a plurality of openings 146 is formed. In this case, the thickness of the insulating layer 140 is about 10 kPa to about 7,000 kPa, preferably about 1,000 kPa.

이와 같이 미세 접촉 인쇄법을 이용하여 절연막을 형성하면 절연막의 두께를 얇게 할 수 있다. 또한 절연막 형성을 위한 사진 공정이 별도로 필요하지 않으므로 제조 방법을 단순화 할 수 있으며, 작업 시간 및 비용을 절감할 수 있다.As described above, when the insulating film is formed using the microcontact printing method, the thickness of the insulating film can be reduced. In addition, since a photographic process for forming an insulating layer is not required, the manufacturing method can be simplified, and work time and cost can be reduced.

다음, 도 12에 도시된 바와 같이, 유기 반도체 물질을 용매에 용해하여 스핀 코팅(spin coating) 또는 슬릿 코팅(slit coating) 등의 방법으로 기판(110) 전면(全面)에 도포한다. 전술한 바와 같이, 절연막(140) 표면은 소수성을 가지고 개구부(146) 및 접촉 구멍(145)은 친수성을 가지므로 개구부(146) 및 접촉 구멍(145)에만 유기 반도체 용액이 모인다.Next, as shown in FIG. 12, the organic semiconductor material is dissolved in a solvent and coated on the entire surface of the substrate 110 by a method such as spin coating or slit coating. As described above, the surface of the insulating layer 140 has hydrophobicity, and the opening 146 and the contact hole 145 are hydrophilic, so that the organic semiconductor solution is collected only in the opening 146 and the contact hole 145.

다음, 건조 등을 통하여 용매를 제거하면 개구부(146) 내에 복수의 섬형 유기 반도체(154)가 형성되고 접촉 구멍(145) 내에도 유기 반도체 잔류물(154a)이 남는다.Next, when the solvent is removed through drying or the like, a plurality of island-like organic semiconductors 154 are formed in the openings 146, and the organic semiconductor residue 154a remains in the contact holes 145.

다음, 상술한 공정을 반복하여 게이트 절연 부재(144)를 형성한다. 즉 게이트 절연 부재 용액(도시하지 않음)을 기판(110) 전면에 도포하면, 전술한 바와 같이 개구부(146) 내의 유기 반도체(154) 위에 용액이 모여서 복수의 게이트 절연 부재(144)가 형성되고 접촉 구멍(145) 내의 유기 반도체 잔류물(154a) 위에도 게이트 절연 부재 잔류물(146a)이 남는다.Next, the above-described process is repeated to form the gate insulating member 144. That is, when a gate insulating member solution (not shown) is applied to the entire surface of the substrate 110, as described above, the solution is collected on the organic semiconductor 154 in the opening 146 to form a plurality of gate insulating members 144 and to contact the same. The gate insulating member residue 146a remains on the organic semiconductor residue 154a in the hole 145.

다음, 도 13 및 도 14에 도시한 바와 같이, IZO를 스퍼터링한 후 사진 식각 하여 게이트 절연 부재(144)를 덮는 복수의 차단 부재(126)를 형성한다. Next, as illustrated in FIGS. 13 and 14, after the sputtering of the IZO, a plurality of blocking members 126 are formed to cover the gate insulating member 144 by photolithography.

이어서, 기판(110) 전면을 건식 식각(dry etch)하여 접촉 구멍(145) 내에 남아있는 유기 반도체 잔류물(154a) 및 게이트 절연 부재 잔류물(146a)을 제거한다. 이 때, 유기 반도체(154) 및 게이트 절연 부재(144)는 차단 부재(126)에 의해 덮여 있으므로 제거되지 않는다. Next, the entire surface of the substrate 110 is dry etched to remove the organic semiconductor residue 154a and the gate insulation member residue 146a remaining in the contact hole 145. At this time, the organic semiconductor 154 and the gate insulating member 144 are covered by the blocking member 126 and thus are not removed.

여기서 유기 반도체 물질을 용매에 용해하여 스핀 코팅(spin coating) 또는 슬릿 코팅(slit coating) 등의 방법으로 기판 전면(全面)에 도포하는 방법 대신 형성된 개구부(146) 내에 유기 반도체 용액을 적하한 후 건조하여 섬형의 유기 반도체(154)를 형성할 수도 있다. 이때는 적하량을 조절하여 약 100Å 내지 약 500Å의 유기반도체(154)를 형성한다.Here, the organic semiconductor solution is dropped into the opening 146 formed by dissolving the organic semiconductor material in a solvent and applied to the entire surface of the substrate by spin coating or slit coating, and then dried. The island-like organic semiconductor 154 can also be formed. In this case, the dropping amount is controlled to form the organic semiconductor 154 of about 100 kPa to about 500 kPa.

그 다음, 스퍼터링 따위의 방법으로 금속층을 적층하고 이를 사진 식각하여, 도 15 및 도 16에 도시한 바와 같이, 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121)을 형성한다. Next, the metal layer is laminated and photo-etched by a method such as sputtering to form a gate line 121 including a gate electrode 124 and an end portion 129, as shown in FIGS. 15 and 16. .

이 때 게이트 전극(124)은 차단 부재(126)를 완전히 덮을 수 있는 크기로 형성한다. 이와 같이 게이트 전극(124)이 차단 부재(126)를 완전히 덮음으로써, 사진 식각 공정에서 사용하는 식각액 등이 ITO 또는 IZO와 같이 내화학성이 약한 물질로 만들어진 차단 부재(126)로 유입되는 것을 방지할 수 있고, 하부의 게이트 절연 부재(144) 및 유기 반도체(154)를 보호할 수 있다.In this case, the gate electrode 124 is formed to have a size that completely covers the blocking member 126. As such, the gate electrode 124 completely covers the blocking member 126, thereby preventing the etchant used in the photolithography process from flowing into the blocking member 126 made of a material having low chemical resistance, such as ITO or IZO. The lower gate insulating member 144 and the organic semiconductor 154 may be protected.

다음, 도 1 및 도 2에 도시한 바와 같이, IZO 또는 ITO를 스퍼터링한 후 사진 식각하여 복수의 화소 전극(191) 및 복수의 접촉 보조 부재(81)를 형성한다. Next, as illustrated in FIGS. 1 and 2, after the sputtering of IZO or ITO, photo etching is performed to form a plurality of pixel electrodes 191 and a plurality of contact assistants 81.

한편, 차단 부재(126) 및 화소 전극(191)은 IZO 또는 ITO 따위의 동일한 물질로 만들어질 수 있으나, 다른 층에 형성되어야 한다. 즉 차단 부재(126)는 게이트선(121) 형성 전에, 화소 전극(191)은 게이트선(121) 형성 후에 각각 형성하여야 한다. ITO 또는 IZO는 내화학성이 약하여 후속 공정에서 사용되는 금속용 식각액 등에 의해 손상되기 쉽다. 화소 전극(191)을 차단 부재(126)와 함께 형성하는 경우 차단 부재(126)는 게이트 전극(124)으로 완전히 덮을 수 있으나 화소 전극(191)은 덮을 수가 없으므로 그대로 노출되어 금속용 식각액 등에 의해 손상되기 쉽다. 따라서, 화소 전극(191)을 게이트선(121) 형성 후에 형성함으로써 이를 방지할 수 있다.Meanwhile, the blocking member 126 and the pixel electrode 191 may be made of the same material such as IZO or ITO, but should be formed in another layer. That is, the blocking member 126 should be formed before the gate line 121 and the pixel electrode 191 after the gate line 121. ITO or IZO is weak in chemical resistance and is likely to be damaged by an etchant for metal used in subsequent processes. When the pixel electrode 191 is formed together with the blocking member 126, the blocking member 126 may be completely covered with the gate electrode 124, but since the pixel electrode 191 may not be covered, it is exposed as it is and is damaged by an etchant for metal. Easy to be Therefore, this may be prevented by forming the pixel electrode 191 after the gate line 121 is formed.

마지막으로, 유기 박막 트랜지스터를 덮는 복수의 보호 부재(180)를 형성한다.Finally, a plurality of protection members 180 covering the organic thin film transistors are formed.

도 17 내지 도 18은 본 발명의 다른 실시예에 따른 유기 박막 트랜지스터의 단면도이다.17 to 18 are cross-sectional views of an organic thin film transistor according to another exemplary embodiment of the present invention.

도 1 내지 도 16은 게이트 전극이 유기 박막 트랜지스터의 상부에 형성된 구조인 반면 도 17 내지 도 18은 게이트 전극이 유기 박막 트랜지스터의 하부에 형성된 구조를 나타낸 도면이다.1 to 16 illustrate a structure in which a gate electrode is formed on an organic thin film transistor, whereas FIGS. 17 to 18 illustrate a structure in which a gate electrode is formed on an organic thin film transistor.

도 17은 개구부를 갖는 절연막(140)이 소스/드레인 전극(133/135) 하부에 형성된 구조이며, 도 18은 상기 절연막(140)이 소스/드레인 전극(133/135) 상부에 형성된 구조이다.17 illustrates a structure in which an insulating layer 140 having an opening is formed under the source / drain electrodes 133 and 135, and FIG. 18 illustrates a structure in which the insulating layer 140 is formed above the source / drain electrodes 133 and 135.

도 17 내지 도 18의 유기 박막 트랜지스터를 형성하는 방법은 도 1 내지 도 16의 실시예와 비교하여, 개구부(146)를 갖는 절연막(140)을 형성하기 전에 게이트 전극(124)를 먼저 형성한다는 점이 다르며, 그리고 도 18의 경우 개구부(146)를 갖는 절연막(140)을 형성한 후 소스/드레인 전극(133/135)을 형성한다는 점에서 차이가 있을 뿐 다른 공정 방법은 도 3 내지 도 16의 방법과 동일하다.The method of forming the organic thin film transistor of FIGS. 17 to 18 is that compared to the embodiment of FIGS. 1 to 16, the gate electrode 124 is first formed before forming the insulating layer 140 having the opening 146. 18 and in the case of FIG. 18, the source / drain electrodes 133/135 are formed after the insulating layer 140 having the opening 146 is formed. Is the same as

이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of the invention.

상술한 바와 같이, 유기 박막 트랜지스터의 절연막을 미세 접촉 인쇄법에 의하여 형성함으로써 절연막의 두께를 얇게 할 수 있으며 그에 따라 유기 박막 트랜지스터의 특성을 개선할 수 있다. 또한, 마스크를 사용하지 않고 절연막을 형성하여 공정을 단순화할 수 있다.As described above, by forming the insulating film of the organic thin film transistor by the fine contact printing method, the thickness of the insulating film can be reduced, thereby improving the characteristics of the organic thin film transistor. In addition, the process can be simplified by forming an insulating film without using a mask.

Claims (19)

기판,Board, 상기 기판 위에 형성된 게이트 전극,A gate electrode formed on the substrate, 상기 게이트 전극과 상기 기판 위에 형성되어 있는 층간 절연막,An interlayer insulating film formed on the gate electrode and the substrate, 상기 층간 절연막 위에 형성되며 상기 게이트 전극을 중심으로 서로 마주하는 소스 전극 및 드레인 전극,A source electrode and a drain electrode formed on the interlayer insulating layer and facing each other with respect to the gate electrode; 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있으며 제1 개구부를 가지는 절연막,An insulating film formed on the source electrode and the drain electrode and having a first opening; 상기 제1 개구부 내에 위치하며 상기 소스 전극 및 드레인 전극과 접촉하는 유기 반도체, 그리고An organic semiconductor positioned in the first opening and in contact with the source electrode and the drain electrode, and 상기 드레인 전극과 연결되어 있는 화소 전극A pixel electrode connected to the drain electrode 을 포함하며,/ RTI &gt; 상기 절연막은 불소를 포함하고 두께가 10Å 내지 7,000Å인 유기 박막 트랜지스터 표시판.The insulating film includes fluorine and has a thickness of 10 kV to 7,000 kV. 제1항에서,In claim 1, 상기 절연막은 열에 의해 가교성을 갖는 수지를 포함하여 내식각성을 갖는 물질인 유기 박막 트랜지스터 표시판.The insulating film is an organic thin film transistor array panel including a resin having cross-linkability by heat and having an etching resistance. 제1항에서,In claim 1, 상기 절연막은 상기 개구부에 의하여 노출된 부분에 비하여 소수성인 표면을 가지는 유기 박막 트랜지스터 표시판.And the insulating film has a hydrophobic surface compared to a portion exposed by the opening. 제1항에서,In claim 1, 상기 절연막은 퍼플르로에틸렌(perfluoroethylene)을 포함하는 유기 박막 트랜지스터 표시판.The insulating film includes an organic thin film transistor array panel including perfluoroethylene. 기판,Board, 상기 기판 위에 형성된 게이트 전극,A gate electrode formed on the substrate, 상기 게이트 전극과 상기 기판 위에 형성되어 있는 층간 절연막,An interlayer insulating film formed on the gate electrode and the substrate, 상기 층간 절연막 위에 형성되며 상기 게이트 전극 상부를 노출시키는 제1 개구부를 가지는 절연막,An insulating film formed over the interlayer insulating film and having a first opening exposing an upper portion of the gate electrode; 상기 절연막 위에 형성되어 상기 게이트 전극을 중심으로 서로 마주하는 소스 전극 및 드레인 전극,A source electrode and a drain electrode formed on the insulating layer and facing each other with respect to the gate electrode; 상기 제1 개구부 내에 위치하며 상기 소스 전극 및 드레인 전극과 접촉하는 유기 반도체, 그리고An organic semiconductor positioned in the first opening and in contact with the source electrode and the drain electrode, and 상기 드레인 전극과 연결되어 있는 화소 전극A pixel electrode connected to the drain electrode 을 포함하며,/ RTI &gt; 상기 절연막은 불소를 포함하고 두께가 10Å 내지 7,000Å인 유기 박막 트랜지스터 표시판.The insulating film includes fluorine and has a thickness of 10 kV to 7,000 kV. 제2항에서,3. The method of claim 2, 상기 절연막은 열에 의해 가교성을 갖는 수지를 포함하여 내식각성을 갖는 물질인 유기 박막 트랜지스터 표시판.The insulating film is an organic thin film transistor array panel including a resin having cross-linkability by heat and having an etching resistance. 제2항에서,3. The method of claim 2, 상기 절연막은 상기 개구부에 의하여 노출된 부분에 비하여 소수성인 표면을 가지는 유기 박막 트랜지스터 표시판.And the insulating film has a hydrophobic surface compared to a portion exposed by the opening. 제1항에서,In claim 1, 상기 절연막은 퍼플르로에틸렌(perfluoroethylene)을 포함하는 유기 박막 트랜지스터 표시판.The insulating film includes an organic thin film transistor array panel including perfluoroethylene. 기판, 상기 기판 상에 형성된 게이트 전극, 상기 게이트 전극과 이격되어 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 상부 또는 하부에 형성되어 있으며 제1 개구부를 가지는 절연막, 상기 제1 개구부 내에 위치하며 상기 소스 전극 및 드레인 전극과 접촉하는 유기 반도체, 상기 게이트 전극과 상기 유기 반도체 사이에 형성되어 있는 게이트 절연 부재, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 갖는 유기 박막 트랜 지스터 표시판을 제조하는 방법에 있어, A substrate, a gate electrode formed on the substrate, a source electrode spaced apart from the gate electrode, a drain electrode facing the source electrode, an insulating film formed on or under the source electrode and the drain electrode, and having a first opening; An organic thin film transistor having an organic semiconductor in the first opening and in contact with the source electrode and the drain electrode, a gate insulating member formed between the gate electrode and the organic semiconductor, and a pixel electrode connected to the drain electrode In the method of manufacturing a jigsaw display board, 상기 절연막은 The insulating film is 표면에 소정의 화선(畵線)을 가진 인쇄판에 감광성 유기물 용액을 묻히는 단계,Immersing the photosensitive organic solution in a printing plate having a predetermined wire on the surface, 상기 인쇄판의 화선에 묻어 있는 감광성 유기물을 상기 기판으로 전사하는 단계, 그리고Transferring the photosensitive organic material on the wire of the printing plate to the substrate, and 상기 기판에 전사된 감광성 유기물 용액에서 용매를 제거하는 단계Removing the solvent from the photosensitive organic solution transferred to the substrate 를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.Method for manufacturing an organic thin film transistor array panel comprising a. 기판 위에 데이터선, 소스 전극 및 드레인 전극을 형성하는 단계,Forming a data line, a source electrode and a drain electrode on the substrate, 상기 소스 전극 및 상기 드레인 전극 위에 개구부를 가지는 절연막을 형성하는 단계,Forming an insulating film having an opening on the source electrode and the drain electrode, 상기 개구부에 유기 반도체를 형성하는 단계,Forming an organic semiconductor in the opening; 상기 유기 반도체 위에 게이트 절연 부재를 형성하는 단계,Forming a gate insulating member on the organic semiconductor, 상기 절연막 및 상기 게이트 절연 부재 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 그리고Forming a gate line including a gate electrode on the insulating film and the gate insulating member, and 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계Forming a pixel electrode connected to the drain electrode 를 포함하며,/ RTI &gt; 상기 절연막은 불소를 포함하고 두께가 10Å 내지 7,000Å인 유기 박막 트랜지스터 표시판의 제조 방법.The insulating film includes a fluorine and has a thickness of 10 kV to 7,000 kV. 제10항에서,In claim 10, 상기 절연막을 형성하는 단계는,Forming the insulating film, 표면에 소정의 화선(畵線)을 가진 인쇄판에 감광성 유기물 용액을 묻히는 단계,Immersing the photosensitive organic solution in a printing plate having a predetermined wire on the surface, 상기 인쇄판의 화선에 묻어 있는 감광성 유기물을 상기 기판으로 전사하는 단계, 그리고Transferring the photosensitive organic material on the wire of the printing plate to the substrate, and 상기 기판에 전사된 감광성 유기물 용액에서 용매를 제거하는 단계Removing the solvent from the photosensitive organic solution transferred to the substrate 를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.Method for manufacturing an organic thin film transistor array panel comprising a. 제11항에서,12. The method of claim 11, 상기 절연막이 표면이 소수성에 가까워지도록 표면 개질하는 단계를 더 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.And surface-modifying the insulating film so that its surface is close to hydrophobic. 제12항에서,The method of claim 12, 상기 절연막을 표면 개질하는 단계는 상기 절연막 위에 불소 함유 기체를 공급하여 상기 절연막 표면에 불소화 처리를 하는 유기 박막 트랜지스터 표시판의 제조 방법.The surface-modifying of the insulating film may include supplying a fluorine-containing gas to the insulating film to fluoride the surface of the insulating film. 제10항에서,In claim 10, 상기 절연막 형성 방법은 미세 접촉 인쇄법으로 형성하는 유기 박막 트랜지스터 표시판의 제조 방법.The method of forming the insulating film is a method of manufacturing an organic thin film transistor array panel formed by a fine contact printing method. 기판 위에 데이터선을 형성하는 단계,Forming a data line on the substrate, 상기 데이터선과 교차하며 게이트 전극을 포함하는 게이트선을 형성하는 단계,Forming a gate line crossing the data line and including a gate electrode; 상기 데이터선과 연결되어 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계,Forming a source electrode connected to the data line and a drain electrode facing the source electrode; 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계,Forming a pixel electrode connected to the drain electrode; 상기 소스 전극 및 상기 드레인 전극 위에 개구부를 가지는 절연막을 형성하는 단계, 그리고Forming an insulating film having an opening on said source electrode and said drain electrode, and 상기 개구부에 유기 반도체를 형성하는 단계Forming an organic semiconductor in the opening 를 포함하며,/ RTI &gt; 상기 절연막은 불소를 포함하고 두께가 10Å 내지 7,000 Å인 유기 박막 트랜지스터 표시판의 제조 방법.The insulating layer includes fluorine and has a thickness of about 10 kV to about 7,000 kPa. 제15항에서,16. The method of claim 15, 상기 절연막을 형성하는 단계는,Forming the insulating film, 표면에 소정의 화선(畵線)을 가진 인쇄판에 감광성 유기물 용액을 묻히는 단계,Immersing the photosensitive organic solution in a printing plate having a predetermined wire on the surface, 상기 인쇄판의 화선에 묻어 있는 감광성 유기물을 상기 기판으로 전사하는 단계, 그리고Transferring the photosensitive organic material on the wire of the printing plate to the substrate, and 상기 기판에 전사된 감광성 유기물 용액에서 용매를 제거하는 단계Removing the solvent from the photosensitive organic solution transferred to the substrate 를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.Method for manufacturing an organic thin film transistor array panel comprising a. 제16항에서,17. The method of claim 16, 상기 절연막이 표면이 소수성에 가까워지도록 표면 개질하는 단계를 더 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.And surface-modifying the insulating film so that its surface is close to hydrophobic. 제17항에서,The method of claim 17, 상기 절연막을 표면 개질하는 단계는 상기 절연막 위에 불소 함유 기체를 공급하여 상기 절연막 표면에 불소화 처리를 하는 유기 박막 트랜지스터 표시판의 제조 방법.The surface-modifying of the insulating film may include supplying a fluorine-containing gas to the insulating film to fluoride the surface of the insulating film. 제15항에서,16. The method of claim 15, 상기 절연막 형성 방법은 미세 접촉 인쇄법으로 형성하는 유기 박막 트랜지스터 표시판의 제조 방법.The method of forming the insulating film is a method of manufacturing an organic thin film transistor array panel formed by a fine contact printing method.
KR1020060077988A 2006-08-11 2006-08-18 Organic thin film transistor array panel and method for manufacturing the same KR101272331B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060077988A KR101272331B1 (en) 2006-08-18 2006-08-18 Organic thin film transistor array panel and method for manufacturing the same
JP2007194095A JP2008047893A (en) 2006-08-11 2007-07-26 Thin film transistor display plate and method of manufacturing same
EP07015152A EP1887630A2 (en) 2006-08-11 2007-08-02 Thin film transistor array panel and method of manufacturing the same
US11/891,587 US20080035919A1 (en) 2006-08-11 2007-08-09 Thin film transistor array panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060077988A KR101272331B1 (en) 2006-08-18 2006-08-18 Organic thin film transistor array panel and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20080016192A KR20080016192A (en) 2008-02-21
KR101272331B1 true KR101272331B1 (en) 2013-06-07

Family

ID=39384357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060077988A KR101272331B1 (en) 2006-08-11 2006-08-18 Organic thin film transistor array panel and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101272331B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261223A (en) * 1998-03-10 1999-09-24 Dainippon Printing Co Ltd Manufacture of multilayered wiring board and multilayered wiring board
KR20000062886A (en) * 1999-03-16 2000-10-25 가나이 쓰토무 Semiconductor device, method of manufacturing the semiconductor device and liquid crystal display device
KR20030074472A (en) * 2002-03-14 2003-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method of fabricating the same
KR20040049110A (en) * 2002-12-05 2004-06-11 삼성전자주식회사 Organic thin film transistor array panel and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261223A (en) * 1998-03-10 1999-09-24 Dainippon Printing Co Ltd Manufacture of multilayered wiring board and multilayered wiring board
KR20000062886A (en) * 1999-03-16 2000-10-25 가나이 쓰토무 Semiconductor device, method of manufacturing the semiconductor device and liquid crystal display device
KR20030074472A (en) * 2002-03-14 2003-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method of fabricating the same
KR20040049110A (en) * 2002-12-05 2004-06-11 삼성전자주식회사 Organic thin film transistor array panel and manufacturing method thereof

Also Published As

Publication number Publication date
KR20080016192A (en) 2008-02-21

Similar Documents

Publication Publication Date Title
KR101197053B1 (en) Organic thin film transistor array panel and method for manufacturing the same
US7919778B2 (en) Making organic thin film transistor array panels
EP1648030B1 (en) Organic thin film transistor array
KR101187205B1 (en) Thin film transistor array panel and method for manufacturing the same
US20070109457A1 (en) Organic thin film transistor array panel
US20070024766A1 (en) Organic thin film transistor display panel
US7993958B2 (en) Organic thin film transistor array panel and manufacturing method thereof
US20050287719A1 (en) Organic thin film transistor array panel and manufacturing method thereof
KR101272328B1 (en) Ink jet printing system and manufacturing method of thin film transistor array panel using the same
KR101197059B1 (en) Thin film transistor array panel and method for manufacturing the same
JP2007053380A (en) Organic thin film transistor display panel and method for manufacturing the same
KR20070063300A (en) Organic thin film transistor array panel and method for manufacturing the same
KR20080013297A (en) Method for manufacturing thin film transistor array panel
KR101251997B1 (en) Thin film transistor array panel and method for manufacturing the same
KR101240653B1 (en) Thin film transistor array panel and method for manufacturing the same
KR20070052505A (en) Organic thin film transistor array panel and method for manufacturing the same
KR101189274B1 (en) Organic thin film transistor array panel and method for manufacturing the same
KR101272331B1 (en) Organic thin film transistor array panel and method for manufacturing the same
KR20080042441A (en) Organic thin film transistor array panel and fabricating methode thereof
KR20080026989A (en) Thin film transistor array panel and method for manufacturing the same
KR20070096609A (en) Thin film transistor array panel and method for manufacturing the same
KR20080026236A (en) Thin film transistor array panel and method for manufacturing the same
KR20070101030A (en) Thin film transistor array panel and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee