KR101240251B1 - Clock control apparatus of satellite communication system and apparatus for exchanging control station with thereof - Google Patents

Clock control apparatus of satellite communication system and apparatus for exchanging control station with thereof Download PDF

Info

Publication number
KR101240251B1
KR101240251B1 KR1020110064199A KR20110064199A KR101240251B1 KR 101240251 B1 KR101240251 B1 KR 101240251B1 KR 1020110064199 A KR1020110064199 A KR 1020110064199A KR 20110064199 A KR20110064199 A KR 20110064199A KR 101240251 B1 KR101240251 B1 KR 101240251B1
Authority
KR
South Korea
Prior art keywords
control signal
clock
clock control
reference burst
station
Prior art date
Application number
KR1020110064199A
Other languages
Korean (ko)
Other versions
KR20130007187A (en
Inventor
이재필
Original Assignee
에이피위성통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이피위성통신주식회사 filed Critical 에이피위성통신주식회사
Priority to KR1020110064199A priority Critical patent/KR101240251B1/en
Publication of KR20130007187A publication Critical patent/KR20130007187A/en
Application granted granted Critical
Publication of KR101240251B1 publication Critical patent/KR101240251B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H04W56/002—Mutual synchronization
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851—Systems using a satellite or space-based relay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/212—Time-division multiple access [TDMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Radio Relay Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 위성통신 시스템의 클럭 제어장치 및 이를 갖는 제어국 절환장치에 관한 것으로서, 위성통신 시스템의 단말국 및 부제어국에서 TDMA 제어를 위한 동기화시 기준버스트와의 타이밍 에러를 보상하기 위한 클럭 제어신호를 생성할 때 기준버스트의 단절이 발생하더라도 단절이전의 클럭 제어신호의 패턴에 따라 클럭을 제어할 수 있도록 할 뿐만 아니라 부제어국에서 제어국에서 송신하던 기준버스트에 의해 동기를 유지한 상태로 기준버스트를 송신할 수 있어 기준버스트의 일시적 단절상태에서도 동기를 유지할 수 있도록 할 뿐만 아니라 기준버스트의 단절이 길어질 경우 부제어국으로 자동 절환되어 동기를 유지함으로써 통신의 단절을 방지할 수 있다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clock control device and a control station switching device having the same, and includes a clock control for compensating a timing error with a reference burst during synchronization for TDMA control in a terminal station and a secondary control station of a satellite communication system. When the signal is generated, even if the reference burst occurs, not only can the clock be controlled according to the pattern of the clock control signal before disconnection, but also the synchronization is maintained by the reference burst transmitted from the control station from the sub-control station. Since the reference burst can be transmitted, the synchronization can be maintained even in the temporary disconnection state of the reference burst, and the disconnection of the reference burst can be automatically switched to the secondary control station to maintain the synchronization, thereby preventing the disconnection of the communication.

Description

위성통신 시스템의 클럭 제어장치 및 이를 갖는 제어국 절환장치{CLOCK CONTROL APPARATUS OF SATELLITE COMMUNICATION SYSTEM AND APPARATUS FOR EXCHANGING CONTROL STATION WITH THEREOF}CLOCK CONTROL APPARATUS OF SATELLITE COMMUNICATION SYSTEM AND APPARATUS FOR EXCHANGING CONTROL STATION WITH THEREOF}

본 발명은 위성통신 시스템의 클럭 제어장치 및 이를 갖는 제어국 절환장치에 관한 것으로서, 보다 상세하게는 위성통신 시스템의 단말국 및 부제어국에서 TDMA 제어를 위한 동기화시 기준버스트와의 타이밍 에러를 보상하기 위한 클럭 제어신호를 생성할 때 기준버스트의 단절이 발생하더라도 단절이전의 클럭 제어신호의 패턴에 따라 클럭을 제어할 수 있도록 할 뿐만 아니라 동기를 유지한 상태에서 부제어국에서 기준버스트를 송신할 수 있도록 한 위성통신 시스템의 클럭 제어장치 및 이를 갖는 제어국 절환장치에 관한 것이다.
The present invention relates to a clock control device of a satellite communication system and a control station switching device having the same, and more particularly, to compensate timing errors with reference bursts during synchronization for TDMA control in a terminal station and a secondary control station of a satellite communication system. When generating the clock control signal for the control, even if the reference burst occurs, not only the clock can be controlled according to the pattern of the clock control signal before the disconnection but also the reference control can be transmitted from the sub-control station while maintaining synchronization. The present invention relates to a clock control device of a satellite communication system and a control station switching device having the same.

위성통신은 하나의 위성을 매개로 하여 제어국 및 단말국들이 다중 접속하여 동일주파수대를 시간적으로 분할하여 그 주파수대로 상호통신을 하는 TDMA(Time Division Multiple Access ; 시분할다중접속) 방식이 주로 사용된다. In satellite communication, a time division multiple access (TDMA) scheme in which a control station and a terminal station multiple access through a single satellite, divides the same frequency band in time, and communicates with each other at that frequency is mainly used.

TDMA 방식의 위성통신 시스템은 네트워크에 접속되는 단말국을 감시하고 제어하며 단말국 간의 동기를 유지하도록 하는 기준버스트(Reference Burst ; RB)를 전송하는 하나의 제어국과, 제어국에서 제공하는 기준버스트에 따라 정보데이터를 포함한 트래픽버스트(Traffic Burst ; TB)를 송수신하는 다수의 단말국을 포함한다. In the TDMA satellite communication system, one control station transmits a reference burst (RB) that monitors and controls terminal stations connected to a network and maintains synchronization between terminal stations, and a reference burst provided by the control station. And a plurality of terminal stations for transmitting and receiving a traffic burst (TB) including information data.

이러한 위성통신 시스템에서는 하나의 제어국과 다수의 단말국이 위성을 공유하여 기준버스트 및 트래픽버스트를 전송하기 때문에, 버스트 간의 충돌이 발생하지 않도록 제어국 및 단말국 간의 망동기를 제어하여 버스트 전송 시점을 계산하고 버스트 전송신호를 생성하는 TDMA 제어기를 포함하고 있다.
In such a satellite communication system, since one control station and a plurality of terminal stations share satellites and transmit reference bursts and traffic bursts, the burst transmission timing is controlled by controlling the network between the control station and the terminal stations so that collisions do not occur. It includes a TDMA controller that calculates and generates burst transmissions.

위에서 설명한 기술은 본 발명이 속하는 기술분야의 배경기술을 의미하며, 종래기술을 의미하는 것은 아니다.
The technology described above refers to the background of the technical field to which the present invention belongs, and does not mean the prior art.

이와 같이 위성통신 시스템에서는 제어국에서 송신되는 기준버스트를 기준으로 단말국에서 시간기준을 동기화시키기 위해 클럭간 오차를 보상하게 되나 기준이 되는 기준버스트가 기상악화나 터널 등을 통과하여 일시적으로 단절될 경우 클럭간 오차를 보상할 수 없을 뿐만 아니라 제어국에 이상이 발생하여 부제어국으로 절체할 경우 원래의 제어국과 동기가 유지된 상태에서 부제어국과 동기를 유지하기 어려운 문제점이 있다. As described above, the satellite communication system compensates the error between clocks to synchronize the time reference at the terminal station based on the reference burst transmitted from the control station, but the reference burst is temporarily disconnected through bad weather or tunnels. In this case, not only the error between clocks can be compensated, but also when an error occurs in the control station to switch to the sub-control station, it is difficult to keep the sub-control station in sync with the original control station.

본 발명은 상기와 같은 문제점을 개선하기 위해 창작된 것으로서, 위성통신 시스템의 단말국 및 부제어국에서 TDMA 제어를 위한 동기화시 기준버스트와의 타이밍 에러를 보상하기 위한 클럭 제어신호를 생성할 때 기준버스트의 단절이 발생하더라도 단절이전의 클럭 제어신호의 패턴에 따라 클럭을 제어할 수 있도록 할 뿐만 아니라 동기를 유지한 상태에서 부제어국에서 기준버스트를 송신할 수 있도록 한 위성통신 시스템의 클럭 제어장치 및 이를 갖는 제어국 절환장치를 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and is a reference for generating a clock control signal for compensating a timing error with a reference burst during synchronization for TDMA control in a terminal station and a sub-control station of a satellite communication system. Clock control device of satellite communication system not only to control the clock according to the pattern of clock control signal before disconnection even if burst break occurs, but also to transmit the reference burst from the sub-control station in synchronization. And a control station switching device having the same.

본 발명의 일 측면에 따른 위성통신 시스템의 클럭 제어장치는 제어국에서 동기를 유지하도록 송신한 기준버스트를 단말국에서 수신부를 통해 수신하고, 기준버스트를 기반으로 제어국과 단말국간의 클럭오차를 산출하여 클럭오차를 보상하기 위한 클럭제어신호를 생성하는 클럭제어신호 생성부; 클럭제어신호 생성부에서 생성된 클럭제어신호를 입력받아 클럭제어신호의 패턴을 바탕으로 클럭오차를 보상하기 위한 의사 클럭제어신호를 생성하는 의사 클럭제어신호 생성부; 수신부에서 수신되는 기준버스트의 신호세기를 검출하는 신호세기 검출부; 및 신호세기 검출부에서의 검출결과에 따라 신호세기와 설정값을 비교하여 클럭제어신호와 의사 클럭제어신호를 선택적으로 TDMA 제어기로 출력하는 제어신호 선택부를 포함하는 것을 특징으로 한다. A clock control apparatus of a satellite communication system according to an aspect of the present invention receives a reference burst transmitted from a control station so as to maintain synchronization at a terminal station through a receiver, and adjusts a clock error between the control station and the terminal station based on the reference burst. A clock control signal generator configured to calculate and generate a clock control signal to compensate for a clock error; A pseudo clock control signal generator for receiving a clock control signal generated by the clock control signal generator and generating a pseudo clock control signal for compensating for a clock error based on a pattern of the clock control signal; A signal strength detector for detecting a signal strength of a reference burst received at the receiver; And a control signal selector for comparing the signal strength with a set value according to the detection result of the signal strength detector and selectively outputting the clock control signal and the pseudo clock control signal to the TDMA controller.

본 발명에서 클럭제어신호 생성부는 클럭오차를 평균하는 제 1평균기; 및 제 1평균기의 출력값 중 소수부분을 절단하여 정수로 출력하는 절단기를 포함하는 것을 특징으로 한다. In the present invention, the clock control signal generator comprises: a first averager for averaging clock errors; And a cutter which cuts the fractional part of the output value of the first averager and outputs it as an integer.

본 발명에서 의사 클럭제어신호 생성부는 클럭제어신호를 평균하는 제 2평균기; 및 제 2평균기의 출력값 중 나머지 부분에 대해 반복적으로 합산하여 정수로 출력하는 나머지 연산을 수행하여 정수로 출력하는 정수화기를 포함하는 것을 특징으로 한다.
In the present invention, the pseudo clock control signal generation unit includes a second averager for averaging the clock control signal; And a water purifier configured to repeatedly add the remaining parts of the output values of the second averager to output integers, and to output the integers.

본 발명의 다른 측면에 따른 위성통신 시스템의 클럭 제어장치를 갖는 제어국 절환장치는 제어국에서 동기를 유지하도록 송신한 기준버스트를 부제어국에서 수신부를 통해 수신하고, 기준버스트를 기반으로 제어국과 부제어국간의 클럭오차를 산출하여 클럭오차를 보상하기 위한 클럭제어신호를 생성하는 클럭제어신호 생성부; 클럭제어신호 생성부에서 생성된 클럭제어신호를 입력받아 클럭제어신호의 패턴을 바탕으로 클럭오차를 보상하기 위한 의사 클럭제어신호를 생성하는 의사 클럭제어신호 생성부; 수신부에서 수신되는 기준버스트의 신호세기를 검출하는 신호세기 검출부; 신호세기 검출부에서의 검출결과에 따라 신호세기와 설정값을 비교하여 클럭제어신호와 의사 클럭제어신호를 선택적으로 출력하는 제어신호 선택부; 및 제어신호 선택부로부터 출력된 클럭제어신호와 의사 클럭제어신호에 따라 클럭오차를 보상하며 신호세기 검출부의 검출결과에 따라 신호세기와 설정값을 비교하여 송신부를 통해 기준버스트를 송신하는 TDMA 제어기를 포함하는 것을 특징으로 한다. A control station switching device having a clock control device of a satellite communication system according to another aspect of the present invention receives a reference burst transmitted from a control station to maintain synchronization at a sub-controller through a receiving unit, and based on the reference burst. A clock control signal generator for generating a clock control signal for compensating for the clock error by calculating a clock error between the controller and the sub-control station; A pseudo clock control signal generator for receiving a clock control signal generated by the clock control signal generator and generating a pseudo clock control signal for compensating for a clock error based on a pattern of the clock control signal; A signal strength detector for detecting a signal strength of a reference burst received at the receiver; A control signal selector for selectively outputting a clock control signal and a pseudo clock control signal by comparing the signal strength with a set value according to a detection result of the signal strength detector; And a TDMA controller for compensating clock errors according to the clock control signal and the pseudo clock control signal output from the control signal selector, and comparing the signal strength and the set value according to the detection result of the signal strength detector. It is characterized by including.

본 발명에서 클럭제어신호 생성부는 클럭오차를 평균하는 제 1평균기; 및 제 1평균기의 출력값 중 소수부분을 절단하여 정수로 출력하는 절단기를 포함하는 것을 특징으로 한다. In the present invention, the clock control signal generator comprises: a first averager for averaging clock errors; And a cutter which cuts the fractional part of the output value of the first averager and outputs it as an integer.

본 발명에서 의사 클럭제어신호 생성부는 클럭제어신호를 평균하는 제 2평균기; 및 제 2평균기의 출력값 중 나머지 부분에 대해 반복 합산하여 정수로 출력하는 나머지 연산을 수행하여 정수로 출력하는 정수화기를 포함하는 것을 특징으로 한다. In the present invention, the pseudo clock control signal generation unit includes a second averager for averaging the clock control signal; And it characterized in that it comprises a water purifier for performing the remaining operation of outputting an integer by repeatedly adding to the remaining portion of the output value of the second averager to output an integer.

본 발명에서 TDMA 제어기는 신호세기 검출부의 검출결과 기준버스트의 신호세기가 설정값 이하의 상태로 유지된 시간이 설정시간을 경과할 경우 송신부를 통해 기준버스트를 송신하는 것을 특징으로 한다.
In the present invention, the TDMA controller transmits the reference burst through the transmitter when the time when the signal strength of the detection result of the signal strength detector is kept below the set value passes the set time.

본 발명은 위성통신 시스템의 단말국 및 부제어국에서 TDMA 제어를 위한 동기화시 기준버스트와의 타이밍 에러를 보상하기 위한 클럭 제어신호를 생성할 때 기준버스트의 단절이 발생하더라도 단절이전의 클럭 제어신호의 패턴에 따라 클럭을 제어할 수 있도록 할 뿐만 아니라 부제어국에서 제어국에서 송신하던 기준버스트에 의해 동기를 유지한 상태로 기준버스트를 송신할 수 있어 기준버스트의 일시적 단절상태에서도 동기를 유지할 수 있도록 할 뿐만 아니라 기준버스트의 단절이 길어질 경우 부제어국으로 자동 절환되어 동기를 유지함으로써 통신의 단절을 방지할 수 있다.
The present invention provides a clock control signal prior to disconnection even if a disconnection of the reference burst occurs when generating a clock control signal for compensating a timing error with the reference burst during synchronization for TDMA control in the terminal station and the secondary control station of the satellite communication system. In addition to allowing the clock to be controlled according to the pattern, the sub-control station can transmit the reference bust while maintaining the synchronization by the reference burst transmitted from the control station, so that the synchronization can be maintained even when the reference bust is temporarily disconnected. In addition, when disconnection of the reference burst is prolonged, it is automatically switched to the sub-control station to maintain synchronization to prevent the loss of communication.

도 1은 본 발명의 일 실시예에 따른 위성통신 시스템의 네트워크 구성도이다.
도 2는 본 발명의 일실시예에 따른 위성통신 시스템의 클럭 제어장치를 나타낸 블록구성도이다.
도 3은 본 발명의 일 실시예에 따른 위성통신 시스템의 클럭 제어장치를 갖는 제어국 절환장치를 나타낸 블록구성도이다. 1 is a network diagram of a satellite communication system according to an embodiment of the present invention.
2 is a block diagram illustrating a clock control apparatus of a satellite communication system according to an embodiment of the present invention.
3 is a block diagram showing a control station switching device having a clock control device of a satellite communication system according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 위성통신 시스템의 클럭 제어장치 및 이를 갖는 제어국 절환장치의 일 실시예를 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, an embodiment of a clock control device and a control station switching device having the same in a satellite communication system according to the present invention will be described with reference to the accompanying drawings. In this process, the thicknesses of the lines and the sizes of the components shown in the drawings may be exaggerated for clarity and convenience of explanation. In addition, the terms described below are defined in consideration of the functions of the present invention, which may vary depending on the intention or custom of the user, the operator. Therefore, definitions of these terms should be made based on the contents throughout this specification.

도 1은 본 발명의 일 실시예에 따른 위성통신 시스템의 네트워크 구성도이다. 1 is a network diagram of a satellite communication system according to an embodiment of the present invention.

도 1에 도시된 바와 같이 단일빔을 사용하는 TDMA 방식의 위성통신 시스템은 하나의 위성(300)을 통해 중계되는 네트워크에서 단말국(400,500)을 감시하고 제어하며 단말국(400,500) 간의 동기를 유지하도록 하는 기준버스트(Reference Burst)를 전송하는 주제어국(100) 및 주제어국(200)에 이상이 발생할 경우 네트워크를 유지하기 위한 부제어국(200)이 포함되며, 주제어국(100)이나 부제어국(200)에서 제공하는 기준버스트에 따라 정보데이터를 포함한 트래픽버스트(Traffic Burst)를 송수신하는 다수의 단말국(400,500)을 포함한다. As shown in FIG. 1, a TDMA satellite communication system using a single beam monitors and controls terminal stations 400 and 500 in a network relayed through one satellite 300 and maintains synchronization between terminal stations 400 and 500. If an abnormality occurs in the main control station 100 and the main control station 200 that transmits a reference burst to be included, the sub-control station 200 for maintaining the network is included, the main control station 100 or the sub-control It includes a plurality of terminal stations (400, 500) for transmitting and receiving traffic bursts including information data according to the reference burst provided by the station (200).

이러한 위성통신 시스템에서는 주제어국(100)에서 기준버스트를 전송하여 주제어국(100) 및 단말국(400,500) 간의 망동기를 제어하여 버스트간 충돌이 발생하지 않도록 한다. In such a satellite communication system, the main control station 100 transmits a reference burst so as to control the network between the main control station 100 and the terminal stations 400 and 500 so that collisions between bursts do not occur.

그러나, 단말국(400,500)에서 강우 등에 의한 기상악화나 터널 등을 통과하여 일시적으로 기준버스트가 수신되지 않을 경우 통신단절이 발생하게 되지만 본 발명에서는 클럭 제어장치를 통해 단절되기 전의 클럭 제어신호의 패턴에 따라 클럭을 제어하여 동기를 유지하도록 한다. However, if the reference station is temporarily not received due to bad weather or tunnel due to rain or the like at the terminal station 400 or 500, a communication break occurs. The clock is controlled accordingly to maintain synchronization.

또한, 부제어국(200)은 제어국 절환장치를 통해 주제어국(100)에서 송신하는 기준버스트를 수신하여 동기를 유지하는 상태에서 주제어국(100)으로부터 기준버스트의 수신이 장시간 단절될 경우 주제어국(100)에서 송신한 기준버스트에 의해 유지된 동기에 따라 부제어국(200)에서 기준버스트를 자동으로 송신할 수 있도록 자동 절환하여 통신의 단절없이 제어권한이 절환되도록 한다.
In addition, the sub-control station 200 receives the reference bust transmitted from the main control station 100 through the control station switching device to maintain the synchronization, the main control when the reception of the reference bust from the main control station 100 is disconnected for a long time In accordance with the synchronization maintained by the reference burst transmitted from the station 100, the sub-control station 200 automatically switches so that the reference burst can be automatically transmitted so that control authority is switched without disconnection of communication.

도 2는 본 발명의 일실시예에 따른 위성통신 시스템의 클럭 제어장치를 나타낸 블록구성도이다. 2 is a block diagram illustrating a clock control apparatus of a satellite communication system according to an embodiment of the present invention.

도 2에 도시된 바와 같이 본 발명의 일 실시예에 따른 위성통신 시스템의 클럭 제어장치는 클럭제어신호 생성부(20), 의사 클럭제어신호 생성부(40), 신호세기 검출부(30) 및 제어신호 선택부(50)를 포함한다. As shown in FIG. 2, a clock control apparatus of a satellite communication system according to an exemplary embodiment of the present invention includes a clock control signal generator 20, a pseudo clock control signal generator 40, a signal strength detector 30, and a controller. And a signal selector 50.

클럭제어신호 생성부(20)는 단말국(400,500)에서 수신부(10)를 통해 수신된 기준버스트를 기반으로 주제어국(100)과 단말국(400,500)간의 클럭오차를 산출하여 클럭오차를 보상하기 위한 클럭제어신호를 생성한다. The clock control signal generator 20 calculates a clock error between the main control station 100 and the terminal station 400, 500 based on the reference burst received through the receiver 10 from the terminal station 400, 500 to compensate for the clock error. Generates a clock control signal for

이때 클럭제어신호 생성부(20)는 TDMA 제어기(60)가 정수단위로 제어됨에 따라 클럭오차가 발생할 경우 이를 정수화하기 위해 클럭오차를 평균하는 제 1평균기(22) 및 제 1평균기(22)의 출력값 중 소수부분을 절단하여 정수로 출력하는 절단기(24)를 포함한다. In this case, the clock control signal generation unit 20 controls the TDMA controller 60 in the integer unit so that a clock error occurs when the clock error occurs. The first averager 22 and the first averager 22 average the clock errors. And a cutter 24 for cutting the fractional part of the output value of the output as an integer.

의사 클럭제어신호 생성부(40)는 클럭제어신호 생성부(20)에서 생성된 클럭제어신호를 입력받아 이전에 생성된 클럭제어신호의 패턴을 바탕을 클럭오차를 보상하기 위한 의사 클럭제어신호를 생성한다. The pseudo clock control signal generator 40 receives a clock control signal generated by the clock control signal generator 20 and generates a pseudo clock control signal for compensating for a clock error based on a pattern of a clock control signal generated previously. Create

이때 의사 클럭제어신호 생성부(40)는 TDMA 제어기(60)가 정수단위로 제어됨에 따라 클럭오차가 발생할 경우 이를 정수화하기 위해 클럭제어신호를 평균하는 제 2평균기(42) 및 제 2평균기(42)의 출력값 중 나머지 부분에 대해 반복 합산하여 정수로 출력하는 나머지 연산을 수행하여 정수로 출력하는 정수화기(44)를 포함한다. At this time, the pseudo clock control signal generator 40 may control the TDMA controller 60 in integer units so that a clock error occurs when the clock error occurs. And a water purifier 44 which performs a residual operation of repeatedly adding up the remaining part of the output value of 42 and outputting it as an integer and outputting the result as an integer.

신호세기 검출부(30)는 수신부(10)에서 수신되는 기준버스트의 신호세기를 신호대잡음비(SNR)를 측정하여 검출한다. The signal strength detector 30 measures the signal strength of the reference bust received by the receiver 10 by measuring the signal-to-noise ratio SNR.

제어신호 선택부(50)는 신호세기 검출부(30)에서의 검출결과에 따라 신호세기와 설정값을 비교하여 기준버스트가 정상적으로 수신될 경우에는 클럭제어신호를 선택하여 TDMA 제어기(60)로 출력되도록 하고, 신호세기 검출부(30)에서 수신되는 신호의 세기가 설정값 이하일 경우 의사 클럭제어신호를 선택하여 TDMA 제어기(60)로 출력되도록 하여 기준버스트가 정상적으로 수신되거나 일시적으로 수신되지 않아 단절되더라도 클럭오차를 보상하여 동기를 유지할 수 있도록 한다. The control signal selector 50 compares the signal strength with a set value according to the detection result of the signal strength detector 30 and selects a clock control signal to be output to the TDMA controller 60 when the reference burst is normally received. If the signal strength of the signal received from the signal strength detection unit 30 is less than or equal to the set value, the pseudo clock control signal is selected to be output to the TDMA controller 60 so that the clock burst may be lost even if the reference burst is normally received or temporarily received. To keep you motivated.

이와 같이 본 발명에 의한 위성통신 시스템의 클럭 제어장치에 따르면, TDMA 방식의 단일빔을 사용하는 위성통신 시스템의 단말국(400,500)에서 일시적으로 기준버스트가 수신되지 않더라도 단절되기 전의 클럭제어신호의 패턴에 따라 의사 클럭제어신호를 생성하여 TDMA 제어기(60)의 클럭을 제어함으로써 동기를 유지할 수 있다.
Thus, according to the clock control apparatus of the satellite communication system according to the present invention, the pattern of the clock control signal before disconnection even if the reference burst is not temporarily received by the terminal station (400,500) of the satellite communication system using a TDMA single beam By generating a pseudo clock control signal according to the control of the clock of the TDMA controller 60 can be kept synchronized.

도 3은 본 발명의 일 실시예에 따른 위성통신 시스템의 클럭 제어장치를 갖는 제어국 절환장치를 나타낸 블록구성도이다. 3 is a block diagram showing a control station switching device having a clock control device of a satellite communication system according to an embodiment of the present invention.

도 3에 도시된 바와 같이 본 발명의 일 실시예에 따른 위성통신 시스템의 클럭 제어장치를 갖는 제어국 절환장치는 클럭제어신호 생성부(20), 의사 클럭제어신호 생성부(40), 신호세기 검출부(30), 제어신호 선택부(50) 및 TDMA 제어기(60)를 포함한다. As shown in FIG. 3, a control station switching device having a clock control apparatus of a satellite communication system according to an embodiment of the present invention includes a clock control signal generator 20, a pseudo clock control signal generator 40, and a signal strength. The detector 30 includes a control signal selector 50 and a TDMA controller 60.

클럭제어신호 생성부(20)는 부제어국(200)에서 수신부(10)를 통해 수신된 기준버스트를 기반으로 주제어국(100)과 부제어국(200)간의 클럭오차를 산출하여 클럭오차를 보상하기 위한 클럭제어신호를 생성한다. The clock control signal generation unit 20 calculates a clock error between the main control station 100 and the sub control station 200 based on the reference burst received from the sub control station 200 through the receiving unit 10 to correct the clock error. Generate a clock control signal to compensate.

이때 클럭제어신호 생성부(20)는 TDMA 제어기(60)가 정수단위로 제어됨에 따라 클럭오차가 발생할 경우 이를 정수화하기 위해 클럭오차를 평균하는 제 1평균기(22) 및 제 1평균기(22)의 출력값 중 소수부분을 절단하여 정수로 출력하는 절단기(24)를 포함한다. In this case, the clock control signal generation unit 20 controls the TDMA controller 60 in the integer unit so that a clock error occurs when the clock error occurs. The first averager 22 and the first averager 22 average the clock errors. And a cutter 24 for cutting the fractional part of the output value of the output as an integer.

의사 클럭제어신호 생성부(40)는 클럭제어신호 생성부(20)에서 생성된 클럭제어신호를 입력받아 이전 클럭제어신호의 패턴을 바탕으로 클럭오차를 보상하기 위한 의사 클럭제어신호를 생성한다. The pseudo clock control signal generator 40 receives a clock control signal generated by the clock control signal generator 20 and generates a pseudo clock control signal for compensating a clock error based on a pattern of a previous clock control signal.

이때 의사 클럭제어신호 생성부(40)는 TDMA 제어기(60)가 정수단위로 제어됨에 따라 클럭오차가 발생할 경우 이를 정수화하기 위해 클럭제어신호를 평균하는 제 2평균기(42) 및 제 2평균기(42)의 출력값 중 나머지 부분에 대해 반복 합산하여 정수로 출력하는 나머지 연산을 수행하여 정수로 출력하는 정수화기(44)를 포함한다. At this time, the pseudo clock control signal generator 40 may control the TDMA controller 60 in integer units so that a clock error occurs when the clock error occurs. And a water purifier 44 which performs a residual operation of repeatedly adding up the remaining part of the output value of 42 and outputting it as an integer and outputting the result as an integer.

신호세기 검출부(30)는 수신부(10)에서 수신되는 기준버스트의 신호세기를 신호대잡음비(SNR)를 측정하여 검출한다. The signal strength detector 30 measures the signal strength of the reference bust received by the receiver 10 by measuring the signal-to-noise ratio SNR.

제어신호 선택부(50)는 신호세기 검출부(30)에서의 검출결과에 따라 신호세기와 설정값일 비교하여 기준버스트가 정상적으로 수신될 경우에는 클럭제어신호를 선택하여 TDMA 제어기(60)로 출력되도록 하고, 신호세기 검출부(30)에서 수신되는 신호의 세기가 설정값 이하일 경우 의사 클럭제어신호를 선택하여 TDMA 제어기(60)로 출력되도록 한다. The control signal selector 50 compares the signal strength with a set value according to the detection result of the signal strength detector 30, and selects a clock control signal to be output to the TDMA controller 60 when the reference burst is normally received. When the strength of the signal received from the signal strength detector 30 is less than or equal to the set value, the pseudo clock control signal is selected to be output to the TDMA controller 60.

TDMA 제어기(60)는 제어신호 선택부(50)로부터 출력된 클럭제어신호와 의사 클럭제어신호에 따라 클럭오차를 보상하여 기준버스트가 정상적으로 수신되거나 일시적으로 수신되지 않아 단절되더라도 클럭오차를 보상하여 동기를 유지할 수 있도록 한다. The TDMA controller 60 compensates for the clock error according to the clock control signal and the pseudo clock control signal output from the control signal selector 50 to compensate for the clock error even when the reference burst is normally received or temporarily disconnected. To maintain.

또한, TDMA 제어기(60)는 신호세기 검출부(30)에서 검출된 기준버스트의 신호세기가 설정값 이하의 상태로 유지된 시간이 설정시간을 경과할 경우 주제어국(100)의 이상으로 판단하고 자동으로 제어권한을 절환하여 주제어국(100)에서 송신하던 기준버스트 시간에 송신부(70)를 통해 기준버스트를 송신함으로써 통신의 단절없이 단말국(400,500)에서 시간기준을 잡아 동기될 수 있도록 한다. In addition, the TDMA controller 60 determines that the main station 100 is abnormal when the time for which the signal strength of the reference burst detected by the signal strength detector 30 remains below the set value passes the set time. By switching the control right to transmit the reference burst through the transmitting unit 70 at the reference burst time transmitted from the main control station 100 so that the terminal station (400, 500) can be synchronized by the time station without disconnection.

이와 같이 본 발명에 의한 위성통신 시스템의 클럭 제어장치를 갖는 제어국 절환장치에 따르면, TDMA 방식의 단일빔을 사용하는 위성통신 시스템의 부제어국(200)에서 일시적으로 기준버스트가 수신되지 않더라도 단절되기 전의 클럭제어신호의 패턴에 따라 의사 클럭제어신호를 생성하여 TDMA 제어기(60)의 클럭을 제어하면서 주제어국(100)에 이상이 발생한 것으로 판단될 경우 자동으로 제어권한을 절환하여 주제어국(100)에서 송신하던 기준버스트 시간에 기준버스트를 송신함으로써 통신의 단절없이 동기를 유지할 수 있도록 한다.
Thus, according to the control station switching device having a clock control device of the satellite communication system according to the present invention, even if the reference burst is not temporarily received by the sub-control station 200 of the satellite communication system using a TDMA single beam disconnection If it is determined that an abnormality has occurred in the main control station 100 while generating a pseudo clock control signal according to the pattern of the clock control signal before the control, the main control station 100 automatically switches the control authority. By transmitting the reference burst at the reference burst time, which is being transmitted from), it is possible to maintain synchronization without disconnection of communication.

본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. I will understand. Accordingly, the technical scope of the present invention should be defined by the following claims.

10 : 수신부 20 : 클럭제어신호 생성부
22 : 제 1평균기 24 : 절단기
30 : 신호세기 검출부 40 : 의사 클럭제어신호 생성부
42 : 제 2평균기 44 : 정수화기
50 : 제어신호 선택부 60 : TDMA 제어기
70 : 송신부10: receiver 20: clock control signal generator
22: first average 24, cutter
30: signal strength detector 40: pseudo clock control signal generator
42: second averager 44: water purifier
50: control signal selector 60: TDMA controller
70: transmitter

Claims (7)

제어국에서 동기를 유지하도록 송신하는 기준버스트를 단말국에서 수신부를 통해 수신하고, 상기 기준버스트를 기반으로 상기 제어국과 상기 단말국간의 클럭오차를 산출하여 상기 클럭오차를 보상하기 위한 클럭제어신호를 생성하는 클럭제어신호 생성부;
상기 클럭제어신호 생성부에서 생성된 상기 클럭제어신호를 입력받아 상기 클럭제어신호의 패턴을 바탕으로 상기 클럭오차를 보상하기 위한 의사 클럭제어신호를 생성하는 의사 클럭제어신호 생성부;
상기 수신부에서 수신되는 상기 기준버스트의 신호세기를 검출하는 신호세기 검출부; 및
상기 신호세기 검출부에서의 검출결과에 따라 상기 신호세기와 설정값을 비교하여 상기 클럭제어신호와 상기 의사 클럭제어신호를 선택적으로 TDMA 제어기로 출력하는 제어신호 선택부;를 포함하는 것을 특징으로 하는 위성통신 시스템의 클럭 제어장치.
A clock control signal for receiving a reference burst transmitted by the control station to maintain synchronization at the terminal station through a receiving unit, and calculating a clock error between the control station and the terminal station based on the reference burst. Clock control signal generation unit for generating a;
A pseudo clock control signal generator configured to receive the clock control signal generated by the clock control signal generator and generate a pseudo clock control signal for compensating the clock error based on a pattern of the clock control signal;
A signal strength detector for detecting a signal strength of the reference burst received by the receiver; And
And a control signal selector configured to compare the signal strength and a set value according to a detection result of the signal strength detector and selectively output the clock control signal and the pseudo clock control signal to a TDMA controller. Clock control device of communication system.
제 1항에 있어서, 상기 클럭제어신호 생성부는
상기 클럭오차를 평균하는 제 1평균기; 및
상기 제 1평균기의 출력값 중 소수부분을 절단하여 정수로 출력하는 절단기;를 포함하는 것을 특징으로 하는 위성통신 시스템의 클럭 제어장치.
The method of claim 1, wherein the clock control signal generation unit
A first averager that averages the clock errors; And
And a cutter which cuts a fractional part of the output value of the first averager and outputs it as an integer.
제 1항에 있어서, 상기 의사 클럭제어신호 생성부는
상기 클럭제어신호를 평균하는 제 2평균기; 및
상기 제 2평균기의 출력값 중 나머지 부분에 대해 반복적으로 합산하여 정수로 출력하는 나머지 연산을 수행하여 정수로 출력하는 정수화기;를 포함하는 것을 특징으로 하는 위성통신 시스템의 클럭 제어장치.
The method of claim 1, wherein the pseudo clock control signal generation unit
A second averager which averages the clock control signals; And
And a water purifier for performing a residual operation of repeatedly adding up the remaining parts of the output values of the second averager to output an integer and outputting the integer as an integer.
제어국에서 동기를 유지하도록 송신하는 기준버스트를 부제어국에서 수신부를 통해 수신하고, 상기 기준버스트를 기반으로 상기 제어국과 상기 부제어국간의 클럭오차를 산출하여 상기 클럭오차를 보상하기 위한 클럭제어신호를 생성하는 클럭제어신호 생성부;
상기 클럭제어신호 생성부에서 생성된 상기 클럭제어신호를 입력받아 상기 클럭제어신호의 패턴을 바탕으로 상기 클럭오차를 보상하기 위한 의사 클럭제어신호를 생성하는 의사 클럭제어신호 생성부;
상기 수신부에서 수신되는 상기 기준버스트의 신호세기를 검출하는 신호세기 검출부;
상기 신호세기 검출부에서의 검출결과에 따라 상기 신호세기와 설정값을 비교하여 상기 클럭제어신호와 상기 의사 클럭제어신호를 선택적으로 출력하는 제어신호 선택부; 및
상기 제어신호 선택부로부터 출력된 상기 클럭제어신호와 상기 의사 클럭제어신호에 따라 상기 클럭오차를 보상하며 상기 신호세기 검출부의 검출결과에 따라 상기 신호세기와 설정값을 비교하여 송신부를 통해 상기 기준버스트를 송신하는 TDMA 제어기;를 포함하는 것을 특징으로 하는 위성통신 시스템의 클럭 제어장치를 갖는 제어국 절환장치.
A clock for compensating for the clock error by receiving a reference burst transmitted from the control station to the sub-control station through a receiving unit and calculating a clock error between the control station and the sub-control station based on the reference burst. A clock control signal generator for generating a control signal;
A pseudo clock control signal generator configured to receive the clock control signal generated by the clock control signal generator and generate a pseudo clock control signal for compensating the clock error based on a pattern of the clock control signal;
A signal strength detector for detecting a signal strength of the reference burst received by the receiver;
A control signal selector for selectively outputting the clock control signal and the pseudo clock control signal by comparing the signal strength with a set value according to a detection result of the signal strength detector; And
Compensating the clock error according to the clock control signal and the pseudo clock control signal output from the control signal selector, and comparing the signal strength and a set value according to the detection result of the signal strength detector, and comparing the reference burst through the transmitter. And a clock control device of a satellite communication system.
제 4항에 있어서, 상기 클럭제어신호 생성부는
상기 클럭오차를 평균하는 제 1평균기; 및
상기 제 1평균기의 출력값 중 소수부분을 절단하여 정수로 출력하는 절단기;를 포함하는 것을 특징으로 하는 위성통신 시스템의 클럭 제어장치를 갖는 제어국 절환장치.
The clock control signal generator of claim 4, wherein the clock control signal generator
A first averager that averages the clock errors; And
And a cutter for cutting a fractional part of the output value of the first averager and outputting the integer as an integer.
제 4항에 있어서, 상기 의사 클럭제어신호 생성부는
상기 클럭제어신호를 평균하는 제 2평균기; 및
상기 제 2평균기의 출력값 중 나머지 부분에 대해 반복적으로 합산하여 정수로 출력하는 나머지 연산을 수행하여 정수로 출력하는 정수화기;를 포함하는 것을 특징으로 하는 위성통신 시스템의 클럭 제어장치를 갖는 제어국 절환장치.
The method of claim 4, wherein the pseudo clock control signal generation unit
A second averager which averages the clock control signals; And
A control station having a clock control device of a satellite communication system, comprising: a water purifier configured to repeatedly add the remaining parts of the output values of the second averager to output an integer and to output the integer as an integer. Switching device.
제 4항에 있어서, 상기 TDMA 제어기는 상기 신호세기 검출부의 검출결과 상기 기준버스트의 신호세기가 설정값 이하의 상태에서 유지된 시간이 설정시간을 경과할 경우 상기 송신부를 통해 상기 기준버스트를 송신하는 것을 특징으로 하는 위성통신 시스템의 클럭 제어장치를 갖는 제어국 절환장치. 5. The method of claim 4, wherein the TDMA controller transmits the reference burst through the transmitter when the time that the signal strength of the reference burst is less than or equal to the set value passes the set time. A control station switching device having a clock control device for a satellite communication system.
KR1020110064199A 2011-06-30 2011-06-30 Clock control apparatus of satellite communication system and apparatus for exchanging control station with thereof KR101240251B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110064199A KR101240251B1 (en) 2011-06-30 2011-06-30 Clock control apparatus of satellite communication system and apparatus for exchanging control station with thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110064199A KR101240251B1 (en) 2011-06-30 2011-06-30 Clock control apparatus of satellite communication system and apparatus for exchanging control station with thereof

Publications (2)

Publication Number Publication Date
KR20130007187A KR20130007187A (en) 2013-01-18
KR101240251B1 true KR101240251B1 (en) 2013-03-11

Family

ID=47837803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110064199A KR101240251B1 (en) 2011-06-30 2011-06-30 Clock control apparatus of satellite communication system and apparatus for exchanging control station with thereof

Country Status (1)

Country Link
KR (1) KR101240251B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107942362B (en) * 2017-11-07 2021-05-28 中国科学院光电研究院 Pseudo-range calculation method under condition of navigation message-free time stamp

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020094106A (en) * 2001-06-09 2002-12-18 주식회사 하이닉스반도체 Compensation Method of GPS clock in mobile communication system
KR20030003944A (en) * 2001-07-04 2003-01-14 엘지전자 주식회사 Apparatus for stabilizing clock signals in dual clock units
KR20090077378A (en) * 2008-01-11 2009-07-15 (주) 에이앤티에스 Clock-synchro detector and synchronizing method thereof
US20110089984A1 (en) 2009-10-20 2011-04-21 De-Yu Kao Clock signal balancing circuit and method for balancing clock signal in IC layout

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020094106A (en) * 2001-06-09 2002-12-18 주식회사 하이닉스반도체 Compensation Method of GPS clock in mobile communication system
KR20030003944A (en) * 2001-07-04 2003-01-14 엘지전자 주식회사 Apparatus for stabilizing clock signals in dual clock units
KR20090077378A (en) * 2008-01-11 2009-07-15 (주) 에이앤티에스 Clock-synchro detector and synchronizing method thereof
US20110089984A1 (en) 2009-10-20 2011-04-21 De-Yu Kao Clock signal balancing circuit and method for balancing clock signal in IC layout

Also Published As

Publication number Publication date
KR20130007187A (en) 2013-01-18

Similar Documents

Publication Publication Date Title
US7558356B2 (en) Providing global positioning system (GPS) timing signals to remote cellular base stations
EP1201050B1 (en) Method and apparatus for sequentially synchronizing a radio network
US9026042B1 (en) Method and apparatus for satellite communication with baseband switching over an IP network
JPH1075203A (en) Method and device for synchronizing communication in telecommunication system with satellite as base
JPWO2010084553A1 (en) Wireless relay device and wireless relay system
US20120327983A1 (en) Transmitter apparatus, transmission method and transmission system
JP2017073587A (en) System and method for broadcast communication
KR101240251B1 (en) Clock control apparatus of satellite communication system and apparatus for exchanging control station with thereof
US20080299972A1 (en) Method for synchronising a radio communication system, corresponding base station and terminal
US8520706B2 (en) Transmitting method, receiving method, transmitting device and receiving device
JP2010183360A (en) Retransmission system, reception converting device for retransmission system and conversion transmitting device for retransmission system
US9191844B2 (en) Systems and methods for phase determination over a wireless link
US20140226992A1 (en) Subscriber-side device and optical transmission system
CN111654361B (en) Method and system for dual-channel synchronization
JP3616533B2 (en) Initial connection system and control circuit thereof
JP5143624B2 (en) Radio wave transmission system and radio wave synchronous transmission method using asynchronous network
JP2006270228A (en) Relay transmission system, transmitter switching apparatus, and switching method of transmitter
KR101038505B1 (en) Multi channel transmission system being capable of transmitting at the same period and method therefor
JP2023146420A (en) Signal quality monitoring device, signal quality monitoring method, and computer program
KR101211473B1 (en) Compensation apparatus of distance error in control station of satellite communication system and method thereof
JPS6018028A (en) Synchronizing system for ss-tdma satellite communication
JP2009055336A (en) Wireless system
KR101211474B1 (en) Compensation apparatus of error in terminal station of satellite communication system and method thereof
JPH10154972A (en) Uninterruptible switching system
JPH02119332A (en) Time divisional multi-way multiplex communication system with automatic bit position alignment function

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190131

Year of fee payment: 7