KR101168337B1 - 데이터 출력 임피던스를 조절할 수 있는 집적회로 및 데이터 출력 임피던스 조절방법 - Google Patents

데이터 출력 임피던스를 조절할 수 있는 집적회로 및 데이터 출력 임피던스 조절방법 Download PDF

Info

Publication number
KR101168337B1
KR101168337B1 KR1020100066039A KR20100066039A KR101168337B1 KR 101168337 B1 KR101168337 B1 KR 101168337B1 KR 1020100066039 A KR1020100066039 A KR 1020100066039A KR 20100066039 A KR20100066039 A KR 20100066039A KR 101168337 B1 KR101168337 B1 KR 101168337B1
Authority
KR
South Korea
Prior art keywords
signal
pull
selection
response
signals
Prior art date
Application number
KR1020100066039A
Other languages
English (en)
Other versions
KR20120005339A (ko
Inventor
구자범
김관언
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100066039A priority Critical patent/KR101168337B1/ko
Priority to US13/033,845 priority patent/US8237464B2/en
Publication of KR20120005339A publication Critical patent/KR20120005339A/ko
Application granted granted Critical
Publication of KR101168337B1 publication Critical patent/KR101168337B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

데이터 출력 임피던스를 조절할 수 있는 집적회로는 어드레스신호를 디코딩하여 선택모드신호 및 제1 조정모드신호를 생성하는 어드레스디코더와, 상기 선택모드신호에 응답하여 선택신호를 디코딩하여 인에이블신호와 차단신호를 생성하는 선택신호디코더와, 상기 인에이블신호에 응답하여 풀업신호 및 풀다운신호를 선택풀업신호 및 선택풀다운신호로 전달하는 전달제어부를 포함한다.

Description

데이터 출력 임피던스를 조절할 수 있는 집적회로 및 데이터 출력 임피던스 조절방법{INTEGRATED CIRCUIT AND METHOD FOR CONTROLLING DATA OUTPUT IMPEDANCE}
본 발명은 데이터 출력 임피던스를 조절할 수 있는 집적회로 및 데이터 출력 임피던스 조절방법에 관한 것이다.
반도체 메모리 장치에서 동작 속도 향상을 위해 클럭과 동기되어 동작할 수 있는 동기식(Synchronous) 메모리 장치가 등장하였다. 처음 등장한 동기식 메모리 장치는 클럭의 상승 에지(rising edge)에 동기되어 하나의 데이터 핀에서 클럭의 한 주기에 걸쳐 하나의 데이터를 입출력하는 이른바 SDR(single data rate) 동기식 메모리 장치였다. 그러나, SDR 동기식 메모리 장치 역시 고속 동작을 요구하는 시스템의 속도를 만족하기에는 불충분하므로, 클럭 주기에 두 개의 데이터를 처리하는 방식인 디디알(DDR,double data rate) 동기식 메모리 장치가 제안되었다.
디디알 동기식 메모리 장치의 각 데이터 입출핀에서는 외부에서 입력되는 클럭의 상승 에지(rising edge)와 하강 에지(falling edge)에 동기되어 연속적으로 두 개의 데이터가 입출력되는 바, 클럭의 주파수를 증가시키지 않더라도 종래의 SDR 동기식 메모리 장치에 비하여 최소한 두 배 이상의 대역폭(band width)을 구현할 수 있어 그 만큼 고속동작이 구현 가능하다.
디디알 메모리 장치의 데이터 전송속도를 보다 더 빠르게 하기 위해 여러가지 새로운 개념이 추가되고 있는데, 세계 반도체 표준협회 또는 국제반도체표준협의기구라고 하는 단체인 JEDEC(Joint Electron Device Engineering Council)에서 제안한 디디알Ⅱ 동기식 메모리 장치의 스펙에는 디디알 메모리 장치에서 데이터를 출력하는 OCD 드라이버의 임피던스(impedance)를 조정할 수 있는 Off Chip Driver(이하 OCD라 함) 조정 컨트롤(calibration control)이라는 개념이 있다.
OCD 조정 컨트롤은 데이터를 출력하는 OCD 드라이버의 임피던스를 현재 시스템에서 최적이 되도록 조정하는 것을 말한다. 따라서, JEDEC의 디디알Ⅱ 동기식 메모리 장치의 스펙을 만족하기 위해서는 OCD 드라이브의 임피던스를 조정할 수 있는 기능을 추가로 구비해야 한다.
JEDEC의 스펙에서 제안된 OCD 조정 컨트롤 동작은 크게 데이터 OCD 드라이버의 임피던스를 측정하는 동작과 OCD 드라이버의 임피던스를 현재의 시스템에 맞게 조정하는 동작으로 나누어진다. 또한, OCD 드라이버는 풀업드라이버와 풀다운드라이버를 구비하고 있기 때문에 임피던스를 측정하는 동작은 하이레벨의 데이터를 출력하는 풀업드라이버의 임피던스를 측정하는 Drive1 모드와 로우레벨의 데이터를 출력하는 풀다운드라이버의 임피던스를 측정하는 Drive0 모드로 나누어서 진행된다.
또한, ODT(On Die Termination)라는 것도 있는데, 이것은 온다이 터미네이션이라고 해서 메모리 장치가 보드등에 집적될 때에 출력단 저항값을 조절하여 데이터 신호가 임피던스 불일치 없이 다음 칩으로 전송될 수 있도록 하는 것이다.
도1은 종래기술에 따른 데이터 출력 임피던스 조절회로의 구성을 도시한 블럭도이다.
도1에 도시된 바와 같이, 종래의 데이터 출력 임피던스 조절회로는 조정모드신호(ADJ_MODE)가 로직하이레벨인 상태에서 제어코드들(CON<1:4>)을 입력받아 풀업신호들(PU<1:6>) 및 풀다운신호들(PD<1:6>)을 생성하는 OCD제어부(100)와, 풀업신호들(PU<1:6>) 및 풀다운신호들(PD<1:6>)을 입력받아 임피던스가 조절되어 데이터를 출력하는 OCD드라이버들(101~132)로 구성된다.
이와 같은 구성의 종래의 데이터 출력 임피던스 조절회로에서 풀업신호들(PU<1:6>) 및 풀다운신호들(PD<1:6>)이 OCD 드라이버들(101~132)에 일괄적으로 적용되므로, OCD 드라이버들(101~132)은 동일하게 임피던스가 조절된다.
본 발명은 선택된 OCD 드라이버들만 임피던스를 조절할 수 있도록 한 테스트모드를 제공하여 누설전류를 감소시킬 수 있도록 한 워드라인 구동회로를 개시한다.
이를 위해 본 발명은 어드레스신호를 디코딩하여 선택모드신호 및 제1 조정모드신호를 생성하는 어드레스디코더와, 상기 선택모드신호에 응답하여 선택신호를 디코딩하여 인에이블신호와 차단신호를 생성하는 선택신호디코더와, 상기 인에이블신호에 응답하여 풀업신호 및 풀다운신호를 선택풀업신호 및 선택풀다운신호로 전달하는 전달제어부를 포함하는 집적회로를 제공한다.
또한, 본 발명은 메모리제어회로에서 인가되는 제1 조합의 어드레스신호를 입력받아 디코딩하여 선택모드신호를 생성하는 단계와, 상기 선택모드신호에 응답하여 선택신호를 디코딩하여 인에이블신호와 차단신호를 생성하는 단계와, 상기 인에이블신호에 응답하여 풀업신호 및 풀다운신호를 선택풀업신호 및 선택풀다운신호로 전달하는 단계; 및 상기 선택풀업신호 및 선택풀다운신호로 드라이버를 구동하는 단계를 포함하는 데이터 출력 임피던스 조절방법을 제공한다.
도1은 종래기술에 따른 데이터 출력 임피던스 조절회로의 구성을 도시한 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 데이터 출력 임피던스를 조절할 수 있는 집적회로의 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 집적회로에 포함된 모드신호전달부의 회로도이다.
도 4는 도 2에 도시된 집적회로에 포함된 전달제어부의 회로도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명의 일 실시예에 따른 데이터 출력 임피던스를 조절할 수 있는 집적회로의 구성을 도시한 블럭도이다.
도 2에 도시된 바와 같이, 본 실시예에 따른 집적회로는 반도체 메모리 장치 외부에서 제1 내지 제3 어드레스신호(A<1:3>), 제1 내지 제3 선택신호(SEL<1:3>) 및 제1 내지 제3 제어코드(CON<1:4>)를 데이터 출력 임피던스조절회로(3)에 인가하는 메모리제어회로(2)를 포함한다. 출력 임피던스조절회로(3)는 반도체 메모리 장치 내부에 구비되어 제1 내지 제3 어드레스신호(A<1:3>), 제1 내지 제3 선택신호(SEL<1:3>) 및 제1 내지 제3 제어코드(CON<1:4>)를 입력받아 데이터 출력 임피던스를 조절한다. 출력 임피던스 조절회로(3)는 어드레스패드부(30), 어드레스디코더(31), DQ패드부(32), 선택신호디코더(33), 모드신호전달부(34), 제어코드디코더(35), 전달제어부(36) 및 OCD드라이버부(37)로 구성된다.
어드레스디코더(31)는 다수의 어드레스 패드들(미도시)을 포함한 어드레스패드부(30)를 통해 메모리제어회로(2)로부터 인가된 제1 내지 제3 어드레스신호(A<1:3>)를 디코딩하여 하이레벨(실시예에 따라서는 로우레벨)로 인에이블되는 선택모드신호(SEL_MODE) 및 제1 조정모드신호(ADJ_MODE1)를 생성한다. 선택모드신호(SEL_MODE) 또는 제1 조정모드신호(ADJ_MODE1)를 하이레벨로 인에이블시키는 제1 내지 제3 어드레스신호(A<1:3>)의 로직레벨 조합은 실시예에 따라서 다양하게 설정할 수 있다.
선택신호디코더(33)는 선택모드신호(SEL_MODE)가 하이레벨인 경우 구동되어, 다수의 DQ패드들(미도시)을 포함한 DQ패드부(32)를 통해 메모리제어회로(2)로부터 인가된 제1 내지 제3 선택신호(SEL<1:3>)를 디코딩하여 차단신호(DIS) 및 제1 내지 제4 인에이블신호(EN<1:4>)를 생성한다. 제1 내지 제4 인에이블신호(EN<1:4>) 또는 차단신호(DIS)를 하이레벨로 인에이블시키는 제1 내지 제3 선택신호(SEL<1:3>)의 로직레벨 조합은 실시예에 따라서 다양하게 설정할 수 있는데, 본 실시예의 경우는 아래 표 1과 같이 설정한다.
<표 1>
Figure 112010044268335-pat00001
모드신호전달부(34)는, 도 3에 도시된 바와 같이, 차단신호(DIS)를 입력받아 반전버퍼링하는 인버터(IV30)와, 제1 조정모드신호(ADJ_MODE1) 및 인버터(IV30)의 출력신호를 입력받아 논리곱 연산을 수행하여 제2 조정모드신호(ADJ_MODE2)를 생성하는 논리부(340)로 구성된다. 이와 같은 구성의 모드신호전달부(34)는 차단신호(DIS)가 로우레벨인 경우 제1 조정모드신호(ADJ_MODE1)를 제2 조정모드신호(ADJ_MODE2)로 전달하고, 차단신호(DIS)가 하이레벨인 경우 제1 조정모드신호(ADJ_MODE1)에 관계없이 로우레벨로 디스에이블되는 제2 조정모드신호(ADJ_MODE2)를 출력한다.
제어코드디코더(35)는 제2 조정모드신호(ADJ_MODE2)가 하이레벨인 경우 구동되어, DQ패드부(32)를 통해 메모리제어회로(2)로부터 인가된 제1 내지 제4 제어코드(CON<1:4>)를 디코딩하여 제1 내지 제6 풀업신호(PU<1:6>) 및 제1 내지 제6 풀다운신호(PD<1:6>)를 생성한다.
전달제어부(36)는, 도 4에 도시된 바와 같이, 제1 내지 제4 전달제어부(361~364)로 구성된다.
제1 전달제어부(361)는 제1 내지 제6 풀업신호(PU<1:6>) 및 제1 인에이블신호(EN<1>)를 입력받아 논리곱 연산을 수행하여 제1 선택풀업신호들(PU1<1:6>)을 출력하는 앤드게이트(AND31)와, 제1 인에이블신호(EN<1>)를 반전버퍼링하는 인버터(IV31)와, 제1 내지 제6 풀다운신호(PD<1:6>) 및 인버터(IV31)의 출력신호를 입력받아 논리합 연산을 수행하여 제1 선택풀다운신호들(PD1<1:6>)을 출력하는 오아게이트(OR31)로 구성된다. 이와 같이 구성된 제1 전달제어부(361)는 제1 인에이블신호(EN<1>)가 하이레벨인 경우 제1 내지 제6 풀업신호(PU<1:6>) 및 제1 내지 제6 풀다운신호(PD<1:6>)를 제1 선택풀업신호들(PU1<1:6>) 및 제1 선택풀다운신호들(PD1<1:6>)로 전달한다. 또한, 제1 전달제어부(361)는 제1 인에이블신호(EN<1>)가 로우레벨인 경우 모두 하이레벨로 디스에이블된 제1 선택풀업신호들(PU1<1:6>)과 모두 로우레벨로 디스에이블된 제1 선택풀다운신호들(PD1<1:6>)을 출력한다.
제2 전달제어부(362)는 제1 내지 제6 풀업신호(PU<1:6>) 및 제2 인에이블신호(EN<2>)를 입력받아 논리곱 연산을 수행하여 제2 선택풀업신호들(PU2<1:6>)을 출력하는 앤드게이트(AND32)와, 제2 인에이블신호(EN<2>)를 반전버퍼링하는 인버터(IV32)와, 제1 내지 제6 풀다운신호(PD<1:6>) 및 인버터(IV32)의 출력신호를 입력받아 논리합 연산을 수행하여 제2 선택풀다운신호들(PD2<1:6>)을 출력하는 오아게이트(OR32)로 구성된다. 이와 같이 구성된 제2 전달제어부(362)는 제2 인에이블신호(EN<2>)가 하이레벨인 경우 제1 내지 제6 풀업신호(PU<1:6>) 및 제1 내지 제6 풀다운신호(PD<1:6>)를 제2 선택풀업신호들(PU2<1:6>) 및 제2 선택풀다운신호들(PD2<1:6>)로 전달한다. 또한, 제2 전달제어부(362)는 제2 인에이블신호(EN<2>)가 로우레벨인 경우 모두 하이레벨로 디스에이블된 제2 선택풀업신호들(PU2<1:6>)과 모두 로우레벨로 디스에이블된 제2 선택풀다운신호들(PD2<1:6>)을 출력한다.
제3 전달제어부(363)는 제1 내지 제6 풀업신호(PU<1:6>) 및 제3 인에이블신호(EN<3>)를 입력받아 논리곱 연산을 수행하여 제3 선택풀업신호들(PU3<1:6>)을 출력하는 앤드게이트(AND33)와, 제3 인에이블신호(EN<3>)를 반전버퍼링하는 인버터(IV33)와, 제1 내지 제6 풀다운신호(PD<1:6>) 및 인버터(IV33)의 출력신호를 입력받아 논리합 연산을 수행하여 제3 선택풀다운신호들(PD3<1:6>)을 출력하는 오아게이트(OR33)로 구성된다. 이와 같이 구성된 제3 전달제어부(363)는 제3 인에이블신호(EN<3>)가 하이레벨인 경우 제1 내지 제6 풀업신호(PU<1:6>) 및 제1 내지 제6 풀다운신호(PD<1:6>)를 제3 선택풀업신호들(PU3<1:6>) 및 제3 선택풀다운신호들(PD3<1:6>)로 전달한다. 또한, 제3 전달제어부(363)는 제3 인에이블신호(EN<3>)가 로우레벨인 경우 모두 하이레벨로 디스에이블된 제3 선택풀업신호들(PU3<1:6>)과 모두 로우레벨로 디스에이블된 제3 선택풀다운신호들(PD3<1:6>)을 출력한다.
제4 전달제어부(364)는 제1 내지 제6 풀업신호(PU<1:6>) 및 제4 인에이블신호들(EN<4>)을 입력받아 논리곱 연산을 수행하여 제4 선택풀업신호들(PU4<1:6>)을 출력하는 앤드게이트(AND34)와, 제4 인에이블신호(EN<4>)를 반전버퍼링하는 인버터(IV34)와, 제1 내지 제6 풀다운신호(PD<1:6>) 및 인버터(IV34)의 출력신호를 입력받아 논리합 연산을 수행하여 제4 선택풀다운신호들(PD4<1:6>)을 출력하는 오아게이트(OR34)로 구성된다. 이와 같이 구성된 제4 전달제어부(364)는 제4 인에이블신호(EN<4>)가 하이레벨인 경우 제1 내지 제6 풀업신호(PU<1:6>) 및 제1 내지 제6 풀다운신호(PD<1:6>)를 제4 선택풀업신호들(PU4<1:6>) 및 제4 선택풀다운신호들(PD4<1:6>)로 전달한다. 또한, 제4 전달제어부(364)는 제4 인에이블신호(EN<4>)가 로우레벨인 경우 모두 하이레벨로 디스에이블된 제4 선택풀업신호(PU4<1:6>)와 모두 로우레벨로 디스에이블된 제4 선택풀다운신호들(PD4<1:6>)을 출력한다.
OCD드라이버부(37)는 제1 내지 제4 OCD 드라이버(370~373)로 구성된다.
제1 OCD 드라이버(370)는 제1 선택풀업신호들(PU1<1:6>) 및 제1 선택풀다운신호들(PD1<1:6>)을 입력받아 데이터 출력 임피던스를 조절한다. 앞서, 설명한 바와 같이, 제1 선택풀업신호들(PU1<1:6>) 및 제1 선택풀다운신호들(PD1<1:6>)은 제1 인에이블신호(EN<1>)가 하이레벨인 경우 제1 내지 제6 풀업신호(PU<1:6>) 및 제1 내지 제6 풀다운신호(PD<1:6>)를 전달받아 생성되고, 제1 인에이블신호(EN<1>)가 로우레벨인 경우 모두 디스에이블된다.
제2 OCD 드라이버(371)는 제2 선택풀업신호들(PU2<1:6>) 및 제2 선택풀다운신호들(PD2<1:6>)을 입력받아 데이터 출력 임피던스를 조절한다. 앞서, 설명한 바와 같이, 제2 선택풀업신호들(PU2<1:6>) 및 제2 선택풀다운신호들(PD2<1:6>)은 제2 인에이블신호(EN<2>)가 하이레벨인 경우 제1 내지 제6 풀업신호(PU<1:6>) 및 제1 내지 제6 풀다운신호(PD<1:6>)를 전달받아 생성되고, 제2 인에이블신호(EN<2>)가 로우레벨인 경우 모두 디스에이블된다.
제3 OCD 드라이버(372)는 제3 선택풀업신호들(PU3<1:6>) 및 제3 선택풀다운신호들(PD3<1:6>)을 입력받아 데이터 출력 임피던스를 조절한다. 앞서, 설명한 바와 같이, 제3 선택풀업신호들(PU3<1:6>) 및 제3 선택풀다운신호들(PD3<1:6>)은 제3 인에이블신호(EN<3>)가 하이레벨인 경우 제1 내지 제6 풀업신호(PU<1:6>) 및 제1 내지 제6 풀다운신호(PD<1:6>)를 전달받아 생성되고, 제3 인에이블신호(EN<3>)가 로우레벨인 경우 모두 디스에이블된다.
제4 OCD 드라이버(373)는 제4 선택풀업신호들(PU4<1:6>) 및 제4 선택풀다운신호들(PD4<1:6>)을 입력받아 데이터 출력 임피던스를 조절한다. 앞서, 설명한 바와 같이, 제4 선택풀업신호들(PU4<1:6>) 및 제4 선택풀다운신호들(PD4<1:6>)은 제4 인에이블신호(EN<4>)가 하이레벨인 경우 제1 내지 제6 풀업신호(PU<1:6>) 및 제1 내지 제6 풀다운신호(PD<1:6>)를 전달받아 생성되고, 제4 인에이블신호(EN<4>)가 로우레벨인 경우 모두 디스에이블된다.
이와 같은 구성의 본 실시예에 따른 데이터 출력 임피던스를 조절할 수 있는 집적회로의 동작을 도 5를 참고하여 살펴보면 다음과 같다.
t1 시점에서 논리레벨 조합(X)을 갖는 제1 내지 제3 어드레스신호(A<1:3>)가 입력되면 선택모드신호(SEL_MODE)가 하이레벨로 인에이블된다. 선택모드신호(SEL_MODE)가 하이레벨인 상태에서 선택신호디코더(33)는 구동되고, 선택신호디코더(33)는 DQ패드부(32)를 통해 메모리제어회로(2)로부터 제1 내지 제3 선택신호(SEL<1:3>)를 입력받아 디코딩하여 차단신호(DIS) 및 제1 내지 제4 인에이블신호(EN<1:4>)를 생성한다. 선택모드신호(SEL_MODE)가 하이레벨로 천이하는 시점에서는 제1 내지 제3 선택신호(SEL<1:3>)가 모두 로우레벨이므로 차단신호(DIS)는 하이레벨로 인에이블되고, 제1 내지 제4 인에이블신호(EN<1:4>)는 모두 로우레벨로 디스에이블된다.이후, 선택모드신호(SEL_MODE)가 하이레벨을 유지하는 상태에서 t2 시점에서 제2 선택신호(SEL<2>)가 하이레벨로 천이하면 제2 인에이블신호(EN<2>)가 하이레벨로 인에이블된다.
한편, t2 시점에서 논리레벨 조합(Y)을 갖는 제1 내지 제3 어드레스신호(A<1:3>)가 입력되면 제1 조정모드신호(ADJ_MODE1)가 하이레벨로 인에이블된다. 모드신호전달부(34)는 차단신호(DIS)가 로우레벨로 천이하는 t3 시점에서 제1 조정모드신호(ADJ_MODE1)를 제2 조정모드신호(ADJ_MODE2)로 전달한다. 따라서, 제2 조정모드신호(ADJ_MODE2)는 t3 시점에서 하이레벨로 천이한다.
다음으로, DQ패드부(32)를 통해 메모리제어회로(2)로부터 인가된 제1 내지 제4 제어코드(CON<1:4>)를 입력받은 제어코드디코더(35)는 t4 시점에서 제1 내지 제4 제어코드(CON<1:4>)를 디코딩하여 제1 내지 제6 풀업신호(PU<1:6>) 및 제1 내지 제6 풀다운신호(PD<1:6>)를 생성한다.
앞서, 제1 내지 제4 인에이블신호(EN<1:4>) 중 제2 선택신호(SEL<2>)만 하이레벨로 인에이블되므로, 제1 내지 제6 풀업신호(PU<1:6>) 및 제1 내지 제6 풀다운신호(PD<1:6>)는 제2 선택풀업신호들(PU2<1:6>) 및 제2 선택풀다운신호들(PD2<1:6>)로 전달된다. 따라서, 제2 OCD 드라이버(371)의 데이터 출력 임피던스가 조절된다. 이때, 제1 선택풀업신호들(PU1<1:6>) 및 제1 선택풀다운신호들(PD1<1:6>), 제3 선택풀업신호들(PU3<1:6>) 및 제3 선택풀다운신호들(PD3<1:6>)과, 제4 선택풀업신호들(PU4<1:6>) 및 제4 선택풀다운신호들(PD4<1:6>)은 모두 디스에이블된 상태로 출력되므로, 제1 OCD 드라이버(370), 제3 OCD 드라이버(371) 및 제4 OCD 드라이버(372)의 데이터 출력 임피던스는 조절되지 않는다.
이상 살펴본 바와 같이, 본 실시예의 데이터 출력 임피던스를 조절할 수 있는 집적회로는 OCD드라이버부(37)에 포함된 제1 내지 제4 OCD 드라이버(370~373)의 데이터 출력 임피던스를 일괄적으로 조절하지 않고, 선택적으로 조절할 수 있다. 따라서, 제1 내지 제4 OCD 드라이버(370~373) 중 선택된 드라이버만 구동시키고, 나머지는 구동을 중단시켜 전력소모를 감소시킬 수 있다. 또한, 메모리제어회로(2)로부터 인가된 제1 내지 제4 제어코드(CON<1:4>)를 디코딩하여 생성된 제1 내지 제6 풀업신호(PU<1:6>) 및 제1 내지 제6 풀다운신호(PD<1:6>)에 의해 선택된 드라이버의 구동력을 조절할 수 있다.
2: 메모리제어회로 3: 데이터 출력 임피던스 조절회로
30: 어드레스패드부 31: 어드레스디코더
32: DQ패드부 33: 선택신호디코더
34: 모드신호전달부 35: 제어코드디코더
36: 전달제어부 37: OCD드라이버부

Claims (18)

  1. 어드레스신호를 디코딩하여 선택모드신호를 생성하는 어드레스디코더;
    상기 선택모드신호에 응답하여 선택신호를 디코딩하여 인에이블신호를 생성하는 선택신호디코더; 및
    상기 인에이블신호에 응답하여 풀업신호 및 풀다운신호를 선택풀업신호 및 선택풀다운신호로 전달하는 전달제어부를 포함하되, 상기 선택풀업신호 및 선택풀다운신호는 드라이버를 구동하기 위한 구동신호인 데이터 출력 임피던스를 조절할 수 있는 집적회로.
  2. 제 1 항에 있어서, 상기 어드레스신호는 메모리제어회로에서 인가되어 어드레스패드부를 통해 입력되는 데이터 출력 임피던스를 조절할 수 있는 집적회로.
  3. 제 1 항에 있어서, 상기 선택신호는 상기 선택모드신호에 응답하여 메모리제어회로로부터 인가되어 DQ 패드부를 통해 입력되는 데이터 출력 임피던스를 조절할 수 있는 집적회로.
  4. 제 1 항에 있어서, 상기 어드레스디코더는 상기 어드레스신호를 디코딩하여 제1 조정모드신호를 생성하고, 상기 선택신호디코더는 상기 선택모드신호에 응답하여 상기 선택신호를 디코딩하여 차단신호를 생성하며,
    상기 차단신호에 응답하여 상기 제1 조정모드신호를 제2 조정모드신호로 전달하는 모드신호전달부를 더 포함하는 데이터 출력 임피던스를 조절할 수 있는 집적회로.
  5. 제 4 항에 있어서,
    상기 제2 조정모드신호에 응답하여 제어코드를 디코딩하여 상기 풀업신호 및 상기 풀다운신호를 생성하는 제어신호디코더를 더 포함하는 데이터 출력 임피던스를 조절할 수 있는 집적회로.
  6. 제 5 항에 있어서, 상기 제어코드는 메모리제어회로로부터 인가되어 DQ 패드부를 통해 입력되는 데이터 출력 임피던스를 조절할 수 있는 집적회로.
  7. 제 1 항에 있어서, 상기 전달제어부는
    제1 인에이블신호에 응답하여 상기 풀업신호 및 상기 풀다운신호를 제1 선택풀업신호 및 제1 선택풀다운신호로 전달하는 제1 전달제어부; 및
    제2 인에이블신호에 응답하여 상기 풀업신호 및 상기 풀다운신호를 제2 선택풀업신호 및 제2 선택풀다운신호로 전달하는 제2 전달제어부를 포함하는 데이터 출력 임피던스를 조절할 수 있는 집적회로.
  8. 제 7 항에 있어서, 상기 제1 인에이블신호가 디스에이블되는 경우 상기 제1 선택풀업신호 및 상기 제1 선택풀다운신호는 디스에이블 상태로 설정되고, 상기 제2 인에이블신호가 디스에이블되는 경우 상기 제2 선택풀업신호 및 상기 제2 선택풀다운신호는 디스에이블 상태로 설정되는 데이터 출력 임피던스를 조절할 수 있는 집적회로.
  9. 제 7 항에 있어서,
    상기 제1 선택풀업신호 및 상기 제1 선택풀다운신호에 응답하여 임피던스가 조절되는 제1 OCD 드라이버; 및
    상기 제2 선택풀업신호 및 상기 제2 선택풀다운신호에 응답하여 임피던스가 조절되는 제2 OCD 드라이버를 더 포함하는 데이터 출력 임피던스를 조절할 수 있는 집적회로.
  10. 메모리제어회로에서 인가되는 제1 조합의 어드레스신호를 입력받아 디코딩하여 선택모드신호를 생성하는 단계;
    상기 선택모드신호에 응답하여 선택신호를 디코딩하여 인에이블신호를 생성하는 단계;
    상기 인에이블신호에 응답하여 풀업신호 및 풀다운신호를 선택풀업신호 및 선택풀다운신호로 전달하는 단계; 및
    상기 선택풀업신호 및 선택풀다운신호로 드라이버를 구동하는 단계를 포함하는 데이터 출력 임피던스 조절방법.
  11. 제 10 항에 있어서, 상기 어드레스신호는 어드레스패드부를 통해 입력되는 데이터 출력 임피던스 조절방법.
  12. 제 10 항에 있어서, 상기 선택신호는 상기 선택모드신호에 응답하여 메모리제어회로로부터 인가되어 DQ 패드부를 통해 입력되는 데이터 출력 임피던스 조절방법.
  13. 제 10 항에 있어서, 상기 메모리제어회로에서 인가되는 제2 조합의 어드레스신호를 디코딩하여 제1 조정모드신호를 생성하는 단계를 더 포함하는 데이터 출력 임피던스 조절방법.
  14. 제 13 항에 있어서,
    상기 선택모드신호에 응답하여 선택신호를 디코딩하여 차단신호를 생성하는 단계; 및
    상기 차단신호에 응답하여 상기 제1 조정모드신호를 제2 조정모드신호로 전달하는 단계를 더 포함하는 데이터 출력 임피던스 조절방법.
  15. 제 14 항에 있어서, 상기 제2 조정모드신호에 응답하여 제어코드를 디코딩하여 상기 풀업신호 및 상기 풀다운신호를 생성하는 단계를 더 포함하는 데이터 출력 임피던스 조절방법.
  16. 제 15 항에 있어서, 상기 제어코드는 메모리제어회로로부터 인가되어 다수의 DQ패드가 포함된 DQ 패드부를 통해 입력되는 데이터 출력 임피던스 조절방법.
  17. 제 10 항에 있어서, 상기 전달 여부를 제어하는 단계는 제1 인에이블신호에 응답하여 상기 풀업신호 및 상기 풀다운신호를 제1 선택풀업신호 및 제1 선택풀다운신호로 전달하고, 제2 인에이블신호에 응답하여 상기 풀업신호 및 상기 풀다운신호를 제2 선택풀업신호 및 제2 선택풀다운신호로 전달하는 데이터 출력 임피던스 조절방법.
  18. 제 17항에 있어서, 상기 제1 선택풀업신호 및 상기 제1 선택풀다운신호에 응답하여 제1 OCD 드라이버의 임피던스를 조절하고, 상기 제2 선택풀업신호 및 상기 제2 선택풀다운신호에 응답하여 제2 OCD 드라이버의 임피던스를 조절하는 데이터 출력 임피던스 조절방법.
KR1020100066039A 2010-07-08 2010-07-08 데이터 출력 임피던스를 조절할 수 있는 집적회로 및 데이터 출력 임피던스 조절방법 KR101168337B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100066039A KR101168337B1 (ko) 2010-07-08 2010-07-08 데이터 출력 임피던스를 조절할 수 있는 집적회로 및 데이터 출력 임피던스 조절방법
US13/033,845 US8237464B2 (en) 2010-07-08 2011-02-24 Integrated circuit and method for controlling data output impedance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100066039A KR101168337B1 (ko) 2010-07-08 2010-07-08 데이터 출력 임피던스를 조절할 수 있는 집적회로 및 데이터 출력 임피던스 조절방법

Publications (2)

Publication Number Publication Date
KR20120005339A KR20120005339A (ko) 2012-01-16
KR101168337B1 true KR101168337B1 (ko) 2012-07-24

Family

ID=45438158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100066039A KR101168337B1 (ko) 2010-07-08 2010-07-08 데이터 출력 임피던스를 조절할 수 있는 집적회로 및 데이터 출력 임피던스 조절방법

Country Status (2)

Country Link
US (1) US8237464B2 (ko)
KR (1) KR101168337B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101893182B1 (ko) * 2012-01-31 2018-10-05 에스케이하이닉스 주식회사 데이터 출력 회로
KR101907068B1 (ko) * 2012-06-20 2018-10-11 에스케이하이닉스 주식회사 메모리 장치
WO2015179068A1 (en) * 2014-05-21 2015-11-26 Micron Technology, Inc. Device having multiple channels with calibration circuit shared by multiple channels
JP2015219936A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置及びこれを備える半導体システム
CN108141665A (zh) * 2015-10-26 2018-06-08 索尼公司 信号处理装置、信号处理方法和程序
US10348270B2 (en) 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US10193711B2 (en) 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
US10615798B2 (en) 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US10747245B1 (en) 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration
US11036781B1 (en) 2020-01-30 2021-06-15 Snap Inc. Video generation system to render frames on demand using a fleet of servers
US11356720B2 (en) 2020-01-30 2022-06-07 Snap Inc. Video generation system to render frames on demand

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605590B1 (ko) 2004-05-10 2006-07-31 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543211B1 (ko) * 2003-04-29 2006-01-20 주식회사 하이닉스반도체 온 디램 터미네이션 저항 조정 회로 및 그 방법
KR100583636B1 (ko) * 2003-08-19 2006-05-26 삼성전자주식회사 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치
KR100500921B1 (ko) * 2003-08-25 2005-07-14 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
KR100670699B1 (ko) * 2004-11-01 2007-01-17 주식회사 하이닉스반도체 온 다이 터미네이션 회로를 갖는 반도체메모리소자
KR100575006B1 (ko) 2005-04-12 2006-04-28 삼성전자주식회사 Ｏｃｄ 회로와 ｏｄｔ 회로를 제어할 수 있는 반도체 장치및 제어 방법
KR100733430B1 (ko) 2005-09-29 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 장치
KR100738961B1 (ko) * 2006-02-22 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 출력 드라이빙 장치
KR100881131B1 (ko) * 2007-06-25 2009-02-02 주식회사 하이닉스반도체 온-다이 터미네이션 저항 측정장치 및 반도체 메모리 장치
KR100974225B1 (ko) * 2008-12-23 2010-08-06 주식회사 하이닉스반도체 임피던스 조정 주기 설정회로 및 반도체 집적회로
US8184492B2 (en) * 2009-01-09 2012-05-22 Micron Technology, Inc. Tri-state driver circuits having automatic high-impedance enabling

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605590B1 (ko) 2004-05-10 2006-07-31 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치

Also Published As

Publication number Publication date
US8237464B2 (en) 2012-08-07
KR20120005339A (ko) 2012-01-16
US20120007631A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
KR101168337B1 (ko) 데이터 출력 임피던스를 조절할 수 있는 집적회로 및 데이터 출력 임피던스 조절방법
KR101204672B1 (ko) 임피던스조절회로 및 임피던스조절방법
KR101204674B1 (ko) 반도체집적회로
US7064989B2 (en) On-die termination control circuit and method of generating on-die termination control signal
KR100863535B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
US10102890B2 (en) Semiconductor device and semiconductor system
US8035412B2 (en) On-die termination latency clock control circuit and method of controlling the on-die termination latency clock
CN110574111B (zh) 半频命令路径
JP2007104664A (ja) 出力ドライバー
KR20110111218A (ko) 온-다이 터미네이션 회로, 데이터 출력 버퍼 및 반도체 메모리 장치
US8441283B2 (en) Integrated circuit
US7919988B2 (en) Output circuit and driving method thereof
JP2011198411A (ja) 受信回路、受信回路の制御方法及び受信回路の試験方法
KR20190036259A (ko) 캘리브레이션 회로를 이용하는 전송 장치, 이를 포함하는 반도체 장치 및 시스템
KR100919813B1 (ko) 데이터 스트로브신호 생성회로
KR20130072874A (ko) 신호 출력 회로 및 이를 포함하는 반도체 장치
KR20120047385A (ko) 출력버퍼
KR100924350B1 (ko) 구동능력 조절회로 및 데이터 출력회로
KR20120076814A (ko) 집적회로 칩, 마스터 칩과 슬레이브 칩을 포함하는 시스템 및 이의 동작방법
KR101008992B1 (ko) 코드출력회로
KR100915810B1 (ko) 패드를 공유하는 멀티 칩 패키지
KR20110131710A (ko) 출력버퍼
KR100884608B1 (ko) 반도체메모리소자
KR100558031B1 (ko) 어드레스 신호의 처리를 테스팅할 수 있는 반도체 메모리장치
US20060280025A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 8