KR101046064B1 - Thin Film Device Manufacturing Method - Google Patents
Thin Film Device Manufacturing Method Download PDFInfo
- Publication number
- KR101046064B1 KR101046064B1 KR1020080126015A KR20080126015A KR101046064B1 KR 101046064 B1 KR101046064 B1 KR 101046064B1 KR 1020080126015 A KR1020080126015 A KR 1020080126015A KR 20080126015 A KR20080126015 A KR 20080126015A KR 101046064 B1 KR101046064 B1 KR 101046064B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film device
- substrate
- sacrificial layer
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 176
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 230000008569 process Effects 0.000 claims abstract description 67
- 239000010408 film Substances 0.000 claims abstract description 57
- 239000000463 material Substances 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000001312 dry etching Methods 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 8
- 235000013870 dimethyl polysiloxane Nutrition 0.000 claims description 6
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 3
- 229920002379 silicone rubber Polymers 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 60
- 239000004065 semiconductor Substances 0.000 description 10
- 238000000926 separation method Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000003466 welding Methods 0.000 description 6
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- -1 lanthanum aluminate Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Abstract
본 발명은, 제1 기판 상에 희생층을 형성하는 단계와, 상기 희생층 중 박막 소자가 형성될 영역를 제외한 부분을 선택적으로 제거하는 단계와, 상기 선택적으로 제거된 영역을 통해서 상기 제1 기판과 연결되도록 상기 희생층 상에 물질막을 형성하는 단계 - 여기서, 상기 선택적으로 제거된 영역에 채워진 상기 물질막 부분은 앵커로 제공됨 - 와, 상기 물질막 상에 원하는 박막소자를 위한 박막 적층체를 형성하는 단계와, 상기 희생층을 노출되도록 실행되는 선택적인 식각 공정을 이용하여 상기 박막 적층체로부터 상기 원하는 박막소자를 형성하는 단계와, 상기 박막소자가 상기 제1 기판 상에 부유하도록 상기 희생층의 노출영역을 통해서 상기 희생층을 제거하는 단계와, 상기 박막소자가 형성된 상기 박막 적층체 상에 지지체를 임시 접합시켜 상기 박막 적층체로부터 상기 박막소자를 분리시키는 단계와, 상기 지지체에 임시 접합된 박막소자를 제2 기판 상에 전사시키는 단계를 포함하는 박막소자 제조방법을 제공한다. The present invention provides a method of forming a sacrificial layer on a first substrate, selectively removing a portion of the sacrificial layer except for a region in which a thin film device is to be formed, and selectively removing the region from the sacrificial layer. Forming a material film on the sacrificial layer so that the material film portion filled in the selectively removed region is provided as an anchor, and forming a thin film laminate for the desired thin film device on the material film. Forming the desired thin film device from the thin film stack using a selective etching process performed to expose the sacrificial layer, and exposing the sacrificial layer to float on the first substrate. Removing the sacrificial layer through a region, and temporarily bonding a support on the thin film laminate on which the thin film device is formed. Film from the laminate to provide a thin film device fabrication method comprising the step of transferring the step and, temporarily bonded thin film element to the support to separate the thin film element on a second substrate.
Description
본 발명은 박막소자 제조방법에 관한 것으로서, 특히 플렉서블 소자의 제조기술로 활용가능한 박막 전사공정을 이용하는 박막소자 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a thin film device, and more particularly, to a method for manufacturing a thin film device using a thin film transfer process that can be utilized as a manufacturing technology of a flexible device.
일반적으로 박막 전사기술은 박막 트랜지스터(TFT)와 전자소자 및 유기 EL소자와 같은 광학소자 등의 박막소자에서 널리 활용되고 있다. In general, thin film transfer technology is widely used in thin film transistors such as thin film transistors (TFTs), electronic devices, and optical devices such as organic EL devices.
박막 전사기술은 예비 기판 상에 필요한 박막을 형성한 후에, 영구 기판 상에 전사하여 원하는 박막 소자를 제조하는 기술을 통칭한다. 이러한 박막 전사기술은 성막에 사용되는 기판의 조건과 박막소자에 사용되는 기판의 조건이 상이한 경우에 매우 유용하게 사용될 수 있다. The thin film transfer technology is a general technique for forming a desired thin film on a preliminary substrate and then transferring the permanent thin film to produce a desired thin film element. This thin film transfer technique can be very useful when the conditions of the substrate used for film formation and the conditions of the substrate used for the thin film element are different.
예를 들어, 반도체 성막기술과 같이 비교적 고온 공정이 요구되지만, 소자에사용되는 기판이 낮은 내열성을 갖거나, 연화점 및 융점이 낮은 경우에, 박막 전사 기술은 매우 유익하게 활용될 수 있다. 특히, 플렉서블 박막 소자의 경우에도 활용의 유익성이 매우 크다. For example, when a relatively high temperature process is required, such as a semiconductor film formation technique, when the substrate used for the element has low heat resistance, or a softening point and a melting point are low, the thin film transfer technique can be very advantageously utilized. In particular, even in the case of a flexible thin film element, the benefits of utilization are very large.
종래에는 플렉서블 소자의 경우에, 유연성이 요구되므로 폴리머와 같은 유기물 기판을 사용하고, 그 상면에 기능부를 구성하는 박막을 유기박막으로 채용하여 왔으나, 유기박막으로 구현된 기능부로는 고성능을 보장하기 어려우므로, 폴리 실리콘(Poly-Si) 혹은 산화물 박막과 같은 무기물로서 플렉서블 소자의 기능부를 구현할 필요가 있다. 이 경우에, 고온의 반도체 성막기술이 유기물인 플렉서블 기판에 직접 적용되기 어려우므로, 다른 예비기판 상에 반도체와 같은 무기물로 형성된 박막을 전사하는 박막 전사기술이 사용된다.Conventionally, in the case of a flexible device, since flexibility is required, an organic substrate such as a polymer has been used, and a thin film constituting a functional part on its upper surface has been adopted as an organic thin film, but it is difficult to guarantee high performance with a functional part implemented with an organic thin film. Therefore, it is necessary to implement a functional part of the flexible element as an inorganic material such as poly-Si or an oxide thin film. In this case, since a high temperature semiconductor film formation technique is hardly applied directly to a flexible substrate which is an organic material, a thin film transfer technique for transferring a thin film formed of an inorganic material such as a semiconductor onto another preliminary substrate is used.
하지만, 이러한 박막 전사기술은 예비 기판과 분리되는 면이 영구기판 상에 전사된 박막의 상면으로 제공되며 이러한 상면에 희생층의 잔유물이 존재하므로, 박막 소자에 미치는 불이익한 영향을 방지하기 위해서 희생층의 잔유물의 제거공정이 추가로 요구된다. However, in the thin film transfer technology, a surface separated from the preliminary substrate is provided as an upper surface of the thin film transferred onto the permanent substrate, and the residue of the sacrificial layer exists on the upper surface, so that the sacrificial layer is prevented in order to prevent an adverse effect on the thin film device. Further steps are required to remove the residues.
한편, 일반적으로 박막 전사기술은 커트-앤-페이스트(Cut & paste)공정이 요구된다. 보다 구체적으로, 피전사체인 박막소자를 최초 기판( "도너기판(donor substrate)"이라고도 함)으로부터 분리시키기 위해 식각공정을 이용하여 부분적으로 기판 위에 고정시킨 후에 스탬프 등을 활용하여 뜯거나 억셉터 기판(acceptor substrate)을 적층시킨 후에 레이저 리프트 오프(LLO) 공정을 이용하여 도너 기판으로부터 분리한다. 그러나, 이러한 공정은 복잡할 뿐만 아니라, 식각, 박리 등의 과정에서 스틱션(stiction) 및 박막소자의 손상과 같은 불량이 발생하기 쉽다는 문제가 있다. On the other hand, thin film transfer technology generally requires a cut-and-paste process. More specifically, in order to separate a thin film element, which is a transfer object, from a first substrate (also referred to as a "donor substrate"), it is partially fixed on the substrate using an etching process, and then peeled or accepted using a stamp or the like. After stacking the acceptor substrate, it is separated from the donor substrate using a laser lift off (LLO) process. However, such a process is not only complicated, but also has a problem in that defects such as stiction and damage to the thin film device are likely to occur during etching and peeling.
따라서, 양산성이 있는 박막소자 제조기술을 확보하기 위해서는 이러한 복잡한 커트-앤-페이스트 공정을 단순화하고 대량생산에 용이한 방법이 개발되어야 할 필요가 있다.Therefore, in order to secure a mass-produced thin film device manufacturing technology, it is necessary to simplify the complicated cut-and-paste process and to develop a method that is easy for mass production.
본 발명은 상기한 종래 기술의 문제를 해결하기 위한 것으로서 그 목적은 전체적인 공정을 간소화하면서 박막소자를 효과적으로 전사시킬 수 있는 박막소자 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and an object thereof is to provide a method of manufacturing a thin film device which can effectively transfer a thin film device while simplifying the overall process.
상기한 기술적 과제를 달성하기 위해서, 본 발명은, In order to achieve the above technical problem, the present invention,
제1 기판 상에 희생층을 형성하는 단계와, 상기 희생층 중 박막 소자가 형성될 영역를 제외한 부분을 선택적으로 제거하는 단계와, 상기 선택적으로 제거된 영역을 통해서 상기 제1 기판과 연결되도록 상기 희생층 상에 물질막을 형성하는 단계 - 여기서, 상기 선택적으로 제거된 영역에 채워진 상기 물질막 부분은 앵커로 제공됨 - 와, 상기 물질막 상에 원하는 박막소자를 위한 박막 적층체를 형성하는 단계와, 상기 희생층을 노출되도록 실행되는 선택적인 식각 공정을 이용하여 상기 박막 적층체로부터 상기 원하는 박막소자를 형성하는 단계와, 상기 박막소자가 상기 제1 기판 상에 부유하도록 상기 희생층의 노출영역을 통해서 상기 희생층을 제거하는 단계와, 상기 박막소자가 형성된 상기 박막 적층체 상에 지지체를 임시 접합시켜 상기 박막 적층체로부터 상기 박막소자를 분리시키는 단계와, 상기 지지체에 임시 접합된 박막소자를 제2 기판 상에 전사시키는 단계를 포함하는 박막소자 제조방법을 제공한다. Forming a sacrificial layer on the first substrate, selectively removing a portion of the sacrificial layer except for the region where the thin film element is to be formed, and connecting the sacrificial layer to the first substrate through the selectively removed region Forming a material film on the layer, wherein the material film portion filled in the selectively removed region is provided as an anchor; forming a thin film stack for the desired thin film device on the material film; Forming the desired thin film device from the thin film stack using a selective etching process performed to expose the sacrificial layer, and through the exposed area of the sacrificial layer to float the thin film device on the first substrate. Removing the sacrificial layer and temporarily bonding a support on the thin film stack on which the thin film device is formed. And separating the thin film device from and transferring the thin film device temporarily bonded to the support onto a second substrate.
특정 예에서, 상기 물질막은 산화물막 또는 질화물막일 수 있다. In a particular example, the material film may be an oxide film or a nitride film.
바람직하게, 상기 희생층을 형성하는 단계 전에, 상기 제1 기판 상면에 상기 제1 기판을 보호하는 보호막을 형성하는 단계를 더 포함하며,상기 희생층 상에 상기 물질막을 형성하는 단계에서, 상기 물질막은 상기 보호막과 연결되도록 형성될 수 있다. 이 경우에, 상기 보호막 역시 산화물막 또는 질화물막일 수 있다.Preferably, before the forming of the sacrificial layer, further comprising forming a protective film for protecting the first substrate on the upper surface of the first substrate, in the forming the material film on the sacrificial layer, the material The film may be formed to be connected to the protective film. In this case, the protective film may also be an oxide film or a nitride film.
바람직하게, 상기 희생층을 제거하는 단계는, 건식 식각공정에 의해 수행될 수 있다. 바람직한 상기 희생층의 구성물질로는 비정질 실리콘이 있다. 이 경우에, 상기 건식 식각공정은, Xe2F 가스를 에천트로 이용하여 높은 선택성을 보장할 수 있다.Preferably, the removing of the sacrificial layer may be performed by a dry etching process. Preferred constituents of the sacrificial layer are amorphous silicon. In this case, the dry etching process may use Xe 2 F gas as an etchant to ensure high selectivity.
바람직하게, 상기 지지체를 임시 접합시키는 단계는, 상기 박막 적층체의 상면과 상기 지지체의 표면이 가접되도록 상기 지지체를 가압시키는 단계일 수 있다.이 경우에, 상기 지지체는 폴리 디메틸 실록산(PDMS)계 또는 실리콘 러버계 폴리머일 수 있다.Preferably, the step of temporarily bonding the support may be a step of pressing the support such that the upper surface of the thin film laminate and the surface of the support are welded. In this case, the support may be a poly dimethyl siloxane (PDMS) system. Or a silicone rubber-based polymer.
바람직하게, 상기 원하는 박막소자를 형성하는 단계는, 상기 원하는 박막소자가 상기 박막 적층체의 다른 영역에 부분적으로 연결되도록 상기 선택적인 식각공정을 실행하는 단계일 수 있다. Preferably, the forming of the desired thin film device may be a step of performing the selective etching process so that the desired thin film device is partially connected to another region of the thin film stack.
이 경우에, 상기 박막소자를 분리시키는 단계는, 상기 박막소자가 임시 접합된 지지체에 물리적 힘을 인가하여 상기 박막소자와 상기 박막 적층체의 다른영역이 연결된 부분을 절단하는 단계를 포함할 수 있다.In this case, the separating of the thin film device may include cutting a portion where the thin film device is connected to another region of the thin film stack by applying a physical force to the support to which the thin film device is temporarily bonded. .
상기 박막소자를 상기 제2 기판 상에 접합시키는 단계는, 접합물질층이 이용하여 상기 제2 기판 상에 상기 박막소자를 접합시키는 단계를 포함할 수 있다.The bonding of the thin film device on the second substrate may include bonding the thin film device on the second substrate using a bonding material layer.
바람직하게, 상기 제2 기판은 플렉서블 기판일 수 있다. 예를 들어, 상기 박막소자는 박막 트랜지스터, 태양 전지 및 바이오 센서 중 어느 하나일 수 있다. Preferably, the second substrate may be a flexible substrate. For example, the thin film device may be any one of a thin film transistor, a solar cell, and a biosensor.
본 발명에 따르면, 박막 또는 박막패턴이 영구기판에 접합되는 면을 박리된 면으로 제공함으로써 희생층의 잔유물을 제거하는 공정을 생략할 수 있으며, 잔유물로 인한 문제를 해결하는 동시에, 앵커구조를 이용하여 박막소자만을 독립된 칩형태로서 용이하게 전사시킬 수 있다. According to the present invention, the step of removing the residues of the sacrificial layer can be omitted by providing a surface on which the thin film or the thin film pattern is bonded to the permanent substrate as a peeled surface. Thus, only the thin film element can be easily transferred as an independent chip form.
또한, 배선 및 반도체 공정을 통해서 박막소자를 제조한 후 희생층을 제거하고 원하는 기판(예, 플렉서블 기판)에 전사시키는 과정에서, 박막구조물과 기판의 점착문제 및 레이저 조사에 의한 전체적인 소자특성의 변화를 최소화할 수 있다. In addition, after the thin film device is manufactured through the wiring and semiconductor processes, the sacrificial layer is removed and transferred to a desired substrate (eg, a flexible substrate). Can be minimized.
부가적으로, 지지구조물을 이용한 접합면 변경과정이 별도의 접합층을 이용 하지 않고 판데르발스(Van der Walls) 힘과 같은 물질계면의 작용으로 용이하게 실현될 수 있으므로, 전체적인 공정을 단순화시킬 수 있다. In addition, the bonding surface modification process using the supporting structure can be easily realized by the action of the material interface such as Van der Walls force without using a separate bonding layer, thereby simplifying the overall process. .
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. Hereinafter, with reference to the accompanying drawings will be described a specific embodiment of the present invention.
도1a 내지 도1e는 본 발명의 일 실시형태에 따른 박막소자 제조방법 중 피전사체 형성과정을 설명하기 위한 공정단면도이다.1A to 1E are cross-sectional views illustrating a process of forming a transfer target in a method of manufacturing a thin film device according to an exemplary embodiment of the present invention.
도1a에 도시된 바와 같이, 제1 기판(11)을 마련한다. 본 공정과 같이 상기 제1 기판(11) 상면에 후속 희생층 제거공정에서 상기 제1 기판(11)을 보호하기 위한 보호막(12a)을 추가적으로 형성할 수 있다. 상기 보호막(12a)은 SiO2와 같은 산화막 또는 SiNx와 같은 질화막일 수 있다.As shown in FIG. 1A, a
상기 제1 기판(11)은 특정 기능소자를 형성하기 위한 박막을 형성하기에 적합한 기판일 수 있다. 예를 들어, 원하는 박막이 반도체 또는 금속일 경우에, 이를 성장하기 위해서 일반적으로 고온의 성막공정이 요구되므로, 내열성을 가지면서 원하는 성장면 조건을 만족시킬 수 있는 물질로 이루어진다. 예를 들어, 통상적인 반 도체 공정에서 사용되는 실리콘 웨이퍼 외에도, 갈륨비소(GaAs), 사파이어(sapphire), 석영(quartz), 유리(glass), 산화마그네슘(MgO), 란탄 알루미네이트(LaAlO3) 및 지로코니아 중 선택된 하나의 기판일 수 있다. The
이어, 도1b에 도시된 바와 같이, 상기 보호막(12a)이 형성된 제1 기판(11) 상에 희생층(13)을 형성한다. Subsequently, as shown in FIG. 1B, the
본 발명에 채용된 희생층(13)은 식각공정에 의해 박막소자의 구성물질과 같은 주위 물질과 높은 선택성을 만족시키면서 제거될 수 있는 물질이면 유용하게 사용될 수 있다. The
이러한 식각공정은 건식식각에 의해 실행되는 것이 바람직하며, 본 공정에서 형성되는 희생층(13)의 구성물질은 비정질 실리콘(α-Si)인 것이 바람직하다. 비정질 실리콘은 통상적인 반도체물질와 전극물질과 높은 선택성으로 XeF2 가스에 의해 쉽게 식각될 수 있다. 이에 대해서는 후속 공정에서 보다 상세히 설명하기로 한다(도3a). The etching process is preferably performed by dry etching, and the material of the
다음으로, 도1c에 도시된 바와 같이, 상기 희생층(13) 중 박막 소자가 형성될 영역를 제외한 부분(h)을 선택적으로 제거한다. Next, as shown in FIG. 1C, the portion h of the
상기 희생층(13)이 부분적으로 제거된 영역을 통해서 보호막(12a)은 노출될 수 있다. 물론, 본 실시형태와 달리 보호막(12a)이 형성되지 않는 경우에는 제1 기 판(11)의 해당영역이 노출될 수 있을 것이다. 상기 희생층(13)의 제거되는 영역은 앵커형성영역으로 제공된다. The
본 발명에서 채용되는 앵커는 지지체를 이용한 박막소자의 분리공정(도3c)에서 박막 적층체의 비소자영역(도3c의 "Ⅱ")을 제1 기판(11) 상에 잔류시킴으로써 상기 박막 소자(도3c의 "Ⅰ")의 독립적인 분리를 용이하게 실현시킬 수 있다. 이러한 측면을 고려하여, 상기 앵커형성영역에 해당되는 희생층 제거영역(h)은 상기 박막소자의 주위를 따라 형성되는 것이 바람직하다. The anchor employed in the present invention is a thin film device (Fig. 3c) by using the support to leave the non-element region ("II" in Fig. 3c) of the thin film stack on the
이어, 도1d에 도시된 바와 같이, 상기 선택적으로 제거된 영역(h)을 통해서 상기 제1 기판(11)과 연결되도록 상기 희생층(13) 상에 물질막(12b)을 형성한다.Subsequently, as illustrated in FIG. 1D, a
본 공정에서 상기 선택적으로 제거된 영역에 채워진 상기 물질막(12b) 부분은 앵커(A)로 제공된다. 이러한 물질막(12b)은 SiO2와 같은 산화막 또는 SiNx와 같은 질화막일 수 있다. 후속 건식식각공정(도3a)에서 에천트로 사용되는 XeF2 가스에 대해서 낮은 식각률을 가지므로 에칭스톱으로 작용할 수 있다. 또한, 상기 물질막(12b)은 상기 보호막(12a)과 유사한 물질로 구성되므로 그 보호막(12a)에 공고히 연결될 수 있으며, 이를 통해서 후속 분리공정(도3c)에서 앵커(A)로 효과적으로 작용할 수 있다. In this process, the portion of the
도1e에 도시된 바와 같이, 상기 물질막 상에 원하는 박막 소자를 형성하기 위한 박막 적층체를 형성한다.As shown in Fig. 1E, a thin film laminate for forming a desired thin film element is formed on the material film.
상기 박막적층체(15)는 반도체 또는 폴리실리콘과 같은 무기물이거나, 금속일 수 있으며, 원하는 박막소자를 구성하는 필요한 복수의 층(15a,15b,15c)을 스퍼터링, 증발법, CVD와 같은 공지된 성막기술이 이용하여 형성함으로써 구현될 수 있다. 본 발명을 이용하여 구현가능한 박막소자는 다양한 형태의 플렉서블 소자일 수 있으며, 이에 한정되지 않으나 박막 트랜지스터(TFT), 태양 전지 및 바이오 센서 중 어느 하나일 수 있다. The
본 실시형태에서, 상기 박막 적층체(15)는 하부전극(15a), 압전층(15b), 상부전극(15c)을 순차적으로 형성된 구조로 예시되어 있다. 상기 하부전극(15a)은 Ti/PT층을 스퍼터를 이용하여 증착될 수 있으며, 압전층(15b)은 졸겔법으로 코팅하여 형성할 수 있다. 이어 상기 상부전극(15c)은 Pt를 스퍼터를 이용하여 형성될 수 있다.In the present embodiment, the
다음으로, 박막 적층체로부터 원하는 박막소자를 형성하는 과정을 수행한다. 본 과정에서는, 소자영역을 형성하기 위해서 리소그래피를 이용한 선택적 식각공정이 사용될 수 있으며, 소자영역을 분할하기 위한 홈의 형성공정에서 희생층(13)이 제거될 수 있도록 그 희생층을 부분적으로 노출시킨다. 이러한 공정의 예는 도2a 내지 도2e를 참조하여 설명될 수 있다.Next, a process of forming a desired thin film device from the thin film laminate is performed. In this process, a selective etching process using lithography may be used to form the device region, and partially exposes the sacrificial layer so that the
우선, 도2a에 도시된 바와 같이, 상기 박막적층체(15) 상에 제1 포토레지스 트(P1)를 형성한다. 본 공정에서 형성되는 제1 포토레지스트 패턴(P1)은 상부전극(15c)과 압전층(15b)이 제거될 영역이 노출된다. First, as shown in FIG. 2A, a first photoresist P1 is formed on the
이어, 도2b에 도시된 바와 같이, 제1 포토레지스트 패턴(P1)를 이용하여 상부전극(15c) 및 압전층(15b)을 선택적으로 제거한다. 이러한 제거공정은 하부전극(15a)물질에 대한 낮은 식각률을 갖는 에천트 가스를 이용한 건식식각공정으로 실행될 수 있다.Subsequently, as shown in FIG. 2B, the
다음으로, 도2c에 도시된 바와 같이, 하부전극(15a)이 제거될 영역(e1)이 노출되도록 제2 포토레지스트(P2)를 형성한다. 이러한 공정을 통해서 소자영역에 해당되는 박막 적층체(15)의 하부전극(15a)을 부분적으로 노출시킬 수 있다. Next, as shown in FIG. 2C, the second photoresist P2 is formed to expose the region e1 from which the
이어, 도2d에 도시된 바와 같이, 상기 하부전극(15a)에 대한 건식식각 공정을 적용하여 하부전극(15a)을 선택적으로 제거한다. 이러한 하부전극(15a)의 제거공정을 통해 박막소자(I)를 형성할 수 있다. Subsequently, as illustrated in FIG. 2D, a dry etching process for the
상술된 포토레지스트를 이용한 식각공정은, 바람직하게 박막소자(I)가 상기 박막 적층체(15)의 다른 영역(Ⅱ)에 부분적으로 연결되도록 상기 선택적인 식각공정을 실행할 수 있다. 이 때에 상기 박막 적층체의 다른 영역(Ⅱ)은 앵커(A)에 의해 제1 기판(11)에 고정된 부분이다.In the etching process using the photoresist described above, the selective etching process may be preferably performed such that the thin film device I is partially connected to another region II of the
이 경우에, 후속 박막소자 분리공정(도3c)에서, 상기 박막소자(I)와 상기 박 막 적층체(15)의 다른영역(Ⅱ)의 연결부분이 절단되도록 상기 박막소자(I)가 임시 접합된 지지체에 물리적 힘을 인가할 수 있다.In this case, in the subsequent thin film element separation process (FIG. 3C), the thin film element I is temporarily cut so that the connection portion between the thin film element I and the other region II of the
다음으로, 도2e에 도시된 바와 같이, 박막 적층체(15)의 박막소자(Ⅰ)와 비소자영역(Ⅱ) 상에 제2 포토레지스트(P2)를 제거한다. 본 공정에서 노출된 희생층(13)영역이 제공될 수 있으며, 이를 통해서 희생층(13)을 제거하기 위한 식각공정을 적용할 수 있다.Next, as shown in FIG. 2E, the second photoresist P2 is removed on the thin film device I and the non-device region II of the
도3a 내지 도3d는 본 발명의 일 실시형태에 따른 박막소자 제조방법 중 피전사체 전사과정을 설명하기 위한 공정단면도이다.3A to 3D are cross-sectional views illustrating a transfer object transfer process in a method of manufacturing a thin film device according to an exemplary embodiment of the present invention.
도3a에 도시된 바와 같이, 식각공정을 이용하여 상기 희생층(13)을 부분적으로 제거한다. As shown in FIG. 3A, the
여기서, 앵커영역은 제거되지 않고 잔류하여 비소자영역을 제1 기판 상에 지지시킬 수 있다. 또한, 앵커영역은 도시되지 않았으나 에칭스톱으로 작용하여 비소자영역 아래의 희생층영역을 잔류시킬 수 있다. 잔류된 희생층영역도 비소자영역을 제1 기판 상에 유지시킬 수 있는 구조물로 작용할 수 있다. Here, the anchor region may remain without being removed to support the non-device region on the first substrate. In addition, although the anchor region is not shown, the sacrificial layer region below the non-device region may be left as an etching stop. The remaining sacrificial layer region may also serve as a structure capable of maintaining the non-device region on the first substrate.
앞서 설명한 바와 같이, 본 식각공정은 바람직하게 건식식각을 사용할 수 있다. 바람직한 희생층(13)물질인 비정질 실리콘(α-Si)인 경우에, 통상적인 반도체 물질와 전극물질과 높은 선택성으로 XeF2 가스에 의해 쉽게 식각될 수 있다. 이 경우에, 높은 선택성을 가지므로 박막소자(Ⅰ)를 안정적으로 보호할 수 있을 뿐만 아니라, 종래의 습식식각공정에서와 같이 박막소자(Ⅰ)가 제1 기판(11)과 점착되는 문제를 해결할 수 있다. As described above, the present etching process may preferably use dry etching. In the case of amorphous silicon (? -Si), which is a preferred
이어, 도3b에 도시된 바와 같이, 상기 박막소자(Ⅰ) 상에 지지체(17)를 임시 접합시킨다.Subsequently, as shown in FIG. 3B, the
상기 지지체(17)는 제2 기판(영구기판)으로 박막소자(Ⅰ)을 전사하기 전까지 사용되는 임시 지지구조이다. 상기 박막소자(Ⅰ) 상면에 지지체(17)를 밀착시킴으로써 가접시킬 수 있다. The
여기서 사용되는 "가접"이라는 용어는 적어도 전사공정까지 박막소자(Ⅰ)를 지지/취급할 수 있을 정도의 접합력이 유지되면서 전사될 제2 기판과의 접합력보다 약한 접합상태를 의미하는 것으로 이해할 수 있다. As used herein, the term “adhesion” may be understood to mean a bonding state that is weaker than the bonding force with the second substrate to be transferred while maintaining a bonding force sufficient to support / handle the thin film element (I) until at least the transfer process. .
즉, "가접"공정은, 접착제와 같이 부가적인 수단 또는 고온의 열처리공정에 의한 융접을 이용하지 않는 접합을 의미한다. 바람직한 예로는, 상기 가접공정은 박막소자(Ⅰ)과 지지체(17)의 매끄러운 표면을 서로 밀착시켜 반데르발스의 힘으로서 서로 임시 접합되는 상태일 수 있다. 이러한 가접공정은 상온에서 낮은 압력 조건만으로도 충분히 실행될 수 있다. In other words, a "welding" process means a bonding which does not use fusion welding by an additional means such as an adhesive or a high temperature heat treatment process. In a preferred example, the temporary welding process may be in a state in which the smooth surfaces of the thin film device I and the
따라서, 제2 기판에 박막소자(Ⅰ)을 전사시킨 후에 박막소자으로부터 지지 체(17)는 쉽게 분리될 수 있으며, 상기 지지체(17)과의 분리 후에도 박막소자(Ⅰ)의 분리된 면에 대한 청결상태를 보장할 수 있다.Therefore, the
이와 같이 판데르발스의 힘에 의한 가접을 보다 용이하게 실현하기 위해서, 상기 지지체(17)는 폴리디메틸 실록산(poly dimethyl siloxane: PDMS), 실리콘 러버계의 고분자 물질와 같은 물질을 사용하는 것이 바람직하다. 물론, 이러한 물질에 한정되지 아니하며, 유사한 계면작용을 통해서 상술된 가접이 용이한 물질이라면, 바람직하게 채용될 수 있다.In order to more easily realize the welding by the force of van der Waals, the
본 발명은 상술된 가접에 한정되지 아니하며, 전사에 필요한 수준의 약한 접합력만을 제공할 수 있는 접착제와 같은 다른 수단을 부가적으로 이용할 수도 있다. The present invention is not limited to the above-mentioned temporary welding, but may additionally use other means such as an adhesive which can provide only the weak bonding force of the level required for transfer.
다음으로, 도3c에 도시된 바와 같이, 상기 지지체(17)에 접합된 박막소자(Ⅰ)를 상기 제1 기판(11)으로부터 분리시킨다.Next, as shown in FIG. 3C, the thin film element I bonded to the
앞선 공정에서 박막소자(Ⅰ)의 아래에 위치한 희생층영역이 거의 제거되어 있으므로, 박막소자(Ⅰ)은 용이하게 제거될 수 있다. 특정 예에서, 박막소자(Ⅰ)와 비소자영역(Ⅱ)을 연결하는 부분(미도시)에 대한 별도의 제거공정을 추가하지 않고, 본 공정에서 박막소자(Ⅰ)를 제1 기판(11)으로부터 분리하기 위한 물리적인 힘을 이용하여 그 연결부분을 기계적으로 파손시킴으로써 상기 박막소자(Ⅰ)를 다른 비소자영역(11)으로부터 분리시킬 수 있다.Since the sacrificial layer region under the thin film element I is almost removed in the foregoing process, the thin film element I can be easily removed. In a particular example, the thin film device I may be replaced with the
이어, 도3d에 도시된 바와 같이, 상기 지지체(17)에 접합된 박막소자(Ⅰ)를 제2 기판(21) 상에 접합시키고 상기 박막소자(Ⅰ)로부터 상기 지지체(17)를 분리한다. Subsequently, as shown in FIG. 3D, the thin film element I bonded to the
본 명세서에서 사용되는 "제2 기판" 또는 "영구기판"이라는 용어는 전사처로 제공되는 기판으로서 박막 소자를 구성하는 기판에 해당된다. 본 공정에서, 상기 박막소자(Ⅰ)과 제2 기판(21)은 상기 지지체(17)와 박막소자(Ⅰ)의 임시접합의 강도보다 높은 접합력을 갖도록 접합된다. 이를 위해서, 본 실시형태와 같이, 상기 박막소자(Ⅰ)과 상기 제2 기판(21)의 접합은 별도의 접합물질층(22)을 이용할 수 있다. As used herein, the term "second substrate" or "permanent substrate" corresponds to a substrate constituting a thin film element as a substrate provided as a transfer destination. In this process, the thin film element I and the
이러한 공정은 박막소자(Ⅰ)와 지지체(17)의 접합력보다 강한 접합력을 갖는 전구체를 포함하는 접합물질을 상기 제2 기판(21) 상에 얇은 두께로 도포한 후에 박막소자(Ⅰ)를 접합시킬 수 있다.In this process, a thin film thickness of the bonding material including a precursor having a bonding strength stronger than that of the thin film device I and the
한편, 박막소자(Ⅰ)의 분리된 표면에 물질막이 잔류하고 상기 희생층(13)이 완전하게 제거되지 않더라도, 상기 박막소자(Ⅰ)의 분리면이 직접 제2 기판(21)에 접하지 않고 임시 지지구조인 지지체(17)에 가접된 후에, 잔유물이 존재할 수 있는 분리면이 상기 제2 기판(21)과 접합하게 된다. 따라서, 물질막의 잔류문제와 희생층의 잔유물로 오염된 표면에 대한 문제를 해결할 수 있다.On the other hand, even if the material film remains on the separated surface of the thin film element I and the
앞서 설명한 바와 같이, 박막소자(Ⅰ)와 제2 기판(21)는 접합물질층(22)에 의해 높은 접합력으로 접합되므로, 상대적으로 낮은 접합력을 갖는 지지체(17)와는 쉽게 분리될 수 있다. 특히, 판데르발스의 힘으로서 서로 가접된 상태라면, 지지체(17)와의 분리에 의해 얻어진 박막소자(Ⅰ)의 분리면은 매우 청결상태를 유지할 수 있다. As described above, since the thin film device I and the
본 박막 전사기술은 다양한 박막소자에 사용될 수 있다. 보다 구체적으로, 반도체 성막기술과 같이 비교적 고온 공정이 요구되지만, 소자에 사용되는 기판이 낮은 내열성을 갖거나 연화점 및 융점이 낮은 경우에 박막 전사기술은 매우 유익하게 활용될 수 있다. 특히, 플렉서블 박막 소자의 경우에도 활용의 유익성이 매우 크다. The thin film transfer technology can be used in various thin film devices. More specifically, although a relatively high temperature process is required, such as a semiconductor film forming technique, the thin film transfer technique can be very advantageously used when the substrate used in the device has low heat resistance or low softening point and melting point. In particular, even in the case of a flexible thin film element, the benefits of utilization are very large.
이 경우에 제2 기판(21)은 고분자 물질로 이루어진 플렉서블 기판일 수 있으며, 박막은 폴리실리콘과 같은 무기물 또는 금속박막인 소자로서, 예를 들어 박막 트랜지스터, 태양 전지 및 바이오 센서 중 어느 하나일 수 있다.In this case, the
이하, 본 발명의 구체적인 실시예를 통해서 본 발명의 앵커에 대한 형성과정을 상세히 설명한다. Hereinafter, the formation process for the anchor of the present invention will be described in detail through specific embodiments of the present invention.
본 실시예에서는 기판 상에 보호막으로 텅스텐산화물(WOx)을 증착하였다. 이어, 희생층으로 비정질 실리콘을 증착하였으며, 증착된 희생층에 약 1㎛의 폭을 갖도록 부분적으로 식각하여 앵커형성영역을 마련하였다. 후속하여 앵커형성영역을 통해 물질막이 보호막에 연결되도록 실리콘질화물(SiNx)인 물질막을 증착하였다. 소자보호용 절연막으로 추가적으로 PEOx를 증착하고, 박막소자를 위한 적층체로서 PZT/Pt을 증착하였다. In this embodiment, tungsten oxide (WO x ) was deposited on the substrate as a protective film. Subsequently, amorphous silicon was deposited as a sacrificial layer, and the anchor formation region was prepared by partially etching the deposited sacrificial layer to have a width of about 1 μm. Subsequently, a material film of silicon nitride (SiN x ) was deposited to connect the material film to the protective film through the anchor formation region. PEO x was further deposited as an insulating film for device protection, and PZT / Pt was deposited as a laminate for thin film devices.
도4는 본 발명의 일 실시예에 따른 제조된 적층구조물에서 앵커주위영역을 촬영한 SEM 사진이다. Figure 4 is a SEM photograph of the anchor region in the laminated structure manufactured according to an embodiment of the present invention.
이어, 도2a 내지 도2e에 준하는 박막소자형성공정을 통해서, 비정질 실리콘으로 이루어진 희생층을 부분적으로 노출시키고 소자영역에 아래에 위치한 희생층영역을 제거하여 박막소자를 부유하도록 한다. 이러한 희생층 제거공정은 XeF2 가스를 이용하여 실행될 수 있다. 이런 제거과정에서 앵커로 제공되는 실리콘 질화물막이 반대부분(비소자영역에 해당됨)에 위치한 희생층은 제거되지 않고 잔류할 수 있다. 이와 같이 소자아래에 위치한 희생층부분이 건식식각을 통해 제거된 상태는 도5에 도시되어 있다. Next, the thin film device forming process according to FIGS. 2A to 2E partially exposes the sacrificial layer made of amorphous silicon and removes the sacrificial layer region below the device region to float the thin film device. This sacrificial layer removal process can be performed using XeF 2 gas. In this removal process, the sacrificial layer positioned at the opposite portion (corresponding to the non-device region) of the silicon nitride film provided as the anchor may remain without being removed. As such, the state in which the portion of the sacrificial layer under the device is removed through dry etching is illustrated in FIG. 5.
도6은 본 발명의 일 실시예에 따른 제조된 피전사물(희생층 식각후) 상부평면을 촬영한 광학현미경 사진이다. 비정질 실리콘(a-Si)인 희생층이 제거된 영역과 소자영역을 둘러싸도록 위치한 앵커영역(A)과 함께 적층체가 부유하는 영역을 확인할 수 있다.FIG. 6 is an optical microscope photograph of an upper surface of a prepared object (after sacrificial layer etching) according to an embodiment of the present invention. The region in which the laminate is suspended can be identified together with the region where the sacrificial layer of amorphous silicon (a-Si) is removed and the anchor region A positioned to surround the device region.
이와 같이, 본 발명에서 채용되는 앵커구조를 이용하여 박막소자만을 독립된 칩형태로서 용이하게 원하는 영구기판 상에 전사시킬 수 있다. As such, by using the anchor structure employed in the present invention, only a thin film element can be easily transferred onto a desired permanent substrate as an independent chip form.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다. The present invention is not limited by the above-described embodiments and the accompanying drawings, but is defined by the appended claims. Therefore, it will be apparent to those skilled in the art that various forms of substitution, modification, and alteration are possible without departing from the technical spirit of the present invention described in the claims, and the appended claims. Will belong to the technical spirit described in.
도1a 내지 도1e는 본 발명의 일 실시형태에 따른 박막소자 제조방법 중 박막적층체 형성과정을 설명하기 위한 공정단면도이다.1A to 1E are cross-sectional views illustrating a process of forming a thin film laminate in a method of manufacturing a thin film device according to an exemplary embodiment of the present invention.
도2a 및 도2e는 본 발명의 일 실시형태에 따른 박막소자 제조방법 중 박막소자의 형성과정을 설명하기 위한 공정단면도이다.2A and 2E are cross-sectional views illustrating a process of forming a thin film device in a method of manufacturing a thin film device according to an exemplary embodiment of the present invention.
도3a 내지 도3d는 본 발명의 일 실시형태에 따른 박막소자 제조방법 중 피전사체 전사과정을 설명하기 위한 공정단면도이다.3A to 3D are cross-sectional views illustrating a transfer object transfer process in a method of manufacturing a thin film device according to an exemplary embodiment of the present invention.
도4는 본 발명의 일 실시예에 따른 제조된 적층구조물에서 앵커주위영역(희생층 식각전)을 촬영한 SEM 사진이다.Figure 4 is a SEM photograph of the anchor surrounding area (pre-sacrifice layer etching) in the laminated structure manufactured according to an embodiment of the present invention.
도5는 본 발명의 일 실시예에 따른 제조된 적층구조물에서 앵커주위영역(희생층 식각후)을 촬영한 SEM 사진이다.FIG. 5 is a SEM photograph of the anchor surrounding area (after sacrificial layer etching) in the laminated structure manufactured according to the embodiment of the present invention.
도6은 본 발명의 일 실시예에 따른 제조된 피전사물(희생층 식각후)을 촬영한 광학현미경 사진이다.FIG. 6 is an optical microscope photograph of a prepared object (after sacrificial layer etching) according to an embodiment of the present invention. FIG.
Claims (14)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080126015A KR101046064B1 (en) | 2008-12-11 | 2008-12-11 | Thin Film Device Manufacturing Method |
| US12/503,004 US7943440B2 (en) | 2008-12-11 | 2009-07-14 | Fabrication method of thin film device |
| JP2009168704A JP2010141287A (en) | 2008-12-11 | 2009-07-17 | Method for producing thin-film element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080126015A KR101046064B1 (en) | 2008-12-11 | 2008-12-11 | Thin Film Device Manufacturing Method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100067443A KR20100067443A (en) | 2010-06-21 |
| KR101046064B1 true KR101046064B1 (en) | 2011-07-01 |
Family
ID=42241024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080126015A KR101046064B1 (en) | 2008-12-11 | 2008-12-11 | Thin Film Device Manufacturing Method |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7943440B2 (en) |
| JP (1) | JP2010141287A (en) |
| KR (1) | KR101046064B1 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008036837A2 (en) | 2006-09-20 | 2008-03-27 | The Board Of Trustees Of The University Of Illinois | Release strategies for making transferable semiconductor structures, devices and device components |
| KR101113692B1 (en) * | 2009-09-17 | 2012-02-27 | 한국과학기술원 | A manufacturing method for solar cell and GaN solar cell manufactured by the same |
| KR101084232B1 (en) * | 2009-12-15 | 2011-11-16 | 삼성모바일디스플레이주식회사 | Fabrication Apparatus for thin film transistor |
| FR2974233B1 (en) * | 2011-04-14 | 2014-01-10 | Commissariat Energie Atomique | MANUFACTURING METHOD FOR MICROELECTRONICS |
| US9159635B2 (en) * | 2011-05-27 | 2015-10-13 | Mc10, Inc. | Flexible electronic structure |
| JP5854794B2 (en) * | 2011-11-25 | 2016-02-09 | キヤノン株式会社 | Manufacturing method of organic EL device |
| KR101411837B1 (en) * | 2013-01-30 | 2014-06-27 | 한국과학기술원 | Transfer methods of a functional element |
| KR102301501B1 (en) * | 2015-01-21 | 2021-09-13 | 삼성디스플레이 주식회사 | Manufacturing method of flexible display device |
| KR101674629B1 (en) * | 2015-11-13 | 2016-11-09 | 광주과학기술원 | Method for Fabricating Solar Cells |
| DE102019126862A1 (en) * | 2019-10-07 | 2021-04-08 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Component composite, method for detaching components from a component composite and method for producing a component composite |
| DE112021005914T5 (en) * | 2020-11-12 | 2023-09-07 | Vuereal Inc. | OPTOELECTRONIC MICROCOMPONENT |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040077536A (en) * | 2003-02-28 | 2004-09-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method of manufacturing the same |
| KR20070058458A (en) * | 2004-07-30 | 2007-06-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3809712B2 (en) | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | Thin film device transfer method |
| US6071795A (en) * | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
| EP0978872B1 (en) * | 1998-08-03 | 2011-10-12 | STMicroelectronics Srl | An inexpensive method of manufacturing an SOI wafer |
| JP5110766B2 (en) * | 2003-12-15 | 2012-12-26 | 株式会社半導体エネルギー研究所 | Method for manufacturing thin film integrated circuit device and method for manufacturing non-contact type thin film integrated circuit device |
| JP5030388B2 (en) * | 2004-03-22 | 2012-09-19 | 株式会社半導体エネルギー研究所 | Method for manufacturing thin film integrated circuit |
| CH697213A5 (en) | 2004-05-19 | 2008-06-25 | Alphasem Ag | Method and apparatus for peeling a film adhered to a flexible component. |
| WO2006033822A2 (en) * | 2004-09-07 | 2006-03-30 | Massachusetts Institute Of Technology | Fabrication of electronic and photonic systems on flexible substrates by layer transfer method |
| US7259106B2 (en) * | 2004-09-10 | 2007-08-21 | Versatilis Llc | Method of making a microelectronic and/or optoelectronic circuitry sheet |
| JP4801337B2 (en) * | 2004-09-21 | 2011-10-26 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| PL1890887T3 (en) * | 2005-05-03 | 2016-04-29 | Koninklijke Philips Nv | Method and device for transferring a pattern from a stamp to a substrate |
| JP4519804B2 (en) * | 2005-05-27 | 2010-08-04 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP2009152387A (en) * | 2007-12-20 | 2009-07-09 | Sony Corp | Method of manufacturing electronic device, electronic device substrate for transfer, and display device |
-
2008
- 2008-12-11 KR KR1020080126015A patent/KR101046064B1/en not_active IP Right Cessation
-
2009
- 2009-07-14 US US12/503,004 patent/US7943440B2/en not_active Expired - Fee Related
- 2009-07-17 JP JP2009168704A patent/JP2010141287A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040077536A (en) * | 2003-02-28 | 2004-09-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method of manufacturing the same |
| KR20070058458A (en) * | 2004-07-30 | 2007-06-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100067443A (en) | 2010-06-21 |
| JP2010141287A (en) | 2010-06-24 |
| US7943440B2 (en) | 2011-05-17 |
| US20100151627A1 (en) | 2010-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101046064B1 (en) | Thin Film Device Manufacturing Method | |
| JP5524817B2 (en) | Thin SOI device manufacturing | |
| US8946052B2 (en) | Processes for multi-layer devices utilizing layer transfer | |
| CN102856232B (en) | Edge-exclusion spalling method for improving substrate reusability | |
| KR101026040B1 (en) | Fabrication method of thin film device | |
| US20100051178A1 (en) | Method of manufacturing thin film device | |
| TW201409548A (en) | Micro device transfer head with silicon electrode | |
| TW201409549A (en) | Method of forming a micro device transfer head with silicon electrode | |
| JP2004533717A (en) | Peelable substrate having controlled mechanical holding force and method of manufacturing the same | |
| US20110076849A1 (en) | Process for bonding and transferring a layer | |
| US9099482B2 (en) | Method of processing a device substrate | |
| US20140141571A1 (en) | Integrated circuit manufacturing for low-profile and flexible devices | |
| US10083850B2 (en) | Method of forming a flexible semiconductor layer and devices on a flexible carrier | |
| KR100997992B1 (en) | Fabrication method of thin film device | |
| JP2006012914A (en) | Method of manufacturing integrated circuit chip, and semiconductor device | |
| WO2014206117A1 (en) | Method and device for reducing contact resistance of two-dimensional crystalline material | |
| US20230120346A1 (en) | Method for producing a stacked structure | |
| JP2001144174A (en) | Method of manufacturing dielectric isolation substrate | |
| JP4800529B2 (en) | Pattern formation method | |
| JPH10294246A (en) | Method for thinning of semiconductor substrate | |
| CN101252077A (en) | Method for manufacturing semiconductor device and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |