KR101033460B1 - Array substrate for Liquid Crystal Display Device and method for fabricating the same - Google Patents

Array substrate for Liquid Crystal Display Device and method for fabricating the same Download PDF

Info

Publication number
KR101033460B1
KR101033460B1 KR1020030099434A KR20030099434A KR101033460B1 KR 101033460 B1 KR101033460 B1 KR 101033460B1 KR 1020030099434 A KR1020030099434 A KR 1020030099434A KR 20030099434 A KR20030099434 A KR 20030099434A KR 101033460 B1 KR101033460 B1 KR 101033460B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
spacer
layer
substrate
gate
Prior art date
Application number
KR1020030099434A
Other languages
Korean (ko)
Other versions
KR20050068269A (en
Inventor
류순성
조흥렬
남승희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030099434A priority Critical patent/KR101033460B1/en
Publication of KR20050068269A publication Critical patent/KR20050068269A/en
Application granted granted Critical
Publication of KR101033460B1 publication Critical patent/KR101033460B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13392Gaskets; Spacers; Sealing of cells spacers dispersed on the cell substrate, e.g. spherical particles, microfibres
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13398Spacer materials; Spacer properties

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 좀 더 상세하게는 스페이서를 구비한 액정표시장치용 어레이 기판에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to an array substrate for a liquid crystal display device having a spacer.

액정표시장치에 있어서, 어레이 기판과 컬러필터 기판의 일정한 갭을 유지시키기 위해 스페이서를 상기 두 기판 사이에 형성하는데, 종래에는 상기 스페이서는 화상을 표시하는 표시영역를 포함한 기판 전면에 분포하므로 빛샘현상 등의 불량을 유발시킨다.In a liquid crystal display device, spacers are formed between the two substrates to maintain a constant gap between the array substrate and the color filter substrate. Conventionally, the spacers are distributed over the entire surface of the substrate including a display area for displaying an image, such as light leakage. Cause badness.

본 발명은 액정표시장치용 어레이 기판에 있어서, 상기 스페이서를 표시영역이 아닌 영역 예를들면 게이트 배선과 데이터 배선 또는 스위칭 소자와 대응되는 영역의 보호층 위에만 상기 스페이서를 형성함으로써 스페이서에 의한 빛샘불량을 방지할 수 있는 어레이 기판 및 그 제조 방법을 제공한다.
The present invention provides an array substrate for a liquid crystal display device, wherein the spacer is formed on only a protective layer in a region other than a display region, for example, a region corresponding to a gate wiring and a data wiring or a switching element, thereby causing light leakage due to a spacer. An array substrate and a method of manufacturing the same are provided.

스페이서, 고착형, 빛샘불량, 어레이 기판Spacers, Sticky, Light Leaks, Array Boards

Description

액정표시장치용 어레이 기판 및 그 제조 방법{Array substrate for Liquid Crystal Display Device and method for fabricating the same } Array substrate for liquid crystal display device and method for fabricating the same             

도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도.1 is a three-dimensional view of a portion of a general liquid crystal display device.

도 2는 종래의 액정패널의 개략적인 도면으로써, 어레이 기판의 액티브 영역을 위주로 도시한 평면도.2 is a schematic view of a conventional liquid crystal panel, and a plan view mainly showing an active region of an array substrate.

도 3은 상기 도 2를 I-I를 따라 절단한 단면도로써, 어레이 기판만을 도시한 도면. 3 is a cross-sectional view taken along the line II of FIG. 2 and illustrates only an array substrate.

도 4는 본 발명의 실시예에 의한 액정표시장치용 어레이 기판의 평면도.4 is a plan view of an array substrate for a liquid crystal display according to an embodiment of the present invention.

도 5는 도 4를 Ⅱ-Ⅱ를 따라 절단한 단면도.5 is a cross-sectional view taken along the line II-II of FIG. 4.

도 6a 내지 도 6g는 본 발명의 실시예에 따른 어레이 기판 제조 공정 평면도.6A-6G are plan views of an array substrate manufacturing process in accordance with an embodiment of the present invention.

도 7a 내지 7g는 도 6a 내지 6g를 II-II를 따라 절단한 제조 공정 단면도.
7A-7G are cross-sectional views of the manufacturing process taken along lines II-II of FIGS. 6A-6G.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

160 : 게이트 전극 162 : 게이트 배선160: gate electrode 162: gate wiring

170 : 반도체층 174 : 데이터 배선 170: semiconductor layer 174: data wiring                 

180 : 드레인 콘택홀 188 : 화소전극180: drain contact hole 188: pixel electrode

195 : 스페이서195: spacer

P : 화소영역 T :스위칭 소자(박막 트랜지스터)
P: pixel region T: switching element (thin film transistor)

본 발명은 액정표시장치에 관한 것으로, 좀 더 상세하게는 스페이서를 구비한 어레이 기판 및 그 제조 방법에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to an array substrate having a spacer and a method of manufacturing the same.

최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었다.Recently, with the rapid development of the information society, the need for a flat panel display having excellent characteristics such as thinning, light weight, and low power consumption has emerged.

이러한 평판 표시 장치는 스스로 빛을 발하느냐 그렇지 못하냐에 따라 나눌 수 있는데, 스스로 빛을 발하여 화상을 표시하는 것을 발광형 표시장치라 하고, 그렇지 못하고 외부의 광원을 이용하여 화상을 표시하는 것을 수광형 표시장치라고 한다. 발광형 표시장치로는 플라즈마 표시장치(plasma display panel)와 전계 방출 표시장치(field emission display), 전계 발광 표시 장치(electro luminescence display) 등이 있으며, 수광형 표시 장치로는 액정표시장치(liquid crystal display)가 있다. Such a flat panel display may be divided according to whether it emits light or not. A light emitting display is one that displays an image by emitting light by itself, and a display is performed by displaying an image using an external light source. It is called a display device. The light emitting display includes a plasma display panel, a field emission display, an electro luminescence display, and the light receiving display includes a liquid crystal display. display).

이중 액정표시장치가 해상도, 컬러표시, 화질 등이 우수하여 노트북이나 데 스크탑 모니터에 활발하게 적용되고 있다.Dual liquid crystal display devices are being actively applied to notebooks and desktop monitors because of their excellent resolution, color display, and image quality.

액정표시장치는 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 서로 대향하도록 배치하고, 두 기판 사이에 액정을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직여 빛의 투과율을 조절하여 화상을 표현하는 장치이다.The liquid crystal display device arranges two substrates on which electrodes are formed so that the surfaces on which the two electrodes are formed face each other, injects a liquid crystal between the two substrates, and then applies a voltage to the two electrodes to form a liquid crystal. It is a device that expresses an image by controlling light transmittance by moving molecules.

도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도로서, 액정이 구동되는 영역으로 정의되는 액티브 영역을 중심으로 도시하였다. FIG. 1 is a three-dimensional view of a portion of a general liquid crystal display, and is shown centering on an active region defined as a region in which a liquid crystal is driven.

도시한 바와 같이, 서로 일정간격 이격되어 상부 및 하부 기판(10, 30)이 대향하고 있고, 이 상부 및 하부 기판(10, 30) 사이에는 액정층(50)이 개재되어 있다. As shown in the figure, the upper and lower substrates 10 and 30 face each other with a predetermined distance therebetween, and the liquid crystal layer 50 is interposed between the upper and lower substrates 10 and 30.

상기 하부 기판(30) 상부에는 다수 개의 게이트 및 데이터 배선(32, 34)이 서로 교차되어 있고, 이 게이트 및 데이터 배선(32, 34)이 교차되는 지점에 박막트랜지스터(T)가 형성되어 있으며, 게이트 및 데이터 배선(32, 34)이 교차되는 영역으로 정의되는 화소 영역(P)에는 박막트랜지스터(T)와 연결된 화소전극(46)이 형성되어 있다. A plurality of gates and data lines 32 and 34 cross each other on the lower substrate 30, and a thin film transistor T is formed at a point where the gates and data lines 32 and 34 cross each other. A pixel electrode 46 connected to the thin film transistor T is formed in the pixel region P defined as an area where the gate and data lines 32 and 34 intersect.

도면으로 제시하지는 않았지만, 박막트랜지스터(T)는 게이트 전압을 인가받는 게이트 전극과, 데이터 전압을 인가받는 소스 전극과, 드레인 전극과, 게이트 전압과, 데이터 전압 차에 의해 전압의 온, 오프를 조절하는 채널(Ch ; channel)로 구성된다. Although not shown in the drawing, the thin film transistor T adjusts the voltage on and off by a gate electrode receiving a gate voltage, a source electrode receiving a data voltage, a drain electrode, a gate voltage, and a data voltage difference. It consists of a channel (Ch; channel).

그리고, 상부 기판(10) 하부에는 컬러필터층(12), 공통 전극(16)이 차례대로 형성되어 있다. 도면으로 상세히 도시하지 않았지만, 컬러필터층(12)은 특정한 파장대의 빛만을 투과시키는 컬러필터와, 컬러필터의 경계부에 위치하여 액정의 배열이 제어되지 않는 영역상의 빛을 차단하는 블랙매트릭스로 구성된다. The color filter layer 12 and the common electrode 16 are sequentially formed below the upper substrate 10. Although not shown in detail in the drawing, the color filter layer 12 is composed of a color filter for transmitting only light of a specific wavelength band and a black matrix positioned at a boundary of the color filter to block light on an area where the arrangement of liquid crystals is not controlled.

그리고, 상부 및 하부 기판(10, 30)의 각 외부면에는 편광축과 평행한 빛만을 투과시키는 상부 및 하부 편광판(52, 54)이 위치하고, 하부 편광판(54) 하부에는 별도의 광원인 백라이트(back light)가 배치되어 있다. In addition, upper and lower polarizers 52 and 54 for transmitting only light parallel to the polarization axis are positioned on each outer surface of the upper and lower substrates 10 and 30, and a backlight, which is a separate light source, is provided below the lower polarizer 54. light) is placed.

이러한 액정표시장치용 액정패널은 화소전극과 스위칭 소자인 박막 트랜지스터가 각 화소별로 형성되는 어레이 기판을 제조하는 공정과 상기 어레이 기판과 대향되어 공통전극 및 적, 녹, 청색의 컬러가 각 화소에 대응하여 형성되는 되어 있는 컬러필터 기판을 제조하는 공정과 상기 두 공정을 통해 제작된 어레이 기판과 컬러필터 기판 사이에 액정을 주입한 후, 합착하는 일련의 공정을 진행하여 완성된다. The liquid crystal panel for a liquid crystal display device includes a process of manufacturing an array substrate in which pixel electrodes and thin film transistors, which are switching elements, are formed for each pixel, and a common electrode and red, green, and blue colors correspond to each pixel as opposed to the array substrate. After injecting the liquid crystal between the process of manufacturing the color filter substrate is formed and the array substrate and the color filter substrate produced through the two processes, and then proceeds to a series of bonding process is completed.

여기서 간단히 전술한 액정표시장치용 액정패널의 제조공정에 대해 설명한다.Here, the manufacturing process of the liquid crystal panel for liquid crystal display devices mentioned above is demonstrated simply.

액정패널 제조공정은 셀 공정이라고 칭하며, 상기 셀 공정은 박막 트랜지스터가 배열된 어레이 기판과 컬러필터가 형성된 컬러필터 기판에 액정을 한 방향으로 배향시키기 위한 배향공정과 두 기판을 합착시켜 일정한 갭(Gap)을 유지시키기 셀 갭(cell gap) 형성공정, 셀 절단(cutting) 공정, 액정주입 공정으로 크게 나눌 수 있다. The liquid crystal panel manufacturing process is called a cell process, and the cell process combines two substrates with an alignment process for aligning liquid crystals in one direction to an array substrate on which thin film transistors are arranged and a color filter substrate on which a color filter is formed. ) Can be roughly divided into a cell gap forming process, a cell cutting process, and a liquid crystal injection process.

각 공정별로 좀 더 자세히 셀 공정에 대해 설명한다. Each process will be described in more detail in the cell process.                         

셀 공정의 첫 번째 단계는 배향막 형성 공정으로서 박막 트랜지스터가 각 화소별로 배열된 어레이 기판과 상기 어레이 기판의 화소에 대응하여 적, 녹, 청색 컬러필터가 형성된 컬러필터 기판에 고분자 물질인 폴리이미드(Polyimide)를 코팅하여 배향막을 형성하는 것이다. 어레이 기판 및 컬러필터 기판의 전면에 균일한 두께로 주로 롤 코팅 방식에 의해 일정 패턴을 갖도록 상기 폴리이미드인 배향막을 인쇄한다. 이후, 상기 배향막이 인쇄된 두 기판은 예비 건조 및 소성 과정을 진행하여 경화된 배향막을 형성하게 된다.The first step of the cell process is an alignment layer forming process, in which a thin film transistor is arranged on each pixel and a polyimide, which is a polymer material, on a color filter substrate in which red, green, and blue color filters are formed corresponding to the pixels of the array substrate. ) To form an alignment layer. The alignment film, which is the polyimide, is printed on the front surface of the array substrate and the color filter substrate so as to have a predetermined pattern mainly by a roll coating method. Thereafter, the two substrates on which the alignment layer is printed are preliminarily dried and baked to form a cured alignment layer.

다음, 상기 경화된 배향막이 형성된 상부 및 하부기판은 셀 공정의 두 번째 단계인 러빙공정을 진행한다. 상기 경화된 배향막 표면을 러빙포로 균일한 압력과 속도로 마찰시켜 배향막 표면의 고분자 사슬을 일정한 방향으로 정렬시킨다. 상기 러빙은 액정의 초기 배열방향을 결정하는 주요한 공정으로, 정상적인 액정의 구동과 균일한 디스플레이(Display)특성을 갖게 한다.Next, the upper and lower substrates on which the cured alignment layer is formed undergo a rubbing process, which is the second step of the cell process. The cured alignment layer surface is rubbed with a rubbing cloth at a uniform pressure and speed to align the polymer chains on the alignment layer surface in a predetermined direction. The rubbing is a main process of determining the initial alignment direction of the liquid crystal, and has a normal display drive and normal driving of the liquid crystal.

다음, 상기 러빙된 두 기판은 세 번째 단계인 씰 패턴 인쇄와 은(Ag) 도팅(dotting) 및 스페이서 산포 공정을 진행한다. Next, the rubbed two substrates undergo a third step of seal pattern printing, Ag dotting, and spacer dispersing.

주로 상부기판인 컬러필터 기판은 씰 인쇄 공정을 하부기판인 어레이 기판은 은(Ag) 도팅(dotting) 및 스페이서 산포 공정을 진행한다. 액정패널에 있어 씰 패턴은 액정 주입을 위한 갭(gap) 형성과 주입된 액정을 새지 않게 하는 두 가지 역할을 한다. 상기 씰 패턴은 열 경화성 또는 자외선 경화성 수지인 실란트(sealant)를 기판의 테두리에 일정하게 원하는 패턴으로 형성시키는 공정으로, 스크린 마스크법과 디스펜서법으로 이루어지며 기판이 대형화되면서 디스펜서법이 주류를 이루 고 있다. The color filter substrate, which is mainly an upper substrate, performs a seal printing process, and the array substrate, which is a lower substrate, undergoes silver dotting and spacer dispersing processes. In the liquid crystal panel, the seal pattern serves to form a gap for liquid crystal injection and to prevent leakage of the injected liquid crystal. The seal pattern is a process of forming a sealant, which is a thermosetting or ultraviolet curable resin, in a desired pattern on the edge of the substrate in a predetermined pattern. The seal pattern is made of a screen mask method and a dispenser method. .

은(Ag) 도포는 상부기판과 하부기판의 도통을 위해 하부기판의 소정의 위치에 일정량의 은(Ag) 패이스트(paste)를 도포하는 것이다. Application of silver (Ag) is to apply a certain amount of silver paste to a predetermined position of the lower substrate for the conduction of the upper substrate and the lower substrate.

다음, 상기 은(Ag) 도포 된 하부기판은 상부 및 하부 기판 사이의 셀갭 유지를 위한 스페이서를 기판 전면에 균일한 밀도로 뿌려주는 스페이서 산포 공정을 진행한다. 스페이서 산포에는 건식법과 습식법이 있으며, 주로 +와 -로 대전시켜 스페이서의 뭉침없이 산포하는 건식법이 주로 사용된다. Next, the silver (Ag) coated lower substrate is subjected to a spacer scattering process of spraying a spacer for maintaining a cell gap between the upper and lower substrates with a uniform density on the front surface of the substrate. There are a dry method and a wet method for the spacer spread, and a dry method in which the spacer is dispersed without aggregation of the spacer by charging with + and-is mainly used.

상기 하부기판의 스페이서 산포 공정이 끝나면, 네 번째 공정인 합착공정을 진행한다. After the spacer spreading process of the lower substrate is finished, the fourth process is a bonding process.

상부기판과 하부기판의 합착을 위해서는 상부기판의 컬러필터 패턴과 하부기판의 화소가 정확히 일치하도록 해주어야 하는데 이를 합착 정렬이라 한다. 이때, 상기 합착 정열 정도는 각 기판의 설계시 주어지는 마진(Margin)에 의해 결정되며, 상기 합착 마진은 컬러필터 기판상의 블랙 매트릭스(Black Matrix)와 어레이 기판상의 화소전극의 오버랩 정도에 기인하며, 보통 수 ㎛의 정밀도가 요구된다. 두 기판의 합착 오차범위를 벗어나면, 빛이 새어나오게 되어 액정 셀의 구동시 원하는 화질 특성을 얻지 못하게 된다. 합착 정렬 후 상기 상부 및 하부기판이 합착되어 원판패널을 이룬 후, 상기 원판패널에 균일한 압력과 온도를 가하여 일정한 셀갭을 유지하면서 씰 패턴을 단단히 경화시킨다. In order to bond the upper substrate and the lower substrate, the color filter pattern of the upper substrate and the pixels of the lower substrate must be exactly matched. In this case, the degree of adhesion alignment is determined by a margin given during the design of each substrate, and the adhesion margin is due to the degree of overlap between the black matrix on the color filter substrate and the pixel electrode on the array substrate. A few micrometers of precision is required. If the two substrates are out of the bonding error range, light leaks out, so that the desired image quality characteristics cannot be obtained when the liquid crystal cell is driven. After bonding, the upper and lower substrates are bonded to form a disc panel, and then the seal pattern is firmly cured while maintaining a constant cell gap by applying uniform pressure and temperature to the disc panel.

다음, 다섯 번째 단계인 원판패널을 절단하는 셀 절단공정을 진행한다. 이전 단계까지를 거치며 제작된 원판패널을 단위 셀로 절단하는 공정이다. 셀 절단 공정 은 유리기판 보다 경도가 높은 다이아몬드 재질 또는 초경합금 재질의 절단휠로 원판패널 표면에 절단선을 형성하는 스크라이브(Scribe)공정과 상기 절단선에 힘을 가해 파단 분리하는 브레이크(Break) 공정으로 이루어진다.Next, a cell cutting process of cutting the disc panel, which is the fifth step, is performed. It is the process of cutting the original panel manufactured by the previous step into the unit cell. The cell cutting process is a scribe process that forms a cutting line on the surface of the disc panel with a cutting wheel made of diamond or cemented carbide, which is harder than a glass substrate, and a break process that breaks apart by applying force to the cutting line. Is done.

다음, 상기 절단공정을 진행하여 단위 셀로 절단된 액정패널에 여섯 번째 단계인 액정주입 공정을 진행한다. 상기 액정주입 공정은 수 ㎛의 셀갭을 갖는 액정패널 내부를 진공화 한 후 모세관 현상과 대기압 차이를 이용하여 액정을 상기 액정패널의 내부로 주입한다. 이후 액정주입이 완료되면, 상기 액정이 주입된 주입구를 봉지제로 밀봉하고 자외선을 쪼여 봉지제를 경화시킨다. Next, a sixth step of the liquid crystal injection process is performed on the liquid crystal panel cut into unit cells by performing the cutting process. The liquid crystal injection process injects a liquid crystal into the liquid crystal panel by using a capillary phenomenon and an atmospheric pressure difference after evacuating the inside of the liquid crystal panel having a cell gap of several μm. After the liquid crystal injection is completed, the injection hole into which the liquid crystal is injected is sealed with an encapsulant, and the encapsulant is cured by irradiating ultraviolet rays.

다음, 액정패널의 패드 부위 쇼팅바를 제거하는 그라인딩(grinding) 공정과 불량 유무를 판정하는 검사공정을 진행하여 액정패널을 완성한다. Next, a grinding process for removing the pad portion shorting bar of the liquid crystal panel and an inspection process for determining whether the defect is defective are performed to complete the liquid crystal panel.

도 2는 전술한 셀 공정을 진행하여 완성된 종래의 액정패널의 개략적인 도면으로써, 어레이 기판의 액티브 영역을 위주로 도시한 평면도이며, 도 3은 상기 도 2의 액정패널을 I-I를 따라 절단한 단면도이다. FIG. 2 is a schematic view of a conventional liquid crystal panel completed by the aforementioned cell process, and is a plan view mainly showing an active region of an array substrate, and FIG. 3 is a cross-sectional view of the liquid crystal panel of FIG. 2 taken along II. to be.

도시한 바와 같이, 다수의 가로방향의 게이트 배선(62)과 다수의 세로방향의 데이터 배선(74)이 교차하여 다수의 화소영역(P) 형성하고 있으며, 상기 화소영역 (P)내에는 상기 두 배선(62, 74)의 교차지점에 스위칭 소자인 박막 트랜지스터(T)가 형성되어 있다. 또한 화소영역(P)에는 상기 박막 트랜지스터(T)와 연결되어 화소전극(88)이 형성되어 있다. As illustrated, a plurality of horizontal gate lines 62 and a plurality of vertical data lines 74 intersect to form a plurality of pixel regions P. The pixel regions P may have a plurality of pixel regions P. The thin film transistor T which is a switching element is formed at the intersection of the wirings 62 and 74. In addition, the pixel electrode 88 is formed in the pixel region P by being connected to the thin film transistor T.

박막 트랜지스터 및 표시부 영역의 단면인 도 3을 참조하면, 상기 박막 트랜지스터 형성부(TA)는 게이트 전극(60)과 그 상부에 게이트 절연막(68)과 상기 게이 트 절연막(68) 상부에 액티브층(70a)과 오믹콘택층(70b)으로 이루어진 반도체층(70)이 형성되어 있으며, 상기 오믹콘택층(70b)과 접촉하며 일정간격 이격하며 소스 및 드레인 전극(76, 78)이 형성되어 있다. 또한, 상기 두 전극(76, 78) 상부에는 기판(59) 전면에 보호층(86)이 형성되어 있으며, 상기 보호층(86) 위로는 상기 드레인 전극(78)과 접촉하는 화소전극(88)이 형성되어 있다. 또한, 도시하지 않았지만 상기 어레이 기판(58)에 대향하여 컬러필터 기판(미도시)이 형성되어 있으며, 상기 두 기판(58, 미도시) 사이에는 액정층(미도시)이 형성되어 있다. 또한, 상기 두 기판(58, 미도시) 사이에는 상기 두 기판(58, 미도시)의 일정한 갭(gap) 유지를 위한 스페이서(95)가 형성되어 있다. Referring to FIG. 3, which is a cross-section of a thin film transistor and a display region, the thin film transistor forming part TA includes a gate electrode 60, a gate insulating film 68 on the top, and an active layer on the gate insulating film 68. The semiconductor layer 70 including the 70a and the ohmic contact layer 70b is formed, and the source and drain electrodes 76 and 78 are formed in contact with the ohmic contact layer 70b and spaced apart at regular intervals. In addition, a protective layer 86 is formed on the entire surface of the substrate 59 on the two electrodes 76 and 78, and the pixel electrode 88 is in contact with the drain electrode 78 above the protective layer 86. Is formed. Although not shown, a color filter substrate (not shown) is formed to face the array substrate 58, and a liquid crystal layer (not shown) is formed between the two substrates 58 (not shown). In addition, a spacer 95 is formed between the two substrates 58 (not shown) to maintain a constant gap between the two substrates 58 (not shown).

한편, 상기 스페이서(95)는 화상을 표시하는 표시부 영역(PA)을 포함한 기판(59) 전면에 분포되어 있음을 알 수 있다. 상기 스페이서는 통상적으로 수㎛의 직격을 갖는 구 모양으로 이루어져 있으며, 어레이 기판과 컬러필터 기판을 합착하여 액정패널을 형성 시 상기 두 기판 사이의 간격 즉 셀갭을 유기시키기 위해 성형한다. On the other hand, it can be seen that the spacer 95 is distributed on the entire surface of the substrate 59 including the display area area PA for displaying an image. The spacer is generally formed in a spherical shape having a direct line of several μm, and is formed to bond the array substrate and the color filter substrate together to form a gap, ie, a cell gap, between the two substrates when the liquid crystal panel is formed.

그러나, 전술한 바와 같이 박막 트랜지스터가 배열된 어레이 기판과 적, 녹, 청색 컬러필터를 구비한 컬러필터 기판을 전술한 셀공정에 의해 진행시킴으로써 진행된 종래의 액정패널은 상기 스페이서가 상기 액정패널의 화상이 표시되는 표시영역 상에도 분포하게 되므로 상기 액정패널 구동 시 상기 스페이서에 의해 빛샘현상이 발생하는 문제가 있다.
However, in the conventional liquid crystal panel, which proceeds by advancing the array substrate in which the thin film transistors are arranged as described above and the color filter substrate having red, green, and blue color filters by the above-described cell process, the spacer is an image of the liquid crystal panel. Since it is also distributed on the display area to be displayed, there is a problem that light leakage occurs by the spacer when driving the liquid crystal panel.

따라서, 본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로 셀 공정에서 진행하던 스페이서 산포공정을 어레이 기판 제조 공정에서 진행함으로써 화상이 표시되는 표시영역 이외의 영역에만 분포하도록 하여 상기 스페이서에 의해 발생하는 빛샘현상을 방지하는 것을 그 목적으로 한다.
Accordingly, the present invention has been made to solve the above-mentioned problem, and the spacer scattering process, which has been performed in the cell process, is performed in the array substrate manufacturing process so as to be distributed only in the region other than the display region where the image is displayed. The purpose is to prevent light leakage.

상기와 같은 목적을 달성하기 위해 본 발명의 일 관점에 따르면, 기판과; 상기 기판 상에 구비된 서로 교차하는 다수의 게이트 배선과, 데이터 배선과; 상기 두 배선이 교차하여 정의되는 화소영역과; 상기 화소영역 내 두 배선이 교차지점에 형성된 스위칭 소자와; 상기 스위칭 소자 상부를 포함한 기판 전면에 구비된 보호층과; 상기 보호층 위로 구비되며, 화소영역 내에 상기 스위칭 소자와 연결된 화소전극과; 상기 화소전극이 형성된 부분을 제외한 영역의 보호층 상부에 분포하는 스페이서를 포함하는 액정표시장치용 어레이 기판을 제공한다. According to an aspect of the present invention to achieve the above object, a substrate; A plurality of gate lines and data lines intersecting with each other provided on the substrate; A pixel region defined by crossing the two wirings; A switching element formed at intersections of two wirings in the pixel region; A protective layer provided on the front surface of the substrate including the switching element; A pixel electrode provided over the passivation layer and connected to the switching element in the pixel area; The present invention provides an array substrate for a liquid crystal display device including a spacer disposed on an upper portion of a passivation layer except a portion where the pixel electrode is formed.

상기 화소전극이 형성된 부분을 제외한 영역은 화소전극과 오버랩되지 않는 스위칭 소자와 상기 게이트 및 데이터 배선 영역이며, 상기 스페이서는 구 모양으로 직경이 1㎛ 내지 10㎛으로서, 특히 상기 스페이서는 적정한 열을 받으면, 표면이 용융되어 기판에 단단히 부착되는 고착형 스페이서인 것이 바람직하다. Except for the portion where the pixel electrode is formed, the region is a switching element that does not overlap the pixel electrode, and the gate and data wiring region. The spacers have a spherical shape with a diameter of 1 μm to 10 μm, particularly, when the spacer receives proper heat. It is preferable that it is a fixed spacer which melt | dissolves the surface and adheres firmly to a board | substrate.

한편, 본 발명의 다른 관점에서는 기판 상에 서로 교차하는 다수의 게이트 배선과 데이터 배선과, 상기 두 배선의 교차지점에 스위칭 소자를 형성하는 단계 와; 상기 스위칭 소자 위로 상기 스위칭 소자 일부를 노출시키는 보호층을 형성하는 단계와; 상기 보호층 위로 전면에 투명 금속층을 형성하는 단계와; 상기 투명 금속층 위로 전면에 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층을 노광, 현상하여 상기 두 배선 및 스위칭 소자 일부와 대응되는 투명 금속층을 노출시키는 단계와; 상기 노출된 투명 금속층을 제거하여 하부의 보호층을 노출시키는 단계와; 상기 노출된 보호층과 현상되지 않은 포토레지스트층 위로 스페이서를 산포시키는 단계와; 상기 산포된 스페이서를 상기 보호층과 포토레지스트층에 고착시키는 단계와; 상기 스페이서가 고착된 포토레지스트층을 스트립하여 제거하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법이 제공된다.On the other hand, in another aspect of the present invention, forming a plurality of gate wiring and data wiring crossing each other on the substrate and the switching element at the intersection of the two wiring; Forming a protective layer over the switching element, the protective layer exposing a portion of the switching element; Forming a transparent metal layer on a front surface of the protective layer; Forming a photoresist layer on the entire surface of the transparent metal layer; Exposing and developing the photoresist layer to expose a transparent metal layer corresponding to a portion of the two wires and the switching element; Removing the exposed transparent metal layer to expose a lower protective layer; Dispersing a spacer over the exposed protective layer and the undeveloped photoresist layer; Fixing the scattered spacers to the protective layer and the photoresist layer; Provided is a method of manufacturing an array substrate for a liquid crystal display device comprising stripping and removing a photoresist layer having the spacer fixed thereon.

이 경우 상기 기판 상에 서로 교차하는 다수의 게이트 배선과 데이터 배선과, 상기 두 배선의 교차지점에 스위칭 소자를 형성하는 단계는 기판 상에 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극과 대응하여 반도체층을 형성하는 단계와; 상기 반도체층 위로 상기 게이트 전극과 대응되는 영역을 사이로 이격한 소스 및 드레인 전극과, 상기 소스 전극과 연결되며 상기 게이트 배선과 서로 교차하는 데이터 배선을 형성하는 단계를 더욱 포함할 수 있으며, 상기 스페이서의 산포는 건식법 또는 습식법에 의해 이루어질 수 있다. In this case, forming a plurality of gate wirings and data wirings crossing each other on the substrate and a switching element at an intersection point of the two wirings may include forming a gate wiring and a gate electrode branched from the gate wiring on the substrate. Wow; Forming a gate insulating film over the gate wiring and the gate electrode; Forming a semiconductor layer on the gate insulating layer to correspond to the gate electrode; The method may further include forming a source and drain electrode spaced apart from a region corresponding to the gate electrode on the semiconductor layer, and a data line connected to the source electrode and crossing the gate line. Dispersion can be by dry or wet methods.

한편, 상기 스페이서는 구 모양으로 직경이 1㎛ 내지 10㎛인 것을 특징으로 하는데, 상기 스페이서의 고착은 상기 스페이서가 산포된 기판에 적정 시간동안 열을 가하여 이루어진다. Meanwhile, the spacer has a spherical shape having a diameter of 1 μm to 10 μm, and the fixing of the spacer is performed by applying heat to the substrate on which the spacer is dispersed for a suitable time.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. Hereinafter, preferred embodiments according to the present invention will be described with reference to the accompanying drawings.

도 4는 본 발명의 실시예에 의한 액정표시장치용 어레이 기판의 평면도이며, 도 5는 도 4를 Ⅱ-Ⅱ를 따라 절단한 단면도이다.4 is a plan view of an array substrate for a liquid crystal display device according to an exemplary embodiment of the present invention, and FIG. 5 is a cross-sectional view taken along line II-II of FIG. 4.

도시한 바와 같이, 가로방향으로 게이트 배선(162)이 연장되어 있으며, 세로방향으로 상기 게이트 배선(162)과 교차하며 데이터 배선(174)이 형성되어 있다. 또한, 상기 두 배선(162, 174)의 교차함으로써 화소영역(P)이 정의되고 있으며, 상기 두 배선(162, 174)의 교차 지점에 스위칭 소자인 박막 트랜지스터(T)가 형성되어 있다. 상기 화소영역(P) 내에는 상기 박막 트랜지스터(T)와 연결되며 화소전극(188)이 형성되어 있다. As shown, the gate wiring 162 extends in the horizontal direction, and the data wiring 174 is formed to cross the gate wiring 162 in the vertical direction. In addition, the pixel region P is defined by crossing the two wirings 162 and 174, and the thin film transistor T serving as the switching element is formed at the intersection of the two wirings 162 and 174. In the pixel region P, the pixel electrode 188 is connected to the thin film transistor T.

이때, 상기 어레이 기판의 단면구조에 대해 도 5를 참조하여 잠시 설명한다.In this case, the cross-sectional structure of the array substrate will be briefly described with reference to FIG. 5.

도 5는 스위칭 소자인 박막 트랜지스터와 화소전극이 형성되는 표시영역 일부를 자른 단면을 도시하고 있다. 5 is a cross-sectional view of a portion of a display area in which a thin film transistor and a pixel electrode, which are switching elements, are formed.

도시한 바와 같이, 투명한 기판(159)에 게이트 배선(162)에서 분기한 게이트 전극(160)이 형성되어 있으며, 상기 게이트 전극(160) 위로 기판(159) 전면에 게이트 절연막(168)이 형성되어 있다. 상기 게이트 절연막(168) 위로 비정질 실리콘 및 불순물이 도핑된 비정질 실리콘이 증착되어 각각 액티브층(170a)과 오믹콘택층(170b)을 형성하는 반도체층(170)이 형성되어 있으며, 상기 오믹콘택층(170b)과 접촉하며 소스 및 드레인 전극(176, 178)이 형성되어 있다. As illustrated, a gate electrode 160 branched from the gate wiring 162 is formed on the transparent substrate 159, and a gate insulating layer 168 is formed on the entire surface of the substrate 159 over the gate electrode 160. have. A semiconductor layer 170 is formed on the gate insulating layer 168 to form an amorphous silicon and an amorphous silicon doped with impurities to form an active layer 170a and an ohmic contact layer 170b, respectively. And source and drain electrodes 176 and 178 are formed in contact with 170b).                     

다음, 상기 소스 및 드레인 전극(176, 178) 상부에는 보호층이 형성되어 있으며, 상기 보호층 위로 상기 드레인 전극(178)과 접촉하며 화소전극(188)이 형성되어 있다. Next, a passivation layer is formed on the source and drain electrodes 176 and 178, and the pixel electrode 188 is formed on the passivation layer in contact with the drain electrode 178.

전술한 액정표시장치용 어레이 기판에 있어서, 상기 기판(159) 상에 스페이서(195)가 형성되어 있음을 알 수 있다. 이때, 상기 스페이서(195)는 화소영역(P)내의 화소전극(188) 상에는 분포되어 있지 않고, 게이트 배선(162)과 데이터 배선(174) 또는 박막 트랜지스터(T) 상부에만 분포되어 있는 것이 특징이다. 따라서, 표시부와 대응되는 화소전극(188) 상부에 스페이서(195)가 존재하지 않음으로 상기 스페이서(195) 주변에 생기는 빛샘현상을 방지할 수 있다. In the above-described array substrate for a liquid crystal display device, it can be seen that a spacer 195 is formed on the substrate 159. In this case, the spacer 195 is not distributed on the pixel electrode 188 in the pixel region P, but is distributed only on the gate wiring 162 and the data wiring 174 or the thin film transistor T. . Accordingly, since no spacer 195 is present on the pixel electrode 188 corresponding to the display unit, light leakage may occur around the spacer 195.

상기 스페이서(195)는 고착형 스페이서로써, 상기 스페이서 산포 후, 적정한 온도로 열을 가하면 상기 스페이서 표면의 점착물질이 녹아 어레이 기판의 표면에 단단히 접착하는 것이 특징이다. The spacer 195 is a fixed-type spacer. When the spacer is spread and heated at an appropriate temperature, the adhesive material on the surface of the spacer melts and adheres firmly to the surface of the array substrate.

다음, 도 6a 내지 도 6e와 도 7a 내지 7g를 참조하여 본 발명에 의한 스페이서를 구비한 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.Next, a method of manufacturing an array substrate for a liquid crystal display device having a spacer according to the present invention will be described with reference to FIGS. 6A to 6E and 7A to 7G.

우선, 도 6a와 도 7a에 도시한 바와 같이, 투명한 기판(159) 상에 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd) 또는 크롬(Cr), 몰리브덴(Mo) 중에서 선택되는 하나를 전면에 증착하여 금속층을 형성하고, 포토레지스트 도포, 노광, 현상, 식각 공정으로 이루어진 일련의 마스크 공정을 진행하여 전술한 금속물질 중 하나로 이루어진 게이트 배선(162)을 포함한 게이트 전극(160)을 형성한다.First, as shown in FIGS. 6A and 7A, one selected from a metal material such as aluminum (Al), aluminum alloy (AlNd), chromium (Cr), and molybdenum (Mo) may be formed on the transparent substrate 159. A metal layer is formed on the entire surface to form a metal layer, and a series of mask processes including a photoresist coating, exposure, development, and etching process are performed to form a gate electrode 160 including the gate wiring 162 made of one of the above-described metal materials. .

다음, 도 6b와 도 7b에 도시한 바와 같이, 상기 게이트 전극(160) 및 게이트 배선(162)이 형성된 기판(159) 상에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 증착하여 전면에 게이트 절연막(168)을 형성한다.Next, as illustrated in FIGS. 6B and 7B, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is deposited on the substrate 159 on which the gate electrode 160 and the gate wiring 162 are formed. Thus, the gate insulating film 168 is formed on the entire surface.

다음 상기 게이트 절연막(168) 위로 비정질 실리콘과 불순물이 도핑된 비정질 실리콘을 연속하여 증착하여 비정질 실리콘층(169a) 및 불순물이 도핑된 비정질 실리콘층(169b,이하 n+층이라 칭함)을 형성하고, 마스크 공정을 실시하여 박막 트랜지스터 형성부(TA)에만 상기 비정질 실리콘층(169a) 및 n+층(169b)을 남기고, 표시영역(PA)을 포함한 나머지 영역에서는 상기 비정질 실리콘층(169a) 및 n+층(169b)을 식각하여 제거한다. Next, an amorphous silicon and an impurity doped amorphous silicon are sequentially deposited on the gate insulating layer 168 to form an amorphous silicon layer 169a and an impurity doped amorphous silicon layer 169b (hereinafter referred to as n + layer), and a mask The process leaves the amorphous silicon layer 169a and the n + layer 169b only in the thin film transistor forming unit TA, and the amorphous silicon layer 169a and the n + layer 169b in the remaining regions including the display area PA. ) To remove it.

다음, 도 6c와 도 7c에 도시한 바와 같이, 상기 비정질 실리콘층(도 7b의 169a)과 n+층(도 7b의 169b)이 형성된 기판(159) 상에 금속물질 예를들면, 알루미늄(Al) 또는 알루미늄 합금(AlNd), 크롬(Cr), 몰리브덴(Mo) 중에 하나를 전면에 증착하고, 마스크 공정을 진행하여 패터닝하여 소스 및 드레인 전극(176, 178)과 데이터 배선(174)을 형성한다. 이후, 상기 소스 및 드레인 전극(176, 178) 사이의 간격으로 노출된 n+층(도 7b의 169b)을 식각하여 하부의 비정질 실리콘층(170a)을 노출시킴으로써 상기 소스 및 드레인 전극(176, 178)과 접촉하는 n+층(170b)은 오믹콘택층(170b)을, 상기 비정질 실리콘층(170a)은 액티브층(170a)을 이루는 반도체층(170)을 형성한다.Next, as shown in FIGS. 6C and 7C, a metal material, for example, aluminum (Al), is formed on the substrate 159 on which the amorphous silicon layer (169a of FIG. 7B) and the n + layer (169b of FIG. 7B) are formed. Alternatively, one of aluminum alloy (AlNd), chromium (Cr), and molybdenum (Mo) may be deposited on the entire surface, and patterned by performing a mask process to form source and drain electrodes 176 and 178 and data lines 174. Thereafter, the n &lt; + &gt; layer (169b of FIG. 7B) exposed at intervals between the source and drain electrodes 176 and 178 is etched to expose the lower amorphous silicon layer 170a so as to expose the source and drain electrodes 176 and 178. The n + layer 170b in contact with the N + layer 170b forms the ohmic contact layer 170b, and the amorphous silicon layer 170a forms the semiconductor layer 170 forming the active layer 170a.

다음, 도 6d와 도 7d에 도시한 바와 같이, 상기 소스 및 드레인 전극(176, 178)이 형성된 기판(159) 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 중에 하나를 증착하고 패터닝하여 드레인 전극(178) 일부를 노출시키는 드레인 콘택홀(180)을 구비한 보호층(186)을 형성한다.Next, as shown in FIGS. 6D and 7D, one of silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the entire surface of the substrate 159 on which the source and drain electrodes 176 and 178 are formed. A protective layer 186 having a drain contact hole 180 that exposes a portion of the drain electrode 178 by deposition and patterning is formed.

다음, 도 6e와 도 7e에 도시한 바와 같이, 상기 보호층(186) 위로 전면에 투명도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 중에 하나를 증착하여 투명 금속층(187)을 형성한다. 이후, 상기 투명 금속층(187) 위로 포토레지스트를 전면에 도포하여 포토레지스트층(191)을 형성하고, 마스크 공정 중 하나인 노광공정을 진행하고, 연속하여 상기 노광된 포토레지스트층(191)을 현상함으로써 상기 포토레지스트층(191) 중 화상이 표시되는 표시영역(PA)에 대응되는 부분을 제외한 박막 트랜지스터 형성부(TA) 위에 형성된 포토레지스트층(미도시)을 제거하여 투명 금속층(도 7e의 187)을 노출시킨다. 다음, 상기 노출된 투명 금속층(도 7e의 187)을 식각 공정을 진행하여 제거함으로써 그 하부의 보호층(186)을 노출시킨다.Next, as shown in FIGS. 6E and 7E, a transparent metal layer is deposited on the protective layer 186 by depositing one of indium tin oxide (ITO) or indium zinc oxide (IZO), which is a transparent conductive material, on the entire surface. Form 187. Thereafter, a photoresist layer 191 is formed by applying a photoresist on the entire surface of the transparent metal layer 187, and an exposure process, which is one of mask processes, is performed, and the exposed photoresist layer 191 is continuously developed. By removing the photoresist layer (not shown) formed on the thin film transistor forming unit TA except for the portion of the photoresist layer 191 corresponding to the display area PA in which the image is displayed, the transparent metal layer (187 in FIG. 7E) is removed. ). Next, the exposed transparent metal layer 187 of FIG. 7E is removed by performing an etching process to expose the lower protective layer 186.

다음, 도 6f와 도 7f에 도시한 바와 같이, 상기 노출된 보호층(186) 및 남아있는 포토레지스트층(191) 위로 스페이서(195)의 산포공정을 진행하여 전면에 스페이서(195)를 고루 형성한다. 이때, 상기 스페이서(195) 산포에는 건식법과 습식법이 있으며, 주로 +와 -로 대전시켜 스페이서(195)를 뭉침없이 산포하는 건식법이 주로 사용된다.Next, as shown in FIGS. 6F and 7F, a spacer 195 is evenly distributed over the exposed protective layer 186 and the remaining photoresist layer 191 to form the spacer 195 evenly on the entire surface. do. In this case, there are a dry method and a wet method in the dispersion of the spacer 195, and a dry method of dispersing the spacer 195 without agglomeration by charging with + and − is mainly used.

산포되어 기판(159) 상에 고루 형성된 상기 스페이서(195)는 1㎛ 내지 10㎛정도의 직경을 갖는 구모양으로 이루어져 있으며, 아크릴계, 다이비닐벤젠계, 벤조구아민 수지 또는 실리카 등의 재질로 이루어지는 것이 특징이며, 니플 등의 불량 을 방지하기 위해 어느 정도의 열을 받으면 그 표면이 용융되어 기판에 움직이지 않도록 고착되는 고착형이 주로 이용되고 있다.The spacer 195 scattered and evenly formed on the substrate 159 has a sphere shape having a diameter of about 1 μm to about 10 μm, and is made of a material such as acrylic, divinylbenzene, benzoguamine resin, or silica. In order to prevent defects such as nipples, a fastening type is mainly used, in which a surface thereof is melted and fixed to a substrate so that the surface is melted and not moved.

본 발명의 실시예에서도 고착형 스페이서(195)를 형성하는 것이 바람직하다. In the embodiment of the present invention, it is preferable to form the fixed spacer 195.

이후, 스페이서(195)가 전면에 형성된 기판(159)을 적정온도에서 일정시간 유지시켜 상기 스페이서(195)를 상기 노출된 보호층(186) 및 포토레지스트층(191)에 움직이지 않도록 고착시킨다. Subsequently, the substrate 191 formed on the entire surface of the spacer 195 is maintained at a predetermined temperature to fix the spacer 195 to the exposed protective layer 186 and the photoresist layer 191 so as not to move.

다음, 도 6g와 도 7g에 도시한 바와 같이, 상기 고착된 스페이서(195)를 포함하는 기판(159)을 스트립 공정을 진행하여 화상이 표시되는 표시부 영역(PA)에 남아있는 포토레지스트층(도 7의 191)을 제거하여 그 하부의 투명 금속층(188)을 노출시킨다. 이때, 상기 노출된 투명 금속층은 화소전극(188)을 형성한다. 상기 스트립 공정 진행시, 상기 포토레지스트층(도 7의 191) 상부에 형성 고착된 스페이서(195)는 상기 포토레지스트층(191)과 함께 스트립되어 제거되므로 화상이 표시되는 표시영역(PA)에는 스페이서(195)가 존재하지 않으며, 화소영역(P) 내의 게이트 배선(162) 또는 데이터 배선(174) 또는 박막 트랜지스터 형성부(TA) 상에만 스페이서(195)가 형성되므로 표시영역(PA)에서 상기 스페이서(195)에 의한 빛샘발생 등의 불량을 방지할 수 있다.Next, as shown in FIGS. 6G and 7G, the substrate 159 including the fixed spacers 195 is subjected to a stripping process so that the photoresist layer remaining in the display area PA where an image is displayed (FIG. 191 of 7 is removed to expose the underlying transparent metal layer 188. In this case, the exposed transparent metal layer forms a pixel electrode 188. During the strip process, the spacers 195 formed and fixed on the photoresist layer 191 of FIG. 7 are stripped and removed together with the photoresist layer 191, so that the spacers are disposed in the display area PA where an image is displayed. The spacer 195 is not present and the spacer 195 is formed only on the gate line 162, the data line 174, or the thin film transistor forming unit TA in the pixel area P, and thus the spacer in the display area PA. Defects such as light leakage by 195 can be prevented.

전술한 바와 같이, 본 발명에 따른 액정표시장치용 어레이 기판은 상기 어레이 기판 제조 시 스페이서 산포를 동시에 진행하며, 더욱이 스페이서가 기판 상의 화소영역 중 화상을 표시하는 표시부에 형성됨으로써 빛샘발생 등의 불량을 야기하는 종래의 어레이 기판과는 달리, 상기 표시부를 제외한 박막 트랜지스터 형성부 또는 게이트 또는 데이터 배선 상에만 스페이서가 형성되도록 함으로써 빛샘불량 등의 화질저하가 발생하지 않는 우수한 품질의 액정표시장치를 제조할 수 있는 효과가 있다.As described above, the array substrate for a liquid crystal display device according to the present invention proceeds with the distribution of the spacer at the time of manufacturing the array substrate, and furthermore, the spacer is formed in the display portion displaying an image of the pixel area on the substrate to prevent defects such as light leakage Unlike conventional array substrates, the spacers are formed only on the thin film transistor forming unit or the gate or the data line except for the display unit, thereby making it possible to manufacture a high-quality liquid crystal display device without deterioration of image quality such as light leakage. It has an effect.

Claims (9)

삭제delete 삭제delete 삭제delete 삭제delete 기판 상에 서로 교차하는 다수의 게이트 배선과 데이터 배선과, 상기 두 배선의 교차지점에 스위칭 소자를 형성하는 단계와;Forming a plurality of gate wirings and data wirings crossing each other on a substrate, and a switching element at an intersection of the two wirings; 상기 스위칭 소자 위로 상기 스위칭 소자의 드레인 전극을 노출시키는 보호층을 형성하는 단계와;Forming a protective layer over the switching element, the protective layer exposing the drain electrode of the switching element; 상기 보호층 위로 전면에 투명 금속층을 형성하는 단계와;Forming a transparent metal layer on a front surface of the protective layer; 상기 투명 금속층 위로 전면에 포토레지스트층을 형성하는 단계와;Forming a photoresist layer on the entire surface of the transparent metal layer; 상기 포토레지스트층을 노광, 현상하여 상기 두 배선 및 스위칭 소자 일부와 대응되는 투명 금속층을 노출시키는 단계와;Exposing and developing the photoresist layer to expose a transparent metal layer corresponding to a portion of the two wires and the switching element; 상기 노출된 투명 금속층을 제거하여 하부의 보호층을 노출시킴으로써 상기 게이트 배선 및 데이터 배선으로 둘러싸인 영역이라 정의되는 화소영역에 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와;Removing the exposed transparent metal layer to expose a lower protective layer to form a pixel electrode in contact with the drain electrode in a pixel region defined as an area surrounded by the gate wiring and the data wiring; 상기 노출된 보호층과 상기 화소전극에 대응하여 현상되지 않은 포토레지스트층 위로 전면에 구 형태를 갖는 스페이서를 산포시키는 단계와;Dispersing a spacer having a spherical shape over the unprotected photoresist layer corresponding to the exposed protective layer and the pixel electrode; 상기 산포된 스페이서를 상기 보호층과 포토레지스트층에 고착시키는 단계와;Fixing the scattered spacers to the protective layer and the photoresist layer; 상기 스페이서가 고착된 상기 포토레지스트층을 스트립하여 제거하여 그 하부에 위치한 화소전극을 노출시키는 단계Stripping and removing the photoresist layer on which the spacer is fixed to expose the pixel electrode located under the spacer; 를 포함하는 액정표시장치용 어레이 기판의 제조 방법.Method of manufacturing an array substrate for a liquid crystal display device comprising a. 제 5항에 있어서,The method of claim 5, 상기 기판 상에 서로 교차하는 다수의 게이트 배선과 데이터 배선과, 상기 두 배선의 교차지점에 스위칭 소자를 형성하는 단계는Forming a plurality of gate lines and data lines crossing each other on the substrate, and a switching element at an intersection point of the two lines; 기판 상에 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와;Forming a gate wiring and a gate electrode branched from the gate wiring on a substrate; 상기 게이트 배선 및 게이트 전극 위로 게이트 절연막을 형성하는 단계와;Forming a gate insulating film over the gate wiring and the gate electrode; 상기 게이트 절연막 위로 상기 게이트 전극과 대응하여 반도체층을 형성하는 단계와;Forming a semiconductor layer on the gate insulating layer to correspond to the gate electrode; 상기 반도체층 위로 상기 게이트 전극과 대응되는 영역을 사이로 이격한 소스 전극 및 상기 드레인 전극과, 상기 소스 전극과 연결되며 상기 게이트 배선과 서로 교차하는 데이터 배선을 형성하는 단계Forming a source electrode and the drain electrode spaced apart from a region corresponding to the gate electrode on the semiconductor layer, and a data line connected to the source electrode and crossing the gate line; 를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.Method of manufacturing an array substrate for a liquid crystal display device further comprising. 제 5 항에 있어서, The method of claim 5, 상기 스페이서의 산포는 건식법 또는 습식법에 의해 이루어지는 액정표시장치용 어레이 기판의 제조 방법.A method of manufacturing an array substrate for a liquid crystal display device, wherein the spacer is spread by a dry method or a wet method. 제 6 항에 있어서, The method of claim 6, 상기 스페이서는 구 모양으로 직경이 1㎛ 내지 10㎛인 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.The spacer is a spherical shape, the diameter of 1㎛ 10㎛ manufacturing method of an array substrate for a liquid crystal display device. 제 5 항에 있어서, The method of claim 5, 상기 스페이서의 고착은 상기 스페이서가 산포된 기판에 열을 가하여 이루어지는 액정표시장치용 어레이 기판의 제조 방법. The fixing of the spacer is a method of manufacturing an array substrate for a liquid crystal display device by applying heat to the substrate on which the spacer is dispersed.
KR1020030099434A 2003-12-29 2003-12-29 Array substrate for Liquid Crystal Display Device and method for fabricating the same KR101033460B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030099434A KR101033460B1 (en) 2003-12-29 2003-12-29 Array substrate for Liquid Crystal Display Device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099434A KR101033460B1 (en) 2003-12-29 2003-12-29 Array substrate for Liquid Crystal Display Device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20050068269A KR20050068269A (en) 2005-07-05
KR101033460B1 true KR101033460B1 (en) 2011-05-09

Family

ID=37258838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030099434A KR101033460B1 (en) 2003-12-29 2003-12-29 Array substrate for Liquid Crystal Display Device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101033460B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102527231B1 (en) 2018-02-14 2023-05-02 삼성디스플레이 주식회사 Foldable display apparatus and the manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07270808A (en) * 1994-03-28 1995-10-20 Sharp Corp Production of liquid crystal display device
JP2001042337A (en) * 1999-07-28 2001-02-16 Sharp Corp Liquid crystal display element and its manufacture
KR20030089953A (en) * 2002-05-20 2003-11-28 엘지.필립스 엘시디 주식회사 A method for fabricating a spacer for LCD

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07270808A (en) * 1994-03-28 1995-10-20 Sharp Corp Production of liquid crystal display device
JP2001042337A (en) * 1999-07-28 2001-02-16 Sharp Corp Liquid crystal display element and its manufacture
KR20030089953A (en) * 2002-05-20 2003-11-28 엘지.필립스 엘시디 주식회사 A method for fabricating a spacer for LCD

Also Published As

Publication number Publication date
KR20050068269A (en) 2005-07-05

Similar Documents

Publication Publication Date Title
US7567333B2 (en) Liquid crystal display device and method of fabricating the same
KR101274715B1 (en) Thin film transistor substrate and method of fabricating the same
KR100957614B1 (en) The array substrate for LCD and method for fabricating the same
KR20020047748A (en) Liquid Crystal Panel using for Liquid Crystal Display Device and method of manufacturing the same
KR101250316B1 (en) Liquid crystal display device and method of fabricating the same
JP3741372B2 (en) Method of manufacturing self-aligned pixel electrode for liquid crystal display
US6967703B2 (en) Liquid crystal display device and method thereof
KR101026085B1 (en) Liquid Crystal Panel for Liquid Crystal Display Device and method for fabricating the same
KR101033460B1 (en) Array substrate for Liquid Crystal Display Device and method for fabricating the same
KR100566611B1 (en) liquid crystal display panel and fabrication method of thereof
KR101071135B1 (en) Liquid crystal display device and method of fabricating the same
JP2000187223A (en) Liquid crystal display device
KR100924492B1 (en) Liquid Crystal Panel using for Liquid Crystal Display Device
KR20040048172A (en) liquid crystal display panel for liquid crystal display device and method for fabricating the same
KR100841990B1 (en) Liquid Crystal Display Device and Method of fabricating the same
KR20020091447A (en) Method of manufacturing high aperture ratio lcd
JP2003167262A (en) Liquid crystal display device
JP2001142076A (en) Liquid crystal display device
KR20050054334A (en) Mother glass and method of fabricating liquid crystal display panel using the same
KR101096715B1 (en) Liquid Crystal Display Device
KR100866975B1 (en) A LCD and method for fabricating an array substrate for LCD
KR101097128B1 (en) Method of fabricating the liquid crystal display device
KR20050034900A (en) Lcd panel for liquid crystal display device and method for fabricating the same
KR100859470B1 (en) A Liquid Crystal Display Device And The Method For Manufacturing The Same
JP2004077700A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee