KR100875836B1 - 병렬 처리 ｖｌｉｗ 컴퓨터를 위한 인스트럭션 명령어 압축장치 및 그 방법 - Google Patents

병렬 처리 ｖｌｉｗ 컴퓨터를 위한 인스트럭션 명령어 압축장치 및 그 방법 Download PDF

Info

Publication number
KR100875836B1
KR100875836B1 KR1020070028813A KR20070028813A KR100875836B1 KR 100875836 B1 KR100875836 B1 KR 100875836B1 KR 1020070028813 A KR1020070028813 A KR 1020070028813A KR 20070028813 A KR20070028813 A KR 20070028813A KR 100875836 B1 KR100875836 B1 KR 100875836B1
Authority
KR
South Korea
Prior art keywords
instruction
instructions
valid
index code
code
Prior art date
Application number
KR1020070028813A
Other languages
English (en)
Other versions
KR20080086739A (ko
Inventor
백창우
김홍석
김희석
김정욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070028813A priority Critical patent/KR100875836B1/ko
Priority to US11/838,511 priority patent/US7774581B2/en
Publication of KR20080086739A publication Critical patent/KR20080086739A/ko
Application granted granted Critical
Publication of KR100875836B1 publication Critical patent/KR100875836B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G06F9/3822—Parallel decoding, e.g. parallel decode units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30156—Special purpose encoding of instructions, e.g. Gray coding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units

Abstract

병렬 처리 VLIW 컴퓨터를 위한 인스트럭션 명령어 압축 장치 및 그 방법이 개시된다. 본 발명의 명령어 압축 장치는 VLIW 컴퓨터에서 수행되기 위한 인스트럭션 명령어 그룹들 각각에 대하여 유효 인스트럭션 명령어 사이의 nop 인스트럭션 명령어의 개수와 관련된 인덱스 코드를 순차적으로 생성하는 인덱스 코드 생성부, 상기 명령어 그룹들 각각에 대하여 상기 인덱스 코드에 상응하는 상기 nop 인스트럭션 명령어를 순차적으로 삭제하는 명령어 압축부, 및 상기 삭제된 상기 nop 인스트럭션 명령어에 상응하는 상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시키는 명령어 변환부를 포함하는 것을 특징으로 한다.
VLIW, 병렬 처리 컴퓨터, 인스트럭션 명령어, nop 개수

Description

병렬 처리 ＶＬＩＷ 컴퓨터를 위한 인스트럭션 명령어 압축 장치 및 그 방법 {APARATUS FOR COMPRESSING INSTRUCTION WORD FOR PARALLEL PROCESSING VLIW COMPUTER AND METHOD FOR THE SAME}
도 1은 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 장치를 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 장치에 의하여 인스트럭션 명령어 그룹이 압축되는 과정을 도시한 도면이다.
도 3은 본 발명의 다른 실시예에 따른 인스트럭션 명령어 압축 장치에 의하여 인스트럭션 명령어 그룹이 압축되는 과정을 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 장치를 나타낸 블록도이다.
도 5는 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 장치에 의하여 인스트럭션 명령어 그룹이 압축되는 과정을 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 방법을 나타내는 동작 흐름도이다.
도 7은 본 발명의 다른 실시예에 따른 인스트럭션 명령어 압축 방법을 나타내는 동작 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 인덱스 코드 생성부 120: 명령어 압축부
130: 명령어 변환부
본 발명은 컴퓨터 구조(computer architecture) 상의 인스트럭션 셋 구조(Instruction Set Architecture, ISA)에 관한 것으로, 특히 매우 긴 명령어(Very Long Instruction Word, VLIW) 컴퓨터에 관한 것이다.
VLIW 컴퓨터는 복수의 인스트럭션 명령어를 동시에 수행하기 위한 복수의 연산 장치들을 포함하고, 입력된 인스트럭션 명령어를 복수의 연산 장치들에 분배하여 전체 인스트럭션 수행 시간을 단축할 수 있는 컴퓨터 구조이다.
VLIW 컴퓨터에서 동시에 수행될 수 있는 인스트럭션 명령어의 개수는 상기 복수의 연산 장치들의 개수에 의하여 결정되지만, 각 수행 시점에 동시에 수행될 수 있는 유효 인스트럭션 명령어의 개수는 입력된 유효 인스트럭션 명령어 사이의 의존성(dependency)에 의하여 이상적인 최대 개수보다 작을 수 있다.
이 때, 각 수행 시점에서 동작하지 않는 연산 장치에는 NOP 인스트럭션 명령어가 할당되고, 이로 인해 시스템 내부에서 각 수행 시점에서 저장해 두어야 할 인스트럭션 명령어의 개수가 증가한다.
따라서, 부가적인 저장 공간을 줄이기 위하여 인스트럭션 압축 방법에 대한 연구가 진행되고 있으며, 이와 관련하여 유효 인스트럭션 그룹의 종료를 알리는 종료 코드, 병렬 비트(p-bit) 등이 사용되고 있다.
그러나 종료 코드 등은 부가적으로 복잡한 인스트럭션 할당 로직을 필요로 하거나, 종료 코드 자체의 크기가 너무 커지는 점이 문제로 지적되고 있고, 병렬 비트를 사용하는 방법은 인스트럭션이 수행될 연산 장치를 인스트럭션 그룹 내 위치로 지정하는 방식에서는 사용할 수 없고, 이를 처리하기 위해서는 수행할 인스트럭션을 지원하는 연산장치로 보내주는 별도의 부가적인 장치인 interconnect network를 필요로 하므로 장치의 복잡도가 증가하게 된다.
따라서, VLIW 컴퓨터의 병렬 처리 과정에 있어서, 보다 효율적인 인스트럭션 명령어의 압축 방법의 개발은 매우 중요한 문제이다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 병렬 처리 VLIW 컴퓨터의 장점을 살리면서 부가적인 저장 공간 또는 부가적인 회로 로직의 필요 없이 인스트럭션 저장 공간을 축소하는 것을 목적으로 한다.
또한, 본 발명은 병렬 처리 VLIW 컴퓨터 시스템에 있어, 병렬적인 연산 장치의 성능에 의하여 최적화된 인스트럭션 명령어 집합을 획득하는 것을 목적으로 한다.
상기의 목적을 달성하고 종래 기술의 문제점을 해결하기 위하여, 본 발명 의 인스트럭션 명령어 압축 장치는 매우 긴 명령어(very long instruction word, VLIW) 컴퓨터에서 수행되기 위한 인스트럭션 명령어 그룹들 각각에 대하여 유효 인스트럭션 명령어 사이의 무연산(no operation, NOP) 인스트럭션 명령어의 개수와 관련된 인덱스 코드를 순차적으로 생성하는 인덱스 코드 생성부, 상기 명령어 그룹들 각각에 대하여 상기 인덱스 코드에 상응하는 상기 무연산 인스트럭션 명령어를 순차적으로 삭제하는 명령어 압축부, 및 상기 삭제된 상기 무연산 인스트럭션 명령어에 상응하는 상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시키는 명령어 변환부를 포함하는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 방법은 매우 긴 명령어 컴퓨터에서 수행되기 위한 인스트럭션 명령어 그룹들 각각에 대하여 유효 인스트럭션 명령어 사이의 무연산 인스트럭션 명령어의 개수와 관련된 인덱스 코드를 순차적으로 생성하는 단계, 상기 명령어 그룹들 각각에 대하여 상기 인덱스 코드에 상응하는 상기 무연산 인스트럭션 명령어를 순차적으로 삭제하는 단계, 및 상기 삭제된 상기 무연산 인스트럭션 명령어에 상응하는 상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시키는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 장치를 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 장 치는 인덱스 코드 생성부(110), 명령어 압축부(120), 명령어 변환부(130)를 포함한다.
상기 인덱스 코드 생성부(110)는 VLIW 컴퓨터에서 수행되기 위한 인스트럭션 명령어 그룹들 각각에 대하여 유효 인스트럭션 명령어 사이의 무연산(no operation, NOP) 인스트럭션 명령어의 개수와 관련된 인덱스 코드를 순차적으로 생성한다.
인스트럭션 명령어 그룹 내에 특정한 수행 시점에 아무런 연산도 하지 않는 상태에 대응하는 인스트럭션 명령어를 무연산 인스트럭션 명령어라 하고, 무연산 인스트럭션 명령어가 아닌 인스트럭션 명령어를 유효 인스트럭션 명령어라 한다.
VLIW 컴퓨터는 복수의 인스트럭션 명령어를 동시에 수행하기 위한 복수의 연산 장치들을 포함하고, 입력된 인스트럭션 명령어를 복수의 연산 장치들에 분배하여 전체 인스트럭션 수행 시간을 단축할 수 있는 컴퓨터 구조이다.
VLIW 컴퓨터에서 동시에 수행될 수 있는 인스트럭션 명령어의 개수는 상기 복수의 연산 장치들의 개수에 의하여 결정되지만, 각 수행 시점에 동시에 수행될 수 있는 유효 인스트럭션 명령어의 개수는 입력된 유효 인스트럭션 명령어 사이의 의존성(dependency)에 의하여 이상적인 최대 개수보다 작을 수 있다.
이 때, VLIW 컴퓨터에서 각 수행 시점에 동시에 수행되는 명령어들로 구성된 인스트럭션 명령어 그룹이 존재할 수 있고, 상기 인스트럭션 명령어 그룹 내에 상기 의존성에 의하여 이상적인 최대 개수보다 작은 수의 유효 인스트럭션 명령어 가 포함되고, 나머지 자리에는 무연산 인스트럭션 명령어가 채워질 수 있다.
상기 명령어 압축부(120)는 상기 명령어 그룹들 각각에 대하여 상기 인덱스 코드에 상응하는 상기 무연산 인스트럭션 명령어를 순차적으로 삭제한다.
이 때, 상기 무연산 인스트럭션 명령어가 삭제된 상기 명령어 그룹들 각각은 최초의 명령어 그룹들보다 적은 수의 인스트럭션 명령어를 포함할 수 있다.
이 때, 상기 인덱스 코드와 관련된 상기 무연산 인스트럭션 명령어의 개수는 상기 인덱스 코드의 크기에 의해 제한될 수 있다.
상기 인덱스 코드가 2개의 비트로 구성될 경우, 상기 인덱스 코드가 나타낼 수 있는 상기 무연산 인스트럭션 명령어의 개수는 0개부터 3개까지일 수 있다.
이 때, 순차적으로 삭제되는 상기 무연산 인스트럭션 명령어는 상기 인덱스 코드에 상응하는 것에 국한되므로, 상기 인덱스 코드가 나타낼 수 있는 범위 내에서만 상기 무연산 인스트럭션 명령어의 삭제가 이루어질 수 있다.
상기 유효 인스트럭션 명령어 사이에 5개의 무연산 인스트럭션 명령어가 존재하고, 상기 인덱스 코드가 나타낼 수 있는 상기 무연산 인스트럭션 명령어의 개수가 0개부터 3개까지인 경우에, 순차적으로 삭제되는 무연산 인스트럭션 명령어는 순서상으로 앞에 위치하는 3개이고, 뒤에 위치하는 2개는 잔존하게 된다.
상기 명령어 변환부(130)는 상기 삭제된 상기 무연산 인스트럭션 명령어에 상응하는 상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시킨다.
이 때, 상기 인덱스 코드와 관련된 상기 무연산 인스트럭션 명령어의 개수는 상기 인덱스 코드의 크기에 의해 제한될 수 있다.
이 때, 상기 명령어 변환부(130)는 상기 순차적으로 삭제된 후에 남은 무연산 인스트럭션 명령어에 미리 정해진 인덱스 코드를 포함시키는 잔존 무연산 처리부를 포함할 수 있다.
상기 유효 인스트럭션 명령어 사이에 5개의 무연산 인스트럭션 명령어가 존재하고, 상기 인덱스 코드가 나타낼 수 있는 상기 무연산 인스트럭션 명령어의 개수가 0개부터 3개까지인 경우에, 순차적으로 삭제되는 무연산 인스트럭션 명령어는 순서상으로 앞에 위치하는 3개이고, 뒤에 위치하는 2개는 잔존하게 된다.
상기 잔존 무연산 처리부는 잔존하는 2개의 무연산 인스트럭션 명령어에 상기 미리 정해진 인덱스 코드를 포함시킨다.
상기 미리 정해진 인덱스 코드는 무연산 인스트럭션 명령어의 개수가 0개인 경우에 대응하는 인덱스 코드일 수 있다.
이 때, 상기 명령어 변환부(130)는 상기 삭제된 상기 무연산 인스트럭션 명령어의 앞에 위치한 상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시킬 수 있다.
상기 명령어 변환부(130)는, 두 개의 유효 인스트럭션 명령어 사이에 존재하던 3개의 무연산 인스트럭션 명령어가 삭제되면, 상기 삭제된 3개의 무연산 인스트럭션 명령어에 상응하는 인덱스 코드를 상기 삭제된 3개의 무연산 인스트럭션 명령어의 순서상의 앞에 위치한 유효 인스트럭션 명령어에 포함시킬 수 있다.
이 때, 상기 인스트럭션 명령어 그룹은 상기 컴퓨터에서 동시에 수행될 수 있는 최대의 인스트럭션 명령어의 개수만큼의 크기를 가질 수 있다.
VLIW 컴퓨터는 복수의 인스트럭션 명령어를 동시에 수행하기 위한 복수의 연산 장치들을 포함하고, 입력된 인스트럭션 명령어를 복수의 연산 장치들에 분배하여 전체 인스트럭션 수행 시간을 단축할 수 있는 컴퓨터 구조이다.
VLIW 컴퓨터에서 동시에 수행될 수 있는 인스트럭션 명령어의 개수는 상기 복수의 연산 장치들의 개수에 의하여 결정된다.
이 때, 상기 인덱스 코드는 상기 인스트럭션 명령어 그룹의 남은 인스트럭션 명령어가 모두 무연산 인스트럭션 명령어인 경우에 상응하는 미리 정해진 코드를 포함할 수 있다.
예를 들어, 상기 인덱스 코드가 2개의 비트로 이루어지는 경우에, "01"의 값을 가지면 이는 상기 인스트럭션 명령어 그룹 내에 상기 유효 인스트럭션 명령어의 뒤에 위치한 인스트럭션 명령어가 모두 무연산 인스트럭션 명령어인 경우를 나타내는 것으로 할 수 있다.
이 때, 상기 인덱스 코드의 크기는 인스트럭션 명령어의 구조 및 컴퓨터의 연산 환경 가운데 적어도 어느 하나에 기초하여 미리 정해지는 것일 수 있다.
상기 인덱스 코드의 크기는 인스트럭션 명령어가 수행되기 전에 미리 정해지는 것일 수 있다.
상기 인덱스 코드의 크기는 인스트럭션 명령어의 크기 또는 인스트럭션 명령어 내에 할당된 각 영역의 크기에 기초하여 정해질 수 있다.
이 때, 상기 명령어 변환부(130)는 상기 유효 인스트럭션 명령어의 일부를 상기 인덱스 코드로 치환할 수 있다.
상기 명령어 변환부(130)는 유효 인스트럭션 명령어의 사용되지 않는 일부를 상기 인덱스 코드로 치환할 수 있다.
도 2는 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 장치에 의하여 인스트럭션 명령어 그룹이 압축되는 과정을 도시한 도면이다.
도 2를 참조하면, 압축 대상인 인스트럭션 명령어 그룹(210)은 8개의 인스트럭션 명령어들(211, 212, 213, 214, 215, 216, 217, 218)을 포함한다.
무연산 인스트럭션 명령어들(212, 214, 216, 217)에 대하여 인덱스 코드가 생성되고, 상기 무연산 인스트럭션 명령어들(212, 214, 216, 217)은 삭제된다.
압축된 인스트럭션 명령어 그룹(220)은 상기 삭제된 4개의 무연산 인스트럭션 명령어들(222, 224, 226, 227)을 제외한 4개의 유효 인스트럭션 명령어들(221, 223, 225, 228)을 포함한다.
그룹 내 첫번째 유효 인스트럭션 명령어(211)와 두번째 유효 인스트럭션 명령어(213) 사이에 위치한 무연산 인스트럭션 명령어(212)는 1개이므로 생성된 인덱스 코드는 "01"이고, 상기 인덱스 코드 "01"은 상기 삭제된 무연산 인스트럭션 명령어(212)의 앞에 위치한 유효 인스트럭션 명령어(211)에 포함되어, 압축된 인스트럭션 명령어 그룹(220)의 첫번째 유효 인스트럭션 명령어(221)가 생성된다.
그룹 내 두번째 유효 인스트럭션 명령어(213)와 세번째 유효 인스트럭션 명령어(215) 사이에 위치한 무연산 인스트럭션 명령어(214)는 1개이므로, 생성된 인덱스 코드는 "01"이고, 상기 인덱스 코드 "01"은 상기 삭제된 무연산 인스트럭션 명령어(214)의 앞에 위치한 유효 인스트럭션 명령어(213)에 포함되어, 압축된 인스 트럭션 명령어 그룹(220)의 두번째 유효 인스트럭션 명령어(223)가 생성된다.
그룹 내 세번째 유효 인스트럭션 명령어(215)와 네번째 유효 인스트럭션 명령어(218) 사이에 위치한 무연산 인스트럭션 명령어들(216, 217)는 2개이므로, 생성된 인덱스 코드는 "10"이고, 상기 인덱스 코드 "10"은 상기 삭제된 무연산 인스트럭션 명령어들(216, 217)의 앞에 위치한 유효 인스트럭션 명령어(215)에 포함되어, 압축된 인스트럭션 명령어 그룹(220)의 세번째 유효 인스트럭션 명령어(225)가 생성된다.
그룹 내 네번째 유효 인스트럭션 명령어(218)는 그룹의 마지막 인스트럭션 명령어이므로, 그 뒤에 존재하는 무연산 인스트럭션 명령어가 존재할 수 없다. 따라서, 압축된 인스트럭션 명령어 그룹(220)의 네번째 유효 인스트럭션 명령어(228)에 포함된 인덱스 코드는 "00", "01", "10", "11" 가운데 어느 값을 취하더라도 무방하다.
도 3은 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 장치에 의하여 인스트럭션 명령어 그룹이 압축되는 과정을 도시한 도면이다.
도 3을 참조하면, 압축 대상인 인스트럭션 명령어 그룹(310)은 8개의 인스트럭션 명령어들(311, 312, 313, 314, 315, 316, 317, 318)을 포함한다.
무연산 인스트럭션 명령어들(312, 313, 314, 317, 318)에 대하여 인덱스 코드가 생성되고, 상기 무연산 인스트럭션 명령어들(312, 313, 314, 317, 318)은 삭제된다.
압축된 인스트럭션 명령어 그룹(320)은 상기 삭제된 5개의 무연산 인스트 럭션 명령어들(322, 323, 324, 327, 328)을 제외한 3개의 인스트럭션 명령어들(321, 325, 326)을 포함한다.
그룹 내 첫번째 유효 인스트럭션 명령어(311)와 두번째 유효 인스트럭션 명령어(316) 사이에 위치한 무연산 인스트럭션 명령어들(312, 313, 314, 315)은 4개이고 인덱스 코드의 크기는 2이므로, 순차적으로 3개의 무연산 인스트럭션 명령어들(312, 313, 314)이 삭제되고, 인덱스 코드 "11"이 생성된다. 상기 인덱스 코드는 상기 삭제된 무연산 인스트럭션 명령어들(312, 313, 314)의 앞에 위치한 유효 인스트럭션 명령어(311)에 포함되어, 압축된 인스트럭션 명령어 그룹(320)의 첫번째 인스트럭션 명령어(321)가 생성된다.
삭제되지 않은 무연산 인스트럭션 명령어(315)에는 미리 정해진 인덱스 코드 "00"이 포함되어 압축된 인스트럭션 명령어 그룹(320)의 두번째 인스트럭션 명령어(325)가 생성된다.
그룹 내 두번째 유효 인스트럭션 명령어(316)의 뒤에 위치한 무연산 인스트럭션 명령어들(317, 318)은 2개이므로, 인덱스 코드 "10"이 생성된다. 상기 인덱스 코드 "10"은 상기 삭제된 무연산 인스트럭션 명령어들(317, 318)의 앞에 위치한 유효 인스트럭션 명령어(316)에 포함되어, 압축된 인스트럭션 명령어 그룹(320)의 세번째 인스트럭션 명령어(326)가 생성된다. 상기 두번째 유효 인스트럭션 명령어(316)의 뒤에 위치한 2개의 무연산 인스트럭션(317, 318)에 의해 그룹이 종료되기 때문에 상기 세번째 인스트럭션 명령어(326)에 포함된 인덱스 코드는 "11"이더라도 무방하다.
도 4는 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 장치를 나타내는 블록도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 장치는 지시 코드 생성부(410), 명령어 압축부(420), 명령어 변환부(430)를 포함한다.
상기 지시 코드 생성부(410)는 VLIW 컴퓨터에서 복수의 인스트럭션 명령어들을 동시에 수행하기 위한 복수의 병렬적인 연산 유닛들의 각각에 대응하는 지시 코드를 순차적으로 생성한다.
이 때, 상기 지시 코드의 크기는 상기 연산 유닛들의 각각에 대응할 수 있을 만큼의 크기가 되어야 한다. 상기 연산 유닛들이 16개 존재한다면, 지시 코드의 크기는 4비트가 되어야 한다.
상기 명령어 압축부(420)는 상기 VLIW 컴퓨터에서 수행되기 위한 인스트럭션 명령어 그룹들 각각에 대하여 유효 인스트럭션 명령어만을 포함하는 명령어 집합을 순차적으로 생성한다.
상기 명령어 변환부(430)는 상기 명령어 집합의 상기 유효 인스트럭션 명령어에 순차적으로 상기 지시 코드를 포함시킨다.
이 때, 상기 명령어 변환부(430)는 상기 지시 코드의 각각에 대응하는 연산 유닛의 연산 수행 능력 및 상기 유효 인스트럭션 명령어의 종류를 고려하여 상기 지시 코드를 포함시킬 수 있다.
지시 코드가 2비트이고, 지시 코드 "01"에 대응하는 연산 유닛은 모든 종 류의 연산이 가능하고 지시 코드 "00"에 대응하는 연산 유닛은 간단한 사칙 연산만이 가능하고, 그룹 내 첫번째 유효 인스트럭션 명령어가 비교 연산인 경우에, 상기 명령어 변환부(430)는 상기 첫번째 유효 인스트럭션 명령어에 지시 코드 "00"이 아닌 "01"을 포함시킬 수 있다.
도 5는 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 장치에 의하여 인스트럭션 명령어 그룹이 압축되는 과정을 도시한 도면이다.
도 5를 참조하면, 압축 대상인 인스트럭션 명령어 그룹(510)은 4개의 인스트럭션 명령어들(511, 512, 513, 514)을 포함한다.
상기 명령어 압축부는 유효 인스트럭션 명령어들(511, 514)만을 포함하는 명령어 집합을 순차적으로 생성한다.
상기 명령어 변환부는 상기 명령어 집합의 첫번째 유효 인스트럭션 명령어(511)에 지시 코드 "00"을 포함시켜 유효 인스트럭션 명령어(521)를 생성한다.
상기 명령어 변환부는 또한 상기 명령어 집합의 두번째 유효 인스트럭션 명령어(514)에 상기 인스트럭션 명령어 그룹(510)의 4번째 인스트럭션 명령어임을 나타내는 지시 코드 "11"을 포함시켜 유효 인스트럭션 명령어(524)를 생성한다.
상기 명령어 압축부 및 상기 명령어 변환부를 거쳐 상기 인스트럭션 명령어 그룹(510)은 명령어 집합(520)으로 변환된다.
이 때, 상기 명령어 변환부는 상기 인스트럭션 명령어 그룹 내의 순서 관계를 반영한 지시 코드를 상기 유효 인스트럭션 명령어에 포함시킬 수 있다.
도 6은 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 방법을 나타 내는 동작 흐름도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 방법은 VLIW 컴퓨터에서 수행되기 위한 인스트럭션 명령어 그룹들 각각에 대하여 유효 인스트럭션 명령어 사이의 무연산(no operation, NOP) 인스트럭션 명령어의 개수와 관련된 인덱스 코드를 순차적으로 생성한다(S610).
VLIW 컴퓨터는 복수의 인스트럭션 명령어를 동시에 수행하기 위한 복수의 연산 장치들을 포함하고, 입력된 인스트럭션 명령어를 복수의 연산 장치들에 분배하여 전체 인스트럭션 수행 시간을 단축할 수 있는 컴퓨터 구조이다.
VLIW 컴퓨터에서 동시에 수행될 수 있는 인스트럭션 명령어의 개수는 상기 복수의 연산 장치들의 개수에 의하여 결정되지만, 각 수행 시점에 동시에 수행될 수 있는 유효 인스트럭션 명령어의 개수는 입력된 유효 인스트럭션 명령어 사이의 의존성(dependency)에 의하여 이상적인 최대 개수보다 작을 수 있다.
이 때, VLIW 컴퓨터에서 각 수행 시점에 동시에 수행되는 명령어들로 구성된 인스트럭션 명령어 그룹이 존재할 수 있고, 상기 인스트럭션 명령어 그룹 내에 상기 의존성에 의하여 이상적인 최대 개수보다 작은 수의 유효 인스트럭션 명령어가 포함되고, 나머지 자리에는 무연산 인스트럭션 명령어가 채워질 수 있다.
또한, 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 방법은 상기 명령어 그룹들 각각에 대하여 상기 인덱스 코드에 상응하는 상기 무연산 인스트럭션 명령어를 순차적으로 삭제한다(S620).
이 때, 상기 무연산 인스트럭션 명령어가 삭제된 상기 명령어 그룹들 각각 은 최초의 명령어 그룹들보다 적은 수의 인스트럭션 명령어를 포함할 수 있다.
이 때, 상기 인덱스 코드와 관련된 상기 무연산 인스트럭션 명령어의 개수는 상기 인덱스 코드의 크기에 의해 제한될 수 있다.
상기 인덱스 코드가 2개의 비트로 구성될 경우, 상기 인덱스 코드가 나타낼 수 있는 상기 무연산 인스트럭션 명령어의 개수는 0개부터 3개까지일 수 있다.
이 때, 순차적으로 삭제되는 상기 무연산 인스트럭션 명령어는 상기 인덱스 코드에 상응하는 것에 국한되므로, 상기 인덱스 코드가 나타낼 수 있는 범위 내에서만 상기 무연산 인스트럭션 명령어의 삭제가 이루어질 수 있다.
상기 유효 인스트럭션 명령어 사이에 5개의 무연산 인스트럭션 명령어가 존재하고, 상기 인덱스 코드가 나타낼 수 있는 상기 무연산 인스트럭션 명령어의 개수가 0개부터 3개까지인 경우에, 순차적으로 삭제되는 무연산 인스트럭션 명령어는 순서상으로 앞에 위치하는 3개이고, 뒤에 위치하는 2개는 잔존하게 된다.
또한, 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 방법은 상기 삭제된 상기 무연산 인스트럭션 명령어에 상응하는 상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시킨다(S630).
이 때, 상기 인덱스 코드와 관련된 상기 무연산 인스트럭션 명령어의 개수는 상기 인덱스 코드의 크기에 의해 제한될 수 있다.
이 때, 상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시키는 단계는 상기 순차적으로 삭제된 후에 남은 무연산 인스트럭션 명령어에 미리 정해진 인덱스 코드를 포함시키는 단계를 포함할 수 있다.
상기 유효 인스트럭션 명령어 사이에 5개의 무연산 인스트럭션 명령어가 존재하고, 상기 인덱스 코드가 나타낼 수 있는 상기 무연산 인스트럭션 명령어의 개수가 0개부터 3개까지인 경우에, 순차적으로 삭제되는 무연산 인스트럭션 명령어는 순서상으로 앞에 위치하는 3개이고, 뒤에 위치하는 2개는 잔존하게 된다.
상기 남은 무연산 인스트럭션 명령어에 미리 정해진 인덱스 코드를 포함시키는 단계는 잔존하는 2개의 무연산 인스트럭션 명령어에 상기 미리 정해진 인덱스 코드를 포함시킨다.
상기 미리 정해진 인덱스 코드는 무연산 인스트럭션 명령어의 개수가 0개인 경우에 대응하는 인덱스 코드일 수 있다.
이 때, 상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시키는 단계는 상기 삭제된 상기 무연산 인스트럭션 명령어의 앞에 위치한 상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시킬 수 있다.
상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시키는 단계는, 두 개의 유효 인스트럭션 명령어 사이에 존재하던 3개의 무연산 인스트럭션 명령어가 삭제되면, 상기 삭제된 3개의 무연산 인스트럭션 명령어에 상응하는 인덱스 코드를 상기 삭제된 3개의 무연산 인스트럭션 명령어의 순서상의 앞에 위치한 유효 인스트럭션 명령어에 포함시킬 수 있다.
이 때, 상기 인스트럭션 명령어 그룹은 상기 컴퓨터에서 동시에 수행될 수 있는 최대의 인스트럭션 명령어의 개수만큼의 크기를 가질 수 있다.
VLIW 컴퓨터는 복수의 인스트럭션 명령어를 동시에 수행하기 위한 복수의 연산 장치들을 포함하고, 입력된 인스트럭션 명령어를 복수의 연산 장치들에 분배하여 전체 인스트럭션 수행 시간을 단축할 수 있는 컴퓨터 구조이다.
VLIW 컴퓨터에서 동시에 수행될 수 있는 인스트럭션 명령어의 개수는 상기 복수의 연산 장치들의 개수에 의하여 결정된다.
이 때, 상기 인덱스 코드는 상기 인스트럭션 명령어 그룹의 남은 인스트럭션 명령어가 모두 무연산 인스트럭션 명령어인 경우에 상응하는 미리 정해진 코드를 포함할 수 있다.
예를 들어, 상기 인덱스 코드가 2개의 비트로 이루어지는 경우에, "01"의 값을 가지면 이는 상기 인스트럭션 명령어 그룹 내에 상기 유효 인스트럭션 명령어의 뒤에 위치한 인스트럭션 명령어가 모두 무연산 인스트럭션 명령어인 경우를 나타내는 것으로 할 수 있다.
이 때, 상기 인덱스 코드의 크기는 인스트럭션 명령어의 구조 및 컴퓨터의 연산 환경 가운데 적어도 어느 하나에 기초하여 미리 정해지는 것일 수 있다.
상기 인덱스 코드의 크기는 인스트럭션 명령어가 수행되기 전에 미리 정해지는 것일 수 있다.
상기 인덱스 코드의 크기는 인스트럭션 명령어의 크기 또는 인스트럭션 명령어 내에 할당된 각 영역의 크기에 기초하여 정해질 수 있다.
이 때, 상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시키는 단계는 상기 유효 인스트럭션 명령어의 일부를 상기 인덱스 코드로 치환할 수 있다.
상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시키는 단계는 유 효 인스트럭션 명령어의 사용되지 않는 일부를 상기 인덱스 코드로 치환할 수 있다.
도 2는 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 방법에 의하여 인스트럭션 명령어 그룹이 압축되는 과정을 도시한 도면이다.
도 2를 참조하면, 압축 대상인 인스트럭션 명령어 그룹(210)은 8개의 인스트럭션 명령어들(211, 212, 213, 214, 215, 216, 217, 218)을 포함한다.
무연산 인스트럭션 명령어들(212, 214, 216, 217)에 대하여 인덱스 코드가 생성되고, 상기 무연산 인스트럭션 명령어들(212, 214, 216, 217)은 삭제된다.
압축된 인스트럭션 명령어 그룹(220)은 상기 삭제된 4개의 무연산 인스트럭션 명령어들(222, 224, 226, 227)을 제외한 4개의 유효 인스트럭션 명령어들(221, 223, 225, 228)을 포함한다.
그룹 내 첫번째 유효 인스트럭션 명령어(211)와 두번째 유효 인스트럭션 명령어(213) 사이에 위치한 무연산 인스트럭션 명령어(212)는 1개이므로 생성된 인덱스 코드는 "01"이고, 상기 인덱스 코드 "01"은 상기 삭제된 무연산 인스트럭션 명령어(212)의 앞에 위치한 유효 인스트럭션 명령어(211)에 포함되어, 압축된 인스트럭션 명령어 그룹(220)의 첫번째 유효 인스트럭션 명령어(221)가 생성된다.
그룹 내 두번째 유효 인스트럭션 명령어(213)와 세번째 유효 인스트럭션 명령어(215) 사이에 위치한 무연산 인스트럭션 명령어(214)는 1개이므로, 생성된 인덱스 코드는 "01"이고, 상기 인덱스 코드 "01"은 상기 삭제된 무연산 인스트럭션 명령어(214)의 앞에 위치한 유효 인스트럭션 명령어(213)에 포함되어, 압축된 인스 트럭션 명령어 그룹(220)의 두번째 유효 인스트럭션 명령어(223)가 생성된다.
그룹 내 세번째 유효 인스트럭션 명령어(215)와 네번째 유효 인스트럭션 명령어(218) 사이에 위치한 무연산 인스트럭션 명령어들(216, 217)는 2개이므로, 생성된 인덱스 코드는 "10"이고, 상기 인덱스 코드 "10"은 상기 삭제된 무연산 인스트럭션 명령어들(216, 217)의 앞에 위치한 유효 인스트럭션 명령어(215)에 포함되어, 압축된 인스트럭션 명령어 그룹(220)의 세번째 유효 인스트럭션 명령어(225)가 생성된다.
그룹 내 네번째 유효 인스트럭션 명령어(218)는 그룹의 마지막 인스트럭션 명령어이므로, 그 뒤에 존재하는 무연산 인스트럭션 명령어가 존재할 수 없다. 따라서, 압축된 인스트럭션 명령어 그룹(220)의 네번째 유효 인스트럭션 명령어(228)에 포함된 인덱스 코드는 "00", "01", "10", "11" 가운데 어느 값을 취하더라도 무방하다.
도 3은 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 방법에 의하여 인스트럭션 명령어 그룹이 압축되는 과정을 도시한 도면이다.
도 3을 참조하면, 압축 대상인 인스트럭션 명령어 그룹(310)은 8개의 인스트럭션 명령어들(311, 312, 313, 314, 315, 316, 317, 318)을 포함한다.
무연산 인스트럭션 명령어들(312, 313, 314, 317, 318)에 대하여 인덱스 코드가 생성되고, 상기 무연산 인스트럭션 명령어들(312, 313, 314, 317, 318)은 삭제된다.
압축된 인스트럭션 명령어 그룹(320)은 상기 삭제된 5개의 무연산 인스트 럭션 명령어들(322, 323, 324, 327, 328)을 제외한 3개의 인스트럭션 명령어들(321, 325, 326)을 포함한다.
그룹 내 첫번째 유효 인스트럭션 명령어(311)와 두번째 유효 인스트럭션 명령어(316) 사이에 위치한 무연산 인스트럭션 명령어들(312, 313, 314, 315)은 4개이고 인덱스 코드의 크기는 2이므로, 순차적으로 3개의 무연산 인스트럭션 명령어들(312, 313, 314)이 삭제되고, 인덱스 코드 "11"이 생성된다. 상기 인덱스 코드는 상기 삭제된 무연산 인스트럭션 명령어들(312, 313, 314)의 앞에 위치한 유효 인스트럭션 명령어(311)에 포함되어, 압축된 인스트럭션 명령어 그룹(320)의 첫번째 인스트럭션 명령어(321)가 생성된다.
삭제되지 않은 무연산 인스트럭션 명령어(315)에는 미리 정해진 인덱스 코드 "00"이 포함되어 압축된 인스트럭션 명령어 그룹(320)의 두번째 인스트럭션 명령어(325)가 생성된다.
그룹 내 두번째 유효 인스트럭션 명령어(316)의 뒤에 위치한 무연산 인스트럭션 명령어들(317, 318)은 2개이므로, 인덱스 코드 "10"이 생성된다. 상기 인덱스 코드 "10"은 상기 삭제된 무연산 인스트럭션 명령어들(317, 318)의 앞에 위치한 유효 인스트럭션 명령어(316)에 포함되어, 압축된 인스트럭션 명령어 그룹(320)의 세번째 인스트럭션 명령어(326)가 생성된다. 상기 두번째 유효 인스트럭션 명령어(316)의 뒤에 위치한 2개의 무연산 인스트럭션(317, 318)에 의해 그룹이 종료되기 때문에 상기 세번째 인스트럭션 명령어(326)에 포함된 인덱스 코드는 "11"이더라도 무방하다.
도 7은 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 방법을 나타내는 동작 흐름도이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 방법은 VLIW 컴퓨터에서 복수의 인스트럭션 명령어들을 동시에 수행하기 위한 복수의 병렬적인 연산 유닛들의 각각에 대응하는 지시 코드를 순차적으로 생성한다(S710).
이 때, 상기 지시 코드의 크기는 상기 연산 유닛들의 각각에 대응할 수 있을 만큼의 크기가 되어야 한다. 상기 연산 유닛들이 16개 존재한다면, 지시 코드의 크기는 4비트가 되어야 한다.
또한, 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 방법은 상기 VLIW 컴퓨터에서 수행되기 위한 인스트럭션 명령어 그룹들 각각에 대하여 유효 인스트럭션 명령어만을 포함하는 명령어 집합을 순차적으로 생성한다(S720).
또한, 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 방법은 상기 명령어 집합의 상기 유효 인스트럭션 명령어에 순차적으로 상기 지시 코드를 포함시킨다(S730).
이 때, 상기 순차적으로 상기 지시 코드를 포함시키는 단계는 상기 지시 코드의 각각에 대응하는 연산 유닛의 연산 수행 능력 및 상기 유효 인스트럭션 명령어의 종류를 고려하여 상기 지시 코드를 포함시킬 수 있다.
지시 코드가 2비트이고, 지시 코드 "01"에 대응하는 연산 유닛은 모든 종류의 연산이 가능하고 지시 코드 "00"에 대응하는 연산 유닛은 간단한 사칙 연산만이 가능하고, 그룹 내 첫번째 유효 인스트럭션 명령어가 비교 연산인 경우에, 상기 순차적으로 상기 지시 코드를 포함시키는 단계는 상기 첫번째 유효 인스트럭션 명령어에 지시 코드 "00"이 아닌 "01"을 포함시킬 수 있다.
도 5는 본 발명의 일 실시예에 따른 인스트럭션 명령어 압축 방법에 의하여 인스트럭션 명령어 그룹이 압축되는 과정을 도시한 도면이다.
도 5를 참조하면, 압축 대상인 인스트럭션 명령어 그룹(510)은 4개의 인스트럭션 명령어들(511, 512, 513, 514)을 포함한다.
상기 명령어 집합을 순차적으로 생성하는 단계는 유효 인스트럭션 명령어들(511, 514)만을 포함하는 명령어 집합을 순차적으로 생성한다.
상기 순차적으로 상기 지시 코드를 포함시키는 단계는 상기 명령어 집합의 첫번째 유효 인스트럭션 명령어(511)에 지시 코드 "00"을 포함시켜 유효 인스트럭션 명령어(521)를 생성한다.
상기 순차적으로 상기 지시 코드를 포함시키는 단계는 또한 상기 명령어 집합의 두번째 유효 인스트럭션 명령어(514)에 상기 인스트럭션 명령어 그룹(510)의 4번째 인스트럭션 명령어임을 나타내는 지시 코드 "11"을 포함시켜 유효 인스트럭션 명령어(524)를 생성한다.
상기 명령어 집합을 순차적으로 생성하는 단계 및 상기 순차적으로 상기 지시 코드를 포함시키는 단계를 거쳐 상기 인스트럭션 명령어 그룹(510)은 명령어 집합(520)으로 변환된다.
이 때, 상기 순차적으로 상기 지시 코드를 포함시키는 단계는 상기 인스트럭션 명령어 그룹 내의 순서 관계를 반영한 지시 코드를 상기 유효 인스트럭션 명 령어에 포함시킬 수 있다.
본 발명에 따른 인스트럭션 명령어 압축 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 상기 매체는 프로그램 명령, 데이터 구조 등을 지정하는 신호를 전송하는 반송파를 포함하는 광 또는 금속선, 도파관 등의 전송 매체일 수도 있다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통 상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
본 발명에 따른 인스트럭션 명령어 압축 장치 또는 방법에 의하면, 병렬 처리 컴퓨터 시스템에서 부가적인 저장 공간 또는 부가적인 회로 로직의 필요 없이 인스트럭션 저장 공간을 축소할 수 있다.
또한, 본 발명에 따르면 병렬 처리 컴퓨터 시스템에 있어, 병렬적인 연산 장치의 성능에 의하여 최적화된 인스트럭션 명령어 집합을 획득할 수 있다.

Claims (21)

  1. 매우 긴 명령어(very long instruction word, VLIW) 컴퓨터에서 수행되기 위한 인스트럭션 명령어 그룹들 각각에 대하여 유효 인스트럭션 명령어 사이의 무연산 인스트럭션 명령어의 개수와 관련된 인덱스 코드를 순차적으로 생성하는 인덱스 코드 생성부 - 상기 유효 인스트럭션 명령어는 상기 무연산 인스트럭션 명령어가 아닌 인스트럭션 명령어 - ;
    상기 명령어 그룹들 각각에 대하여 상기 인덱스 코드에 상응하는 상기 무연산 인스트럭션 명령어를 순차적으로 삭제하는 명령어 압축부; 및
    상기 삭제된 상기 무연산 인스트럭션 명령어의 이전 또는 다음에 위치하는 상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시키는 명령어 변환부
    를 포함하는 인스트럭션 명령어 압축 장치.
  2. 제1항에 있어서,
    상기 인덱스 코드와 관련된 상기 무연산 인스트럭션 명령어의 개수는 상기 인덱스 코드의 크기에 의해 제한되는 것을 특징으로 하는 인스트럭션 명령어 압축 장치.
  3. 제1항에 있어서,
    상기 명령어 압축부는
    상기 유효 인스트럭션 명령어 사이의 무연산 인스트럭션 명령어 중 상기 인덱스 코드의 크기에 의해 제한되는 개수만큼의 무연산 인스트럭션 명령어를 삭제하고,
    상기 명령어 변환부는
    상기 유효 인스트럭션 명령어 사이의 무연산 인스트럭션 명령어 중 상기 제한되는 개수만큼의 무연산 인스트럭션 명령어가 삭제된 후에 남은 무연산 인스트럭션 명령어에 인스트럭션 명령어 구조에 기초하여 미리 정해진 인덱스 코드를 포함시키는 것을 특징으로 하는 인스트럭션 명령어 압축 장치.
  4. 제1항에 있어서,
    상기 명령어 변환부는 상기 삭제된 상기 무연산 인스트럭션 명령어의 앞에 위치한 상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시키는 것을 특징으로 하는 인스트럭션 명령어 압축 장치.
  5. 제1항에 있어서,
    상기 인스트럭션 명령어 그룹은 상기 컴퓨터에서 동시에 수행될 수 있는 최대의 인스트럭션 명령어의 개수만큼의 크기를 가지는 것을 특징으로 하는 인스트럭션 명령어 압축 장치.
  6. 제5항에 있어서,
    상기 인덱스 코드는 상기 인스트럭션 명령어 그룹의 남은 인스트럭션 명령어가 모두 무연산 인스트럭션 명령어인 경우에 상응하는 미리 정해진 코드를 포함하는 것을 특징으로 하는 인스트럭션 명령어 압축 장치.
  7. 제1항에 있어서,
    상기 인덱스 코드의 크기는 인스트럭션 명령어의 구조 및 컴퓨터의 연산 환경 가운데 적어도 어느 하나에 기초하여 미리 정해지는 것을 특징으로 하는 인스 트럭션 명령어 압축 장치.
  8. 제1항에 있어서,
    상기 명령어 변환부는 상기 유효 인스트럭션 명령어의 일부를 상기 인덱스 코드로 치환하는 것을 특징으로 하는 인스트럭션 명령어 압축 장치.
  9. 매우 긴 명령어(very long instruction word, VLIW) 컴퓨터에서 복수의 인스트럭션 명령어들을 동시에 수행하기 위한 복수의 병렬적인 연산 유닛들의 각각에 대응하는 지시 코드를 순차적으로 생성하는 지시 코드 생성부;
    상기 컴퓨터에서 수행되기 위한 인스트럭션 명령어 그룹들 각각에 대하여 유효 인스트럭션 명령어 - 상기 유효 인스트럭션 명령어는 무연산 인스트럭션 명령어가 아닌 인스트럭션 명령어 - 만을 포함하는 명령어 집합을 순차적으로 생성하는 명령어 압축부; 및
    상기 명령어 집합의 상기 유효 인스트럭션 명령어에 순차적으로 상기 지시 코드를 포함시키는 명령어 변환부
    를 포함하는 인스트럭션 명령어 압축 장치.
  10. 제9항에 있어서,
    상기 명령어 변환부는 상기 지시 코드의 각각에 대응하는 연산 유닛의 연산 수행 능력 및 상기 유효 인스트럭션 명령어의 종류를 고려하여 상기 지시 코드를 포함시키는 것을 특징으로 하는 인스트럭션 명령어 압축 장치.
  11. 매우 긴 명령어(very long instruction word, VLIW) 컴퓨터에서 수행되기 위한 인스트럭션 명령어 그룹들 각각에 대하여 유효 인스트럭션 명령어 사이의 무연산 인스트럭션 명령어의 개수와 관련된 인덱스 코드를 순차적으로 생성하는 단계 - 상기 유효 인스트럭션 명령어는 상기 무연산 인스트럭션 명령어가 아닌 인스트럭션 명령어 - ;
    상기 명령어 그룹들 각각에 대하여 상기 인덱스 코드에 상응하는 상기 무연산 인스트럭션 명령어를 순차적으로 삭제하는 단계; 및
    상기 삭제된 상기 무연산 인스트럭션 명령어의 이전 또는 다음에 위치하는 상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시키는 단계
    를 포함하는 인스트럭션 명령어 압축 방법.
  12. 제11항에 있어서,
    상기 인덱스 코드와 관련된 상기 무연산 인스트럭션 명령어의 개수는 상기 인덱스 코드의 크기에 의해 제한되는 것을 특징으로 하는 인스트럭션 명령어 압축 방법.
  13. 제11항에 있어서,
    상기 인덱스 코드에 상응하는 상기 무연산 인스트럭션 명령어를 순차적으로 삭제하는 단계는
    상기 유효 인스트럭션 명령어 사이의 무연산 인스트럭션 명령어 중 상기 인덱스 코드의 크기에 제한되는 개수만큼의 무연산 인스트럭션 명령어를 삭제하고,
    상기 인덱스 코드를 포함시키는 단계는
    상기 유효 인스트럭션 명령어 사이의 무연산 인스트럭션 명령어 중 상기 제한되는 개수만큼의 무연산 인스트럭션 명령어가 삭제된 후에 남은 무연산 인스트럭션 명령어에 인스트럭션 명령어 구조에 기초하여 미리 정해진 인덱스 코드를 포함시키는 것을 특징으로 하는 인스트럭션 명령어 압축 방법.
  14. 제11항에 있어서,
    상기 인덱스 코드를 포함시키는 단계는 상기 삭제된 상기 무연산 인스트럭션 명령어의 앞에 위치한 상기 유효 인스트럭션 명령어에 상기 인덱스 코드를 포함시키는 것을 특징으로 하는 인스트럭션 명령어 압축 방법.
  15. 제11항에 있어서,
    상기 인스트럭션 명령어 그룹은 상기 컴퓨터에서 동시에 수행될 수 있는 최대의 인스트럭션 명령어의 개수만큼의 크기를 가지는 것을 특징으로 하는 인스트럭션 명령어 압축 방법.
  16. 제15항에 있어서,
    상기 인덱스 코드는 상기 인스트럭션 명령어 그룹의 남은 인스트럭션 명령어가 모두 무연산 인스트럭션 명령어인 경우에 상응하는 미리 정해진 코드를 포함하는 것을 특징으로 하는 인스트럭션 명령어 압축 방법.
  17. 제11항에 있어서,
    상기 인덱스 코드의 크기는 인스트럭션 명령어의 구조 및 컴퓨터의 연산 환경 가운데 적어도 어느 하나에 기초하여 미리 정해지는 것을 특징으로 하는 인스트럭션 명령어 압축 방법.
  18. 제11항에 있어서,
    상기 인덱스 코드를 포함시키는 단계는 상기 유효 인스트럭션 명령어의 일부를 상기 인덱스 코드로 치환하는 것을 특징으로 하는 인스트럭션 명령어 압축 방법.
  19. 매우 긴 명령어(very long instruction word, VLIW) 컴퓨터에서 복수의 인스트럭션 명령어들을 동시에 수행하기 위한 복수의 병렬적인 연산 유닛들의 각각에 대응하는 지시 코드를 순차적으로 생성하는 단계;
    상기 컴퓨터에서 수행되기 위한 인스트럭션 명령어 그룹들 각각에 대하여 유효 인스트럭션 명령어 - 상기 유효 인스트럭션 명령어는 무연산 인스트럭션 명령어가 아닌 인스트럭션 명령어 - 만을 포함하는 명령어 집합을 순차적으로 생성하는 단계; 및
    상기 명령어 집합의 상기 유효 인스트럭션 명령어에 순차적으로 상기 지시 코드를 포함시키는 단계
    를 포함하는 인스트럭션 명령어 압축 방법.
  20. 제19항에 있어서,
    상기 순차적으로 상기 지시 코드를 포함시키는 단계는 상기 지시 코드의 각각에 대응하는 연산 유닛의 연산 수행 능력 및 상기 유효 인스트럭션 명령어의 종류를 고려하여 상기 지시 코드를 포함시키는 것을 특징으로 하는 인스트럭션 명 령어 압축 방법.
  21. 제11항 내지 제20항 중 어느 한 항의 방법을 실행하기 위한 프로그램이 기록되어 있는 것을 특징으로 하는 컴퓨터에서 판독 가능한 기록 매체.
KR1020070028813A 2007-03-23 2007-03-23 병렬 처리 ｖｌｉｗ 컴퓨터를 위한 인스트럭션 명령어 압축장치 및 그 방법 KR100875836B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070028813A KR100875836B1 (ko) 2007-03-23 2007-03-23 병렬 처리 ｖｌｉｗ 컴퓨터를 위한 인스트럭션 명령어 압축장치 및 그 방법
US11/838,511 US7774581B2 (en) 2007-03-23 2007-08-14 Apparatus for compressing instruction word for parallel processing VLIW computer and method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070028813A KR100875836B1 (ko) 2007-03-23 2007-03-23 병렬 처리 ｖｌｉｗ 컴퓨터를 위한 인스트럭션 명령어 압축장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20080086739A KR20080086739A (ko) 2008-09-26
KR100875836B1 true KR100875836B1 (ko) 2008-12-24

Family

ID=39775900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070028813A KR100875836B1 (ko) 2007-03-23 2007-03-23 병렬 처리 ｖｌｉｗ 컴퓨터를 위한 인스트럭션 명령어 압축장치 및 그 방법

Country Status (2)

Country Link
US (1) US7774581B2 (ko)
KR (1) KR100875836B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101118593B1 (ko) * 2008-12-03 2012-02-27 한국전자통신연구원 Ｖｌｉｗ 명령어 처리 장치 및 방법
KR101645001B1 (ko) * 2009-02-18 2016-08-02 삼성전자주식회사 Ｖｌｉｗ 명령어 생성 장치 및 그 방법과 ｖｌｉｗ 명령어를 처리하는 ｖｌｉｗ 프로세서 및 그 방법
KR101603751B1 (ko) 2010-02-18 2016-03-16 삼성전자주식회사 명령어 병렬 처리 컴퓨터를 위한 명령어 압축 장치 및 방법
US9201652B2 (en) 2011-05-03 2015-12-01 Qualcomm Incorporated Methods and apparatus for storage and translation of entropy encoded software embedded within a memory hierarchy
US10120692B2 (en) * 2011-07-28 2018-11-06 Qualcomm Incorporated Methods and apparatus for storage and translation of an entropy encoded instruction sequence to executable form
KR101738938B1 (ko) 2011-09-08 2017-05-23 삼성전자주식회사 명령어 압축 장치, 명령어 압축 방법 및 컴퓨터로 읽을 수 있는 저장 매체
CN102508690B (zh) * 2011-11-11 2014-09-17 瑞斯康达科技发展股份有限公司 一种嵌入式设备的命令行的保存方法和解码方法
US9348792B2 (en) 2012-05-11 2016-05-24 Samsung Electronics Co., Ltd. Coarse-grained reconfigurable processor and code decompression method thereof
US20120317421A1 (en) * 2012-06-19 2012-12-13 Concurix Corporation Fingerprinting Executable Code
KR102056730B1 (ko) * 2013-04-22 2019-12-17 삼성전자주식회사 Ｖｌｉｗ 프로세서를 위한 명령어 압축 장치 및 방법과, 명령어 인출 장치 및 방법
KR102210997B1 (ko) * 2014-03-12 2021-02-02 삼성전자주식회사 Vliw 명령어를 처리하는 방법 및 장치와 vliw 명령어를 처리하기 위한 명령어를 생성하는 방법 및 장치
KR102149509B1 (ko) * 2014-03-27 2020-08-28 삼성전자주식회사 구성 데이터를 압축 및 복원하는 방법
KR20180031266A (ko) * 2016-09-19 2018-03-28 삼성전자주식회사 전자 장치, vliw 프로세서 및 그 제어 방법들
CN109753307B (zh) * 2017-11-03 2020-08-11 北京思朗科技有限责任公司 指令存储方法
KR102600283B1 (ko) * 2017-12-05 2023-11-08 삼성전자주식회사 전자 장치 및 이를 이용한 명령어 처리 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55116141A (en) 1979-02-28 1980-09-06 Toshiba Corp Logical operation controller
JPH0281228A (ja) 1988-09-19 1990-03-22 Fujitsu Ltd アセンブラにおける分岐命令のアドレス決定方式
JP3598589B2 (ja) * 1995-06-28 2004-12-08 株式会社日立製作所 プロセッサ
JPH09265397A (ja) * 1996-03-29 1997-10-07 Hitachi Ltd Ｖｌｉｗ命令用プロセッサ
US5819058A (en) * 1997-02-28 1998-10-06 Vm Labs, Inc. Instruction compression and decompression system and method for a processor
JPH1185512A (ja) * 1997-09-03 1999-03-30 Fujitsu Ltd 命令圧縮格納および命令復元機能を有するデータ処理装置
US6321318B1 (en) 1997-12-31 2001-11-20 Texas Instruments Incorporated User-configurable on-chip program memory system
JP3692793B2 (ja) 1998-09-04 2005-09-07 松下電器産業株式会社 コンパイラ、プロセッサおよび記録媒体
US6275929B1 (en) 1999-05-26 2001-08-14 Infineon Technologies Ag L. Gr. Delay-slot control mechanism for microprocessors
JP3730455B2 (ja) 1999-10-01 2006-01-05 富士通株式会社 情報処理装置及び情報処理方法
US6859870B1 (en) * 2000-03-07 2005-02-22 University Of Washington Method and apparatus for compressing VLIW instruction and sharing subinstructions
GB2366643B (en) * 2000-05-25 2002-05-01 Siroyan Ltd Methods of compressing instructions for processors
JP4026753B2 (ja) * 2002-07-25 2007-12-26 株式会社日立製作所 半導体集積回路
US7290122B2 (en) * 2003-08-29 2007-10-30 Motorola, Inc. Dataflow graph compression for power reduction in a vector processor

Also Published As

Publication number Publication date
US7774581B2 (en) 2010-08-10
US20080235492A1 (en) 2008-09-25
KR20080086739A (ko) 2008-09-26

Similar Documents

Publication Publication Date Title
KR100875836B1 (ko) 병렬 처리 ｖｌｉｗ 컴퓨터를 위한 인스트럭션 명령어 압축장치 및 그 방법
US10942716B1 (en) Dynamic computational acceleration using a heterogeneous hardware infrastructure
KR101081090B1 (ko) 명령어 스트림의 효율적인 에뮬레이션을 가능하게 하기 위한 레지스터 기반의 명령어 최적화
CN110825436B (zh) 应用于人工智能芯片的计算方法和人工智能芯片
US20130262824A1 (en) Code generation method, and information processing apparatus
JP2013512511A (ja) 複数メモリ特定用途向けデジタル信号プロセッサ
CN102207904A (zh) 用于对可重构处理器进行仿真的设备和方法
CN111752987B (zh) 一种数据库访问方法、装置、存储介质和计算机设备
CN117435855B (zh) 用于进行卷积运算的方法、电子设备和存储介质
US8856762B2 (en) Loop detection apparatus, loop detection method, and loop detection program
US20130151485A1 (en) Apparatus and method for storing trace data
CN111176663A (zh) 应用程序的数据处理方法、装置、设备及存储介质
CN114518841A (zh) 存储器中处理器和使用存储器中处理器输出指令的方法
US10452368B2 (en) Recording medium having compiling program recorded therein, information processing apparatus, and compiling method
US20180232205A1 (en) Apparatus and method for recursive processing
JP2010140233A (ja) エミュレーションシステム及びエミュレーション方法
US8661329B1 (en) Generation of readable hierarchical path identifiers
WO2014064798A1 (ja) 実行制御方法及び情報処理装置
CN116804915B (zh) 基于存储器的数据交互方法、处理器、设备以及介质
US11144238B1 (en) Background processing during remote memory access
JP4788902B2 (ja) コンパイル最適化方法およびコンパイラ
KR101191530B1 (ko) 복수의 이종 코어를 포함하는 멀티코어 프로세서 시스템 및 그 제어 방법
CN110825438B (zh) 用于模拟人工智能芯片的数据处理的方法和装置
JP3323147B2 (ja) コンパイル装置、コンパイル方法およびコンパイラプログラムを記録した記録媒体
CN116301874A (zh) 代码编译方法、电子设备及存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171121

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 11