KR100801737B1 - Method for processing a optical proximity correction of semiconductor device's pattern - Google Patents

Method for processing a optical proximity correction of semiconductor device's pattern Download PDF

Info

Publication number
KR100801737B1
KR100801737B1 KR1020060058934A KR20060058934A KR100801737B1 KR 100801737 B1 KR100801737 B1 KR 100801737B1 KR 1020060058934 A KR1020060058934 A KR 1020060058934A KR 20060058934 A KR20060058934 A KR 20060058934A KR 100801737 B1 KR100801737 B1 KR 100801737B1
Authority
KR
South Korea
Prior art keywords
pattern
wafer
optical proximity
proximity effect
region
Prior art date
Application number
KR1020060058934A
Other languages
Korean (ko)
Other versions
KR20080000976A (en
Inventor
김철균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060058934A priority Critical patent/KR100801737B1/en
Publication of KR20080000976A publication Critical patent/KR20080000976A/en
Application granted granted Critical
Publication of KR100801737B1 publication Critical patent/KR100801737B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions

Abstract

본 발명은 반도체 소자 패턴의 광근접 효과 보정 방법에 관한 것으로서, 특히 웨이퍼에 센터 영역과 에지 영역의 박막 두께가 기설정된 두께 차이가 나는 테스트용 박막을 형성하고, 테스트용 박막 상부에 레지스트를 도포하고 포토 마스크를 이용한 노광 공정을 진행하여 레지스트 패턴을 형성하고, 웨이퍼 센터 영역과 웨이퍼 에지 영역에 형성된 레지스트 패턴의 임계 치수를 측정하고, 각각 광근접 효과 보정에 대한 모델링을 하고, 두 개 모델을 이용하여 웨이퍼 센터 조건과 웨이퍼 에지 조건에 대한 전체 패턴의 광근접 효과 보정의 검증 공정을 수행하고, 검증된 두 개 모델의 패턴 차이를 웨이퍼 영역의 결함 부분으로 추출하여 이를 광근접 효과 보정의 모델에 피드백한 후에, 포토 마스크의 패턴에 광근접 효과 보정 공정을 수행한다. 그러므로, 본 발명은 웨이퍼 센터와 에지 사이의 토포로지 차이를 고려하여 광근접 효과 보정(OPC)을 위한 2가지 영역의 OPC 모델을 생성하고, 두 개 영역 모델로 광근접 효과 보정(OPC)의 검증을 수행하여 웨이퍼 센터와 웨이퍼 에지의 패턴 사이에서 발생하는 패턴 임계치수 결함을 미연에 찾아낼 수 있다.The present invention relates to a method for correcting the optical proximity effect of a semiconductor device pattern. In particular, a thin film for test having a predetermined thickness difference between a center region and an edge region is formed on a wafer, and a resist is coated on the test thin film. An exposure process is performed using a photo mask to form a resist pattern, the critical dimensions of the resist patterns formed in the wafer center region and the wafer edge region are measured, modeled for optical proximity correction, respectively, and two models are used. The process of correcting the optical proximity effect of the entire pattern for the wafer center condition and the wafer edge condition is performed, and the pattern difference of the two verified models is extracted as the defective part of the wafer region and fed back to the model of the optical proximity effect correction. Thereafter, a light proximity effect correction process is performed on the pattern of the photo mask. Therefore, the present invention generates an OPC model of two regions for optical proximity effect correction (OPC) in consideration of the topology difference between the wafer center and the edge, and validates the optical proximity effect correction (OPC) with the two region model. The pattern critical dimension defect occurring between the pattern of the wafer center and the wafer edge can be found in advance.

웨이퍼 센터, 웨이퍼 에지, 토포로지, 광근접효과 보정, OPC 모델 Wafer Center, Wafer Edge, Topology, Optical Proximity Compensation, OPC Model

Description

반도체 소자 패턴의 광근접 효과 보정 방법{Method for processing a optical proximity correction of semiconductor device's pattern}Method for processing a optical proximity correction of semiconductor device's pattern

도 1은 본 발명에 따른 반도체 소자 패턴의 광근접 효과 보정 방법을 순차적으로 나타낸 흐름도이다.1 is a flowchart sequentially illustrating a method of correcting optical proximity effects of a semiconductor device pattern according to the present invention.

도 2는 본 발명에 따른 반도체 소자 패턴의 광근접 효과 보정 방법에서 웨이퍼 토포로지 변화를 설정한 예를 나타낸 도면이다.2 is a diagram illustrating an example in which a wafer topology change is set in a method of correcting optical proximity effects of a semiconductor device pattern according to the present invention.

도 3은 본 발명에 따른 반도체 소자 패턴의 광근접 효과 보정 방법에서 웨이퍼 토포로지 변화에 따라 생성된 센터 및 에지 영역의 OPC 모델을 나타낸 도면이다.FIG. 3 is a view illustrating an OPC model of a center and an edge region generated according to a wafer topology change in a method of correcting optical proximity effects of a semiconductor device pattern according to the present invention.

도 4는 본 발명에 따른 반도체 소자 패턴의 광근접 효과 보정 방법에서 도우즈 매핑 방식으로 웨이퍼 센터 및 에지 영역에 노광 에너지를 설정하는 예를 나타낸 도면이다.FIG. 4 is a diagram illustrating an example of setting exposure energy to a wafer center and an edge region by a doze mapping method in a method for correcting optical proximity effects of a semiconductor device pattern according to the present invention.

도 5a 내지 도 5c는 본 발명에 따른 반도체 소자 패턴의 광근접 효과 보정 방법에서 웨이퍼 센터 및 에지 영역의 OPC 모델을 검증하는 예를 나타낸 도면이다.5A to 5C are views illustrating an example of verifying an OPC model of a wafer center and an edge region in the optical proximity effect correction method of a semiconductor device pattern according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1 : 웨이퍼 기판 10 : 웨이퍼 박막1: wafer substrate 10: wafer thin film

12 : 웨이퍼 센터 및 에지의 두께 차이가 있는 테스트용 박막12: Test thin film with thickness difference between wafer center and edge

본 발명은 포토 리소그래피 기술에 관한 것으로서, 특히 웨이퍼 에지에서의 광근접 효과 보정(OPC : Optical Proximity Correction) 공정의 정확성을 높일 수 있는 반도체 소자 패턴의 광근접 효과 보정 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to photolithography technology, and more particularly, to a method for correcting optical proximity effects of semiconductor device patterns, which can improve the accuracy of an optical proximity correction (OPC) process at the wafer edge.

일반적으로, 포토 리소그래피 기술은 반도체 소자의 고집적화를 선도하는 기본 기술로서, 빛을 이용하여 반도체 기판 위에 패턴을 형성하는 것이다. 즉, 반도체 기판에 절연막이나 도전막 등의 패턴을 형성하여야 할 위치에 자외선, 전자빔 또는 X선 등과 같은 노광 장비의 빛을 조사하여 그 용해도가 변화하는 포토레지스트를 형성하고, 포토 마스크를 이용하여 포토레지스트의 소정 부위를 빛에 노출시킨 후, 현상액에 대하여 용해도가 큰 부분을 제거함으로써 포토레지스트 패턴을 형성한다. 이 포토레지스트 패턴에 의해 노출된 부분을 식각 공정으로 제거하여 원하는 반도체 소자 패턴을 형성한다.In general, photolithography technology is a basic technology leading to high integration of semiconductor devices, and forms a pattern on a semiconductor substrate using light. That is, by irradiating light of exposure equipment such as ultraviolet rays, electron beams, or X-rays to a position where a pattern such as an insulating film or a conductive film should be formed on a semiconductor substrate, a photoresist whose solubility is changed is formed, After exposing a predetermined portion of the resist to light, a photoresist pattern is formed by removing a portion having high solubility with respect to the developer. A portion exposed by the photoresist pattern is removed by an etching process to form a desired semiconductor device pattern.

현재 반도체 소자의 집적도가 높아지면서 마이크로 프로세서 등 로직 소자에서 흔히 볼 수 있는 불규칙으로 배치된 패턴에서는 초점 심도, 해상도 모두 향상 효과가 적어지고 있다. 이를 극복하고자 해상 한계에 가까운 수치의 패턴을 형성할 경우, 설계상의 패턴과 실제로 반도체 기판 상에 형성되는 패턴이 괴리되어 버리는 이른바 광근접 효과(optical proximity effect)가 발생하게 된다. 설계와 실제의 패턴의 괴리에 의해 소자의 성능이 설계에 비해 현저히 열화되어 버린다. 이 에 따라 포토 리소그래피 공정에서 해상 한계에서 발생하는 패턴의 왜곡 현상에 대한 보정(OPC) 공정은 이제 불가피한 기술이 되고 있다.As the degree of integration of semiconductor devices increases, irregularities in patterns that are commonly found in logic devices such as microprocessors are decreasing in both depth of focus and resolution. In order to overcome this problem, when a pattern having a numerical value close to a resolution limit is formed, a so-called optical proximity effect occurs, in which a design pattern and a pattern actually formed on a semiconductor substrate are separated from each other. Due to the difference between the design and the actual pattern, the performance of the device is significantly degraded compared to the design. As a result, the correction (OPC) process of the distortion of the pattern occurring at the resolution limit in the photolithography process is now an inevitable technique.

OPC 공정에 의해, 포토 마스크의 미세한 패턴을 웨이퍼 상에 설계대로 충실하게 완성할 수 있게 되었다. 이러한 OPC 공정은, 마스크 패턴 배치에 대응하는 마스크 패턴 보정량을 사전에 룰 테이블화해 두고 마스크 패턴 배치 정보를 기초로, 룰 테이블을 참조하면서 보정하는 룰 베이스 보정(rule based correction) 방법과, 마스크 패턴 정보 및 웨이퍼 프로세스 조건을 기초로 웨이퍼 상에 전사되는 이미지를 예측하고, 원하는 값을 얻을 수 있도록 마스크 패턴에 보정을 하는 모델 베이스 보정(model based correction) 방법으로 구분된다.By the OPC process, the fine pattern of the photo mask can be faithfully completed as designed on the wafer. Such an OPC process comprises a rule-based correction method of correcting a rule pattern correction amount corresponding to a mask pattern arrangement in advance by rule-taking and referring to a rule table based on the mask pattern arrangement information, and mask pattern information. And a model based correction method of predicting an image to be transferred onto a wafer based on wafer process conditions and correcting a mask pattern to obtain a desired value.

그런데, 모델 베이스 보정 방식에 근거한 광근접 효과 보정(OPC)의 검증 방식은, 웨이퍼 토포로지(topology)를 고려할 때 평균적인 웨이퍼의 박막 두께만을 고려한 시뮬레이션 방식을 적용하고 있고, 화학적기계적연마(CMP : Chemical Mechanical Polishing) 공정이나 증착 공정에서 발생하는 변수에 대한 정확한 검증을 실시할 수 없다.However, the verification method of the optical proximity effect correction (OPC) based on the model-based correction method applies a simulation method considering only the average thickness of the wafer in consideration of wafer topology, and chemical mechanical polishing (CMP: Chemical Mechanical Polishing) It is not possible to carry out accurate verification of the variables generated in the deposition process.

종래 기술에 의한 광근접 효과 보정(OPC) 방법은, 웨이퍼의 평균적인 토포로지를 토대로 반도체 소자 패턴의 광근접 효과를 측정하고 이를 보정하는 방식이기 때문에 웨이퍼 센터와 웨이퍼 에지 사이의 토포로지 차이로 인해 웨이퍼 에지에서 자주 발생하는 디포커스에 의한 패턴 쓰러짐(collapse) 등의 문제를 정확히 예측하거나 이를 사전에 방지하기 어렵다. 더욱이 게이트 패턴과 같은 미세한 공정에서 후속 식각 공정 후에 패턴 임계 치수(CD : Critical Dimension)를 측정하여 보정하 는 방법을 사용할 경우 광근접 효과 보정(OPC)의 정확성을 감소시키고 웨이퍼 에지의 소자 수율을 감소시키는 원인으로 작용한다.The conventional optical proximity correction method (OPC) is a method of measuring and correcting the optical proximity effect of a semiconductor device pattern based on the average topology of the wafer. It is difficult to accurately predict or prevent problems such as pattern collapse due to defocus frequently occurring at the wafer edge. Furthermore, in finer processes such as gate patterns, the method of measuring and calibrating pattern critical dimensions (CDs) after a subsequent etching process reduces the accuracy of optical proximity correction (OPC) and reduces device yield at the wafer edge. It acts as a cause.

따라서, 종래 기술에 의한 광근접 효과 보정(OPC)의 검증 방식은, 웨이퍼 전체 칩에서 동일하다고 판단하고 웨이퍼 센터 및 웨이퍼 에지 사이의 토포로지 차이로 인한 막 두께 변화를 고려하지 않기 때문에 웨이퍼 에지에서 박막 두께 변화나 식각 공정에서 발생하는 손실을 미연에 방지할 수 없다는 문제점이 있었다.Therefore, the conventional method of verifying the optical proximity effect correction (OPC) is thin film at the wafer edge because it is judged to be the same in the entire wafer and does not consider the film thickness change due to the topology difference between the wafer center and the wafer edge. There was a problem in that the loss caused by the thickness change or the etching process could not be prevented in advance.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여, 웨이퍼 센터와 에지 사이의 토포로지 차이를 고려하여 광근접 효과 보정(OPC)을 위한 2가지 영역의 모델을 생성하고 두 개 영역 모델로 광근접 효과 보정(OPC)의 검증을 수행하여 웨이퍼 에지에서 발생하는 결함을 미연에 찾아낼 수 있는 반도체 소자 패턴의 광근접 효과 보정 방법을 제공하는데 있다.An object of the present invention is to create a two-area model for optical proximity effect correction (OPC) in consideration of the topology difference between the wafer center and the edge in order to solve the problems of the prior art as described above. The present invention provides a method for correcting optical proximity effects of a semiconductor device pattern in which defects occurring at the edge of a wafer can be detected in advance by performing verification of optical proximity effect correction (OPC).

상기 목적을 달성하기 위하여 본 발명은, 포토 마스크에 형성된 반도체 소자 패턴의 광근접 효과를 보정하는 방법에 있어서, 웨이퍼에 센터 영역과 에지 영역의 박막 두께가 기설정된 두께 차이가 나는 테스트용 박막을 형성하는 단계와, 테스트용 박막 상부에 레지스트를 도포하고 포토 마스크를 이용한 노광 공정을 진행하여 레지스트 패턴을 형성하는 단계와, 웨이퍼 센터 영역과 웨이퍼 에지 영역에 형성된 레지스트 패턴의 임계 치수를 측정하고, 각각 광근접 효과 보정에 대한 모델링을 하는 단계와, 두 개 모델을 이용하여 웨이퍼 센터 조건과 웨이퍼 에지 조건에 대한 전체 패턴의 광근접 효과 보정의 검증 공정을 수행하는 단계와, 검증된 두 개 모델의 패턴 차이를 웨이퍼 영역의 결함 부분으로 추출하여 이를 광근접 효과 보정의 모델에 피드백하는 단계와, 포토 마스크의 패턴에 광근접 효과 보정 공정을 수행하는 단계를 포함한다.In order to achieve the above object, the present invention, in the method for correcting the optical proximity effect of the semiconductor element pattern formed on the photo mask, forming a test thin film having a predetermined thickness difference on the wafer thickness of the center region and the edge region And forming a resist pattern by applying a resist on the test thin film and performing an exposure process using a photo mask, and measuring critical dimensions of the resist pattern formed in the wafer center region and the wafer edge region, respectively. Modeling the proximity effect correction, performing the verification process of the optical proximity correction of the entire pattern for the wafer center condition and the wafer edge condition using the two models, and the pattern difference between the two validated models Is extracted to the defective part of the wafer area and fed back to the model of optical proximity correction Comprises the steps of performing optical proximity correction process to the pattern of the photomask.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 반도체 소자 패턴의 광근접 효과 보정 방법을 순차적으로 나타낸 흐름도이다.1 is a flowchart sequentially illustrating a method of correcting optical proximity effects of a semiconductor device pattern according to the present invention.

도 1에 도시된 바와 같이, 본 발명에 따른 반도체 소자 패턴의 광근접 효과 보정 방법은, 다음과 같이 진행된다.As shown in FIG. 1, the optical proximity effect correction method of the semiconductor device pattern according to the present invention proceeds as follows.

우선, 웨이퍼 토포로지에 대한 센터 영역과 에지 영역의 박막 두께 변화를 설정하여 웨이퍼에 센터 영역과 에지 영역의 박막 두께가 기설정된 두께 차이가 나는 테스트용 박막을 형성한다.(S10)First, a thin film thickness change of the center region and the edge region with respect to the wafer topology is set to form a test thin film having a predetermined thickness difference between the center region and the edge region on the wafer (S10).

테스트용 박막 상부에 레지스트를 도포하고 포토 마스크를 이용한 노광 공정을 진행하되, 도우즈 매핑(dose mapping) 방식으로 웨이퍼 센터 영역과 웨이퍼 에지 영역의 노광 에너지 차이(Δ에너지)를 두어 노광 공정을 실행하고 이를 현상하여 레지스트 패턴을 형성한다.(S20)A resist is applied on the test thin film and an exposure process is performed using a photo mask. An exposure process is performed by placing an exposure energy difference (Δenergy) between the wafer center region and the wafer edge region by a dose mapping method. This is developed to form a resist pattern. (S20)

웨이퍼 센터 영역과 웨이퍼 에지 영역에 형성된 레지스트 패턴의 임계 치수(CD)를 측정한다. 측정된 웨이퍼 센터 영역의 패턴 임계 치수(CD)와 웨이퍼 에 지 영역의 패턴 임계 치수(CD)를 각각 광근접 효과 보정(OPC)에 대한 모델링을 진행한다.(S30)The critical dimension (CD) of the resist pattern formed in the wafer center region and the wafer edge region is measured. The measured pattern critical dimension (CD) of the wafer center region and the pattern critical dimension (CD) of the wafer edge region are modeled for the optical proximity effect correction (OPC), respectively (S30).

웨이퍼 센터 영역 패턴으로부터 모델링된 첫 번째 OPC 모델과, 웨이퍼 에지 영역 패턴으로부터 모델링된 두 번째 OPC 모델을 통해 웨이퍼 센터 조건과 웨이퍼 에지 조건에 대한 전체 웨이퍼 칩에 대한 광근접 효과 보정(OPC)의 검증(verification) 공정을 수행한다.(S40) 즉, 웨이퍼의 센터 영역 패턴으로부터 모델링된 첫 번째 OPC 모델을 통해 웨이터 센터 칩의 패턴 이미지를 검출하고, 해당 패턴 이미지의 윤곽선을 추출한다. 그리고 웨이퍼의 에지 영역 패턴으로부터 모델링된 두 번째 OPC 모델을 통해 웨이터 에지 칩의 패턴 이미지를 검출하고, 해당 패턴 이미지의 윤곽선을 추출한다. 그 다음 웨이퍼 센터 패턴의 윤곽선과 웨이퍼 에지 패턴의 윤곽선 차이를 대비하여 전체 웨이퍼 칩 패턴에 대한 광근접 효과 보정(OPC)의 검증을 수행한다.The first OPC model modeled from the wafer center region pattern and the second OPC model modeled from the wafer edge region pattern verify the optical proximity effect correction (OPC) for the entire wafer chip for wafer center and wafer edge conditions. verification) (S40). That is, the pattern image of the waiter center chip is detected through the first OPC model modeled from the center region pattern of the wafer, and the contour of the pattern image is extracted. The pattern image of the waiter edge chip is detected through the second OPC model modeled from the edge region pattern of the wafer, and the contour of the pattern image is extracted. Then, verification of the optical proximity effect correction (OPC) for the entire wafer chip pattern is performed by comparing the contour difference between the wafer center pattern and the wafer edge pattern.

검증 공정이 수행된 후에, 웨이퍼 영역의 결함 부분(weak point)을 추출하고, 추출된 결함 부분을 모니터링 포인트로 사용하거나 광근접 효과 보정의 모델에 피드백하여 상기 첫 번째 OPC 모델과 두 번째 OPC 모델을 최적한다.(S50)After the verification process is performed, the first OPC model and the second OPC model are extracted by extracting the weak point of the wafer area and using the extracted defect point as a monitoring point or feeding back the model of optical proximity correction. Optimal (S50)

그리고나서 최적화된 OPC 모델을 토대로 포토 마스크 패턴에 광근접 효과 보정(OPC) 공정을 수행한다.(S60) Then, an optical proximity effect correction (OPC) process is performed on the photomask pattern based on the optimized OPC model (S60).

도 2는 본 발명에 따른 반도체 소자 패턴의 광근접 효과 보정 방법에서 웨이퍼 토포로지 변화를 설정한 예를 나타낸 도면이다.2 is a diagram illustrating an example in which a wafer topology change is set in a method of correcting optical proximity effects of a semiconductor device pattern according to the present invention.

도 2에 도시된 바와 같이, 본 발명은, 웨이퍼 토포로지에 대한 센터 영역(A) 과 에지 영역(B)의 박막 두께 변화를 설정하여 웨이퍼 박막(10)에 센터 영역(A)과 에지 영역(B)의 박막 두께가 기설정된 두께 차이가 나는 테스트용 박막(12)을 형성한다.As shown in FIG. 2, the present invention sets the thickness change of the center region A and the edge region B with respect to the wafer topology, so that the center region A and the edge region ( The thin film thickness of B) forms a test thin film 12 having a predetermined thickness difference.

도 3은 본 발명에 따른 반도체 소자 패턴의 광근접 효과 보정 방법에서 웨이퍼 토포로지 변화에 따라 생성된 센터 및 에지 영역의 OPC 모델을 나타낸 도면이다.FIG. 3 is a view illustrating an OPC model of a center and an edge region generated according to a wafer topology change in a method of correcting optical proximity effects of a semiconductor device pattern according to the present invention.

도 3에 도시된 바와 같이, 본 발명은 예를 들어, 웨이퍼 박막(10)에 센터 영역(A)과 에지 영역(B)의 박막 두께가 기설정된 두께 차이가 나는 테스트용 박막(12) 위에 반사 방지막(BARC : Bottom Anti-Reflective Coating)(13)을 형성하고 그 위에 포토 마스크의 패턴을 이용한 노광 공정으로 레지스트 패턴(14)을 형성한다. 이때, 웨이퍼 센터 영역(A)의 테스트용 박막(12)이 Ta 두께를 가질 경우 웨이퍼 에지 영역(B)의 테스트용 박막(12) 두께는 Ta+α 두께를 갖는다. 여기서 도면에서 미설명된 부분은 반사방지막(13)이다.As shown in FIG. 3, the present invention, for example, reflects a thin film thickness of a center region A and an edge region B onto a test thin film 12 having a predetermined thickness difference in a wafer thin film 10. A bottom anti-reflective coating (BARC) 13 is formed and a resist pattern 14 is formed thereon by an exposure process using a pattern of a photo mask. At this time, when the test thin film 12 of the wafer center region A has a Ta thickness, the test thin film 12 thickness of the wafer edge region B has a Ta + α thickness. Here, the parts not described in the drawing are the anti-reflection film 13.

이에 따라, 토포로지 차이가 있는 웨이퍼 센터 영역(A)과 웨이퍼 에지 영역(B)의 레지스트 패턴(14)의 임계 치수(CD)를 측정하고, 측정된 웨이퍼 센터 영역의 패턴 임계 치수(CD)와 웨이퍼 에지 영역의 패턴 임계 치수(CD)를 각각 광근접 효과 보정(OPC)에 대한 두 개의 모델로 만든다. 즉, 웨이퍼 센터 영역 패턴으로부터 모델링된 첫 번째 OPC 모델과, 웨이퍼 에지 영역 패턴으로부터 모델링된 두 번째 OPC 모델로 만든다.Accordingly, the critical dimension (CD) of the resist pattern 14 of the wafer center region A and the wafer edge region B having the topology difference is measured, and the measured pattern critical dimension CD of the measured wafer center region and The pattern critical dimensions (CD) of the wafer edge regions are each modeled as two models for optical proximity effect correction (OPC). That is, a first OPC model modeled from the wafer center region pattern and a second OPC model modeled from the wafer edge region pattern are created.

도 4는 본 발명에 따른 반도체 소자 패턴의 광근접 효과 보정 방법에서 도우 즈 매핑 방식으로 웨이퍼 센터 및 에지 영역에 노광 에너지를 설정하는 예를 나타낸 도면이다.FIG. 4 is a diagram illustrating an example of setting exposure energy to a wafer center and an edge region by a dose mapping method in a method of correcting optical proximity effects of a semiconductor device pattern according to the present invention.

도 4에 도시된 바와 같이, 본 발명은 포토 마스크를 이용한 노광 공정시 도우즈 매핑 방식으로 웨이퍼 센터 영역(22)과 웨이퍼 에지 영역(24)의 노광 에너지 차이를 두어 노광 공정을 실행한다. 즉, 웨이퍼 센터 패턴의 임계 치수와 에지 패턴의 임계 치수 차이에 의한 노광 에너지의 도우즈량을 다르게 설정하여 진행하여 센터와 에지 영역의 각 패턴에 맞게 노광 공정을 진행하여 해당 영역에 존재하는 패턴의 광근접 효과 보정(OPC)의 정확도를 높인다. 그 이유는, 종래 센터 패턴의 균일도(uniformity)를 맞추기 위해 노광 공정을 일괄적으로 진행할 경우 센터 패턴을 제외한 나머지 영역 패턴의 광근접 효과 보정(OPC)의 정확도가 떨어지기때문이다.As shown in FIG. 4, the present invention executes an exposure process by varying the exposure energy between the wafer center region 22 and the wafer edge region 24 in a dose mapping method in the exposure process using a photo mask. In other words, the dose of exposure energy due to the difference between the critical dimension of the wafer center pattern and the critical dimension of the edge pattern is set differently, and the exposure process is performed according to each pattern of the center and the edge region, thereby the light of the pattern existing in the corresponding region Increase the accuracy of proximity effect correction (OPC). This is because the accuracy of the optical proximity effect correction (OPC) of the remaining area patterns except for the center pattern is inferior when the exposure process is carried out collectively to match the uniformity of the conventional center pattern.

도 5a 내지 도 5c는 본 발명에 따른 반도체 소자 패턴의 광근접 효과 보정 방법에서 웨이퍼 센터 및 에지 영역의 OPC 모델을 검증하는 예를 나타낸 도면이다.5A to 5C are views illustrating an example of verifying an OPC model of a wafer center and an edge region in the optical proximity effect correction method of a semiconductor device pattern according to the present invention.

도 5a에 도시된 바와 같이, 본 발명은 토포로지 차이가 있는 웨이퍼 센터 및 웨이퍼 에지 영역에 동일한 패턴이 형성될 경우 웨이퍼의 센터 영역 패턴으로부터 모델링된 첫 번째 OPC 모델을 통해 웨이터 센터 칩의 패턴 이미지(30)를 검출하고, 해당 패턴 이미지의 윤곽선을 추출한다.As shown in FIG. 5A, the present invention provides a pattern image of a waiter center chip through a first OPC model modeled from a center region pattern of a wafer when the same pattern is formed in a wafer center region and a wafer edge region having a topology difference. 30), and the outline of the pattern image is extracted.

도 5b에 도시된 바와 같이, 본 발명은, 웨이퍼의 에지 영역 패턴으로부터 모델링된 두 번째 OPC 모델을 통해 웨이터 에지 칩의 패턴 이미지(40)를 검출하고, 해당 패턴 이미지의 윤곽선을 추출한다. As shown in FIG. 5B, the present invention detects the pattern image 40 of the waiter edge chip through the second OPC model modeled from the edge region pattern of the wafer, and extracts the contour of the pattern image.

도 5c에 도시된 바와 같이, 본 발명은 웨이퍼 센터 패턴의 윤곽선과 웨이퍼 에지 패턴의 윤곽선 차이(50)를 대비하여 전체 웨이퍼 칩 패턴에 대한 광근접 효과 보정(OPC)의 검증을 수행한다.As shown in FIG. 5C, the present invention performs verification of optical proximity effect correction (OPC) for the entire wafer chip pattern by contrasting the contour difference of the wafer center pattern and the contour difference 50 of the wafer edge pattern.

이와 같이 토포로지 차이가 있는 웨이퍼 센터 패턴 및 웨이퍼 에지 패턴의 윤곽선 차이가 기설정된 범위를 벗어날 경우 웨이퍼 영역의 결함 부분으로 취급하여 모니터링 포인트로 사용하거나, 광근접 효과 보정의 모델에 피드백한다.As such, when the contour difference between the wafer center pattern and the wafer edge pattern having the topology difference is out of the predetermined range, it is treated as a defect part of the wafer area and used as a monitoring point or fed back to the model of optical proximity effect correction.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.

상기한 바와 같이, 본 발명은 웨이퍼 센터와 에지 사이의 토포로지 차이를 고려하여 광근접 효과 보정(OPC)을 위한 2가지 영역의 OPC 모델을 생성하고, 두 개 영역 모델로 광근접 효과 보정(OPC)의 검증을 수행하여 웨이퍼 센터와 웨이퍼 에지의 패턴 사이에서 발생하는 패턴 임계치수 결함을 미연에 찾아낼 수 있다.As described above, the present invention generates an OPC model of two regions for optical proximity effect correction (OPC) in consideration of the topology difference between the wafer center and the edge, and the optical proximity effect correction (OPC) with the two region model. ) Can be used to detect pattern critical defects occurring between the wafer center and the wafer edge pattern.

따라서, 본 발명은 웨이퍼 센터뿐만 아니라 웨이퍼 에지의 패턴 수율을 향상시킬 수 있다.Thus, the present invention can improve the pattern yield of wafer edges as well as wafer centers.

Claims (3)

포토 마스크에 형성된 반도체 소자 패턴의 광근접 효과를 보정하는 방법에 있어서,In the method for correcting the optical proximity effect of the semiconductor element pattern formed on the photo mask, 웨이퍼에 센터 영역과 에지 영역의 박막 두께가 기설정된 두께 차이가 나는 테스트용 박막을 형성하는 단계;Forming a test thin film having a predetermined thickness difference between the thin film thickness of the center region and the edge region on the wafer; 상기 테스트용 박막 상부에 레지스트를 도포하고 포토 마스크를 이용한 노광 공정을 진행하여 레지스트 패턴을 형성하는 단계;Applying a resist on the test thin film and performing an exposure process using a photo mask to form a resist pattern; 상기 웨이퍼 센터 영역과 웨이퍼 에지 영역에 형성된 레지스트 패턴의 임계 치수를 측정하고, 각각 광근접 효과 보정에 대한 모델링을 하는 단계;Measuring critical dimensions of resist patterns formed in the wafer center region and the wafer edge region, and modeling optical proximity effect correction respectively; 상기 두 개 모델을 이용하여 상기 웨이퍼 센터 조건과 웨이퍼 에지 조건에 대한 전체 패턴의 상기 광근접 효과 보정의 검증 공정을 수행하는 단계;Performing the verification process of correcting the optical proximity effect of the entire pattern for the wafer center condition and the wafer edge condition using the two models; 상기 검증된 두 개 모델의 패턴 차이를 웨이퍼 영역의 결함 부분으로 추출하여 이를 상기 광근접 효과 보정의 모델에 피드백하는 단계; 및Extracting the pattern difference between the two verified models as a defective portion of a wafer region and feeding it back to the model of optical proximity effect correction; And 상기 포토 마스크의 패턴에 상기 광근접 효과 보정 공정을 수행하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자 패턴의 광근접 효과 보정 방법.And performing the optical proximity effect correction process on the pattern of the photo mask. 제 1항에 있어서,The method of claim 1, 상기 노광 공정은, 도우즈 매핑(dose mapping) 방식으로 상기 웨이퍼 센터 영역과 웨이퍼 에지 영역의 노광 에너지 차이를 두어 노광 공정을 실행하는 것을 특징으로 하는 반도체 소자 패턴의 광근접 효과 보정 방법.The exposure process is a method of correcting the optical proximity pattern of a semiconductor device pattern, characterized in that for performing the exposure process by the difference in the exposure energy of the wafer center region and the wafer edge region by a dose mapping method. 제 1항에 있어서,The method of claim 1, 상기 광근접 효과 보정의 검증 공정은,The verification process of the optical proximity effect correction, 상기 웨이퍼의 센터 영역 패턴으로부터 모델링된 첫 번째 OPC 모델을 통해 웨이퍼 센터의 패턴 이미지를 검출하고, 해당 패턴 이미지의 윤곽선을 추출하는 단계;Detecting a pattern image of a wafer center through a first OPC model modeled from the center region pattern of the wafer and extracting an outline of the pattern image; 상기 웨이퍼의 에지 영역 패턴으로부터 모델링된 두 번째 OPC 모델을 통해 웨이퍼 에지의 패턴 이미지를 검출하고, 해당 패턴 이미지의 윤곽선을 추출하는 단계; 및Detecting a pattern image of a wafer edge through a second OPC model modeled from the edge region pattern of the wafer, and extracting a contour of the pattern image; And 상기 웨이퍼 센터 패턴의 윤곽선과 상기 웨이퍼 에지 패턴의 윤곽선 차이를 대비하여 전체 웨이퍼 패턴에 대한 광근접 효과 보정의 검증을 수행하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자 패턴의 광근접 효과 보정 방법.Compensating the optical proximity effect correction for the entire wafer pattern by contrasting the contour of the wafer center pattern and the contour of the wafer edge pattern. .
KR1020060058934A 2006-06-28 2006-06-28 Method for processing a optical proximity correction of semiconductor device's pattern KR100801737B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058934A KR100801737B1 (en) 2006-06-28 2006-06-28 Method for processing a optical proximity correction of semiconductor device's pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058934A KR100801737B1 (en) 2006-06-28 2006-06-28 Method for processing a optical proximity correction of semiconductor device's pattern

Publications (2)

Publication Number Publication Date
KR20080000976A KR20080000976A (en) 2008-01-03
KR100801737B1 true KR100801737B1 (en) 2008-02-11

Family

ID=39213069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058934A KR100801737B1 (en) 2006-06-28 2006-06-28 Method for processing a optical proximity correction of semiconductor device's pattern

Country Status (1)

Country Link
KR (1) KR100801737B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129352B2 (en) 2012-08-30 2015-09-08 Samsung Electronics Co., Ltd. Optical proximity correction modeling method and system

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944347B1 (en) * 2008-01-11 2010-03-02 주식회사 하이닉스반도체 Method for forming photo mask
TWI421908B (en) * 2008-09-18 2014-01-01 United Microelectronics Corp Method for constructing opc model

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020082148A (en) * 2001-04-23 2002-10-30 가부시끼가이샤 도시바 Pattern correction method of exposure mask, producing method of semiconductor device including pattern forming process and computer readable recording medium
KR20050033066A (en) * 2002-07-31 2005-04-08 후지쯔 가부시끼가이샤 Pattern size correcting device and pattern size correcting method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020082148A (en) * 2001-04-23 2002-10-30 가부시끼가이샤 도시바 Pattern correction method of exposure mask, producing method of semiconductor device including pattern forming process and computer readable recording medium
KR20050033066A (en) * 2002-07-31 2005-04-08 후지쯔 가부시끼가이샤 Pattern size correcting device and pattern size correcting method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129352B2 (en) 2012-08-30 2015-09-08 Samsung Electronics Co., Ltd. Optical proximity correction modeling method and system

Also Published As

Publication number Publication date
KR20080000976A (en) 2008-01-03

Similar Documents

Publication Publication Date Title
US7587704B2 (en) System and method for mask verification using an individual mask error model
CN105573048B (en) Optimization method of optical proximity correction model
KR100674964B1 (en) Method and systematic apparatus for correcting photomask
KR101175341B1 (en) Device and method for determining an illumination intensity profile of an illuminator for a lithography system
US8572524B2 (en) Statistical optical proximity correction
US8266555B2 (en) Method for manufacturing an exposure mask
US7913196B2 (en) Method of verifying a layout pattern
KR100801737B1 (en) Method for processing a optical proximity correction of semiconductor device&#39;s pattern
JP7198912B2 (en) Method and computer program for determining in-plane distortion (IPD) across a substrate
JP2006154245A (en) Method for verifying pattern data, method for creating pattern data, method for manufacturing exposure mask, and program
CN112180690B (en) Method for improving uniformity in critical dimension plane of device
KR102094019B1 (en) Method and apparatus for analysis of processing of a semiconductor wafer
CN111771167B (en) Alignment mark positioning in lithographic processes
KR101113325B1 (en) Method for verifying Optical Proximity Correction
US7422828B1 (en) Mask CD measurement monitor outside of the pellicle area
KR20110001140A (en) Method for correcting optical proximity effect
KR20080090794A (en) Method for fabricating photomask
KR20090052659A (en) Method for designing semiconductor device
KR20100001136A (en) Method for verifing of optical proximity correction
JP2003318092A (en) Aligner and method for manufacturing semiconductor device
KR20100001133A (en) Method for correcting optical proximity effect
US9256703B1 (en) Method of detecting a scattering bar by simulation
KR20080062699A (en) Method for optical proximity effect correction
KR100698074B1 (en) Method for manufacturing of model using the optical proximity correction
KR20100134441A (en) Method for correcting pattern cd

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee