KR100730755B1 - Method for fabricating a vertical light emitting device and vertical light emitting device thereby - Google Patents

Method for fabricating a vertical light emitting device and vertical light emitting device thereby Download PDF

Info

Publication number
KR100730755B1
KR100730755B1 KR1020060043039A KR20060043039A KR100730755B1 KR 100730755 B1 KR100730755 B1 KR 100730755B1 KR 1020060043039 A KR1020060043039 A KR 1020060043039A KR 20060043039 A KR20060043039 A KR 20060043039A KR 100730755 B1 KR100730755 B1 KR 100730755B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
conductive
light emitting
emitting device
Prior art date
Application number
KR1020060043039A
Other languages
Korean (ko)
Inventor
한창석
이상준
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020060043039A priority Critical patent/KR100730755B1/en
Application granted granted Critical
Publication of KR100730755B1 publication Critical patent/KR100730755B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

A method for manufacturing a vertical type light emitting device and the vertical type light emitting device are provided to prevent bending of a compound semiconductor layer by using a conductive substrate having an unevenness with a transparent conductive film. A substrate(100) is prepared. A compound semiconductor layer comprised of a first conductive semiconductor layer(410), an active layer(420), and a second conductive semiconductor layer(430) is formed on the substrate. A transparent conductive film is deposited on the unevenness surface of the substrate to configure a conductive substrate. The conductive substrate is bonded on the second conductor semiconductor layer. A laser is irradiated to the conductive substrate to separate the conductive substrate from the compound semiconductor layer.

Description

수직형 발광소자 제조 방법 및 그 수직형 발광소자{METHOD FOR FABRICATING A VERTICAL LIGHT EMITTING DEVICE AND VERTICAL LIGHT EMITTING DEVICE THEREBY}Method for manufacturing vertical light emitting device and vertical light emitting device therefor {METHOD FOR FABRICATING A VERTICAL LIGHT EMITTING DEVICE AND VERTICAL LIGHT EMITTING DEVICE THEREBY}

도 1 및 도 2는 종래의 수직형 발광소자의 제조 공정을 설명하기 위한 공정 단면도.1 and 2 are cross-sectional views illustrating a manufacturing process of a conventional vertical light emitting device.

도 3은 본 발명의 일 실시예에 따른 수직형 발광소자의 제조 공정을 설명하기 위한 공정 순서도.3 is a process flowchart illustrating a manufacturing process of a vertical light emitting device according to an embodiment of the present invention.

도 4 내지 도 6은 도 3의 제조 공정에 따른 공정 단면도.4 to 6 are cross-sectional views of the manufacturing process of FIG. 3.

본 발명은 수직형 발광소자 제조에 관한 것으로, 상세하게는 수직형 발광소자의 제조시에 p형 반도체층위에 요철이 형성된 p형 전도성 기판을 형성하여 광추출 효율을 개선한 수직형 발광소자 및 그 제조 방법에 관한 것이다.The present invention relates to the manufacture of a vertical light emitting device, and more particularly, to form a p-type conductive substrate having irregularities formed on a p-type semiconductor layer when manufacturing a vertical light emitting device, and a vertical light emitting device having improved light extraction efficiency and the same. It relates to a manufacturing method.

III-V족 화합물 반도체는 고속 및 고온 전자제품들, 광 방출기 및 광 검출 기 등의 응용제품들에서 우수한 성능을 제공한다. 특히, 질화물 화합물 반도체에 포함되어 있는 갈륨 나이트라이드(GaN)는 청색 레이저 및 청색 파장의 스펙트럼을 방출하는 발광 다이오드에 요구되는 밴드갭을 가지고 있어, 이에 대한 연구가 많이 진행되어 왔으며, 그 사용이 증가하고 있다. 또한, 알루미늄 나이트라이드(AlN), 인디움 나이트라이드(InN) 및 갈륨 나이트라이드(GaN)의 얼로이(alloy)는 가시영역 전범위에 걸친 스펙트럼을 제공하여 다양한 발광소자에 사용된다.Group III-V compound semiconductors provide superior performance in applications such as high speed and high temperature electronics, light emitters and light detectors. In particular, gallium nitride (GaN) included in nitride compound semiconductors has a bandgap required for a blue laser and a light emitting diode emitting a blue wavelength spectrum. Doing. In addition, alloys of aluminum nitride (AlN), indium nitride (InN), and gallium nitride (GaN) are used in various light emitting devices by providing a spectrum over the entire visible region.

일반적으로, 발광소자는 제 1 도전형 반도체층과 제 2 도전형 반도체층 및 이들 반도체층 사이에 개재된 활성층을 갖는 발광 다이오드를 구비한다. 활성층에서 전자와 정공의 재결합에 의해 광이 발생되어 외부로 방출된다.In general, a light emitting device includes a light emitting diode having a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer interposed between these semiconductor layers. Light is generated by the recombination of electrons and holes in the active layer and emitted to the outside.

최근, 전자와 정공의 재결합 거리를 단축하여 발광 다이오드 내에서 에너지 손실을 감소시키기 위한 수직형 발광소자(vertical LED)가 개시된 바 있다.Recently, vertical LEDs have been disclosed to shorten the recombination distance between electrons and holes to reduce energy loss in light emitting diodes.

종래에 이러한 수직형 발광소자를 제작하기 위해서는 도 1에 도시된 바와 같이 기판(1)위에 버퍼층(2), 언도프트 반도체층(3), 제 1 반도체층(4), 활성층(5), 제 2 반도체층(6), 투명전극 또는 메탈(7)을 차례대로 형성한 다음, 도 2에 도시된 바와 같이 LLO(Laser lift Off) 기법에 의해 기판에 레이저를 조사함으로써 버퍼층을 분해하여 기판(1)을 분리해내고, 제 1 반도체층과 제 2 반도체층에 각각 전극을 형성한다.Conventionally, in order to fabricate such a vertical light emitting device, a buffer layer 2, an undoped semiconductor layer 3, a first semiconductor layer 4, an active layer 5, and a first layer are formed on a substrate 1 as shown in FIG. 2, the semiconductor layer 6, the transparent electrode, or the metal 7 are sequentially formed, and then the buffer layer is decomposed by irradiating a laser onto the substrate by a laser lift off (LLO) technique as shown in FIG. 2. ), And electrodes are formed in the first semiconductor layer and the second semiconductor layer, respectively.

그러나, LLO(Laser lift Off) 공정 후 도 2에 도시된 바와 같이 각 층간의 격자상수와 열팽창 계수의 차이에 의해 반도체층이 휘어지는 현상이 발생되는 문제점이 있다.However, after the laser lift off (LLO) process, as shown in FIG. 2, the semiconductor layer may be bent due to a difference in lattice constant and thermal expansion coefficient between layers.

본 발명이 이루고자 하는 기술적 과제는, 수직형 발광소자의 제조시, 종래에 기판을 분리할 때 반도체층이 휘어지는 것을 방지함과 아울러 광추출율을 개선하는데 그 목적이 있다.An object of the present invention is to prevent the bending of the semiconductor layer when separating the substrate in the conventional manufacturing of the vertical light emitting device, and to improve the light extraction rate.

이러한 기술적 과제를 달성하기 위한 본 발명의 일측면에 의하면, 기판을 준비하는 단계와, 상기 기판위에 제 1 도전성 반도체층, 활성층 및 제 2 도전성 반도체층으로 이루어지는 화합물 반도체층을 형성하는 단계와, 일면에 요철이 형성되고 그 요철면에 투명 전도막이 증착된 전도성 기판을 상기 제 2 도전성 반도체층위에 본딩하는 단계와, 상기 기판에 레이저를 조사하여 상기 화합물 반도체층으로부터 상기 기판을 분리하는 단계를 포함하는 것을 특징으로 수직형 발광소자 제조 방법을 제공한다.According to an aspect of the present invention for achieving the above technical problem, a step of preparing a substrate, forming a compound semiconductor layer consisting of a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer on the substrate, and one surface Bonding a conductive substrate on which the unevenness is formed and a transparent conductive film is deposited on the uneven surface on the second conductive semiconductor layer, and separating the substrate from the compound semiconductor layer by irradiating a laser to the substrate. It provides a vertical light emitting device manufacturing method characterized in that.

상기 전도성 기판을 본딩하는 단계는, 요철의 패턴을 가지는 전도성 기판을 준비하는 단계와, 상기 요철의 패턴이 형성된 면에 상기 투명 전도막을 증착하여 평평하게 하는 단계와, 패턴이 형성된 면이 상기 제 2 도전성 반도체층에 접하도록 본딩하는 단계를 포함할 수 있다.Bonding the conductive substrate may include preparing a conductive substrate having a pattern of irregularities, depositing and flattening the transparent conductive film on a surface on which the pattern of irregularities is formed, and a surface on which the pattern is formed on the second surface. Bonding to contact the conductive semiconductor layer.

상기 전도성 기판을 본딩하는 단계는, 거친 면을 가지는 전도성 기판을 준비하는 단계와, 상기 전도성 기판의 거친 면에 상기 투명 전도막을 증착하여 평평하 게 하는 단계와, 상기 거친 면이 상기 제 2 도전성 반도체층에 접하도록 본딩하는 단계를 포함할 수 있다.Bonding the conductive substrate may include preparing a conductive substrate having a rough surface, depositing and flattening the transparent conductive film on the rough surface of the conductive substrate, and wherein the rough surface is the second conductive semiconductor. Bonding to abut the layer.

상기 전도성 기판은, p형 Si 기판일 수 있다.The conductive substrate may be a p-type Si substrate.

본 발명의 다른 측면에 의하면 기판과, 상기 기판위에 차례로 적층된 제 1 도전성 반도체층, 활성층 및 제 2 도전성 반도체층으로 이루어지는 화합물 반도체층과, 일면에 요철이 형성되고 그 요철면에 투명 전도막이 증착되어 상기 제 2 도전성 반도체층위에 본딩된 전도성 기판과, 상기 기판에 레이저를 조사하여 상기 화합물 반도체층으로부터 상기 기판을 분리되어 노출된 제 1 도전성 반도체층에 형성된 전극을 포함하는 수직형 발광소자를 제공한다.According to another aspect of the present invention, a compound semiconductor layer comprising a substrate, a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer sequentially stacked on the substrate, and irregularities are formed on one surface, and a transparent conductive film is deposited on the irregularities. And a conductive substrate bonded on the second conductive semiconductor layer, and an electrode formed on the first conductive semiconductor layer exposed by separating the substrate from the compound semiconductor layer by irradiating a laser to the substrate. do.

상기 전도성 기판은, 요철의 패턴을 가지며, 상기 요철의 패턴이 형성된 면에 상기 투명 전도막이 증착되어 평평하게 처리된 후 상기 패턴이 형성된 면이 상기 제 2 도전성 반도체층에 접하도록 본딩된 것일 수 있다.The conductive substrate may have a pattern of concave-convex, and may be bonded to contact the second conductive semiconductor layer after the transparent conductive film is deposited on the surface on which the concave-convex pattern is formed to be flat. .

상기 전도성 기판은, 거친 면을 가지며, 상기 거친 면에 상기 투명 전도막이 증착되어 평평하게 처리된 후 상기 거친 면이 상기 제 2 도전성 반도체층에 접하도록 본딩된 것일 수 있다.The conductive substrate may have a rough surface, and the transparent conductive film may be deposited on the rough surface to be flattened, and then the rough surface may be bonded to contact the second conductive semiconductor layer.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에 소개되는 실시예는 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있 다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the invention to those skilled in the art will fully convey. Accordingly, the invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, lengths, thicknesses, and the like of layers and regions may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 3은 본 발명의 일 실시예에 따른 수직형 발광소자의 제조 공정을 설명하기 위한 공정 순서도이고, 도 4 내지 도 6은 그 제조 공정에 따른 공정 단면도이다. 여기에서는 수직형 발광소자중에서 질화물 반도체 소자를 제조 공정을 설명하도록 한다.3 is a flowchart illustrating a manufacturing process of a vertical light emitting device according to an exemplary embodiment of the present invention, and FIGS. 4 to 6 are cross-sectional views illustrating a manufacturing process thereof. Here, the manufacturing process of the nitride semiconductor device among the vertical light emitting devices will be described.

도 3 및 도 4를 참조하면, 질화물 반도체층을 형성하기 위한 공정 챔버(미도시됨)내에 기판(100)을 준비한다(S1). 기판(100)은 그 위에 형성될 질화물 반도체층과 유사한 격자상수를 갖는다. 3 and 4, a substrate 100 is prepared in a process chamber (not shown) for forming a nitride semiconductor layer (S1). The substrate 100 has a lattice constant similar to that of the nitride semiconductor layer to be formed thereon.

예를 들면, 사파이어(Al2O3), 실리콘(Si), 스피넬(spinel), 탄화실리콘(SiC), 산화아연(ZnO), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl2O3), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판일 수 있으며, 기판(100) 상에 형성될 반도체층의 물질에 따라 선택될 수 있다. 질화갈륨계 반도체층을 형성할 경우, 상기 기판은 사파이어 또는 탄화실리콘(SiC) 기판이 주로 사용되고 있다.For example, sapphire (Al2O3), silicon (Si), spinel, silicon carbide (SiC), zinc oxide (ZnO), gallium arsenide (GaAs), gallium phosphorus (GaP), lithium-alumina (LiAl2O3), It may be a boron nitride (BN), aluminum nitride (AlN), or gallium nitride (GaN) substrate, and may be selected according to the material of the semiconductor layer to be formed on the substrate 100. In the case of forming a gallium nitride-based semiconductor layer, a sapphire or silicon carbide (SiC) substrate is mainly used as the substrate.

그 후, 기판(100)상에 버퍼층(200)을 형성한다(S2). Thereafter, the buffer layer 200 is formed on the substrate 100 (S2).

버퍼층(200)은 그 상부에 형성될 반도체층들과 기판(100) 사이의 격자 불일치를 완화하기 위해 사용된다. 버퍼층(200)은 예를 들어 AlN 또는 GaN 층일 수 있으며 저온, 예를 들어 약 400 내지 약 700 ℃의 온도와 50 Torr 내지 700 Torr의 압력 아래서 20 nm 내지 50 nm의 두께로 성장될 수 있다.The buffer layer 200 is used to mitigate the lattice mismatch between the semiconductor layers to be formed thereon and the substrate 100. The buffer layer 200 may be, for example, an AlN or GaN layer and may be grown to a thickness of 20 nm to 50 nm at a low temperature, for example, at a temperature of about 400 to about 700 ° C. and a pressure of 50 Torr to 700 Torr.

그 후, 버퍼층(200)상에 언도프트 GaN 반도체층(300)을 형성한다(S3). Thereafter, an undoped GaN semiconductor layer 300 is formed on the buffer layer 200 (S3).

언도프트 GaN 반도체층(300)은 버퍼층(200)과 제 1 도전성 반도체층(410) 사이에 개재되고 언도프트(undoped) GaN으로 이루어진다. The undoped GaN semiconductor layer 300 is interposed between the buffer layer 200 and the first conductive semiconductor layer 410 and is made of undoped GaN.

언도프트 GaN 반도체층(300)은 그 위에 GaN 계 물질로 구성되는 제 1 도전성 반도체층(410)을 고품질로 효과적으로 형성시킬 수 있도록 하기 위해 품질이 좋은 GaN 반도체층을 제공한다. The undoped GaN semiconductor layer 300 provides a high quality GaN semiconductor layer so that the first conductive semiconductor layer 410 made of a GaN based material can be effectively formed at a high quality.

버퍼층(200) 및 언도프트 GaN 반도체층(300)은 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 또는 분자선 성장법(molecular beam epitaxy, MBE) 등을 사용하여 형성할 수 있다.The buffer layer 200 and the undoped GaN semiconductor layer 300 may include metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), or molecular beam epitaxy. , MBE) and the like.

도 3 및 도 5를 참조하여 설명하면, 언도프트 GaN 반도체층(300) 위에 제 1 도전성 반도체층(410), 활성층(420) 및 제 2 도전성 반도체층(430)으로 이루어지는 화합물 반도체층(400)을 차례로 형성한다(S4). Referring to FIGS. 3 and 5, the compound semiconductor layer 400 including the first conductive semiconductor layer 410, the active layer 420, and the second conductive semiconductor layer 430 is disposed on the undoped GaN semiconductor layer 300. To form sequentially (S4).

제 1 도전성 반도체층(410)은 N형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 제 1 전도성 반도체층(410)은 실리콘(Si)을 도우핑하여 형성할 수 있다. The first conductive semiconductor layer 410 may be formed of N-type Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1), may include a N-type clad layer . The first conductive semiconductor layer 410 may be formed by doping silicon (Si).

활성층(420)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 활성층(420)을 이루는 물질의 종류에 따라 발광 다이오드에서 방출되는 발광 파장이 결정된다. 활성층(420)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 장벽층과 우물층은 일반식 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 표 현되는 2 원 내지 4 원 화합물 반도체층일 수 있다. The active layer 420 is an area where electrons and holes are recombined and includes InGaN. The emission wavelength emitted from the light emitting diode is determined by the type of material constituting the active layer 420. The active layer 420 may be a multilayer film in which a quantum well layer and a barrier layer are repeatedly formed. The barrier layer and the well layer may be a layer 2 table semiconductor-to 4 won compound current by the general formula Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1).

제 2 도전성 반도체층(430)은 P형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. 제 2 도전성 반도체층(430)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다. A second conductive semiconductor layer 430 may be formed of P-type Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1), may include a P-type clad layer . The second conductive semiconductor layer 430 may be formed by doping zinc (Zn) or magnesium (Mg).

그 후, 제 2 도전성 반도체층(430)위에 투명 전도막(500)을 이용하여 요철이 형성된 p형 전도성 기판(600)을 본딩한다(S5).Thereafter, the p-type conductive substrate 600 having unevenness is bonded to the second conductive semiconductor layer 430 by using the transparent conductive film 500 (S5).

이를 위해 요철의 패턴을 가지는 전도성 기판(600)을 준비한다. 그리고, 전도성 기판(600)의 요철 패턴이 형성된 면에 투명 전도막(500)을 증착하여 평평하게 한다. 그 다음 투명 전도막(500)에 의해 평평하게 된 패턴이 형성된 면을 제 2 도전성 반도체층(430)에 접하도록 하여 본딩을 수행한다.To this end, a conductive substrate 600 having a pattern of irregularities is prepared. Then, the transparent conductive film 500 is deposited on the surface on which the uneven pattern of the conductive substrate 600 is formed to be flat. Then, bonding is performed by bringing the surface on which the flattened pattern is formed by the transparent conductive film 500 into contact with the second conductive semiconductor layer 430.

여기에서, 투명 전도막은 ITO(Indium Tin Oxide), ZnO, SnO2가 사용될 수 있다. 또한 박막으로 처리할 경우에는 Ni/Au 같은 금속박막도 가능하다.Here, indium tin oxide (ITO), ZnO, or SnO 2 may be used as the transparent conductive film. In the case of a thin film, a metal thin film such as Ni / Au is also possible.

전도성 기판(600)은 제 2 도전성 반도체층(430)에 접촉하는 부분에 요철이 형성되어 있다. 따라서, 별도의 반사판을 형성하지 않고도 전도성 기판(600)에 형성된 요철면을 통해 활성층(420)에서 발생된 광을 효율적으로 반사시켜 외부로 방출시킬 수 있다. 여기에서 전도성 기판(600)에 요철을 형성하기 위해서 전도성 기판(600)에 임의의 패턴을 규칙적으로 형성할 수 있다. 예를 들어 단면이 삼각형이나 볼록하게 라운드진 형상을 가진 패턴을 형성할 수 있다.Unevenness is formed in a portion of the conductive substrate 600 that contacts the second conductive semiconductor layer 430. Accordingly, the light generated from the active layer 420 may be efficiently reflected and emitted to the outside through the uneven surface formed on the conductive substrate 600 without forming a separate reflecting plate. In order to form irregularities in the conductive substrate 600, an arbitrary pattern may be regularly formed on the conductive substrate 600. For example, a pattern having a triangular or convex rounded shape in cross section may be formed.

이때, 패턴이 형성되어 있는 전도성 기판(600)과 제 2 도전성 반도체층(430) 의 접합 특성을 향상시키기 위하여 전도성 기판(600)의 패턴과 제 2 도전성 반도체층(430)의 사이를 투명 전도막(500)을 채운다.In this case, the transparent conductive film is formed between the pattern of the conductive substrate 600 and the second conductive semiconductor layer 430 in order to improve the bonding property of the conductive substrate 600 on which the pattern is formed and the second conductive semiconductor layer 430. Fill 500.

그 후, 기판(100) 방향으로 레이저를 조사하여 기판(100)을 분리한다(S6).Thereafter, the laser beam is irradiated toward the substrate 100 to separate the substrate 100 (S6).

이때, 레이저는 기판의 에너지 밴드갭 보다 작은 에너지를 갖고, 버퍼층(200)의 에너지 밴드갭보다 큰 에너지를 갖도록 선택된다. In this case, the laser is selected to have an energy smaller than the energy band gap of the substrate and to have an energy larger than the energy band gap of the buffer layer 200.

기판(100)쪽에서 레이저를 조사하면 기판(100)이 투광성 기판이므로, 기판(100)과 버퍼층(200)의 계면에서 흡수된 에너지에 의해 버퍼층(200)이 분해(decomposition)되어 기판(100)이 분리된다. 분리된 질화물 반도체층(300)의 하부면은 세정될 수 있다. 이에 따라, 화합물 반도체층(400)로부터 기판(100)의 분리가 완료된다. When the laser is irradiated from the substrate 100, the substrate 100 is a light transmissive substrate, and thus the buffer layer 200 is decomposed by the energy absorbed at the interface between the substrate 100 and the buffer layer 200, thereby degrading the substrate 100. Are separated. The lower surface of the separated nitride semiconductor layer 300 may be cleaned. Accordingly, separation of the substrate 100 from the compound semiconductor layer 400 is completed.

이때, 화합물 반도체층(400)은 전도성 기판(600)에 의해 본딩되어 있음에 따라 화합물 반도체층(400)의 휨현상이 없이 기판(100)이 분리된다.In this case, as the compound semiconductor layer 400 is bonded by the conductive substrate 600, the substrate 100 is separated without warping of the compound semiconductor layer 400.

도 3 및 도 6을 참조하여 설명하면, 기판(100)이 분리된 후, 버퍼층(310) 및 언도프트 GaN 반도체층(320)을 식각하여 제 1 도전성 반도체층(330)의 일면을 노출시킨다(S7). Referring to FIGS. 3 and 6, after the substrate 100 is separated, the buffer layer 310 and the undoped GaN semiconductor layer 320 are etched to expose one surface of the first conductive semiconductor layer 330 ( S7).

그 후, 제 1 도전성 반도체층(330)의 노출된 일면에 전극 패드(700)를 형성한다(S8). 전극 패드(700)는 리프트 오프 방식에 의해 형성될 수 있다.Thereafter, the electrode pad 700 is formed on the exposed surface of the first conductive semiconductor layer 330 (S8). The electrode pad 700 may be formed by a lift off method.

전극 패드(700)은 - 전극으로 동작하게 되고, 전도성 기판(600)은 + 전극으로 동작하게 된다.The electrode pad 700 operates as a negative electrode, and the conductive substrate 600 operates as a positive electrode.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들 에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The invention described above is not limited to the embodiments described above, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the invention as defined in the appended claims.

예를 들어, 본 발명의 실시예에서는 요철의 패턴이 형성된 p형 Si 기판에 투명 전도막을 증착하여 평평하게 처리한 후 제 2 반도체층에 본딩한 후 기판분리를 수행하였으나, p형 Si 기판의 거친 후면(back side)을 기판 본딩면으로 이용하는 경우에는 별도의 요철 패턴을 형성하지 않고도 거친 후면에 투명 전도막을 증착하여 평평하게 처리한 후 제 2 반도체층에 본딩한 다음 기판 분리를 수행함으로써 요철 패턴에 따른 기판 분리 효과 및 광추출 효율을 얻을 수 있다.For example, in the exemplary embodiment of the present invention, a transparent conductive film is deposited on a p-type Si substrate on which an uneven pattern is formed to be flattened, then bonded to a second semiconductor layer, and substrate separation is performed. When the back side is used as the substrate bonding surface, a transparent conductive film is deposited on the rough back surface to be flattened without bonding a concave-convex pattern, and then bonded to the second semiconductor layer, and then the substrate is separated. Substrate separation effect and light extraction efficiency can be obtained.

본 발명에 의하면, 수직형 발광소자를 제작할 때 제 1 도전성 반도체층, 활성층 및 제 2 도전성 반도체층으로 이루어지는 화합물 반도체층을 형성한 다음 제 2 도전성 반도체층위에 투명 전도막을 이용하여 요철이 형성된 전도성 기판을 본딩함으로써, 기판에 레이저를 조사하여 화합물 반도체층으로부터 기판을 분리할 때 제 2 도전성 반도체층위에 본딩된 전도성 기판이 반도체층을 지지해줌으로써 화합물 반도체층이 휘는 것을 방지할 수 있다.According to the present invention, when fabricating a vertical light emitting device, a compound semiconductor layer comprising a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer is formed, and then a conductive substrate having irregularities formed on the second conductive semiconductor layer by using a transparent conductive film. By bonding to the substrate, when the laser is irradiated to the substrate to separate the substrate from the compound semiconductor layer, the conductive substrate bonded on the second conductive semiconductor layer supports the semiconductor layer, thereby preventing the compound semiconductor layer from bending.

또한, 제 2 도전성 반도체층위에 본딩된 전도성 기판이 전도성을 가짐에 따라 전도성 기판에 그대로 전원을 공급하기 위한 전극으로 사용할 수 있음에 따라 종래에 전극을 형성하기 위한 별도의 공정을 수행할 필요가 없게 된다.In addition, as the conductive substrate bonded on the second conductive semiconductor layer has conductivity, the conductive substrate may be used as an electrode for supplying power to the conductive substrate as it is, thus eliminating the need to perform a separate process for forming an electrode. do.

아울러, 전도성 기판에 형성된 요철면을 통해 활성층에서 발생된 광을 효율 적으로 반사시켜 외부로 방출시킬 수 있음에 따라 광추출율을 개선할 수 있다.In addition, the light extraction rate can be improved by efficiently reflecting the light generated from the active layer through the uneven surface formed on the conductive substrate to be emitted to the outside.

Claims (8)

기판을 준비하는 단계와,Preparing a substrate; 상기 기판위에 제 1 도전성 반도체층, 활성층 및 제 2 도전성 반도체층으로 이루어지는 화합물 반도체층을 형성하는 단계와,Forming a compound semiconductor layer comprising a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the substrate; 일면에 요철이 형성되고 그 요철면에 투명 전도막이 증착된 전도성 기판을 상기 제 2 도전성 반도체층위에 본딩하는 단계와,Bonding a conductive substrate having irregularities formed on one surface and a transparent conductive film deposited on the irregular surface on the second conductive semiconductor layer; 상기 기판에 레이저를 조사하여 상기 화합물 반도체층으로부터 상기 기판을 분리하는 단계를 포함하는 것을 특징으로 수직형 발광소자 제조 방법.Irradiating the substrate with a laser to separate the substrate from the compound semiconductor layer. 청구항 1에 있어서, 상기 전도성 기판을 본딩하는 단계는,The method of claim 1, wherein the bonding of the conductive substrate, 요철의 패턴을 가지는 전도성 기판을 준비하는 단계와,Preparing a conductive substrate having a pattern of irregularities; 상기 요철의 패턴이 형성된 면에 상기 투명 전도막을 증착하여 평평하게 하는 단계와,Depositing and flattening the transparent conductive film on a surface on which the uneven pattern is formed; 패턴이 형성된 면이 상기 제 2 도전성 반도체층에 접하도록 본딩하는 단계를 포함하는 것을 특징으로 하는 수직형 발광소자 제조 방법.And bonding the patterned surface to contact the second conductive semiconductor layer. 청구항 1에 있어서, 상기 전도성 기판을 본딩하는 단계는,The method of claim 1, wherein the bonding of the conductive substrate, 거친 면을 가지는 전도성 기판을 준비하는 단계와,Preparing a conductive substrate having a rough surface, 상기 전도성 기판의 거친 면에 상기 투명 전도막을 증착하여 평평하게 하는 단계와,Depositing and flattening the transparent conductive film on the rough surface of the conductive substrate; 상기 거친 면이 상기 제 2 도전성 반도체층에 접하도록 본딩하는 단계를 포함하는 것을 특징으로 하는 수직형 발광소자 제조 방법.And bonding the rough surface to contact the second conductive semiconductor layer. 청구항 1에 있어서, 상기 전도성 기판은,The method according to claim 1, wherein the conductive substrate, p형 Si 기판인 것을 특징으로 하는 수직형 발광소자 제조 방법.A vertical light emitting device manufacturing method, characterized in that the p-type Si substrate. 기판과,Substrate, 상기 기판위에 차례로 적층된 제 1 도전성 반도체층, 활성층 및 제 2 도전성 반도체층으로 이루어지는 화합물 반도체층과,A compound semiconductor layer comprising a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer sequentially stacked on the substrate; 일면에 요철이 형성되고 그 요철면에 투명 전도막이 증착되어 상기 제 2 도전성 반도체층위에 본딩된 전도성 기판과,Concave and convexity is formed on one surface and a transparent conductive film is deposited on the concave and convex surface bonded to the second conductive semiconductor layer, 상기 기판에 레이저를 조사하여 상기 화합물 반도체층으로부터 상기 기판을 분리되어 노출된 제 1 도전성 반도체층에 형성된 전극을 포함하는 수직형 발광소자.And an electrode formed on the first conductive semiconductor layer exposed by separating the substrate from the compound semiconductor layer by irradiating a laser to the substrate. 청구항 5에 있어서, 상기 전도성 기판은,The method according to claim 5, The conductive substrate, 요철의 패턴을 가지며, 상기 요철의 패턴이 형성된 면에 상기 투명 전도막이 증착되어 평평하게 처리된 후 상기 패턴이 형성된 면이 상기 제 2 도전성 반도체층에 접하도록 본딩된 것을 특징으로 하는 수직형 발광소자.A vertical light emitting device having a pattern of irregularities, wherein the transparent conductive film is deposited on the surface on which the pattern of irregularities is formed and processed to be flat, and then the surface on which the pattern is formed is bonded to contact the second conductive semiconductor layer. . 청구항 5에 있어서, 상기 전도성 기판은,The method according to claim 5, The conductive substrate, 거친 면을 가지며, 상기 거친 면에 상기 투명 전도막이 증착되어 평평하게 처리된 후 상기 거친 면이 상기 제 2 도전성 반도체층에 접하도록 본딩된 것을 특징으로 하는 수직형 발광소자.And having a rough surface, wherein the transparent conductive film is deposited on the rough surface to be flattened, and then the rough surface is bonded to contact the second conductive semiconductor layer. 청구항 5에 있어서, 상기 전도성 기판은,The method according to claim 5, The conductive substrate, p형 Si 기판인 것을 특징으로 하는 수직형 발광소자.A vertical light emitting device, characterized in that the p-type Si substrate.
KR1020060043039A 2006-05-12 2006-05-12 Method for fabricating a vertical light emitting device and vertical light emitting device thereby KR100730755B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060043039A KR100730755B1 (en) 2006-05-12 2006-05-12 Method for fabricating a vertical light emitting device and vertical light emitting device thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060043039A KR100730755B1 (en) 2006-05-12 2006-05-12 Method for fabricating a vertical light emitting device and vertical light emitting device thereby

Publications (1)

Publication Number Publication Date
KR100730755B1 true KR100730755B1 (en) 2007-06-21

Family

ID=38372985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060043039A KR100730755B1 (en) 2006-05-12 2006-05-12 Method for fabricating a vertical light emitting device and vertical light emitting device thereby

Country Status (1)

Country Link
KR (1) KR100730755B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100992728B1 (en) 2008-10-20 2010-11-05 엘지이노텍 주식회사 Light emitting device and method for fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005557A (en) * 2003-06-13 2005-01-06 Hitachi Cable Ltd Manufacturing method of semiconductor light emitting device
KR20050038207A (en) * 2003-10-21 2005-04-27 삼성전기주식회사 Light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005557A (en) * 2003-06-13 2005-01-06 Hitachi Cable Ltd Manufacturing method of semiconductor light emitting device
KR20050038207A (en) * 2003-10-21 2005-04-27 삼성전기주식회사 Light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100992728B1 (en) 2008-10-20 2010-11-05 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
US8008684B2 (en) 2008-10-20 2011-08-30 Lg Innotek Co., Ltd. Light emitting device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US8124990B2 (en) Semiconductor light emitting device having an electron barrier layer between a plurality of active layers
JP5037169B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP5849215B2 (en) Ultraviolet semiconductor light emitting device
KR100969131B1 (en) Method for fabricating of light emitting device
TWI497753B (en) Iii-nitride light emitting device incorporating boron
WO2010100844A1 (en) Nitride semiconductor element and method for manufacturing same
US20100207146A1 (en) Light emitting element
TWI493747B (en) Light emitting diodes and manufacture thereof
KR20100093993A (en) Semiconductor light emitting device and fabrication method thereof
EP2985793A1 (en) Semiconductor light emitting element and method for manufacturing same
KR101261629B1 (en) Method for fabricating a compound semiconductor device
TWI437731B (en) Semiconductor optoelectronic device with enhanced light extraction efficiency and fabricating method thereof
KR100728132B1 (en) Light-emitting diode using current spreading layer
KR101337615B1 (en) GaN-BASED COMPOUND SEMICONDUCTOR AND THE FABRICATION METHOD THEREOF
KR100730755B1 (en) Method for fabricating a vertical light emitting device and vertical light emitting device thereby
KR101459770B1 (en) group 3 nitride-based semiconductor devices
KR101259991B1 (en) Method for fabricating a compound semiconductor device
JP2015043468A (en) Ultraviolet semiconductor light-emitting element
KR20090112854A (en) Group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them
KR100999695B1 (en) Semiconductor light emitting device and fabrication method thereof
KR101165252B1 (en) Light emitting device and method of fabricating the same
TW201511328A (en) Light emitting diode
KR101140679B1 (en) GaN-BASED COMPOUND SEMICONDUCTOR
KR101381985B1 (en) Method for fabricating a vertical light emitting device
KR101154321B1 (en) Light emitting diode and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120328

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee