KR100706787B1 - 향상된 보안 기능을 갖는 스마트 카드 - Google Patents

향상된 보안 기능을 갖는 스마트 카드 Download PDF

Info

Publication number
KR100706787B1
KR100706787B1 KR1020040098671A KR20040098671A KR100706787B1 KR 100706787 B1 KR100706787 B1 KR 100706787B1 KR 1020040098671 A KR1020040098671 A KR 1020040098671A KR 20040098671 A KR20040098671 A KR 20040098671A KR 100706787 B1 KR100706787 B1 KR 100706787B1
Authority
KR
South Korea
Prior art keywords
current
current consumption
block
dummy
smart card
Prior art date
Application number
KR1020040098671A
Other languages
English (en)
Other versions
KR20060059548A (ko
Inventor
노승효
김종철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040098671A priority Critical patent/KR100706787B1/ko
Priority to US11/226,183 priority patent/US20060117383A1/en
Priority to DE102005057104A priority patent/DE102005057104A1/de
Publication of KR20060059548A publication Critical patent/KR20060059548A/ko
Application granted granted Critical
Publication of KR100706787B1 publication Critical patent/KR100706787B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Storage Device Security (AREA)
  • Power Sources (AREA)

Abstract

여기에 개시되는 향상된 보안 기능을 갖는 스마트 카드는 연산 동작을 수행하는 코어 블럭과 연산 동작에 따라 더미 전류를 소모하도록 구성된 더미 전류 소모 블럭을 포함한다. 더미 전류 소모 블럭은 각각 상이한 더미 전류를 소모하도록 구성된 전류 소비 블록들과 연산 동작에 따라 전류 소비 블록들 전부 또는 일부를 동작시키는 컨트롤러를 포함한다. 더미 전류 소모 블럭은 연산 동작에 의해서 전류가 소모되기 전에 그리고/또는 후 그리고/또는 연산 동작 중에 더미 전류를 생성하도록 구성된다.

Description

향상된 보안 기능을 갖는 스마트 카드{SMART CARD WITH IMPROVED SECURITY FUNCTION}
도 1은 본 발명에 따른 스마트 카드의 내부 구조를 보인 것이다.
도 2는 도 1에 도시된 전류 변환 블럭을 상세하게 보인 것이다.
도 3은 도 2에 도시된 전류 소비 블럭의 내부 구성의 실시예를 보인 것이다.
도 4는 동작을 수행하고 있는 스마트 카드의 전류의 출력 파형의 일예를 보인 것이다.
도 5a와 5b는 본 발명에 따른 보안 기능을 이용하여 도 4의 전류 출력 파형을 변형시킨 예를 보인 것이다.
*도면의 주요부분에 대한 부호의 설명*
100 : 스마트 카드 10 : 송수신 인터페이스
20 : 롬 30 : 램
40 : 중앙 처리 장치 50 : 암호화 연산 블럭
60 : 보안 블럭 70 : 전류 변환 블럭
본 발명은 스마트 카드에 관한 것으로, 더욱 상세하게는 스마트 카드의 연산 동작 시 흐르는 전류를 조절하여 외부의 공격에 대응할 수 있는 스마트 카드에 관한 것이다.
집적 회로 카드는 신용 카드 크기의 플라스틱 카드에 얇은 반도체 소자를 부착한 형태를 가진다. 집적 회로 카드는 기존의 마그네틱(magnetic) 카드에 비하여 안정성이 높고, 데이터가 지워질 염려가 없을 뿐 아니라 보안성이 높아 차세대 멀티미디어 정보매체로 각광받고 있다. 집적 회로 카드는 마이크로프로세서가 내장된 스마트 카드와, 마이크로프로세서를 내장하지 않는 비접촉식 카드 및 메모리 카드로 분류할 수 있다. 이 중에서 특히 스마트 카드의 경우 보안성, 대용량 데이터의 저장 기능과 함께 다양한 애플리케이션(application)을 탑재할 수 있다는 장점을 가지고 있다. 현재 스마트 카드는 금융, 유통, 교통, 이동 통신 등 다양한 분야에서 여러 가지 기능이 통합되어 사용되고 있다.
따라서, 스마트 카드의 내부에 저장된 데이터는 안전하게 보관되어야 하며, 외부에 유출되면 사용자 또는 시스템 운영자에게 커다란 위험 인자가 될 수 있다. 스마트 카드의 승인되지 않은 접근을 "부정조작(tampering)"이라 부른다. 부정조작 기술은 직접적인 어택(invasive attack technique)인 마이크로프로브 기술과 소프트웨어 어택 기술(software attack techinque)등의 간접적인 어택 기술(non-invasive attack techinque)로 분류할 수 있다. 특히 간접적인 어택 기술 중 사이드 채널 분석(side channel analysis) 기술은 스마트 카드의 동작에 의한 전력 소모(또는 소모 전류 패턴) 또는 타이밍 차(timing difference)를 이용하여 암호 알 고리즘(예를 들면 DES 알고리즘)의 키값을 알아내는 것을 말한다. 사이트 채널 분석 기술은 크게 SPA(simple power analysis) 기술과 DPA(differential power analysis) 기술로 분류될 수 있다. SPA 기술은 암호 알고리즘이 수행될 때 측정한 전력 자체의 분석을 통해 키값을 추출하는 데 사용된다. DPA 기술은 SPA 개념에 통계적 개념과 오류 수정의 개념을 도입하여 키값을 추출하는 데 사용된다.
즉, 스마트 카드의 경우 암호 연산을 수행할 때 소모되는 전류가 장치 내의 게이트의 논리값과 관련이 있다는 것을 이용하여 위와 같은 방법으로 키값 등을 손쉽게 찾아낼 수 있다. 따라서 이러한 소모 전류 패턴이 SPA 또는 DPA 기술에 의하여 노출되는 것을 방지할 수 있는 방법이 요구되고 있다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 사이트 채널 분석에 대응할 수 있는 스마트 카드를 제공하는데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 스마트 카드는 연산 동작을 수행하는 코어 블럭과; 그리고 상기 연산 동작에 따라 더미 전류를 소모하도록 구성된 더미 전류 소모 블럭을 포함한다.
이 실시예에 있어서, 상기 더미 전류 소모 블럭은 상기 연산 동작에 의해서 전류가 소모되기 전에 그리고/또는 후에 상기 더미 전류를 생성하도록 구성된다.
이 실시예에 있어서, 상기 더미 전류 소모 블럭은 상기 연산 동작이 수행되는 동안에 상기 더미 전류를 생성하도록 구성된다.
이 실시예에 있어서, 상기 더미 전류 소모 블럭은 각각이 상이한 더미 전류를 소모하도록 구성된 전류 소비 블럭들과; 그리고 상기 연산 동작에 응답하여 상기 전류 소비 블럭들 모두 또는 일부를 동작시키는 컨트롤러를 포함한다.
이 실시예에 있어서, 상기 전류 소비 블럭들로 일정한 값의 기준 전류를 인가해주는 기준 블럭을 더 포함한다.
이 실시예에 있어서, 상기 복수개의 전류 소비 블럭들은 2n개의 전류 소비 소자들을 포함한다.
본 발명의 다른 특징에 따르면, 스마트 카드의 제어 방법에 있어서, 연산 동작을 수행하는 단계와; 그리고 상기 연산 동작에 따라 더미 전류를 소모하는 단계를 포함하되, 상기 연산 동작에 의해서 전류가 소모되기 전에 그리고/또는 후에 더미 전류가 생성된다.
이 실시예에 있어서, 상기 연산 동작이 수행되는 동안에 더미 전류가 생성된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명에 따른 스마트 카드의 내부 구조를 보인 것이다.
본 발명에 따른 스마트 카드(100)는 송수신 인터페이스(10), 롬(ROM/Read Only Memory, 20), 램(RAM/Random Access Memory, 30), 중앙 처리 장치(40), 암호 화 연산 블럭(50), 보안 블럭(60) 및 전류 변환 블럭(70)으로 구성되어 있다.
송수신 인터페이스(10)는 스마트 카드(100)와 외부 장치와의 데이터 및 커맨드 전송을 위한 영역이다. 롬(20)은 프로그램 메모리로 사용되며 카드 운영 체계와 기본 명령을 세팅해놓은 영역이다. 램(30)은 임시 데이터를 관리하고 중간 계산 결과를 저장하기 위해 사용되는 영역으로 작업 레지스터(working register)로 사용된다. 도면에 도시되지는 않았으나 각종 데이터와 옵션(option) 프로그램을 저장하는 메모리로 사용되는 영역이며, 카드 운영 체계에 의해 데이터를 읽고, 쓰고, 지울 수 있는 이이피롬(EEPROM/Electrically Erasable and Programable ROM)이 구성 요소에 추가될 수도 있다.
중앙 처리 장치(40)는 데이터 메모리, 프로그램 메모리, 램 등 모든 구성 요소들에 접근하기 위해 거치게 되는 내부 통로들을 제어하는 기능을 한다. 보안 블럭(60)은 잘 알려진 바와 같이 전류, 온도, 주파수, 빛 또는 디-캡슐레이션(de-capsulation)등을 검출할 수 있는 검출기를 구비하여, 이들 중 적어도 하나가 검출 신호를 출력할 때 내장된 마이크로프로세서를 비롯한 모든 회로들을 리셋(reset)하여, 외부 공격에 의한 정보 누출이나 파괴 및 변조나 비정상 상태의 동작 환경에 따른 손상을 방지하는 기능을 한다.
암호와 연산 블럭(50)은 입력받은 데이터를 암호화하여 외부에 노출되지 않도록 하는 기능을 한다. 이러한 암호화 방식에는 대칭적 암호화 시스템인 DES(Data Encryption Standard) 또는 비대칭 암호화 시스템인 RSA(Rivest, Shamir, Adleman)등이 사용된다. DES는 비밀 키 방식의 일종으로 64비트의 키를 사용하여 64비트의 평문을 전자와 환자를 조합하여 암호화하는 방식이다. RSA는 매우 큰 정수의 소인수 분해가 어렵다는 것을 전제로 하는 방식이다. 그러나 이러한 암호화 연산 작업을 수행할 때 소모되는 전력이 장치의 게이트의 논리값과 관련이 있다는 것을 이용하여 외부에서 측정장비를 이용하여 손쉽게 공격이 가능하다는 문제점이 발생한다. 따라서 본 발명에서는 전류 변환 블럭(70)을 구비하여 더미(dummy) 전류를 발생시킨다. 이를 통하여 스마트 카드 내의 소모 전류의 파형이 변화됨으로써 외부의 침입에 대비할 수 있게된다.
이하, 도 2 내지 도 5를 참조하여 본 발명에 따른 전류 변환 블럭(70)의 동작을 상세하게 설명한다.
도 2를 참조하면, 본 발명에 따른 전류 변환 블럭(70)은 기준 블럭(71), 전류 소비 블럭들(73) 및 컨트롤러(75)로 구성된다. 컨트롤러(75)는 연산 동작이 이루어지는 코어(core)부인 중앙 처리 장치(40) 및 암호화 연산 블럭(50)의 전력 소비 패턴을 파악하여, 이러한 전력 소비 패턴을 변화시키기 위하여 전류 소비 블럭들(73)을 제어한다. 컨트롤러(75)는 중앙 처리 장치(40) 또는 암호화 연산 블럭(50)으로부터 실시간으로 커맨드를 입력받아 스마트 카드 내에서 어떠한 동작이 수행될지 여부를 인지한다.
각 전류 소비 블럭들의 스텝(step) 수와 스텝 전류가 표 1에 보여진다.
전류 변환 블럭 스텝 수 스텝 전류
1 1 16a uA
2 2 8a uA
3 4 4a uA
4 8 2a uA
5 16 a uA
6 1 16b uA
7 2 8b uA
8 4 4b uA
9 8 2b uA
10 16 b uA
스텝 수는 각 전류 변환 블럭 내에서 전류를 소비하는 소자들의 개수를 의미한다. 또한, 스텝 전류는 각 소자에서 소비되는 전류의 양을 의미한다. 상기 표에서 a와 b는 기본 전류값을 의미하는 것으로 이 값은 자유롭게 설정 가능하다. 이러한 스텝 전류값은 스마트 카드의 동작시 소비되는 전류와는 별개로 더미로 소비되는 전류값이다.
도 3은 각 전류 변환 블럭의 구성의 실시예를 보인 것이다. 상기 표에 기재된 것과 같이 전류 변환 블럭 1(74a)는 하나의 전류 소비 소자를 가지고 있다. 이 소자는 전원 전압과 그라운드 전압 사이에 전류 통로를 형성하며 직렬로 연결된 세개의 트랜지스터로 구성되어 있다. 맨 위쪽의 트랜지스터는 PMOS 트랜지스터로 게이트에 그라운드 전압이 인가된다. 두번째 트랜지스터는 NMOS 트랜지스터로 게이트에 컨트롤러로부터의 제어 전압을 인가받는다. 세번째 트랜지스터는 NMOS 트랜지스터로 게이트에 기준 블럭(71)으로부터 기준 전압을 인가받는다. 이렇게 이루어진 전류 소비 소자를 하나의 스텝으로 하여 전류 소비 블럭 2(74b)에는 두개의 스텝이, 전류 소비 블럭 3(74c)에는 네개의 스텝이, 그리고 전류 소비 블럭 5(74d)에는 16개의 스텝이 존재한다. 도 3에는 도 2의 전류 소비 블럭들 중 전류 소비 블럭 5 까지의 구성만을 도시하고 있으나, 다른 전류 소비 블럭들의 구성도 동일하다는 사실은 자명하다.
기준 블럭(70)에서는 전류 소비 블럭들(73)로 동일한 전압을 제공하므로, 이 전압은 스마트 카드의 파워가 온 일때 전류 소비 블럭들(73)이 동작할 수 있도록 하는 인에이블 신호로 볼 수 있다. 컨트롤러(75)의 제어 전압에 따라 각 전류 소비 블럭 내의 전류 소비 소자들이 온 오프 되어 더미 전류 소비량이 변화된다. 컨트롤러(75)는 스마트 카드의 동작에 따른 전류 소비 패턴에 맞추어, 전체적으로 전류 소비량이 동일해지도록 전류 소비 블럭의 전류 소비를 증가 또는 감소시킨다. 또는 타이밍에 맞추어 피크 값을 형성하는 소비 전류 패턴 사이에 임의의 피크를 형성시키거나 또는 피크 전후에 소비 전류를 증가시켜 피크 부분이 감추어지도록 하는 방법을 사용할 수도 있다. 즉, 컨트롤러(75)는 전류 소비 블럭들(73)을 제어하여 스마트 카드의 동작시 발생하는 전류 이외에 더미로 전류가 발생되도록 한다.
도 4는 동작을 수행하고 있는 스마트 카드의 전류의 출력 파형의 일예를 보인 것이다. 특히 이중에서 A와 B로 표시된 부분은 다른 부분과는 달리 피크 파형을 형성하고 있다. 이러한 피크 파형은 예를 들면, 중앙 처리 장치(40)에서 동작이 이루어지는 중에 암호화 연산 블럭(50)에서 암호화 연산 동작을 수행하는 경우 발생할 수 있다. 또한, 암호화 연산 중 예를 들면, DES 알고리즘 키값과 관련된 데이터가 처리될 때 발생되는 전력 소모 패턴은, 처리되는 데이터 비트가 "0" 또는 "1" 어느 것인지 여부에 따라 미세한 차이를 보이게 된다. 따라서 외부에서 이러한 파형의 차이를 분류하여 키값을 찾아내는 것을 방지하기 위하여 본원 발명에서는 상술한 전류 소비 블럭을 이용하여 소비 전류 패턴을 변화시키는 것이다.
도 5a와 5b는 본 발명에 따른 보안 기능을 이용하여 도 4의 전류 출력 파형을 변형시킨 파형이 도시되어 있다. 도 5a의 경우 A와 B 사이에 타이밍을 맞추어 피크 파형이 하나 더 형성되도록 한 것이다. 도 5b의 경우는 A와 B 부분을 포함하여 블럭을 잡고 전체적으로 전류 소비를 늘려 피크 영역이 숨겨지도록 하였다. 위와 같은 형태는 예를 들어 보인 것으로 다양한 방법을 이용하여 전류 형태를 변화시킬 수 있음은 이 발명이 속하는 분야의 통상의 지식을 가진자에게 자명하다고 할 것이다.
본 발명에 따르면 스마트 카드가 연산 동작을 수행하는데 있어서, 연산 동작에 따라 전류가 소모되기 전에 그리고/또는 후 그리고/또는 연산 동작 중에 더미 전류를 생성하여 외부에서 스마트 카드의 전류 소모 파형을 관찰하더라도 키값이나 동작 상태를 정확하게 판단하는 것이 어려워 보안을 유지할 수 있게 된다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 의하면, 스마트 카드에서 소비되는 전류 패턴을 자유롭게 변화시킬 수 있어, 외부에서 스마트 카드의 소비 전류 패턴을 검출하더라 도 키값이나 내부 동작상태 등을 정확하게 파악할 수 없다는 효과가 발생된다.

Claims (9)

  1. 중앙처리장치;
    상기 중앙처리장치의 명령에 응답하여 암호화 연산을 수행하는 암호화 연산 블럭; 및
    상기 암호화 연산 동작에 따라서 상기 중앙처리장치 및 상기 암호화 연산 블럭의 소모 전류에 대한 더미 전류를 소모하는 전류 변환 블럭을 포함하되,
    상기 전류 변환 블럭은,
    각각이 서로 상이한 크기의 전류를 소모하는 복수의 전류 소비 블럭;
    상기 복수의 전류 소비 블럭 각각이 일정 크기의 전류를 소모하도록 제어하는 기준 블럭; 및
    상기 중앙처리장치와 상기 암호화 연산 블럭의 동작을 감지하여 상기 암호화 연산이 발생하는 이전 구간, 이후 구간 또는 암호화 연산이 진행되는 구간 동안 상기 더미 전류를 소모하도록 상기 복수의 전류 소비 블럭을 제어하는 컨트롤러를 포함하는 스마트 카드.
  2. 제 1항에 있어서,
    상기 컨트롤러는 상기 암호화 연산이 진행되는 구간에서 발생하는 상기 소모 전류의 첨두값들 사이에 상기 더미 전류를 소모하도록 상기 복수의 전류 소비 블럭을 제어하는 스마트 카드.
  3. 제 2항에 있어서,
    상기 더미 전류는 상기 소모 전류의 첨두값의 레벨과 동일한 것을 특징으로 하는 스마트 카드.
  4. 제 1항에 있어서,
    상기 복수의 전류 소비 블럭 각각은 상기 기준 블럭으로부터의 기준 신호와 상기 컨트롤러의 제어에 따라 전원 전압을 접지로 스위칭하는 서로 다른 수의 전류 소비 회로를 포함하는 스마트 카드.
  5. 제 4항에 있어서,
    상기 전류 소비 회로는,
    상기 컨트롤러의 제어에 응답하며, 드레인은 상기 전원 전압연결되는 제 1 NMOS 트랜지스터; 및
    상기 기준 신호에 응답하여 상기 제 1 NMOS 트랜지스터의 소스에 드레인이, 상기 접지에 소스가 연결되는 제 2 NMOS 트랜지스터를 포함하는 스마트 카드.
  6. 제 5항에 있어서,
    상기 전류 소비 회로는, 게이트가 접지에 연결되며, 상기 제 1 NMOS 트랜지스터와 상기 전원 전압을 연결하는 PMOS 트랜지스터를 더 포함하는 스마트 카드.
  7. 제 1항에 있어서,
    상기 컨트롤러는 복수 레벨의 상기 더미 전류를 소모하도록 상기 복수의 전류 소비 블럭을 제어하는 것을 특징으로 하는 스마트 카드.
  8. 삭제
  9. 삭제
KR1020040098671A 2004-11-29 2004-11-29 향상된 보안 기능을 갖는 스마트 카드 KR100706787B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040098671A KR100706787B1 (ko) 2004-11-29 2004-11-29 향상된 보안 기능을 갖는 스마트 카드
US11/226,183 US20060117383A1 (en) 2004-11-29 2005-09-14 Smart cards, methods, and computer program products for using dummy currents to obscure data
DE102005057104A DE102005057104A1 (de) 2004-11-29 2005-11-25 Smartcard und Steuerverfahren hierfür

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040098671A KR100706787B1 (ko) 2004-11-29 2004-11-29 향상된 보안 기능을 갖는 스마트 카드

Publications (2)

Publication Number Publication Date
KR20060059548A KR20060059548A (ko) 2006-06-02
KR100706787B1 true KR100706787B1 (ko) 2007-04-11

Family

ID=36371634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040098671A KR100706787B1 (ko) 2004-11-29 2004-11-29 향상된 보안 기능을 갖는 스마트 카드

Country Status (3)

Country Link
US (1) US20060117383A1 (ko)
KR (1) KR100706787B1 (ko)
DE (1) DE102005057104A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL171963A0 (en) * 2005-11-14 2006-04-10 Nds Ltd Secure read-write storage device
KR100830584B1 (ko) 2006-11-21 2008-05-21 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 스마트 카드
DE102006062649B4 (de) * 2006-12-22 2010-10-07 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Verschlüsselungseinheit
CN101897148A (zh) * 2007-12-13 2010-11-24 Nxp股份有限公司 电子电路和遮蔽电子电路的电流要求的方法
FR2935823B1 (fr) * 2008-09-11 2010-10-01 Oberthur Technologies Procede et dispositif de protection d'un microcircuit contre les attaques.

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10293823A (ja) 1997-04-17 1998-11-04 Rohm Co Ltd データ通信装置、データ通信システムおよびデータ通信方法
JP2000165375A (ja) 1998-11-30 2000-06-16 Hitachi Ltd 情報処理装置、icカード
US6172494B1 (en) 1999-02-23 2001-01-09 U.S. Philips Corporation Circuit arrangement for delivering a supply current
JP2001266103A (ja) 2000-01-12 2001-09-28 Hitachi Ltd Icカードとマイクロコンピュータ
US20020016798A1 (en) 2000-07-25 2002-02-07 Kabushiki Kaisha Toshiba Text information analysis apparatus and method
US6419159B1 (en) 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry
US20030154389A1 (en) 2001-12-19 2003-08-14 Peeters Adrianus Marinus Gerardus Method and arrangement for increasing the security of circuits against unauthorized access
JP2004240958A (ja) 2003-02-06 2004-08-26 Samsung Electronics Co Ltd 電源分析ハッキングを禁止する保護装置を有するスマートカードとその保護方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2790347B1 (fr) * 1999-02-25 2001-10-05 St Microelectronics Sa Procede de securisation d'un enchainement d'operations realisees par un circuit electronique dans le cadre de l'execution d'un algorithme
DE50003195D1 (de) * 1999-05-12 2003-09-11 Infineon Technologies Ag Schaltungsanordnung zur erzeugung von strompulsen im versorgungsstrom integrierter schaltungen
US6507913B1 (en) * 1999-12-30 2003-01-14 Yeda Research And Development Co. Ltd. Protecting smart cards from power analysis with detachable power supplies

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10293823A (ja) 1997-04-17 1998-11-04 Rohm Co Ltd データ通信装置、データ通信システムおよびデータ通信方法
JP2000165375A (ja) 1998-11-30 2000-06-16 Hitachi Ltd 情報処理装置、icカード
US6172494B1 (en) 1999-02-23 2001-01-09 U.S. Philips Corporation Circuit arrangement for delivering a supply current
US6419159B1 (en) 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry
JP2001266103A (ja) 2000-01-12 2001-09-28 Hitachi Ltd Icカードとマイクロコンピュータ
US20020016798A1 (en) 2000-07-25 2002-02-07 Kabushiki Kaisha Toshiba Text information analysis apparatus and method
US20030154389A1 (en) 2001-12-19 2003-08-14 Peeters Adrianus Marinus Gerardus Method and arrangement for increasing the security of circuits against unauthorized access
JP2004240958A (ja) 2003-02-06 2004-08-26 Samsung Electronics Co Ltd 電源分析ハッキングを禁止する保護装置を有するスマートカードとその保護方法

Also Published As

Publication number Publication date
KR20060059548A (ko) 2006-06-02
DE102005057104A1 (de) 2006-06-01
US20060117383A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
EP3454318B1 (en) Security system with entropy bits generated by a puf
EP3208789B1 (en) Method of protecting a circuit against a side-channel analysis
US9397826B2 (en) Encryption device and method for defending a physical attack
US6419159B1 (en) Integrated circuit device with power analysis protection circuitry
Kocher et al. Introduction to differential power analysis and related attacks
KR100743804B1 (ko) 데이터 처리 장치 및 그 동작 방법
EP3447509A1 (en) Method of testing the resistance of a circuit to a side channel analysis
US7500110B2 (en) Method and arrangement for increasing the security of circuits against unauthorized access
KR100706787B1 (ko) 향상된 보안 기능을 갖는 스마트 카드
Renaudin et al. High security smartcards
KR101025421B1 (ko) 전자기분석 공격을 방지하기 위한 스마트 카드 시스템
CN103246494A (zh) 一种抵抗能量分析和错误攻击的安全模幂计算方法
Leng Smart card applications and security
KR101332376B1 (ko) 해밍 웨이트 모델을 이용한 전력 분석공격을 방지할 수 있는 논리회로 및 이를 포함하는 스마트 카드
Hutter et al. On the security of RFID devices against implementation attacks
KR20180002072A (ko) 부채널 분석에 대응한 보호 방법 및 장치
Vahedi et al. The effectiveness of a current flattening circuit as countermeasure against DPA attacks
JPWO2005027403A1 (ja) 情報処理装置
JP5724387B2 (ja) 携帯装置及び動的データの格納位置変更方法
KR20100046417A (ko) 전력 분석 공격 차단을 위한 ic카드
Mahmoud et al. Novel algorithmic countermeasures for differential power analysis attacks on smart cards
US20060056619A1 (en) Method for universal calculation applied to points of an elliptic curve
CN101897148A (zh) 电子电路和遮蔽电子电路的电流要求的方法
EP3202041A1 (en) Integrated device for implementing a physical unclonable function and a physical unclonable constant
Balasubramanian et al. Attacks on Implementation of Cryptographic Algorithms

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee