KR100569270B1

KR100569270B1 - field emission display panel and method of fabricating the same

Info

Publication number: KR100569270B1
Application number: KR1019990023406A
Authority: KR
Inventors: 이교웅; 성운철; 고익환; 고영욱
Original assignee: 비오이 하이디스 테크놀로지 주식회사
Priority date: 1999-06-22
Filing date: 1999-06-22
Publication date: 2006-04-10
Also published as: KR20010003201A

Abstract

본 발명은 전계 방출 표시 패널 및 그의 제조 방법을 개시한다. 개시된 본 발명은, 상·하부 기판이 소정 간격을 두고 대향,배치된다. 상부 기판의 밑면에 선형 전극이 스트라이프 형태로 형성되고, 하부 기판의 상부에는 캐소우드 전극이 스트라이프 형태로 형성되며, 캐소우드 전극과 직교하는 게이트 전극이 캐소우드 전극 상에 스트라이프 형태로 형성된다. 선형 전극들 중, 수 개를 제외한 나머지 선형 전극 상에 형광체가 프린트된다. 형광체가 프린트되지 않은 선형 전극 상에 접지용 전도성 스페이서가 형성된다. 전도성 스페이서 상에 하부 기판에 연결된 절연성 스페이서가 형성된다.The present invention discloses a field emission display panel and a method of manufacturing the same. In the disclosed invention, the upper and lower substrates face each other and are arranged at predetermined intervals. A linear electrode is formed in a stripe shape on a bottom surface of the upper substrate, a cathode electrode is formed in a stripe shape on an upper portion of the lower substrate, and a gate electrode orthogonal to the cathode electrode is formed in a stripe shape on the cathode electrode. Of the linear electrodes, phosphors are printed on the remaining linear electrodes except a few. A conductive spacer for ground is formed on the linear electrode on which the phosphor is not printed. An insulating spacer connected to the lower substrate is formed on the conductive spacer.

Description

Field emission display panel and method of fabricating the same

도 1 내지 도 4는 본 발명에 따른 전계 방출 표시 패널을 제조하는 방법을 순차적으로 나타낸 도면.1 to 4 are diagrams sequentially illustrating a method of manufacturing a field emission display panel according to the present invention.

도 5는 본 발명에 따라 완성된 전계 방출 표시 패널을 나타낸 사시도.5 is a perspective view showing a field emission display panel completed according to the present invention.

- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-

10 ; 상부 기판 20,21 ; 선형 전극10; Upper substrates 20,21; Linear electrode

30 ; 형광체 40 ; 전도성 스페이서30; Phosphor 40; Conductive spacer

41 ; 절연성 스페이서 50 ; 하부 기판41; Insulating spacer 50; Bottom substrate

60 ; 팁 70 ; 캐소우드 전극60; Tip 70; Cathode electrode

80 ; 게이트 전극80; Gate electrode

본 발명은 전계 방출 표시 패널 및 그의 제조 방법에 관한 것으로, 보다 구체적으로는 캐소우드 기판과 선형 기판 사이에 배치되는 스페이서로부터의 표면 방전(flashover) 현상이 방지되는 전계 방출 표시 패널 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a field emission display panel and a method of manufacturing the same, and more particularly, to a field emission display panel and a method of manufacturing the same, wherein surface flashover from a spacer disposed between a cathode substrate and a linear substrate is prevented. It is about.

일반적으로 전계 방출 표시 소자(Field Emission Display device)는 전자총(electron gun), 마이크로웨이브 튜브(microwave tubes), 이온 소스(ion source), 스캐닝 터널링 마이크로스코프(scanning tunneling microscope) 등의 장치에 표시 패널로 이용된다. Field emission display devices are typically used as display panels in devices such as electron guns, microwave tubes, ion sources, and scanning tunneling microscopes. Is used.

이러한 종래의 전계 방출 표시 소자의 구조를 개략적으로 설명하면 다음과 같다. 하부 기판 상에 스트라이프 상태로 캐소우드 전극이 형성되고, 캐소우드 전극 상부에는 원추형의 팁이 형성된다. 하부 기판과 대향하는 상부 기판의 내측면에는 선형 전극이 스트라이프 형태로 ITO 물질로 형성되고, 선형 전극 상부에는 일정한 규칙으로 R, G, B 형광체가 프린트된다. 또한, 형광체 사이에는 블랙 매트릭스가 형성되어, 형광체 사이의 색혼합을 방지한다. 한편, 하부 기판과 상부 기판 사이에는 스페이서가 개재되어, 두 기판 사이의 간격을 유지시킨다.The structure of the conventional field emission display device will be described as follows. The cathode is formed on the lower substrate in a striped state, and a cone-shaped tip is formed on the cathode. On the inner surface of the upper substrate facing the lower substrate, a linear electrode is formed of an ITO material in the form of a stripe, and R, G, B phosphors are printed on the linear electrode on a regular basis. In addition, a black matrix is formed between the phosphors to prevent color mixing between the phosphors. Meanwhile, a spacer is interposed between the lower substrate and the upper substrate to maintain a gap between the two substrates.

이러한 구성을 갖는 전계 방출소자는 캐소우드 전극의 팁으로부터 가속된 전자가 형광체를 여기시키는 것에 의해 발광을 일으키게 된다.In the field emission device having this configuration, the electrons accelerated from the tip of the cathode electrode cause light emission by exciting the phosphor.

종래에는 스페이서가 상·하부 기판 사이의 간격을 유지시키면서 절연하는 기능만을 갖기 때문에, 고전압 FED 패널 제조시, 스페이서 표면에 전자가 축적되어 표면 방전이 발생되고, 이로 인하여 절연이 파괴되는 심각한 문제점이 발생되었다.Conventionally, since spacers have only a function of insulating while maintaining a gap between the upper and lower substrates, when a high voltage FED panel is manufactured, electrons accumulate on the surface of the spacer, causing surface discharge, which causes a serious problem of insulation breakdown. It became.

또한, 스페이서를 형성하는 방법에는 글래스 파우더를 사용한 인쇄법과, 글래스 바 형태로 형성하는 방법 2가지가 있다. In addition, there are two methods for forming the spacer, a printing method using glass powder and a method for forming the glass bar.

그런데, 인쇄법은 대면적의 FED 패널 제작시, 글래스 파우더를 한 번의 인쇄에서 패널내로 주입하는데 제한(대략 20㎛ 정도)이 있기 때문에, 스페이서의 평탄도가 감소되고 스페이서가 허물어지는 경우가 많았다. 이로 인하여, 스페이서의 높이를 증가시키기가 곤란하다는 단점이 있다.However, since the printing method has a limitation (approximately about 20 µm) of injecting glass powder into the panel in one printing, when manufacturing a large-area FED panel, the flatness of the spacer is often decreased and the spacer is often collapsed. For this reason, there is a disadvantage that it is difficult to increase the height of the spacer.

한편, 글래스 바 형태로 스페이서를 형성하는 방법은 수작업에 의존하기 때문에, 대면적 FED 제작시에 적용하기에는 부적합하다.On the other hand, since the method of forming the spacer in the form of a glass bar depends on manual labor, it is not suitable for application in large area FED fabrication.

따라서, 본 발명은 스페이서를 접지시켜서 스페이서에 축적되는 전자가 제거되도록 하므로써, 표면 방전 현상을 방지할 수 있는 전계 방출 표시 패널 및 그의 제조 방법을 제공하는데 목적이 있다.Accordingly, an object of the present invention is to provide a field emission display panel and a method of manufacturing the same, which can prevent surface discharge phenomenon by grounding the spacer so that electrons accumulated in the spacer are removed.

또한, 본 발명의 다른 목적은 스페이서의 평탄도를 향상시키고 스페이서의 허물어짐도 방지하는데 있다.Another object of the present invention is to improve the flatness of the spacer and to prevent the spacer from being torn down.

상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 전계 방출 표시 패널은 다음과 같은 구성으로 이루어진다.In order to achieve the above object of the present invention, the field emission display panel according to the present invention has the following configuration.

상·하부 기판이 소정 간격을 두고 대향,배치된다. 상부 기판의 밑면에 선형 전극이 스트라이프 형태로 형성되고, 하부 기판의 상부에는 캐소우드 전극이 스트라이프 형태로 형성되며, 캐소우드 전극과 직교하는 게이트 전극이 캐소우드 전극 상에 스트라이프 형태로 형성된다.The upper and lower substrates face each other and are arranged at predetermined intervals. A linear electrode is formed in a stripe shape on a bottom surface of the upper substrate, a cathode electrode is formed in a stripe shape on an upper portion of the lower substrate, and a gate electrode orthogonal to the cathode electrode is formed in a stripe shape on the cathode electrode.

선형 전극들 중, 수 개의 선형 전극을 제외한 나머지 선형 전극 상에 형광체가 프린트된다. 수 개의 선형 전극 상에는 전도성 스페이서가 형성되는데, 전도성 스페이서는 선형 전극에 전기적으로 연결되어 접지 기능을 한다. 전도성 스페이서 상에 하부 기판에 연결된 절연성 스페이서가 형성된다.Of the linear electrodes, phosphors are printed on the remaining linear electrodes except a few linear electrodes. Conductive spacers are formed on several linear electrodes, which are electrically connected to the linear electrodes to serve as a ground. An insulating spacer connected to the lower substrate is formed on the conductive spacer.

상기와 같은 구조를 갖는 전계 방출 표시 패널을 제조하는 방법은 다음과 같다.A method of manufacturing a field emission display panel having the above structure is as follows.

상부 기판 상에 투명 전극(ITO)를 이용해서 스트라이프 형태로 선형 전극을 형성한다. 선형 전극들 중, 수 개를 제외한 나머지 선형 전극 상에 형광체를 프린트한다. 형광체가 프린트되지 않은 선형 전극 상에 성분이 PbO-B₂O₃-SiO₂인 전도성 페이스트를 인쇄하여 전도성 스페이서를 형성한다. 하부 기판을 100∼200℃ 온도하에서 건조한 후, 전도성 스페이서 상에 절연성 스페이서를 도트 형태로 인쇄한다. 하부 기판을 100∼200℃ 온도하에서 건조한 후, 300∼600℃ 온도하에서 소성(燒成)한다. 절연성 스페이서를 연마하여 평탄화시킨다.A linear electrode is formed in a stripe shape using the transparent electrode ITO on the upper substrate. Of the linear electrodes, phosphors are printed on the remaining linear electrodes except a few. The conductive paste whose component is PbO-B ₂ O ₃ -SiO ₂ is printed on the linear electrode on which the phosphor is not printed to form a conductive spacer. After drying the lower substrate at a temperature of 100 to 200 ° C., the insulating spacer is printed in a dot form on the conductive spacer. The lower substrate is dried at a temperature of 100 to 200 ° C, and then calcined at a temperature of 300 to 600 ° C. The insulating spacer is polished and planarized.

한편, 하부 기판 상에는 캐소우드 전극을 스트라이프 형태로 형성하고, 캐소우드 전극 상에 절연막을 증착한다. 절연막상에 캐소우드 전극과 직교하는 방향을 따라 게이트 전극을 스트라이프 형태로 형성한다. 게이트 전극과 캐소우드 전극이 교차되는 지점에 관통공을 형성한 후, 관통공을 통해 노출된 캐소우드 저면에 전자를 방출하는 원추형의 팁을 형성한다.Meanwhile, the cathode is formed on the lower substrate in a stripe form, and an insulating film is deposited on the cathode. The gate electrode is formed in a stripe shape along the direction orthogonal to the cathode electrode on the insulating film. A through hole is formed at a point where the gate electrode and the cathode electrode intersect, and then a conical tip that emits electrons is formed on the bottom surface of the cathode exposed through the through hole.

마지막으로, 상부 기판을 뒤집어서 절연성 스페이서를 하부 기판 상에 맞댄 상태로 상·하부 기판을 접합한 후, 진공 배기한다.Finally, the upper substrate is turned over, the upper and lower substrates are bonded together with the insulating spacers on the lower substrate, and then evacuated.

상기된 본 발명에 의하면, 스페이서가 전도성과 절연성 이중 구조로 이루어지고, 전도성 스페이서는 선형 전극에 전기적으로 연결되어 접지됨으로써, 스페이서에 전하가 축적되는 것을 방지할 수 있다. 그러므로, 패널에서 표면 방전이 발생되는 것이 방지된다.According to the present invention described above, the spacer has a conductive and insulating double structure, the conductive spacer is electrically connected to the linear electrode and grounded, it is possible to prevent the accumulation of charge in the spacer. Therefore, occurrence of surface discharge in the panel is prevented.

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 4는 본 발명에 따른 전계 방출 표시 패널을 제조하는 방법을 공정 순서대로 나타낸 도면이고, 도 5는 최종적으로 완성된 전계 방출 표시 패널을 나타낸 사시도이다.1 to 4 are diagrams illustrating a method of manufacturing a field emission display panel according to the present invention in a process order, and FIG. 5 is a perspective view of a finally completed field emission display panel.

먼저, 도 1에 도시된 바와 같이, 상부 기판(10) 상에 투명 전극을 이용해서 스트라이프 형태로 복수 개의 선형 전극(20,21)을 형성한다. 그런 다음, 선형 전극(20,21)들 중, 수 개를 제외한 선형 전극(20) 상에 형광체(30)를 프린트한다.First, as illustrated in FIG. 1, a plurality of linear electrodes 20 and 21 are formed in a stripe shape on the upper substrate 10 by using a transparent electrode. Then, the phosphor 30 is printed on the linear electrodes 20 except a few of the linear electrodes 20 and 21.

이어서, 도 2에 도시된 바와 같이, 형광체(30)가 프린트되지 않은 나머지 선형 전극(21) 상에 전도성 페이스트를 프린트하여 전도성 스페이서(40)를 형성한다. 본 실시예에서 사용되는 전도성 페이스트의 성분은 PbO-B₂O₃-SiO이다. 선형 전극(21)과 전기적으로 연결된 전도성 스페이서(40)는 형광체(30)보다 상당히 높은 높이를 갖는 직육면체 형상으로서, 높이는 대략 100∼200㎛ 정도이다. 이어서, 상부 기판(10)을 100∼200℃ 온도하에서 건조시킨다. 전도성 스페이서(40)는 선형 전극(21)에 전기적으로 연결되어 있으므로, 전하가 스페이서에 축적되는 것을 방지하게 된다. 따라서, 고전압 FED 패널의 근본적인 문제인 표면 방전 현상이 방지된다.Subsequently, as shown in FIG. 2, the conductive paste 40 is printed on the remaining linear electrodes 21 on which the phosphor 30 is not printed to form the conductive spacers 40. The component of the conductive paste used in this embodiment is PbO-B ₂ O ₃ -SiO. The conductive spacer 40 electrically connected to the linear electrode 21 has a rectangular parallelepiped shape having a height substantially higher than that of the phosphor 30, and the height is about 100 to 200 μm. Next, the upper substrate 10 is dried at a temperature of 100 to 200 ° C. The conductive spacer 40 is electrically connected to the linear electrode 21, thereby preventing charge from accumulating in the spacer. Therefore, the surface discharge phenomenon which is a fundamental problem of the high voltage FED panel is prevented.

그런 다음, 도 3에 도시된 바와 같이, 전도성 스페이서(40) 상에 절연성 스페이서(41)를 도트 형태로 프린트한다. 절연성 스페이서(41)는 전도성 스페이서(40)의 길이보다 상대적으로 매우 짧은 길이를 갖는 직육면체 형상으로서, 높이는 전도성 스페이서(30)와 마찬가지로 100∼200㎛ 정도이다. 이어서, 상부 기판(10)을 100∼200℃ 온도하에서 건조한 후, 연이어 300∼600℃ 온도하에서 소성 처리를 한다. 그런 다음, 절연성 스페이서(41)의 평탄화를 위해, 절연성 스페이서(41)의 표면을 연마한다.Then, as shown in FIG. 3, the insulating spacer 41 is printed in a dot form on the conductive spacer 40. The insulating spacer 41 has a rectangular parallelepiped shape having a length very shorter than that of the conductive spacer 40, and the height of the insulating spacer 41 is about 100 to 200 μm similarly to that of the conductive spacer 30. Subsequently, the upper substrate 10 is dried at a temperature of 100 to 200 ° C, followed by firing at a temperature of 300 to 600 ° C. Then, the surface of the insulating spacer 41 is polished to planarize the insulating spacer 41.

마지막으로, 도 4에 도시된 바와 같이, 상부 기판(10)을 뒤집어서 절연성 스페이서(41)를 하부 기판(50) 상에 맞댄 상태에서 상·하부 기판(10,50)을 접합한 후, 진공 배기를 실시한다. 한편, 하부 기판(50) 상에는 전자를 방출하는 원추형의 팁(60)이 배치되는데, 이에 대한 설명은 후술한다.Finally, as shown in FIG. 4, the upper and lower substrates 10 and 50 are bonded while the upper substrate 10 is turned upside down and the insulating spacer 41 is brought onto the lower substrate 50. Is carried out. Meanwhile, a conical tip 60 emitting electrons is disposed on the lower substrate 50, which will be described later.

이와 같이 완성된 전계 방출 표시 소자가 도 5에 사시도로 도시되어 있다. 도시된 바와 같이, 먼저 하부 기판(50) 상에 스트라이프 형태로 캐소우드 전극(70)이 형성된다. 전체 구조 상부에는 절연막(미도시)이 증착되고, 절연막상에 게이트 전극(80)이 스트라이프 형태로 형성되는데, 게이트 전극(80)은 캐소우드 전극(70)과 직교를 이룬다. 게이트 전극(80)과 캐소우드 전극(70)이 교차되는 지점에 관통홀(미도시)이 형성되어 캐소우드 전극(70)이 노출된다. 노출된 캐소우드 전극(70)에 전자를 방출하는 원추형의 팁(미도시)이 형성된다. 도 4에서는 상기된 방법으로 형성된 팁(60)만을 도시한 것이다.The completed field emission display device is shown in perspective in FIG. 5. As shown, first, the cathode electrode 70 is formed in a stripe shape on the lower substrate 50. An insulating film (not shown) is deposited on the entire structure, and the gate electrode 80 is formed in a stripe shape on the insulating film, and the gate electrode 80 is perpendicular to the cathode electrode 70. A through hole (not shown) is formed at the point where the gate electrode 80 and the cathode electrode 70 intersect to expose the cathode electrode 70. Conical tips (not shown) that emit electrons are formed in the exposed cathode electrode 70. 4 shows only the tip 60 formed by the method described above.

하부 기판(50) 상부에 소정 거리를 두고 이격,배치되는 상부 기판(10)의 밑면에 선형 전극(20,21)이 스트라이프 형태로 형성된다. 전도성 스페이서(40)가 프린트되는 선형 전극(21)을 제외한 나머지 선형 전극(20)에 형광체(30)가 프린트된다. 전도성 스페이서(40)는 나머지 선형 전극(21)에 프린트되고, 전도성 스페이서(40)와 하부 기판(50) 사이에 절연성 스페이서(41)가 개재된다. 특히, 절연성 스페이서(41)의 하단은 교차된 캐소우드 전극(70)과 게이트 전극(80)의 사이 부분에 위치된다.The linear electrodes 20 and 21 are formed in a stripe shape on the bottom surface of the upper substrate 10 spaced apart from each other by a predetermined distance on the lower substrate 50. The phosphor 30 is printed on the remaining linear electrodes 20 except for the linear electrodes 21 on which the conductive spacers 40 are printed. The conductive spacer 40 is printed on the remaining linear electrodes 21, and an insulating spacer 41 is interposed between the conductive spacer 40 and the lower substrate 50. In particular, the lower end of the insulating spacer 41 is located at a portion between the crossed cathode electrode 70 and the gate electrode 80.

이상에서 자세히 설명된 바와 같이, 본 발명에 의하면 스페이서가 전도성과 절연성 이중 구조로 구성되고, 전도성 스페이서는 선형 전극에 전기적으로 연결되어 접지 기능을 발휘하게 된다. 따라서, 전하가 스페이서에 축적되는 것을 방지할 수 있게 되어, 표면 방전 현상이 근원적으로 해소된다.As described in detail above, according to the present invention, the spacer is composed of a conductive and insulating double structure, and the conductive spacer is electrically connected to the linear electrode to exhibit a grounding function. Therefore, it is possible to prevent the charge from accumulating in the spacer, and the surface discharge phenomenon is fundamentally eliminated.

또한, 선형 전극 상에만 전도성 페이스트를 프린트하여 스페이서를 형성하게 되므로, 스페이서가 옆으로 퍼져서 허물어지는 현상도 억제된다.In addition, since the conductive paste is printed only on the linear electrode to form the spacer, the phenomenon that the spacer spreads to the side and collapses is also suppressed.

아울러, 본 발명은 기존의 스페이서 형성 공정에서 단지 페이스트의 종류와 선형 전극 패턴만을 수정하여 실시하는 것이 가능하므로, 성능 향상에 아울러 제조 비용도 절감할 수 있는 잇점이 있다.In addition, the present invention can be carried out by modifying only the paste type and the linear electrode pattern in the conventional spacer forming process, there is an advantage that can reduce the manufacturing cost in addition to the performance.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims

Upper and lower substrates arranged at predetermined intervals;

A plurality of linear electrodes arranged in a stripe shape on a bottom surface of the upper substrate;

A phosphor printed on the linear electrodes other than the several linear electrodes among the linear electrodes;

A conductive spacer electrically connected to the several linear electrodes to serve as a ground; And

And an insulating spacer printed on the conductive spacer and adhered to the lower substrate.

The field emission display panel of claim 1, wherein the conductive spacer comprises PbO—B ₂ O ₃ —SiO.

Forming a plurality of linear electrodes in a stripe shape on the upper substrate;

Printing a phosphor on the linear electrodes except a few of the linear electrodes;

Forming a conductive spacer by printing a conductive paste in a stripe shape on the remaining linear electrodes on which the phosphor is not printed;

Drying the upper substrate;

Printing an insulating spacer in dot form on the conductive spacer;

Drying and firing the upper substrate; And

And attaching the upper and lower substrates in a state where the insulating spacers are aligned on the lower substrates, and then vacuum evacuating the upper and lower substrates.

The method of claim 3, wherein each drying step is performed at a temperature of 100 ° C. to 200 ° C., and the firing step is performed at a temperature of 300 ° C. to 600 ° C. 5.